DE3814469C2 - - Google Patents
Info
- Publication number
- DE3814469C2 DE3814469C2 DE3814469A DE3814469A DE3814469C2 DE 3814469 C2 DE3814469 C2 DE 3814469C2 DE 3814469 A DE3814469 A DE 3814469A DE 3814469 A DE3814469 A DE 3814469A DE 3814469 C2 DE3814469 C2 DE 3814469C2
- Authority
- DE
- Germany
- Prior art keywords
- heat radiation
- areas
- layer
- radiation body
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H10W72/701—
-
- H10W40/22—
-
- H10W40/778—
-
- H10W70/453—
-
- H10W72/077—
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung einer
Halbleiteranordnung nach dem Oberbegriff des Patentanspruches
1.
Eine herkömmliche Halbleiteranordnung dieser Art hat einen
Aufbau, der in Fig. 14A und 14B dargestellt ist. Eine Schicht
1, die aus einem Kunstharz auf Polyimid-Basis hergestellt
ist, hat an einem zentralen Ort einen rechteckigen Öffnungsbereich
2.
Eine Vielzahl von Leitungen 3 in einem vorgegebenen
Muster sind auf der Schicht 1 angeordnet. Der vordere
Endbereich von jeder der Leitungen 3 steht in den Öffnungsbereich
2 der Schicht 1 vor und dient als innere Leitung 3a,
während ihr rückseitiger Bereich von dem Außenumfang der
Schicht 1 vorsteht und eine äußere Leitung 3b bildet. Ein
Halbleiterchip 5 ist mit jeder der inneren Leitungen 3A über
einen Kontakthöcker 4 verbunden. Der Halbleiterchip 5 ist zusammen
mit der Schicht 1 mit einem Harz 6 eingeformt.
Die herkömmliche Halbleiteranordnung mit einem Aufbau der
oben beschriebenen Art wird in der nachstehend beschriebenen
Weise hergestellt. Zuerst wird eine erforderliche Anzahl von
Leitungen 3 an der Schicht 1 befestigt, die folgendes aufweist:
Perforationen 7, die regelmäßig an ihren beiden Seitenbereichen
angeordnet sind, einen Öffnungsbereich 2, der in
ihrem mittleren Bereich ausgebildet ist, und äußere Leitungslöcher
8, die um den Umfang des Öffnungsbereiches 2 ausgebildet
sind, wie es Fig. 15A zeigt. Die so befestigten Leitungen
3 werden von Stützbereichen 9 abgestützt, die sich zwischen
dem Öffnungsbereich 2 und den äußeren Leitungslöchern 8 befinden
und sie haben jeweils einen Testanschluß 3c an der
Rückseite ihrer äußeren Leitung 3b, die sich über dem entsprechenden
äußeren Leitungsloch 8 befindet.
Anschließend wird ein Halbleiterchip 5 in den Öffnungsbereich 2
der Schicht 1 eingesetzt, und Kontakthöcker 4, die auf
Elektroden des Halbleiterchips 5 vorgesehen sind, werden mit
den inneren Leitungen 3a verbunden, vgl. Fig. 15B, 16A und
16B.
In diesem Zustand werden verschiedene Tests durchgeführt, bei
denen die Zustände der verschiedenen Verbindungen getestet
werden, indem man die Testanschlüsse 3c verwendet, wobei die
Wirkungsweise des Halbleiterchips 5 geprüft wird. Danach werden
die Leitungen 3 in bestimmten Bereichen zwischen ihren
äußeren Leitungen 3b und den Testanschlüssen 3c geschnitten,
und die Schicht 1 wird an ihren Brückenbereichen 10 geschnitten,
die sich zwischen benachbarten äußeren Leitungslöchern 8
befinden. Schließlich wird der Halbleiterchip 5 mit einem
Harz 6 eingeformt, so daß sich eine Halbleiteranordnung ergibt,
die in den Fig. 14A und 14B dargestellt ist.
Das Harz hat jedoch im allgemeinen eine geringe Wärmeleitfähigkeit.
Infolgedessen ist es bei der herkömmlichen Halbleiteranordnung,
bei der der Halbleiterchip 5 vollständig mit
dem Kunstharz 6 eingeformt ist, so, daß die meiste von
dem Halbleiterchip 5 während des Betriebes der Anordnung erzeugte
Wärme sich unvermeidlicherweise in dem Harz 6 sammelt. Dies
bringt die Gefahr mit sich, daß die Temperatur des Halbleiterchips
5 innerhalb des Harzes ansteigt, was die Eigenschaften
und die Betriebszuverlässigkeit der Halbleiteranordnung
verschlechtert.
Aus der DE-OS 27 52 655 ist ein Verfahren bekannt, bei welchem
eine Trägerfolie mit Durchbrüchen und bis in die Nähe
der Durchbrüche ragenden Leitungsbahnen versehen wird. Die
Unterseite des Trägerbandes wird mit einem Kühlblech verklebt.
Im Bereich der Durchbrüche des Trägers werden die
elektronischen Bauelemente auf das Kühlblech geklebt. Nach
diesem Fixieren der Chips werden deren Anschlüsse bzw. dort
vorgesehene Anschlußbahnen mit den Leitungsbahnen verbunden.
Abschließend werden die Chips getestet und schließlich mit
einer isolierenden Abdeckmasse überdeckt.
Bei diesem Verfahren wird es als nachteilig angesehen, daß
entweder die Anschlüsse auf dem Chip mit den Leitungsbahnen
oder gesonderten Drähten unter optischer Kontrolle verbunden
werden müssen, oder aber ein mit Anschlußdrähten versehener
Chip sehr sorgfältig auf das Band aufgeklebt werden muß, wobei
gleichzeitig dort bereits angebrachte Anschlußdrähte relativ
zu den Leiterbahnen auf der Schicht positioniert werden.
Diese Durchführung von zwei Vorgängen gleichzeitig, also
Aufkleben und Positionieren der Leiterbahnen, ist schwierig.
Weiterhin besteht eine Schwierigkeit darin, daß nach dem Eingießen
kein Bauteil entsteht, das freie Kontaktfahnen hat.
Insbesondere weist der am Bauteil entstandene Kühlkörper laut
der Druckschrift größere Außenabmessungen auf, als dies dem
Umfang der Leiterbahnenden entspricht. Mindestens aber wird
der Kühlkörper nach Beschneiden der Anordnung bündig mit den
Leiterbahnenden verlaufen. Ein solches Bauteil ist z. B.
nicht als SMD verwendbar.
Dieselben Schwierigkeiten entstehen bei einem Verfahren nach
der DE-AS 21 24 887.
Ein Verfahren ähnlich der eingangs genannten Art ist aus der
US 42 80 132 bekannt. Es weist die obengenannten Nachteile
auf.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der
eingangs genannten Art dahingehend weiterzubilden, daß mit
geringem zusätzlichem Aufwand mit dem Verfahren zur Herstellung
von Halbleiteranordnungen ohne Kühlkörper Halbleiteranordnungen
mit Kühlkörper hergestellt werden können, bei denen
während des Betriebes die erzeugte Wärme in wirksamer Weise
nach außen hin abgegeben wird.
Diese Aufgabe wird durch die im Kennzeichen des Patentanspruches
1 angegebenen Merkmale gelöst. Bevorzugte Ausführungsformen
der Erfindung ergeben sich aus den Unteransprüchen.
Nachfolgend werden Ausführungsbeispiele der Erfindung anhand
von Abbildungen näher erläutert. Hierbei zeigt
Fig. 1 eine Schnittansicht einer
Halbleiteranordnung hergestellt gemäß einer ersten
Ausführungsform der Erfindung;
Fig. 2A, 2B und 3 schematische Darstellungen zur Erläuterung
der Schritte
zur Herstellung der Halbleiteranordnung
gemäß Fig. 1;
Fig. 4 bis 13 schematische Darstellungen zur Erläuterung
von weiteren Ausführungsformen gemäß
der Erfindung;
Fig. 14A und 14B Darstellungen zur Erläuterung einer her
kömmlichen Halbleiteranordnung; und in
Fig. 15A, 15B, 16A und 16B schematische Darstellungen zur Erläuterung
der Schritte zur Herstellung einer her
kömmlichen Halbleiteranordnung.
Wie in Fig. 1 dargestellt, hat eine Halbleiteranordnung hergestellt
gemäß einer ersten Ausführungsform der Erfindung eine erste
Schicht 11, die beispielsweise aus einem Kunstharz auf Poly
imidbasis hergestellt ist. Ein rechteckiger Öffnungsbereich 12
ist in dem zentralen Bereich der ersten Schicht 11 ausgebildet.
Die erste Schicht 11 hat eine Oberfläche 11a, auf der eine
Vielzahl von Leitungen 13 angeordnet sind. Der vordere End
bereich von jeder Leitung 13 steht in den Öffnungsbereich 12
vor und dient als innere Leitung 13a, während der hintere
Bereich jeder Leitung 13 vom Außenumfang der ersten Schicht 11
vorsteht und als äußere Leitung 13b dient. Ein Halbleiterchip
5 ist im Inneren des Öffnungsbereiches 12 angeordnet, und
Kontakthöcker 14 sind auf der einen Oberfläche
5a des Halbleiterchips 5 vorgesehen und jeweils mit der
jeweiligen inneren Leitung 13a verbunden.
Eine zweite Schicht 15, die aus einem Metallmaterial herge
stellt ist, das eine hohe Wärmeleitfähigkeit besitzt, ist
mit seiner einen Oberfläche 15a mit der anderen Oberfläche 11b
der ersten Schicht 11 verbunden. Die zweite Schicht 15 hat
einen Öffnungsbereich 16, der an einem Ort ausgebildet ist,
der dem des Öffnungsbereiches 12 der ersten Schicht 11 ent
spricht und die gleiche Öffnung hat wie dieser Öffnungs
bereich 12. Ein Wärmestrahlungskörper 17
ist auf der anderen Oberfläche 15b der zweiten Schicht 15
vorgesehen. Der Wärmestrahlungskörper 17 hat eine schicht
förmige Konfiguration und besteht aus einem Metallmaterial,
welches das gleiche wie das der zweiten Schicht 15 ist.
Der Umfangsbereich des Wärmestrahlungskörpers 17 ist mit
dem Bereich der zweiten Schicht 15 verbunden, der um den
Umfang des Öffnungsbereiches 16 herum ausgebildet ist,
während der zentrale Bereich des Wärmestrahlungskörpers 17
mit der gegenüberliegenden Oberfläche 5b des Halbleiterchips
5 verbunden ist, beispielsweise mit einem Klebstoff 18,
z. B. einem Epoxyharz. Der Öffnungsbereich 16 der zweiten
Schicht 15 wird durch den Wärmestrahlungskörper 17 ver
schlossen.
Ein Formkörper 19, der aus einem Kunstharz hergestellt ist,
beispielsweise aus einem Epoxyharz oder Silikonharz, ist in
den übrigen Teilen der Öffnungsbereiche 12 und 16 der ersten
und zweiten Schichten 11 bzw. 15 sowie dem Halbleiterchip 5
vorgesehen. Somit ist der Halbleiterchip 5 mit dem Harz des
Formkörpers 19 und dem Wärmestrahlungskörper 17 eingeformt.
Mit anderen Worten, der Halbleiterchip 5 ist mit der einen
Oberfläche 17a des Wärmestrahlungskörpers 17 verbunden,
während die andere Oberfläche 17b des Wärmestrahlungskörpers
17 zur Außenseite der Anordnung frei zugänglich ist.
Da bei der Halbleiteranordnung mit dem vorstehend beschriebenen
Aufbau der Wärmestrahlungskörper 17 nach außen gerichtet ist,
kann Wärme, die von dem Halbleiterchip 5 während des Betriebes
der Halbleiteranordnung erzeugt wird, in wirksamer Weise
nach außen abgestrahlt werden durch den Wärmestrahlungskörper
17 hoher Wärmeleitfähigkeit. Somit wird jegliches Ansteigen
der Temperatur des Halbleiterchips 5 verhindert und damit
ein stabiler Betrieb der Anordnung gewährleistet.
Als nächstes wird ein Verfahren zur Herstellung einer Halb
leiteranordnung mit dem vorstehend beschriebenen Aufbau
erläutert.
Zunächst wird, wie in Fig. 2A dargestellt, eine erforderliche
Anzahl von Leitungen 13 mit gewünschtem Muster an der einen
Oberfläche 11a einer ersten Schicht 11 befestigt, die folgendes
aufweist: Perforationen 20, die in regelmäßiger Anordnung
an ihren beiden Seitenbereichen ausgebildet sind, einen
Öffnungsbereich 12, der in ihrem zentralen Bereich ausgebildet
ist, und Ausnehmungen 21, die um den Umfang des
Öffnungsbereiches 12 ausgebildet sind.
Die so befestigten Leitungen 13 werden mit Stützbereichen 22
abgestützt, die sich zwischen dem Öffnungsbereich 12 und den
Ausnehmungen 21 befinden. Die Leitungen 13 haben
jeweils eine innere Leitung 13a, eine äußere Leitung 13b,
die sich am rückseitigen Ende der inneren Leitung 13a befindet
und die sich über der entsprechenden Ausnehmung 21
befindet, sowie einen Testanschluß 13c, der sich ganz am
hinteren Ende der äußeren Leitung 13b befindet.
Anschließend wird ein Halbleiterchip 5 in den Öffnungsbereich
12 der ersten Schicht 11 eingesetzt, und Kontakthöcker
14, die an Elektroden des Halbleiterchips 5 vorge
sehen sind, werden mit den inneren Leitungen 13a verbunden.
In diesem Zustand werden verschiedene Tests durchgeführt.
Beispielsweise werden die Zustände von verschiedenen Ver
bindungen unter Verwendung der Testanschlüsse 13c getestet,
und die Wirkungsweise des Halbleiterchips 5 wird geprüft.
Weiterhin wird, wie in Fig. 2B dargestellt, eine zweite
Schicht 15 mit der gleichen Größe und Konfiguration wie die
erste Schicht 11 hergestellt. Genauer gesagt, die zweite
Schicht 15 hat Perforationen 23, die regelmäßig in ihren
beiden Seitenbereichen angeordnet sind, einen Öffnungsbereich
16, der in ihrem zentralen Bereich ausgebildet ist, sowie
Ausnehmungen 24, die um den Umfang des Öffnungs
bereiches 16 ausgebildet sind. Anschließend wird ein Wärme
strahlungskörper 17 auf der einen Oberfläche 15b der zweiten
Schicht 15 in der Weise angeordnet, daß er den Öffnungsbereich
16 verschließt, und der Umfangsbereich des Wärmestrahlungs
körpers 17 wird mit den Stützbereichen 25 verbunden, die
sich zwischen dem Öffnungsbereich 16 und den Ausnehmungen
24 befinden.
Ein Teil des Wärmestrahlungskörpers 17 innerhalb des Öffnungs
bereiches 16 der zweiten Schicht 15 wird mit einem Klebstoff 18
überzogen. Anschließend werden, wie in Fig. 3 dargestellt,
die erste Schicht 11 und die zweite Schicht 15 in der Weise
positioniert, daß ihre entsprechenden Öffnungsbereiche 12 und
16 richtig ausgefluchtet werden, und die andere Oberfläche 5b
des Halbleiterchips 5 wird mit der mit Klebstoff beschichteten
Oberfläche des Wärmestrahlungskörpers 17 verbunden, während
die anderen Oberflächen 11b und 15a der ersten und der zweiten
Schichten 11 bzw. 15 miteinander verbunden werden.
Anschließend wird der Halbleiterchip 5, der über dem Wärme
strahlungskörper 17 angeordnet ist, mit Kunstharz eingeformt,
das einen Formkörper 19 ergibt. Anschließend werden die
Leitungen 13 in bestimmten Bereichen zwischen ihren äußeren
Leitungen 13b und den Testanschlüssen 13c durchgeschnitten,
und die ersten und zweiten Schichten 11 und 15 werden in
Brückenbereichen 26 und 27, die sich zwischen benachbarten
Ausnehmungen 21 und 24 befinden, durchgeschnitten.
Auf diese Weise wird eine Halbleiteranordnung gemäß Fig. 1
erhalten.
Obwohl die zweite Schicht 15 bei der obigen Ausführungsform
aus einem Metallmaterial besteht,
kann die zweite Schicht 15 alternativ
aus einem Kunstharzmaterial hergestellt werden, in ähnlicher
Weise wie die erste Schicht 11.
Bei der oben beschriebenen Ausführungsform ist der Wärme
strahlungskörper 17 auf der einen Oberfläche 15b der zweiten
Schicht 15 angeordnet. Alternativ kann, wie in Fig. 4 darge
stellt, der Wärmestrahlungskörper 17 auf der anderen Ober
fläche 15a der zweiten Schicht 15 angeordnet sein, die mit
der ersten Schicht 11 verbunden ist, wobei die Oberfläche 17a
des Wärmestrahlungskörpers 17, die mit der zweiten Schicht
15 verbunden ist, freiliegt, und zwar über dem Öffnungs
bereich 16.
Bei der Herstellung einer Halbleiteranordnung mit einem
derartigen Aufbau wird, wie in Fig. 5A dargestellt, ein
Halbleiterchip 5 auf einer ersten Schicht 11 in gleicher
Weise montiert, wie es in Fig. 2A dargestellt ist. Ein
Wärmestrahlungskörper 17 wird jedoch mit einer Oberfläche 15a
einer zweiten Schicht 15 verbunden, die als Oberflächenver
bindung mit der ersten Schicht 11 dient, wie es Fig. 5B
zeigt. Die andere Oberfläche 5b des Halbleiterchips 5 wird
mit der Oberfläche 17b des Wärmestrahlungskörpers 17 mit
einem Klebstoff 18 verbunden, vgl. Fig. 6.
Dann wird die Oberfläche 15a der zweiten Schicht 15 mit der
Oberfläche 11b der ersten Schicht 11 längs eines Bereiches
außerhalb des Wärmestrahlungskörpers 17 verbunden. Zu diesem
Zweck werden die Brückenbereiche 27 der Schicht 15 etwas
nach unten gebogen, damit die Oberfläche 11b der ersten
Schicht 11 und die Oberfläche 15a der zweiten Schicht 15
miteinander in Kontakt kommen können.
Wenn die zweite Schicht 15 aus einem Material hergestellt
wird, das eine ausgezeichnete Wärmeleitfähigkeit besitzt,
wie z. B. Metall, kann die zweite Schicht 15 selbst als
Wärmestrahlungseinrichtung verwendet werden, wie es Fig. 7
zeigt, anstatt einen Wärmestrahlungskörper 17 zu verwenden,
der mit der zweiten Schicht verbunden wird. Bei der Herstellung
einer Halbleiteranordnung mit einem derartigen Aufbau gemäß
Fig. 7 wird die andere Oberfläche 5b eines Halbleiterchips 5
direkt mit einer zweiten Schicht 15 in der oben beschriebenen
Weise verbunden. Genauer gesagt, ein Halbleiterchip 5 wird,
wie in Fig. 8A dargestellt, auf einer ersten Schicht 11 in
gleicher Weise montiert, wie es Fig. 2A zeigt.
Wie in Fig. 8B dargestellt, wird jedoch eine zweite Schicht 15
verwendet, die in ihrem zentralen Bereich 15c keinen Öffnungs
bereich hat, und dieser zentrale Bereich 15c wird als Wärme
strahlungseinrichtung verwendet. Das bedeutet, ein Klebstoff
18 wird auf den zentralen Bereich 15c der zweiten Schicht 15
aufgebracht, und die andere Oberfläche 5b des Halbleiterchips 5
wird mit dieser mit Klebstoff beschichteten Oberfläche ver
bunden, während bestimmte Bereiche der ersten und zweiten
Schichten 11 und 15 miteinander verbunden werden, vgl. Fig. 9.
Wie in Fig. 10 dargestellt, kann eine Vielzahl von Kühlrippen
28 auf der freiliegenden Oberfläche eines Wärmestrahlungs
körpers 17 vorgesehen sein, so daß der Wärmeabstrahlungs
effekt weiter verbessert wird. Bei der Herstellung wird eine
zweite Schicht 15, die mit Wärmeabstrahlungs- oder Kühlrippen
28 versehen ist, mit einer ersten Schicht 11 verbunden, auf
der ein Halbleiterchip 5 montiert wird, wie es Fig. 11 zeigt.
Es gibt verschiedene Arten von Wärmeabstrahlungs- oder Kühl
rippen, die sich verwenden lassen. Beispielsweise kann, wie
in Fig. 12 dargestellt, eine Gruppe 30 von Wärmeabstrahlungs-
oder Kühlrippen verwendet werden, die eine Vielzahl von
scheibenförmigen Rippen 29 aufweisen und eine mehrschichtige
Anordnung bilden. In diesem Falle kann die Herstellung in der
Weise durchgeführt werden, daß, nachdem die ersten und zweiten
Schichten 11 und 15 miteinander verbunden worden sind und
die Gehäusebildung erfolgt ist, eine Gruppe 30 von Wärmeab
strahlungs- oder Kühlrippen mit der freiliegenden Oberfläche
eines Wärmestrahlungskörpers 17 verbunden wird, beispiels
weise mit einem weiteren Klebstoff 18.
Die Wärmeabstrahlungs- oder Kühlrippen können sowohl bei der
Ausführungsform gemäß Fig. 10, bei der die zweite Schicht 15
auch als Wärmeabstrahlungseinrichtung dient, als auch bei der
Ausführungsform gemäß Fig. 12 verwendet werden, bei der die
zweite Schicht 15 und der Wärmeabstrahlungskörper 17 getrennte
Teile sind. Es wird bevorzugt, daß die Wärmeabstrahlungs-
oder Kühlrippen 28 und 29 aus einem Material hergestellt sind,
das eine ausgezeichnete Wärmeleitfähigkeit besitzt, wie z. B.
Metall.
Der Klebstoff 18, der verwendet wird, um den Halbleiterchip 5
und den Wärmestrahlungskörper 17 zu verbinden oder um den
Wärmestrahlungskörper 17 und die Wärmestrahlungsrippen 28
oder 29 zu verbinden, braucht nicht notwendigerweise ein
Klebstoff auf der Basis von Epoxyharz zu sein. Der Klebstoff 18
kann aus jedem anderen geeigneten Material bestehen.
Beispielsweise kann ein Lötmittel zur Herstellung der Verbin
dung verwendet werden.
Claims (7)
1. Verfahren zur Herstellung einer Halbleiteranordnung mit
folgenden Schritten:
- a) Herstellung eines schichtförmigen Trägerbandes (11) mit Öffnungsbereichen (12); mit diese umgebenden und mit dem Trägerband (11) über Brückenbereiche (26) verbundenen Stützbereichen (22); mit Ausnehmungen (21) zwischen den Brückenbereichen (26), mit Leitungen (13), deren äußere Enden unter Bildung von Testanschlüssen (13c) auf dem Trägerband (11) fixiert sind, die sich unter Bildung von äußeren Leitungen (13c) über die Ausnehmungen (21) erstrecken und die unter Abstützung auf den Stützbereichen (22) mit ihren inneren Enden unter Bildung von inneren Leitungen (13a) in die Öffnungsbereiche (12) ragen;
- b) Einsetzen von Halbleiterchips (5) in die Öffnungsbereiche und Verbinden von Kontakthöckern (14) auf den Halbleiterchips (5) mit den inneren Leitungen (13a);
- c) Testen der Halbleiterchips (5) unter Verwendung der Testanschlüsse (13c);
- d) Einformen der Halbleiterchips (5) in ein Kunstharz (19);
- e) Durchtrennen der Brückenbereiche (26) und der äußeren Leitungen (13b);
gekennzeichnet durch
folgende weitere Schritte:
- f) Herstellung eines weiteren, hinsichtlich Größe und Konfiguration dem Trägerband (11) entsprechenden schichtförmigen Bandes (15) mit Öffnungsbereichen (16), Ausnehmungen (24), Stützbereichen (25) und Brückenbereichen (27);
- g) Aufbringen von Wärmestrahlungskörpern (17), auf die Stützbereiche (25) so, daß sie die Öffnungsbereiche (16) überdecken und verschließen;
- h) Verbinden des weiteren Bandes (15) mit dem Trägerband (11) und der Wärmestrahlungskörper (17) mit den Halbleiterchips (5) auf deren, den Leitungen (13) gegenüberliegenden Flächen (5b, 11b) nach dem Schritt c;
- i) Einformen der Halbleiterchips (5) in ein Kunstharz in der Weise, daß die Wärmestrahlungskörper (17) nach außen freiliegen;
- j) gleichzeitiges Durchtrennen der Brückenbereiche (27) des weiteren Bandes (15) im Schritt e.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß die Wärmestrahlungskörper (17) schichtförmig
ausgebildet werden.
3. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß die Wärmestrahlungskörper (17) mit Kühlrippen (28,
29) auf derjenigen Oberfläche (17a) versehen werden, die
zur Außenseite hin freiliegt.
4. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß die Wärmestrahlungskörper (17) mit der Oberfläche
des schichtförmigen Bandes (15) verbunden werden, die mit
dem Trägerband (11) verbunden wird.
5. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß die Wärmestrahlungskörper (17) mit der Oberfläche
des schichtförmigen Bandes (15) längs dessen Oberfläche
dort verbunden werden, wo diese nicht mit dem Trägerband
verbunden ist.
6. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß die Wärmestrahlungskörper (17) aus dem schichtförmigen
Band (15) selbst gebildet werden.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62109327A JPH0740600B2 (ja) | 1987-04-30 | 1987-04-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3814469A1 DE3814469A1 (de) | 1988-11-17 |
| DE3814469C2 true DE3814469C2 (de) | 1992-12-03 |
Family
ID=14507418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3814469A Granted DE3814469A1 (de) | 1987-04-30 | 1988-04-28 | Halbleiteranordnung und verfahren zu ihrer herstellung |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5073817A (de) |
| JP (1) | JPH0740600B2 (de) |
| DE (1) | DE3814469A1 (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19625240A1 (de) * | 1995-10-26 | 1997-04-30 | Mitsubishi Electric Corp | Halbleitervorrichtung |
| DE19801488B4 (de) * | 1997-02-11 | 2004-10-21 | LG Semicon Co., Ltd., Cheongju | Verfahren zum Zusammenbau eines Halbleiterbausteins |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970011649B1 (ko) * | 1988-03-10 | 1997-07-12 | 가부시끼가이샤 히다찌세이사꾸쇼 | 반도체 장치의 제조방법 |
| JP2708191B2 (ja) * | 1988-09-20 | 1998-02-04 | 株式会社日立製作所 | 半導体装置 |
| WO1990006593A1 (en) * | 1988-12-07 | 1990-06-14 | Tribotech | Tape automated bonded lead package and reusable transport tape for use therewith |
| JPH0810744B2 (ja) * | 1989-08-28 | 1996-01-31 | 三菱電機株式会社 | 半導体装置 |
| USRE37707E1 (en) * | 1990-02-22 | 2002-05-21 | Stmicroelectronics S.R.L. | Leadframe with heat dissipator connected to S-shaped fingers |
| JPH03257953A (ja) * | 1990-03-08 | 1991-11-18 | Nobuo Mikoshiba | 半導体素子 |
| US5227662A (en) * | 1990-05-24 | 1993-07-13 | Nippon Steel Corporation | Composite lead frame and semiconductor device using the same |
| KR940008342B1 (ko) * | 1990-06-01 | 1994-09-12 | 가부시키가이샤 도시바 | 필름캐리어를 이용한 반도체장치 |
| JP2848682B2 (ja) * | 1990-06-01 | 1999-01-20 | 株式会社東芝 | 高速動作用半導体装置及びこの半導体装置に用いるフィルムキャリア |
| JPH04123448A (ja) * | 1990-09-14 | 1992-04-23 | Toshiba Corp | 半導体実装装置 |
| JP2501950B2 (ja) * | 1990-11-06 | 1996-05-29 | 三菱電機株式会社 | 半導体装置 |
| JP2857725B2 (ja) * | 1991-08-05 | 1999-02-17 | 株式会社日立製作所 | 樹脂封止型半導体装置 |
| JP2923096B2 (ja) * | 1991-09-10 | 1999-07-26 | 株式会社日立製作所 | テープキャリアパッケージおよび高周波加熱はんだ接合装置 |
| JP2812014B2 (ja) * | 1991-10-21 | 1998-10-15 | 株式会社日立製作所 | 半導体装置 |
| JP2661442B2 (ja) * | 1991-12-03 | 1997-10-08 | 日本電気株式会社 | 樹脂封止型半導体装置及びその製造方法 |
| EP0566872A3 (en) * | 1992-04-21 | 1994-05-11 | Motorola Inc | A thermally enhanced semiconductor device and method for making the same |
| DE4234022C2 (de) * | 1992-10-09 | 1995-05-24 | Telefunken Microelectron | Schichtschaltung mit mindestens einem Leistungswiderstand |
| JP3238004B2 (ja) * | 1993-07-29 | 2001-12-10 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2500785B2 (ja) * | 1993-09-20 | 1996-05-29 | 日本電気株式会社 | 半導体パッケ―ジ用フィルムキャリアテ−プ及びこれを用いた半導体装置 |
| US5583370A (en) * | 1994-03-04 | 1996-12-10 | Motorola Inc. | Tab semiconductor device having die edge protection and method for making the same |
| DE19500655B4 (de) * | 1995-01-12 | 2004-02-12 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Chipträger-Anordnung zur Herstellung einer Chip-Gehäusung |
| DE19520676A1 (de) * | 1995-06-07 | 1996-12-12 | Deutsche Telekom Ag | Hybridschaltung und Verfahren zur Herstellung derselben |
| KR0155843B1 (ko) * | 1995-07-07 | 1998-12-01 | 이대원 | 반도체장치 |
| US5847445A (en) * | 1996-11-04 | 1998-12-08 | Micron Technology, Inc. | Die assemblies using suspended bond wires, carrier substrates and dice having wire suspension structures, and methods of fabricating same |
| US6104093A (en) * | 1997-04-24 | 2000-08-15 | International Business Machines Corporation | Thermally enhanced and mechanically balanced flip chip package and method of forming |
| CN1146030C (zh) * | 1998-07-28 | 2004-04-14 | 精工爱普生株式会社 | 半导体装置及其制造方法、半导体模块、电路基板以及电子装置 |
| JP2000077576A (ja) * | 1998-09-02 | 2000-03-14 | Texas Instr Japan Ltd | 半導体装置及びその製造方法 |
| WO2005024941A1 (ja) * | 2003-09-04 | 2005-03-17 | Matsushita Electric Industrial Co., Ltd. | 半導体装置 |
| JP2006339354A (ja) * | 2005-06-01 | 2006-12-14 | Tdk Corp | 半導体ic及びその製造方法、並びに、半導体ic内蔵モジュール及びその製造方法 |
| US7265445B2 (en) * | 2005-03-23 | 2007-09-04 | Texas Instruments Incorporated | Integrated circuit package |
| US8803185B2 (en) * | 2012-02-21 | 2014-08-12 | Peiching Ling | Light emitting diode package and method of fabricating the same |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1469611A1 (de) * | 1964-10-23 | 1968-12-19 | Basf Ag | Verfahren zur Herstellung von Pigmentfaerbungen und -drucken auf Fasergut |
| DE2124887C3 (de) * | 1971-05-19 | 1980-04-17 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Elektrisches Bauelement, vorzugsweise Halbleiterbauelement, mit Folienkontaktierung |
| US3820153A (en) * | 1972-08-28 | 1974-06-25 | Zyrotron Ind Inc | Plurality of semiconductor elements mounted on common base |
| US3839660A (en) * | 1973-02-05 | 1974-10-01 | Gen Motors Corp | Power semiconductor device package |
| US3946428A (en) * | 1973-09-19 | 1976-03-23 | Nippon Electric Company, Limited | Encapsulation package for a semiconductor element |
| US4023198A (en) * | 1974-08-16 | 1977-05-10 | Motorola, Inc. | High frequency, high power semiconductor package |
| GB1478797A (en) * | 1974-09-17 | 1977-07-06 | Siemens Ag | Semiconductor arrangements |
| US4150393A (en) * | 1975-09-29 | 1979-04-17 | Motorola, Inc. | High frequency semiconductor package |
| JPS53103659U (de) * | 1977-01-25 | 1978-08-21 | ||
| DE2752655A1 (de) * | 1977-09-23 | 1979-06-07 | Blaupunkt Werke Gmbh | Elektronisches bauelement |
| DE2742882C2 (de) * | 1977-09-23 | 1986-10-09 | Blaupunkt-Werke Gmbh, 3200 Hildesheim | Elektronisches Bauelement |
| US4209355A (en) * | 1978-07-26 | 1980-06-24 | National Semiconductor Corporation | Manufacture of bumped composite tape for automatic gang bonding of semiconductor devices |
| JPS5543871A (en) * | 1978-09-22 | 1980-03-27 | Casio Comput Co Ltd | Packaging of semiconductor device |
| JPS6020943Y2 (ja) * | 1979-08-29 | 1985-06-22 | 三菱電機株式会社 | 半導体装置 |
| JPS5732590U (de) * | 1980-08-01 | 1982-02-20 | ||
| JPS5979417A (ja) * | 1982-10-28 | 1984-05-08 | Sony Corp | 磁気ヘツド装置 |
| US4524238A (en) * | 1982-12-29 | 1985-06-18 | Olin Corporation | Semiconductor packages |
| US4891687A (en) * | 1987-01-12 | 1990-01-02 | Intel Corporation | Multi-layer molded plastic IC package |
| US4731700A (en) * | 1987-02-12 | 1988-03-15 | Delco Electronics Corporation | Semiconductor connection and crossover apparatus |
| JP2641869B2 (ja) * | 1987-07-24 | 1997-08-20 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP2614252B2 (ja) | 1988-01-19 | 1997-05-28 | キヤノン株式会社 | 画像合成装置 |
| US4967260A (en) * | 1988-05-04 | 1990-10-30 | International Electronic Research Corp. | Hermetic microminiature packages |
-
1987
- 1987-04-30 JP JP62109327A patent/JPH0740600B2/ja not_active Expired - Lifetime
-
1988
- 1988-04-28 DE DE3814469A patent/DE3814469A1/de active Granted
-
1990
- 1990-10-17 US US07/598,788 patent/US5073817A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19625240A1 (de) * | 1995-10-26 | 1997-04-30 | Mitsubishi Electric Corp | Halbleitervorrichtung |
| DE19625240B4 (de) * | 1995-10-26 | 2004-04-08 | Mitsubishi Denki K.K. | Halbleitervorrichtung |
| DE19801488B4 (de) * | 1997-02-11 | 2004-10-21 | LG Semicon Co., Ltd., Cheongju | Verfahren zum Zusammenbau eines Halbleiterbausteins |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3814469A1 (de) | 1988-11-17 |
| JPS63273341A (ja) | 1988-11-10 |
| JPH0740600B2 (ja) | 1995-05-01 |
| US5073817A (en) | 1991-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3814469C2 (de) | ||
| DE69321864T2 (de) | Verfahren und Vorrichtung zur Verkapselung von dreidimensionalen Halbleiterplättchen | |
| DE69223021T2 (de) | Halbleiteranordnung mit Wärmesenke und Kunststoffkörper und hochzuverlässige Mittel zur elektrischen Verbindung mit der Wärmesenke | |
| DE69737248T2 (de) | Verfahren zum Einkapseln einer integrierten Halbleiterschaltung | |
| DE69428819T2 (de) | Verbindungsstruktur für elektronische Bauteile, welche Lötperlen mit Metallseelen enthalten | |
| DE69525406T2 (de) | Halbleiteranordnung mit Metallplatte | |
| DE69133558T2 (de) | Halbleiterchipanordnung und Verfahren zu Ihrer Herstellung | |
| EP0931343B1 (de) | Chipmodul insbesondere zur implantation in einen chipkartenkörper | |
| DE69525697T2 (de) | Halbleiteranordnung vom Filmträgertyp mit Anschlusshöcher | |
| DE2554965C2 (de) | ||
| DE10223035A1 (de) | Elektronisches Bauteil mit Hohlraumgehäuse, insbesondere Hochfrequenz-Leistungsmodul | |
| DE69737320T2 (de) | Halbleitervorrichtung | |
| DE19648728A1 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE3783076T2 (de) | Auf einer oberflaeche montierter hochlast widerstand. | |
| DE4230187A1 (de) | Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit | |
| DE19928788A1 (de) | Elektronische Keramikkomponente | |
| EP1120831A2 (de) | Elektrisches Bauteil mit einer Abschirmeinrichtung | |
| DE69322477T2 (de) | 3D-Verbindungsverfahren für Gehäuse von elektronischen Bauteilen und resultierendes 3D-Bauteil | |
| DE10222608A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
| DE69118308T2 (de) | Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung | |
| DE2315711A1 (de) | Verfahren zum kontaktieren von in einem halbleiterkoerper untergebrachten integrierten schaltungen mit hilfe eines ersten kontaktierungsrahmens | |
| DE10232788A1 (de) | Elektronisches Bauteil mit einem Halbleiterchip | |
| DE19500655A1 (de) | Chipträger-Anordnung sowie Chipträger zur Herstellung einer Chip-Gehäusung | |
| DE102006003137A1 (de) | Elektronikpackung und Packungsverfahren | |
| EP1595287B1 (de) | Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8320 | Willingness to grant licences declared (paragraph 23) | ||
| 8339 | Ceased/non-payment of the annual fee |