[go: up one dir, main page]

DE69525697T2 - Halbleiteranordnung vom Filmträgertyp mit Anschlusshöcher - Google Patents

Halbleiteranordnung vom Filmträgertyp mit Anschlusshöcher

Info

Publication number
DE69525697T2
DE69525697T2 DE69525697T DE69525697T DE69525697T2 DE 69525697 T2 DE69525697 T2 DE 69525697T2 DE 69525697 T DE69525697 T DE 69525697T DE 69525697 T DE69525697 T DE 69525697T DE 69525697 T2 DE69525697 T2 DE 69525697T2
Authority
DE
Germany
Prior art keywords
semiconductor device
solder
bump
hole
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69525697T
Other languages
English (en)
Other versions
DE69525697D1 (de
Inventor
Chikara Yamashita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of DE69525697D1 publication Critical patent/DE69525697D1/de
Application granted granted Critical
Publication of DE69525697T2 publication Critical patent/DE69525697T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits
    • H05K3/363Assembling flexible printed circuits with other printed circuits by soldering
    • H10W70/453
    • H10W70/635
    • H10W74/111
    • H10W90/701
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969Apertured conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10681Tape Carrier Package [TCP]; Flexible sheet connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • H10W70/682
    • H10W70/685
    • H10W72/07251
    • H10W72/20
    • H10W72/701
    • H10W72/886
    • H10W74/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

    GEBIET DER ERFINDUNG
  • Diese Erfindung bezieht sich auf einen Halbleiterbauteil und insbesondere auf einen Halbleiterbauteil, bei dem eine integrierte Halbleiterschaltung auf einem Filmträgerband angebracht ist.
  • HINTERGRUND DER ERFINDUNG
  • Ein Verfahren zum Herstellen eines konventionellen Halbleiterbauteils mit einem Filmträgerband ist wie folgt:
  • Es wird ein Grundfilm hergestellt, der aus Polyimid, Polyester, Glasepoxyd oder ähnlichem hergestellt ist und in dem Transportlöcher zum Tragen und Positionieren und Bauteillöcher zum Anordnen von Halbleiterbauteilen geöffnet sind. Eine Metallfolie aus Kupfer oder ähnlichem wird mit Hilfe von Klebemitteln am Grundfilm angeklebt, wobei anschließend die Metallfolie geätzt wird, um Leitungen mit vorgegebenen Formen und Kontaktflecken für elektrische Auswahl zu bilden.
  • Als nächstes wird das Innenleitungsverbinden (das im folgenden als "ILB" bezeichnen wird) der Leitungen, die sich in dem Bauteilloch des Filmträgerbandes erstrecken, mit Kontakthökkern, die auf den Elektroden eines IC-Chips ausgebildet sind, durch ein Hitzedruckverfahren oder ein eutektisches Verfahren durchgeführt. Im Filmträgerband wird dann eine elektrische Auswahlprüfung und BT (burn-in test, Einbrenntest) durchgeführt. Danach werden die Leitungen auf gewünschte Längen geschnitten, um Außenleitungsbonden durchzuführen (das im folgenden als "OLB" bezeichnet wird).
  • Hierbei wird häufig im Falle von Leitungen mit vielen Stiften, um zu vermeiden, daß die Teile für OLB gestreut werden, ein Verfahren durchgeführt, isolierenden Film, der das Filmträgerband bildet, am äußeren Ende der äußeren Leitungen zu belassen. Danach wird zum Beispiel durch OLB das Montieren der Leitungen an den Bondkontakthöckern eines gedruckten Substrats durchgeführt.
  • Bei einem solchen Verfahren zum Montieren des Halbleiterbauteils mit einem Filmträgertyp ist es, wenn OLB auf das gedruckte Substrat durchgeführt wird, schwierig, Koplanarität in den Leitungen für OLB zu erhalten, da die Leitung für OLB ungefähr 35 um dünn ist. Um hiermit fertig zu werden, war ein Bondwerkzeug OLB erforderlich, das nur für ein Filmträgerband verwendet wird.
  • Wird es andererseits auf dem selben Substrat mit einem anderen Paket angebracht, das durch Paketrückfließen angebracht werden kann, zum Beispiel QFP (Quad Flat Package, quadratisches Flachgehäuse) muß das Anbringen desselben in einem Schritt durchgeführt werden, der vom Rückflußschritt getrennt ist. Aus diesem Grund wird ein Halbleiterbauteil vom Filmträgertyp nur als ein spezielles Paket verwendet, da er keine Vielzweckeinrichtung ist.
  • Hierbei ist die äußere Flußteilung bzw. der äußere Abstand in QFP, die bzw. der durch Rückfluß erreicht werden kann, auf ungefähr 0,4 mm begrenzt.
  • Als ein Paket vom Typ zur Anbringung an der Oberfläche zum Anpassen an die Einschränkung beschreibt "Nikkei Microdevices", Seiten 58-64, März 1994 BGA (Ball Grid Aray, Kugelgitteranordnung), bei der Lötmittelkontakthöcker als äußere Anschlüsse in Form eines Gitters auf der Rückseite des Pakets angeordnet sind. Wenn ein Paket mit 220 Stiften und einer rechteckigen oder quadratischen Größe von 23-24 mm konstruiert wird, kann BGA eine Teilung von ungefähr 1,5 mm realisieren, während QFP eine Teilung von wenigstens ungefähr 0,4 mm erfordert. Daher ist BGA ausgezeichnet bei der Durchführung des Montierens.
  • Da die äußere Größe von BGA klein ist, wird die Länge der Verdrahtung in der Packung kürzer, wodurch gute elektrische Eigenschaften erhalten werden. Obwohl dieses BGA-Paket ein vielschichtiges gedrucktes Substrat benutzt, kann es ein keramisches Substrat oder ein Filmträgerband verwenden.
  • Zum Beispiel wird als BGA, die ein Filmträgerband verwendet, ein BGA Paket (im folgenden als der "erste Stand der Technik" bezeichnet) durch die IBM Corporation vorgeschlagen (EIAJ- JEDEC JWG#2-7 "TAPE BALL GRID ARRAY", Mai 1994).
  • Fig. 1A zeigt eine Querschnittsansicht, die das BGA-Paket zeigt, und Fig. 1B eine vergrößerte Querschnittsansicht, die einen Teil des BGA Pakets zeigt, der durch einen Kreis B in Fig. 1A angezeigt ist.
  • In dem BGA-Paket ist eine Kupferfolienverdrahtung 3, die auf einem Grundfilm 2 ausgebildet ist, mit einem Kontaktfleck 3b verbunden, der unter dem Grundfilm und einer Durchgangslochplattierung 3d ausgebildet ist, das heißt, das Filmträgerband ist durch eine sogenannte Zwei-Schicht-Zwei-Metalltechnik aufgebaut. Im Kontaktflecken 3b ist ein Lötmittelhöcker als ein äußerer Anschluß dadurch ausgebildet, daß eine Lötkugel 11 vorgesehen wird. Ein Höcker 1b auf dem Halbleiter IC-Chip 1 ist mit der inneren Leitung 3a der Kupferfolienverdrahtung 3 verbunden. Weiter ist eine Verstärkungsplatte 13 durch ein Klebemittel 12 darauf geklebt, um das Filmträgerband zu verstärken, und ein Wärmeverteiler 15 ist durch Klebemittel 10, 14 auf dem Halbleiterchip 1 und die Verstärkungsplatte 13 aufgebracht, um den Wärmewiderstand zu verringern.
  • Wenn der BGA-Halbleiterbauteil auf dem Montagesubstrat angebracht wird, wird Lötpaste mit den Kontaktflecken auf den Montagesubstrat vorgesehen, die nachher an der Lötmittelkugel 11 anhaftet, um diese anzubringen.
  • Jedoch wachsen in dem BGA-Paket mit dem Filmträgerband die Kosten zur Herstellung desselben auf das ungefähr Fünf- bis Zehnfache im Vergleich zu einem Filmträgerband an, das durch eine konventionelle Drei-Schichten-Ein-Metalltechnik hergestellt ist, da das Filmträgerband desselben durch die Zwei- Schichte-Zwei-Metall-Technik hergestellt ist.
  • Andererseits leidet das Filmträgerband, das durch die Zwei- Schichten-Zwei-Metalle-Technik hergestellt ist, unter mangelnder mechanischer Stärke, was durch die Banddicke von ungefähr 50-70 um bewirkt wird, wodurch eine Wellung oder ein Biegen des Substrates bewirkt wird, wodurch die leichte Anbringung erschwert wird, die eine ausgezeichnete Eigenschaft von BGA ist. Daher wird die Verstärkungsplatte 13 zum Verstärken der mechanischen Stärke benötigt. Es gibt jedoch das Problem, daß die Lötmittelkugel 11 als Verbindungsmittel mit dem Substrat nach dem Anbringen nicht mit dem bloßen Auge geprüft werden kann. Obwohl der Anbringungszustand falls gewünscht auf andere Weise geprüft werden kann, zum Beispiel durch ein Röntgengerät, ist dies nicht die geeignete Weise für Massenproduktion und wird zu einem Paket mit hohen Kosten führen. Kurz gesagt mangelt es dem ersten Stand der Technik an der Einfachheit des Anbringens, und es ist nicht für viele Zwecke und unterschiedliche Verwendungen geeignet.
  • Als nächstes offenbaren die japanischen offengelegten Patentanmeldungen Nr. 61-51945 und 1-258454 einen anderen Typ von Halbleiterbauteil, in dem der Zustand der Lötstelle nach dem Anbringen auf einem Paketsubstrat geprüft werden kann. Fig. 2A und 2B zeigen den Halbleiterbauteil, der in der japanischen offengelegten Patentanmeldung Nr. 1-258454 offenbart ist (im folgenden als "zweiter Stand der Technik" bezeichnet).
  • Der Halbleiterbauteil wird LGA (Land Grid Array, Kontaktgitteranordnung) genannt. Er verwendet ein starres Substrat als Packungssubstrat 16, das ähnlich zum oben erwähnten Standard- BGA-Paket ist, und bildet eine Kupferfolienverdrahtung auf und unter dem Substrat 16, verbindet zwischen Kontaktflächen 17a und 17b, die in einer Gitterform auf und unter dem Substrat angeordnet sind, durch Plattierung 17c durch das Loch, wobei weiter eine Kupferplatte zur Mitte der Rückseite des Substrats gedrückt und gebondet wird. Lötmittelplattierung 19 ist im Zusammenhang mit dem Kontaktflecken 17b vorgesehen.
  • Ein Halbleiter IC-Chip 1 wird durch ein Klebemittel 10 an dem konkaven Teil angeklebt, der in der Mitte des Substrats ausgebildet ist. Der Halbleiter IC-Chip 1 und die Kupferfolienverdrahtung 17 werden durch einen Bonddraht 20 verbunden, woraufhin sie dann anschließend mit Dichtharz 5 abgedichtet werden.
  • Wenn das LGA-Paket an einem Montagesubstrat 9 angebracht wird, wie die in Fig. 2B gezeigt ist, wird vorher Lötmittelpaste auf die Kontaktflecken des Montagesubstrats 9 durch ein Siebdruckverfahren oder ähnliches aufgebracht, wird das LGA- Paket auf dem Montagesubstrat 9 positioniert und angebracht, und wird Rückfließen des Lötmittels durchgeführt.
  • Beim Montageverfahren, das heißt dem Rückfließen, steigt Lötmittel 21 auf dem Montagesubstrat 9 hoch und gelangt durch das Durchgangsloch hindurch, um angestiegenes Lötmittel 21a zu bilden. Die Lötmittelverbindung zwischen dem Montagesubstrat 9 dem Paketsubstrat 16 kann mit Hilfe des aufgestiegenen Lötmittels 21 geprüft werden.
  • Andererseits offenbart die japanische offengelegte Patentanmeldung Nr. 63-34936 ein LGA-Paket mit einem Filmträgerband (im folgenden als der "dritte Stand der Technik" bezeichnet). Dieses Paket wird dadurch gebildet, daß eine Kupferfolienverdrahtung auf dem Filmträgerband gebildet wird, daß ein Kontaktflecken auf der Rückseite des Bandes gebildet wird, daß sie durch ein Durchgangsloch verbunden werden und ILB eines Halbleiter-IC-Chips mit den inneren Leitungen der Kupferfolienverdrahtung durchgeführt wird. Ähnlich wie beim zweiten Stand der Technik wird dieses Paket angebracht, nachdem Lötmittelpaste vorher auf das Montagesubstrat aufgebracht worden ist.
  • Bei diesem Paket ist es jedoch unmöglich, den Zustand der Lötverbindung von außerhalb nach dem Montieren zu prüfen, da die Kupferfolienverdrahtung auf dem Substrat so ausgebildet ist, daß sie das Durchgangsloch bedeckt.
  • Demgemäß werden bei dem Halbleiterbauteil vom BGA-Typ oder LGA-Typ die Möglichkeit der Massenherstellung, ausgezeichnetes Verhalten beim Anbringen, leichtes Prüfen von außen nach dem Anbringen, niedrige Paketkosten und ähnliches erfordert. Von diesen Erfordernissen ist das leichte Prüfen von außen das wichtigste Erfordernis, da es sich auf eine elektrische Prüfung, das Reparieren usw. nach dem Anbringen bezieht.
  • Hierbei haben der erste und der dritte Stand der Technik das Problem, daß der Zustand der Lötmittelverbindung nach dem Anbringen nicht betrachtet werden kann. Zusätzlich werden beim ersten Stand der Technik die Paketkosten höher, da das Paket ein Filmträgerband der Struktur mit zwei Schichten und zwei Metallen verwendet und das Paket nicht für Massenherstellung geeignet ist, da es die Verstärkungsplatte 13 benötigt.
  • Beim zweiten Stand der Technik, wie er in Fig. 2B gezeigt ist, ist es möglich, den Zustand der Lötverbindung von außen nach dem Anbringen zu überprüfen. Dieses Paket ist jedoch für Massenherstellung nicht geeignet, indem es ein starres Substrat als Substrat benutzt im Vergleich mit einem Paket, das Filmträgerband verwendet. Außerdem sind bei dieser Paketstruktur die Plattierung 17c durch das Loch, die Lötmittelplattierung 19 auf dem Kontaktflecken 17b und die Kupferplatte 18, um das Niveau zum gelöteten Teil nach der Montage eben zu halten, erforderlich. Daher ist die Paketstruktur komplex, und die Paketkosten werden höher.
  • Außerdem ist bei dem zweiten und dem dritten Stand der Technik Lötmittel, das beim Montieren erforderlich ist, nicht mit dem Paket, sondern mit dem Montagesubstrat vorgesehen. Das Lötmittel der Lötmittelpaste oder ähnlichem wird durch ein Siebdruckverfahren angebracht. Wenn die Teilung P3 zwischen den Kontaktflecken 17b zum Beispiel 1,37 mm, muß der Durchmesser des Kontaktfleckens ungefähr 0,5-0,6 mm betragen. Hierbei muß der Zwischenraum zwischen dem Paket und dem Montagesubstrat nach dem Montieren ungefähr 0,5-1,0 mm betragen, um sicher eine Verbindung dazwischen herzustellen und thermische Spannungen zu verringern, die dazwischen durch den Unterschied in ihren thermischen Ausdehnungskoeffizienten auftreten. Daher ist es notwendig, Lötmittelpaste mit einer Dicke von 1,0-1,5 mm dem Kontaktflecken mit einem Durchmesser von ungefähr 0,5-0,6 mm zuzuführen. Als Ergebnis fehlt den Paketen des zweiten und dritten Standes der Technik die Möglichkeit, sie leicht zu montieren.
  • Ein IC-Bauteil mit Kontaktfleckenanordnungsträger, der ein flexibles Band verwendet und Durchgangslöcher im flexiblen Band hat, ist aus US-A-5045921 bekannt.
  • Ein IC-Bauteil mit kunststoffgepackten Kontaktfleckenanordnung ist aus US-A-5045914 bekannt, wobei ein Leiterteil mit einem daran angeordneten Loch bei einem Durchgangsloch im Kunststoffpaket freiliegt, was es ermöglicht, daß Kontakthökker auf beiden Seiten des Bauteils gebildet werden können.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist demgemäß eine Aufgabe gemäß der bevorzugten Ausführungsformen der Erfindung, ein Halbleiterbauteil zu schaffen, bei dem der Zustand der Verbindung eines Kontakthöckers mit einem Kontaktflecken und der Zustand der Verbindung eines Kontakthöckers mit einem Montagesubstrat leicht geprüft werden kann.
  • Es ist ein anderes solches Ziel der Erfindung, einen Halbleiterbauteil zu schaffen, in dem die elektrischen Eigenschaften nach dem Montieren leicht geprüft werden können.
  • Es ist ein weiteres solches Ziel der Erfindung, einen Halbleiterbauteil zu schaffen, der Massenherstellung und niedrige Herstellungskosten ermöglicht.
  • Es ist noch ein weiteres solches Ziel der Erfindung, einen Halbleiterbauteil zu schaffen, der eine ausgezeichnete Bearbeitbarkeit beim Anbringen hat.
  • Gemäß einem Gesichtspunkt der Erfindung weist ein Halbleiterbauteil auf
  • ein Filmträgerband, das einen Grundfilm, in dem ein Bauteilloch und ein Durchgangsloch ausgebildet sind, und eine Metallfolienverdrahtungsschicht aufweist, die auf dem Grundfilm ausgebildet ist, wobei die Metallfolienverdrahtungsschicht ein Ende, das sich in das Bauteilloch erstreckt, um eine innere Leitung zu bilden, und ein anderes Ende einschließt, das sich in das Durchgangsloch erstreckt, um einen Kontaktflecken zu bilden, der vordere und hintere Oberflächen hat;
  • einen integrierten Halbleiterschaltungschip, der mit einer Elektrode versehen ist, die mit der inneren Leitung der Metallfolienverdrahtungsschicht verbunden ist;
  • einen Höcker für externe Verbindung, welcher Höcker auf den Kontaktflecken ausgebildet ist und auf einer vorderen Oberfläche oder hinteren Oberfläche des Grundfilms ausgebildet ist, wobei der Höcker aus einem leitenden Material hergestellt ist;
  • wobei der Kontaktflecken im Bereich des Durchgangsloches mit einer Öffnung versehen ist, die kleiner ist als das Durchgangsloch, wodurch das Material des Höckers durch die Öffnung hindurchgeht und sowohl die vorderen als auch die hinteren Oberflächen des Kontaktfleckens kontaktiert.
  • Vorzugsweise liegt der Kontaktflecken um die ganze Öffnung herum frei.
  • KURZE BESCHREIBUNGEN DER ZEICHNUNGEN
  • Die Erfindung soll detaillierter in Verbindung mit den beigefügten Zeichnungen beschrieben werden. Es zeigen:
  • Fig. 1A eine Querschnittsansicht, die einen konventionellen Halbleiterbauteil zeigt;
  • Fig. 1B eine vergrößerte Querschnittsansicht, die einen Teil des Halbleiterbauteils in Fig. 1A zeigt;
  • Fig. 2A eine Querschnittsansicht, die einen anderen konventionellen Halbleiterbauteil zeigt;
  • Fig. 2B eine Vorderansicht, die den Montagezustand des Halbleiterbauteils in Fig. 2A zeigt;
  • Fig. 3A eine Querschnittsansicht, die einen Halbleiterbauteil in einer ersten bevorzugten Ausführungsform der Erfindung zeigt;
  • Fig. 3B eine vergrößerte Querschnittsansicht, die einen Teil des Halbleiterbauteils in Fig. 3A zeigt;
  • Fig. 4A Querschnittsansichten, die ein Verfahren zum bis Fig. 4D Herstellen des Halbleiterbauteils in der ersten bevorzugten Ausführungsform zeigen;
  • Fig. 5A eine Querschnittsansicht, die einen Halbleiterbauteil in einer zweiten bevorzugten Ausführungsform der Erfindung zeigt;
  • Fig. 5B eine Querschnittsansicht, die den Montagezustand des Halbleiterbauteils in Fig. 5A zeigt;
  • Fig. 6 eine Querschnittsansicht, die einen Halbleiterbauteil in einer dritten bevorzugten Ausführungsform der Erfindung zeigt; und
  • Fig. 7 eine Querschnittsansicht, die einen Halbleiterbauteil in einer vierten bevorzugten Ausführungsform der Erfindung zeigt.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Ein Halbleiterbauteil in einer ersten bevorzugten Ausführungsform der Erfindung soll in den Fig. 3A und 3B erläutert werden, wobei gleiche Teile durch gleiche Bezugsziffern bezeichnet sind, wie sie in den Fig. 1A und 1B verwendet sind. Fig. 3A ist eine Querschnittsansicht, die den Halbleiterbauteil in der ersten bevorzugten Ausführungsform zeigt, und Fig. 3B ist eine vergrößerte Querschnittsansicht, die einen Teil des Halbleiterbauteils in Fig. 3A zeigt, der durch einen Kreis A bezeichnet ist.
  • Wie dies in den Fig. 3A und 3B gezeigt ist, weist der Halbleiterbauteil in der ersten Ausführungsform einen Halbleiter IC-Chip 1, einen Grundfilm 2, der die Basis eines Filmträgerbandes bildet, Durchgangslöcher 2a und Bauteillöcher 2b, die sich im Grundfilm 2 öffnen, eine Kupferfolienverdrahtung 3, die auf dem Grundfilm 2 ausgebildet ist, innere Leitungen 3a, die am inneren Ende der Kupferfolienverdrahtung 3 ausgebildet sind, Kontaktflecken 3b zum Verbinden nach außen, Öffnungen 3c, die in der Mitte der entsprechenden Kontaktflecken 3b ausgebildet sind, eine Abdeckungsschutzschicht 4, die auf dem Grundfilm 2 mit Ausnahme der Kontaktflecken 3b ausgebildet ist, Abdichtungsharz 5 zum Schützen des Halbleiter IC-Chips 1 und Lötmittelhöcker 6 auf.
  • Wenn die Abmessungen der Öffnung 3c in der Kupferfolienverdrahtung 3, der Öffnungsteile des Durchgangsloches 2a und der Abdeckungsschutzschicht 4 wie in den Fig. 3B gezeigt ist, Φ1, Φ2 und Φ3 sind, so werden sie so ausgebildet, daß sie die Beziehung Φ3 ≥ Φ2 > Φ1 einhalten.
  • Das Filmträgerband ist durch ein Verfahren zum Herstellen eines konventionellen Verbundbandes mit drei Schichten und einem Metall hergestellt. Die Durchgangslöcher 2a werden zusammen mit den Bauteillöchern 2b durch Stanzen oder ein Laserverfahren hergestellt. Die Kupferfolienverdrahtung 3, die die inneren Leitungen 3a und Kontaktflecken 3b einschließt und in der die Öffnungen 3c gebildet werden, wird durch Schutzschichtbeschichtung, Belichten, Entwickeln und Ätzen eines Kupferbandes gebildet. Die Schutzschichtabdeckung 4 hat ein vorbestimmtes Muster, das durch Siebdruckverfahren oder ähnliches gebildet ist. Die Lötmittelhöcker 6 werden zum Beispiel dadurch gebildet, daß Lötmittelkugeln auf den Kontaktflecken 3b ausgebildet werden und Rückfließen derselben durchgeführt wird.
  • Um die Lötmittelhöcker 6 mit einer Teilung P1 dazwischen von 1,27 mm zu schaffen, müssen die Abmessungen (Φ2) der Durchgangslöcher 2a 0,35-0,4 mm sein, die Abmessungen (Φ1) der Öffnungen 3c in der Kupferfolienverdrahtung 3 0,2-0,25 mm betragen, und die Abmessungen (Φ3)in den Öffnungen der Abdeckungsschutzschicht 4 0,4-0,6 mm betragen. In diesem Falle wird die Höhe des Lötmittelhöckers 6 ungefähr 0,5-0,8 mm, wenn eine Lötmittelkugel mit einem Durchmesser von 0,7- 0,9 mm vorgesehen wird und man sie rückfließen läßt.
  • Beim Rückfließverfahren steigt das Lötmittel zu den Durchgangslöchern 2a durch die Öffnung 3c auf, da die in dem Kontaktflecken 3b gebildete Öffnung 3c einen Ausweichweg für das Flußmittel und freiwerdendes Gas der Lötmittelkugel gibt. Das aufgestiegene Lötmittel 6a erreicht die Oberfläche des Grundfilms 2 nicht, da die Seite des Durchgangsloches 2a nicht plattiert ist und der Grundfilm 2 aus Polyimid oder Polyesterharz hergestellt ist, die keine gute Benetzungseigenschaften für das Lötmittel haben. Es hält in einer konstanten Höhe hinter dem Kontaktflecken 3b an, wodurch das Profil und die Höhe des Lötmittelhöckers 6 vergleichmäßigt werden.
  • Hierbei kann die Anhaftungsstärke des Lötmittelhöckers 6 am Kontaktflecken 3b vergrößert werden, da Lötmittel zwischen den vorderen und hinteren Oberflächen des Kontaktfleckens 3b durch die Öffnung 3c eine Verbindung herstellt. Da das aufgestiegene Lötmittel 6a, das mit der Oberfläche des Grundfilms 2 verbunden ist, von der Rückseite des Grundfilms 2 beobachtet werden kann, kann darüber hinaus der Verbindungszustand des Lötmittelhöckers 6 leicht überprüft werden.
  • Fig. 4A-4D sind Querschnittsansichten, die ein Verfahren zum Herstellen des Halbleiterbauteils in der ersten Ausführungsform zeigen. Zuerst wird, wie dies in Fig. 4A gezeigt, die Elektrode 1a des Halbleiter IC-Chips 1 an die innere Leitung 3a gebondet, die sich von dem Filmträgerband erstreckt, wie dies in den Fig. 3A und 3B erklärt ist. Hierbei wird die Kupferfolienverdrahtung 3 durch eine Kupferfolie gebildet mit einer Dicke von ungefähr 35 im. Optional können die Oberfläche der inneren Leitung 3a oder des Kontaktfleckens 3b mit Goldplattierung mit einer Dicke von 0,2-1,0 um oder einer Zinnplattierung mit einer Dicke von 0,3-0,5 um versehen werden.
  • Der Halbleiter IC-Chip 1 hat einen Höcker mit einer Dicke von ungefähr 10-30 um als eine Elektrode 1a. Eine Aluminiumelektrode mit einer Dicke von 1-2 um, die allgemein mit dem Halbleiter IC-Chip vorgesehen ist, kann jedoch verwendet werden, wie sie ist. Beim Verfahren zum Bonden der inneren Leitung kann auf die Weise des Paketbondens (gang bonding, Gruppenbonden) oder durch Einzelpunktbonden vorgegangen werden, wenn der Höcker als die Elektrode 1a gebildet wird. Wenn die Elektrode 1a eine Aluminiumelektrode ist, kann das Bonden auf die Einzelpunktweise durchgeführt werden.
  • Als nächstes wird, wie dies in Fig. 4B gezeigt ist, der Abdichtungsharz 5 dadurch gebildet, indem Harz zur Elektrodenseite des Halbleiter-IC-Chips durch Vergießen und Aushärten desselben zugeführt wird. Dies ist nicht nur zum Schützen des Halbleiter IC-Chips, sondern auch um die innere Leitung 3a zu schützen und sie fest am Grundfilm 2 zu fixieren. Um das Harz zuzuführen, kann das Gießverfahren durch ein Siebdruckverfahren oder ähnliches ersetzt werden. Die Dicke des Dichtharzes beträgt wünschenswerter Weise 200-300 um von der Oberfläche des Halbleiter-IC-Chips 1.
  • Danach wird, wie dies in Fig. 4C gezeigt ist, der Lötmittelhöcker 6 dadurch gebildet, daß mit Flußmittel beschichtet wird, eine Lötmittelkugel zugeführt wird und man sie rückfließen läßt. Als Verfahren zum Bilden des Lötmittelhöckers 6 kann ein Siebdruckverfahren, ein Abgabeverfahren (dispenser method), ein Spritzgußverfahren zum Zuführen von geschmolzenem Lötmittel, ein Kugelbondverfahren unter Verwendung eines Lötdrahtes oder ähnliches verwendet werden. Der Lötmittelhökker kann durch einen anderen Metallhöcker ersetzt werden. Zum Beispiel kann eine Metallkugel, die mit Lötmittel bedeckt ist, zum Bilden des Höckers verwendet werden.
  • Der Halbleiterbauteil vom Filmträger-BGA-Typ, der durch ein solches Verfahren hergestellt ist, wie dies in Fig. 4D gezeigt ist, wird auf dem Montagesubstrat 9 mit Hilfe von Kontaktflecken 9a und den Lötmittelhöckern 6 in einer Weise des Paketrückfließens angebracht.
  • Da die Lötmittelhöcker 6 unter Verwendung von Lötmittelkugeln hergestellt werden, kann in dem Halbleiterbauteil das Anbringen am Montagesubstrat 9 dadurch durchgeführt werden, daß nur Lötmittelpaste mit einer Dicke von 0,1-0,2 mm als Kontaktflecken 9a vorgesehen werden, und kann zusammen mit einem anderen Paket von Oberflächenmontage, zum Beispiel QFP (quad flat package, quadratisches Flachgehäuse) in derselben Weise mit Rückfließen durchgeführt werden.
  • Wie dies oben erläutert wurde, kann bei dem Halbleiterbauteil vom Filmträger-BGA-Typ der ersten Ausführungsform, da die Öffnung 3c in der Mitte des Kontaktfleckens 3b ausgebildet ist und das Durchgangsloch 2a auf dem Grundfilm 2 gebildet ist, der Verbindungszustand des Lötmittels mit den Kontaktflecken leicht von außerhalb beim Schritt des Zuführens der Lötmittelkugeln zum Paket, um den Lötmittelhöcker zu bilden, überprüft werden. Auch beim Anbringen des BGA Pakets auf dem Montagesubstrat 9 kann darüber hinaus der Verbindungszustand des Lötmittels dadurch überprüft werden, daß man das aufgestiegene Lötmittel 6a von den Durchgangslöchern 2a im Grundfilm 2 betrachtet.
  • Daher kann das BGA-Paket mit niedrigen Kosten hergestellt werden, da es den Filmträger des billigeren Aufbaus mit drei Schichten und einem Metall verwendet.
  • Unter Bezugnahme auf die Fig. 5A und 5B soll ein Halbleiterbauteil in einer zweiten bevorzugten Ausführungsform erklärt werden. Hierbei ist Fig. 5A eine Querschnittsansicht, die den Halbleiterbauteil in der zweiten bevorzugten Ausführungsform zeigt, und Fig. 5B ist eine Querschnittsansicht, die den Montagezustand des Halbleiterbauteils in Fig. 5A zeigt.
  • Wie dies in Fig. 5A gezeigt ist, weißt der Halbleiterbauteil der zweiten Ausführungsform einen Halbleiter IC-Chip 1, einen Grundfilm 2, Durchgangslöcher 2a, die sich im Grundfilm 2 öffnen, eine Kupferfolienverdrahtung 3, innere Leitungen 3a, Kontaktflecken 3b, Öffnungen 3c, die in der Mitte der entsprechenden Kontaktflecken 3b ausgebildet sind, eine Schutzabdeckung 4, Dichtharz 5, Lötmittelhöcker 6 und aufgestiegenes Lötmittel 6a auf. Der Unterschied gegenüber der ersten Ausführungsform besteht darin, daß die Lötmittelhöcker 6 von der Kupferfolienverdrahtung 3 zum Grundfilm 2 ausgebildet sind.
  • Wenn die Abmessungen der Öffnungsteile der Öffnung 3c in der Kupferfolienverdrahtung 3, des Durchgangslochs 2a und der Schutzabdeckung 4, wie dies in Fig. 5A gezeigt ist, Φ11, Φ22 bzw. Φ33 sind, so sind sie dabei so ausgebildet, daß die Beziehung Φ33 ≥ Φ22 > Φ11 eingehalten wird. Das Filmträgerband ist auch durch ein Verfahren zum Herstellen eines konventionellen Verbundbandes mit drei Schichten und einem Metall hergestellt.
  • Hierbei ist zum Beispiel, um die Lötmittelhöcker 6 mit einer Teilung P2 zwischen ihnen von 1,0 mm zu versehen, (1)11 gleich 0,1-0,2 mm, 022 gleich 0,3-0,35 mm und 033 gleich 0,35-0,5 mm, wonach dann das Durchgangsloch 2a mit Flußmittel bedeckt wird, eine Lötmittelkugel mit einem Durchmesser von 0,6-0,7 mm zugeführt wird und man sie rückfließen läßt. Auf diese Weise wird die Höhe der Lötmittelhöcker 6 ungefähr 0,4-0,6 mm.
  • Bei diesem Rückflußverfahren bilden die Lötmittelkugeln keinen Kurzschluß miteinander, da die Höckerteilung P2 1,0 mm beträgt und der Durchmesser der Lötmittelkugeln 0,6-0,7 mm beträgt, wozu beiträgt, daß 022 0,3-0,35 mm beträgt und der Grundfilm 2 aus Polyimidharz oder ähnlichem hergestellt ist, die keine guten Benetzungseigenschaften für das Lötmittel haben. Andererseits steigt das Lötmittel zur Schutzabdeckung 4 durch die Öffnung 3c mit einem 011 von 0,15-0,22 mm auf, die in der Mitte des Kontaktfleckens 3b ausgebildet ist, um das aufgestiegene Lötmittel 6a zu bilden, wobei die Öffnung 3c eine Entweichmöglichkeit für das Flußmittel und abgegebenes Gas der Lötmittelkugel ergibt.
  • Da die Rückseite des Kontaktfleckens 3b mit der Schutzabdeckung 4 bedeckt ist, die keine guten Benetzungseigenschaften hat, bilden die aufgestiegenen Höcker 6a keinen Kurzschluß miteinander, und die Lötmittelhöcker 6 haben nach dem Rückfließen ein gleichförmiges Profil und eine gleichförmige Höhe von 0,4-0,6 mm.
  • Da das aufgestiegene Lötmittel 6a von der Vorderseite des Grundfilms 2 betrachtet werden kann, kann bei dieser Ausführungsform der Verbindungszustand des Lötmittelhöckers 6, der auf der Rückseite des Grundfilms 2 mit dem Kontaktflecken 3b gebildet ist, leicht überprüft werden.
  • Der Halbleiterbauteil, der durch ein solches Verfahren hergestellt ist, wie es in Fig. 5B gezeigt ist, wird auf dem Montagesubstrat 9 mit Hilfe von Kontaktflecken 9a und den Lötmittelhöckern 6 in einer Paketrückfließweise angebracht. Hierbei kann die hintere Oberfläche des Halbleiter-IC-Chips 1 auch an dem Montagesubstrat 9 durch einen Kontaktflecken 9b befestigt werden. Gemäß dieser Ausführungsform kann dadurch, sogar wenn der Halbleiter-IC-Chip viel Wärme erzeugt, die Wärme vom Chip zum Montagesubstrat 9 abgeführt werden.
  • Als nächstes soll ein Halbleiterbauteil in einer dritten bevorzugten Ausführungsform in Fig. 6 beschrieben werden, wobei gleiche Teile durch gleiche Bezugsziffern bezeichnet sind, wie sie in den Fig. 5A und 5B verwendet sind. Auch bei der dritten Ausführungsform sind die Lötmittelhöcker 6 von der Kupferfolienverdrahtung 3 zum Grundfilm 2 ausgebildet. Der Halbleiter-IC-Chip 1 ist jedoch so angeordnet, daß er zur vorderen Oberfläche des Grundfilms 2 gerichtet ist, das heißt, in aufrechter Weise.
  • Weiter soll der Halbleiterbauteil einer vierten bevorzugten Ausführungsform in Fig. 7 beschrieben werden, wo gleiche Teile durch gleiche Bezugsziffern bezeichnet sind, wie sie in den Fig. 3A und 3B verwendet werden. Bei der vierten Ausführungsform ist der Halbleiter-IC-Chip 1 so angeordnet, daß er zur hinteren Oberfläche des Grundfilms 2 gerichtet ist, das heißt, in einer nach unten gerichteten Weise.
  • In dem Halbleiterbauteil vom Filmträger-BGA-Typ der Erfindung kann der Halbleiter-IC-Chip sowohl nach oben zeigend als auch nach unten zeigend gebondet werden. Auch können Höcker sowohl auf dem Grundfilm als auch auf einer Schutzabdeckung ausgebildet werden. Daher kann die Struktur des Halbleiterbauteils optional in Abhängigkeit von den Charakteristiken und der Montagestruktur eines IC-Chips ausgewählt werden.
  • Der Halbleiterbauteil der Erfindung hat einen solchen Aufbau, daß der Verbindungszustand eines Lötmittelhöckers mit einer Kupferfolienverdrahtung und der Verbindungszustand eines Pakets mit einem Montagesubstrat leicht überprüft werden kann. Außerdem können die elektrischen Eigenschaften des Halbleiterbauteils sogar nach dem Anbringen leicht beobachtet werden. Daher hat der Bauteil den Vorteil, daß man sofort beurteilen, ob der Halbleiterbauteil ersetzt werden muß oder erneut Rückfließen ausgesetzt werden muß.
  • Obwohl die Erfindung unter Bezugnahme auf besondere Ausführungsformen für vollständige und deutliche Offenbarung beschrieben worden ist, sollen die beigefügten Ansprüche nicht in dieser Weise begrenzt sein. Sie sollen vielmehr so ausgelegt werden, daß sie alle Abwandlungen und alternativen Konstruktionen umfassen, die dem Fachmann in den Sinn kommen und die gut in die Grundlehren fallen, die hier beschrieben worden sind.

Claims (8)

1. Halbleiterbauteil, der aufweist:
ein Filmträgerband, das einen Grundfilm (2), in dem ein Bauteilloch (2b) und ein Durchgangsloch (2a) ausgebildet sind, und eine Metallfolienverdrahtungsschicht (3) aufweist, die auf dem Grundfilm (2) ausgebildet ist, wobei die Metallfolienverdrahtungsschicht (3) ein Ende, das sich in das Bauteilloch (2b) erstreckt, um eine innere Leitung (3d) zu bilden, und ein anderes Ende aufweist, das sich auf das Durchgangsloch (2a) zu erstreckt, um einen Kontaktflecken (3b) zu bilden, der vordere und hintere Oberflächen hat;
einen integrierten Halbleiterschaltungschip (1), der mit einer Elektrode (1d) versehen ist, die mit der inneren Leitung (3d) der Metallfolienverdrahtungsschicht (3) verbunden ist;
gekennzeichnet durch
einen Höcker (6) für äußere Verbindung, welcher Höcker (6) auf dem Kontaktflecken (3b) ausgebildet ist und auf der vorderen oder hinteren Oberfläche des Grundfilms (2) ausgebildet ist, welcher Höcker (6) aus einem leitenden Material hergestellt ist;
wobei der Kontaktflecken (3b) im Bereich des Durchgangsloches (2a) mit einer Öffnung (3a) versehen ist, die kleiner ist als das Durchgangslochs (2a), wobei das Material des Höckers (6) durch die Öffnung (3a) hindurchgelangt und sowohl die vordere als auch die hintere Oberfläche des Kontaktfleckens (3b) berührt.
2. Halbleiterbauteil nach Anspruch 1, bei dem der Kontaktflecken um die gesamte Öffnung herum frei liegt.
3. Halbleiterbauteil nach Anspruch 1 oder 2, bei der Dichtharz vorgesehen ist, um den integrierten Halbleiterschaltungschip zu schützten.
4. Halbleiterbauteil nach Anspruch 1, 2 oder 3, der weiter eine Schutzabdeckung aufweist, die auf der Metallfolienverdrahtungsschicht ausgebildet ist und eine Öffnung aufweist, die dem Kontaktflecken entspricht.
5. Halbleiterbauteil nach Anspruch 4, bei der die Öffnung der Schutzabdeckung Abmessungen hat, die größer sind als das Durchgangsloch.
6. Halbleiterbauteil nach einem vorangehenden Anspruch, bei dem der Kontakthöcker aus einer Lötmittelkugel hergestellt ist.
7. Halbleiterbauteil nach einem vorangehenden Anspruch, bei dem der innere Draht und/oder der Kontaktflecken der Metallfolienschicht mit Gold, Zinn oder ähnlichem plattiert ist.
8. Halbleiterbauteil nach einem vorangehenden Anspruch, bei dem die Elektrode der integrierten Halbleiterschaltung einen Höcker bildet.
DE69525697T 1994-09-14 1995-09-14 Halbleiteranordnung vom Filmträgertyp mit Anschlusshöcher Expired - Fee Related DE69525697T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6244922A JP2595909B2 (ja) 1994-09-14 1994-09-14 半導体装置

Publications (2)

Publication Number Publication Date
DE69525697D1 DE69525697D1 (de) 2002-04-11
DE69525697T2 true DE69525697T2 (de) 2002-11-28

Family

ID=17125976

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69525697T Expired - Fee Related DE69525697T2 (de) 1994-09-14 1995-09-14 Halbleiteranordnung vom Filmträgertyp mit Anschlusshöcher

Country Status (4)

Country Link
US (1) US5668405A (de)
EP (1) EP0702404B1 (de)
JP (1) JP2595909B2 (de)
DE (1) DE69525697T2 (de)

Families Citing this family (140)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288424A (ja) * 1995-04-18 1996-11-01 Nec Corp 半導体装置
JP2899540B2 (ja) * 1995-06-12 1999-06-02 日東電工株式会社 フィルムキャリアおよびこれを用いた半導体装置
JP2894254B2 (ja) * 1995-09-20 1999-05-24 ソニー株式会社 半導体パッケージの製造方法
US5847455A (en) * 1995-11-07 1998-12-08 Vlsi Technology, Inc. Molded leadframe ball grid array
US6861290B1 (en) 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
US20040061220A1 (en) * 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
JP2891665B2 (ja) * 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
KR100216839B1 (ko) * 1996-04-01 1999-09-01 김규현 Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조
DE19719983C2 (de) * 1996-05-17 2003-05-15 Nat Semiconductor Corp Montageplatte für Halbleiterbausteine und Verfahren zur Herstellung hiervon
US5783866A (en) * 1996-05-17 1998-07-21 National Semiconductor Corporation Low cost ball grid array device and method of manufacture thereof
DE19758547B4 (de) * 1996-05-17 2005-01-20 National Semiconductor Corp.(N.D.Ges.D.Staates Delaware), Santa Clara Halbleiterbaustein
JPH09312374A (ja) 1996-05-24 1997-12-02 Sony Corp 半導体パッケージ及びその製造方法
US5731244A (en) 1996-05-28 1998-03-24 Micron Technology, Inc. Laser wire bonding for wire embedded dielectrics to integrated circuits
US6791194B1 (en) 1996-05-30 2004-09-14 Hitachi, Ltd. Circuit tape having adhesive film, semiconductor device, and a method for manufacturing the same
JP2755252B2 (ja) * 1996-05-30 1998-05-20 日本電気株式会社 半導体装置用パッケージ及び半導体装置
JP3195236B2 (ja) * 1996-05-30 2001-08-06 株式会社日立製作所 接着フィルムを有する配線テープ,半導体装置及び製造方法
JP2908330B2 (ja) * 1996-07-16 1999-06-21 九州日本電気株式会社 リードフレーム,半導体装置及び半導体装置の製造方法
US6222272B1 (en) 1996-08-06 2001-04-24 Nitto Denko Corporation Film carrier and semiconductor device using same
JP2828053B2 (ja) * 1996-08-15 1998-11-25 日本電気株式会社 半導体装置
KR100187715B1 (ko) * 1996-08-19 1999-06-01 윤종용 리드 프레임을 이용한 칩 스케일 패키지 제조 방법
US5863812A (en) * 1996-09-19 1999-01-26 Vlsi Technology, Inc. Process for manufacturing a multi layer bumped semiconductor device
US6093971A (en) * 1996-10-14 2000-07-25 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Chip module with conductor paths on the chip bonding side of a chip carrier
US6664616B2 (en) 1996-11-21 2003-12-16 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
JP3695893B2 (ja) * 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
KR19980044250A (ko) * 1996-12-06 1998-09-05 황인길 리드 프레임의 제조 방법 및 이를 이용한 칩 스케일 반도체 패키지
JP2982729B2 (ja) * 1997-01-16 1999-11-29 日本電気株式会社 半導体装置
JP2924840B2 (ja) * 1997-02-13 1999-07-26 日本電気株式会社 Tape−BGAタイプの半導体装置
US5969424A (en) 1997-03-19 1999-10-19 Fujitsu Limited Semiconductor device with pad structure
JPH10294418A (ja) * 1997-04-21 1998-11-04 Oki Electric Ind Co Ltd 半導体装置
US6057594A (en) * 1997-04-23 2000-05-02 Lsi Logic Corporation High power dissipating tape ball grid array package
JP3639088B2 (ja) * 1997-06-06 2005-04-13 株式会社ルネサステクノロジ 半導体装置及び配線テープ
JPH1154658A (ja) 1997-07-30 1999-02-26 Hitachi Ltd 半導体装置及びその製造方法並びにフレーム構造体
US6028354A (en) 1997-10-14 2000-02-22 Amkor Technology, Inc. Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package
JP3655069B2 (ja) * 1997-10-27 2005-06-02 沖電気工業株式会社 樹脂封止型半導体装置とその製造方法
US5837558A (en) * 1997-11-04 1998-11-17 Texas Instruments Incorporated Integrated circuit chip packaging method
JP3645701B2 (ja) * 1997-12-16 2005-05-11 株式会社三井ハイテック 半導体装置
JPH11204699A (ja) * 1998-01-09 1999-07-30 Sony Corp 半導体装置とその製造方法と電子装置
JPH11214435A (ja) * 1998-01-26 1999-08-06 Sharp Corp 半導体装置およびその製造方法
US6111324A (en) * 1998-02-05 2000-08-29 Asat, Limited Integrated carrier ring/stiffener and method for manufacturing a flexible integrated circuit package
JPH11312749A (ja) * 1998-02-25 1999-11-09 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JP3257500B2 (ja) * 1998-02-27 2002-02-18 ティーディーケイ株式会社 磁気ヘッド装置
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
US6072233A (en) * 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
US6404067B1 (en) 1998-06-01 2002-06-11 Intel Corporation Plastic ball grid array package with improved moisture resistance
JP3727172B2 (ja) * 1998-06-09 2005-12-14 沖電気工業株式会社 半導体装置
US6297548B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
US6414391B1 (en) * 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
US5972735A (en) * 1998-07-14 1999-10-26 National Starch And Chemical Investment Holding Corporation Method of preparing an electronic package by co-curing adhesive and encapsulant
JP3420703B2 (ja) * 1998-07-16 2003-06-30 株式会社東芝 半導体装置の製造方法
US5910686A (en) * 1998-07-23 1999-06-08 Vlsi Technology, Inc. Cavity down HBGA package structure
US6400018B2 (en) * 1998-08-27 2002-06-04 3M Innovative Properties Company Via plug adapter
US6121576A (en) 1998-09-02 2000-09-19 Micron Technology, Inc. Method and process of contact to a heat softened solder ball array
JP2943805B1 (ja) * 1998-09-17 1999-08-30 日本電気株式会社 半導体装置及びその製造方法
US6232706B1 (en) * 1998-11-12 2001-05-15 The Board Of Trustees Of The Leland Stanford Junior University Self-oriented bundles of carbon nanotubes and method of making same
JP3502776B2 (ja) * 1998-11-26 2004-03-02 新光電気工業株式会社 バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
US6455354B1 (en) * 1998-12-30 2002-09-24 Micron Technology, Inc. Method of fabricating tape attachment chip-on-board assemblies
DE19907168C1 (de) 1999-02-19 2000-08-10 Micronas Intermetall Gmbh Schichtanordnung sowie Verfahren zu deren Herstellung
KR100960739B1 (ko) * 1999-02-26 2010-06-01 텍사스 인스트루먼츠 인코포레이티드 열적으로 향상된 반도체 볼 그리드 어레이 디바이스 및 그제조 방법
US6462414B1 (en) 1999-03-05 2002-10-08 Altera Corporation Integrated circuit package utilizing a conductive structure for interlocking a conductive ball to a ball pad
US6023097A (en) * 1999-03-17 2000-02-08 Chipmos Technologies, Inc. Stacked multiple-chip module micro ball grid array packaging
JP3844936B2 (ja) 1999-03-26 2006-11-15 富士通株式会社 半導体装置
JP3575001B2 (ja) 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
JP3398721B2 (ja) 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
USRE40112E1 (en) 1999-05-20 2008-02-26 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
JP3314304B2 (ja) 1999-06-07 2002-08-12 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ用の回路基板
JP3526788B2 (ja) * 1999-07-01 2004-05-17 沖電気工業株式会社 半導体装置の製造方法
JP2001077301A (ja) * 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
US6534861B1 (en) * 1999-11-15 2003-03-18 Substrate Technologies Incorporated Ball grid substrate for lead-on-chip semiconductor package
US6468891B2 (en) * 2000-02-24 2002-10-22 Micron Technology, Inc. Stereolithographically fabricated conductive elements, semiconductor device components and assemblies including such conductive elements, and methods
JP3752949B2 (ja) * 2000-02-28 2006-03-08 日立化成工業株式会社 配線基板及び半導体装置
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
KR100332967B1 (ko) * 2000-05-10 2002-04-19 윤종용 디지털 마이크로-미러 디바이스 패키지의 제조 방법
US6522018B1 (en) 2000-05-16 2003-02-18 Micron Technology, Inc. Ball grid array chip packages having improved testing and stacking characteristics
JP3442721B2 (ja) * 2000-05-24 2003-09-02 沖電気工業株式会社 半導体装置
US6388199B1 (en) * 2000-07-31 2002-05-14 Micron Technology, Inc. Selectively adjusting surface tension of soldermask material
US7094676B1 (en) 2000-10-13 2006-08-22 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US7190080B1 (en) * 2000-10-13 2007-03-13 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US6552436B2 (en) * 2000-12-08 2003-04-22 Motorola, Inc. Semiconductor device having a ball grid array and method therefor
US6564454B1 (en) 2000-12-28 2003-05-20 Amkor Technology, Inc. Method of making and stacking a semiconductor package
US6448506B1 (en) 2000-12-28 2002-09-10 Amkor Technology, Inc. Semiconductor package and circuit board for making the package
US7034386B2 (en) * 2001-03-26 2006-04-25 Nec Corporation Thin planar semiconductor device having electrodes on both surfaces and method of fabricating same
US7115986B2 (en) * 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
US6664618B2 (en) * 2001-05-16 2003-12-16 Oki Electric Industry Co., Ltd. Tape carrier package having stacked semiconductor elements, and short and long leads
DE10126655A1 (de) * 2001-06-01 2002-12-05 Endress & Hauser Gmbh & Co Kg Leiterplatte mit mindestens einem elektronischen Bauteil
US6730536B1 (en) 2001-06-28 2004-05-04 Amkor Technology, Inc. Pre-drilled image sensor package fabrication method
SG122743A1 (en) 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
WO2003032370A2 (en) 2001-10-09 2003-04-17 Tessera, Inc. Stacked packages
US7335995B2 (en) 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
US6977440B2 (en) 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
US6708871B2 (en) * 2002-01-08 2004-03-23 International Business Machines Corporation Method for forming solder connections on a circuitized substrate
SG104293A1 (en) 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
US6732908B2 (en) * 2002-01-18 2004-05-11 International Business Machines Corporation High density raised stud microjoining system and methods of fabricating the same
US6975035B2 (en) * 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG115459A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG111935A1 (en) 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG115455A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
SG115456A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
US6765288B2 (en) * 2002-08-05 2004-07-20 Tessera, Inc. Microelectronic adaptors, assemblies and methods
US7053485B2 (en) * 2002-08-16 2006-05-30 Tessera, Inc. Microelectronic packages with self-aligning features
US20040036170A1 (en) 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
EP1579477A2 (de) * 2002-10-11 2005-09-28 Tessera, Inc. Komponenten, verfahren und baugruppen f r mehrchipkapselungen
US6936922B1 (en) 2003-09-26 2005-08-30 Amkor Technology, Inc. Semiconductor package structure reducing warpage and manufacturing method thereof
US7061121B2 (en) 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
US20070145548A1 (en) * 2003-12-22 2007-06-28 Amkor Technology, Inc. Stack-type semiconductor package and manufacturing method thereof
US7009296B1 (en) 2004-01-15 2006-03-07 Amkor Technology, Inc. Semiconductor package with substrate coupled to a peripheral side surface of a semiconductor die
DE102004009056B4 (de) * 2004-02-23 2010-04-22 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleitermoduls aus mehreren stapelbaren Halbleiterbauteilen mit einem Umverdrahtungssubstrat
TWI236742B (en) * 2004-03-02 2005-07-21 Kingtron Electronics Co Ltd Manufacturing method of film carrier
US7205178B2 (en) * 2004-03-24 2007-04-17 Freescale Semiconductor, Inc. Land grid array packaged device and method of forming same
TW200539246A (en) 2004-05-26 2005-12-01 Matsushita Electric Industrial Co Ltd Semiconductor device and method for manufacturing the same
US7446399B1 (en) 2004-08-04 2008-11-04 Altera Corporation Pad structures to improve board-level reliability of solder-on-pad BGA structures
JP4091938B2 (ja) 2004-10-21 2008-05-28 日東電工株式会社 配線回路基板の製造方法
JP5000877B2 (ja) * 2005-10-07 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置
JP4842574B2 (ja) * 2005-07-13 2011-12-21 三菱電機株式会社 半導体装置の製造方法
TWI267967B (en) * 2005-07-14 2006-12-01 Chipmos Technologies Inc Chip package without a core and stacked chip package structure using the same
TWI292195B (en) * 2005-08-31 2008-01-01 Semiconductor chip assembly with metal containment wall and solder terminal
US7675152B2 (en) * 2005-09-01 2010-03-09 Texas Instruments Incorporated Package-on-package semiconductor assembly
US8067831B2 (en) * 2005-09-16 2011-11-29 Stats Chippac Ltd. Integrated circuit package system with planar interconnects
US7416923B2 (en) * 2005-12-09 2008-08-26 International Business Machines Corporation Underfill film having thermally conductive sheet
WO2007096946A1 (ja) 2006-02-21 2007-08-30 Matsushita Electric Industrial Co., Ltd. 実装体及びその製造方法
US20070216033A1 (en) 2006-03-20 2007-09-20 Corisis David J Carrierless chip package for integrated circuit devices, and methods of making same
US7545029B2 (en) 2006-08-18 2009-06-09 Tessera, Inc. Stack microelectronic assemblies
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
US9059074B2 (en) * 2008-03-26 2015-06-16 Stats Chippac Ltd. Integrated circuit package system with planar interconnect
SG142321A1 (en) 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
FI125526B (fi) * 2008-08-25 2015-11-13 Ge Embedded Electronics Oy Sähköisiä komponentteja sisältävä paketoitu piirilevyrakenne ja menetelmä sähköisiä komponentteja sisältävän paketoidun piirilevyrakenteen valmistamiseksi
US8043894B2 (en) * 2008-08-26 2011-10-25 Stats Chippac Ltd. Integrated circuit package system with redistribution layer
TWI378546B (en) * 2009-09-16 2012-12-01 Powertech Technology Inc Substrate and package for micro bga
US8207453B2 (en) * 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8482136B2 (en) * 2009-12-29 2013-07-09 Nxp B.V. Fan-out chip scale package
KR20120063202A (ko) * 2010-12-07 2012-06-15 삼성전자주식회사 반도체 패키지 및 이를 포함하는 디스플레이 패널 어셈블리
WO2013133827A1 (en) 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
US20150049443A1 (en) * 2013-08-13 2015-02-19 Infineon Technologies Ag Chip arrangement
US9484278B2 (en) * 2013-11-27 2016-11-01 Infineon Technologies Ag Semiconductor package and method for producing the same
US9735032B2 (en) * 2013-12-06 2017-08-15 Enablink Technologies Limited System and method for manufacturing a fabricated carrier
US20240162126A1 (en) * 2022-11-14 2024-05-16 Nanya Technology Corporation Semiconductor package and manufacturing method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6057222B2 (ja) * 1980-03-26 1985-12-13 シャープ株式会社 フィルムキャリァ型半導体装置
US5468681A (en) * 1989-08-28 1995-11-21 Lsi Logic Corporation Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias
US5045914A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Plastic pad array electronic AC device
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
JPH06268101A (ja) * 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
TW258829B (de) * 1994-01-28 1995-10-01 Ibm

Also Published As

Publication number Publication date
JPH0888245A (ja) 1996-04-02
US5668405A (en) 1997-09-16
DE69525697D1 (de) 2002-04-11
JP2595909B2 (ja) 1997-04-02
EP0702404B1 (de) 2002-03-06
EP0702404A2 (de) 1996-03-20
EP0702404A3 (de) 1997-11-05

Similar Documents

Publication Publication Date Title
DE69525697T2 (de) Halbleiteranordnung vom Filmträgertyp mit Anschlusshöcher
DE69523010T2 (de) Mittels automatischer Bandmontage hergestelltes Halbleitergehäuse
DE69729673T2 (de) Chipträger und Halbleiteranordnung mit diesem Chipträger
DE10009733B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE69935628T2 (de) Hybridmodul
DE19743767B4 (de) Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip
DE69526895T2 (de) Verfahren zur Herstellung einer halbleitenden Anordnung und einer Halbleiterscheibe
DE3888476T2 (de) Elektrische Kontaktstellen und damit versehene Gehäuse.
DE69414753T2 (de) Montagevorrichtung und Verfahren zum Verbinden von miniaturisierten elektronischen Bauteilen mittels Höckerverbindungen
DE3786861T2 (de) Halbleiteranordnung mit Gehäuse mit Kühlungsmitteln.
DE69527473T2 (de) Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE19959938C2 (de) Herstellungsverfahren einer eine Gehäusestruktur aufweisenden Halbleitervorrichtung
DE69530037T2 (de) Automatische Bandmontage für Halbleiteranordnung
DE69534543T2 (de) Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
DE69621863T2 (de) Halbleiteranordnung in der Grösse eines oder mehrerer Chips
DE69910955T2 (de) Metallfolie mit Hockerkontakten, Schaltungssubstrat mit der Metallfolie, und Halbleitervorrichtung mit dem Schaltungssubstrat
DE69834064T2 (de) Montagestruktur einer Halbleiteranordnung und Verfahren zum Montieren einer Halbleiteranordnung
DE19640225A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE69113187T2 (de) Verfahren zur Herstellung einer elektronische Dünnschichtanordnung.
DE19940633A1 (de) IC-Gehäuse
DE69431023T2 (de) Halbleiteraufbau und Verfahren zur Herstellung
DE10229692A1 (de) Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren
DE69737320T2 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee