-
Die vorliegende Erfindung betrifft allgemein eine
Dünnschichttransistoren-Matrix und insbesondere die
Dünnschichttransistoren-Matrix, die zur Verwendung in einer
großflächigen aktiven Matrix-Flüssigkristallanzeige oder
ähnlichem geeignet ist.
Beschreibung des Stands der Technik:
-
Eine Flüssigkristallanzeige-Vorrichtung der Art mit
aktiver Matrixsteuerung, welche ein Glassubstrat mit einer
Matrix aus Dünnschichttransistoren umfaßt, wird gebildet,
und eine Flüssigkristallschicht mit transparenten
Elektroden, die die Dünnschichttransistoren-Matrix übereinander
überdecken, hat einige Vorteile in der Hinsicht, daß die
Empfindlichkeit des verwendeten Flüssigkristalls hoch ist,
daß dem Substrat keine Designbeschränkungen aufgezwungen
sind und daß die sich ergebende Anzeigevorrichtung entweder
in der Form eines reflektierenden Typs oder eines
Transmissionstyps verwendet werden kann. Daher ist es ein neuer
Trend, daß in einer großflächigen Anzeigetafel eine ganze
Anzahl von Flüssigkristallanzeige-Vorrichtungen mit aktiver
Matrixsteuerung verwendet wird.
-
Halbleitermaterial für die Dünnschichttransistoren-
Matrix, das in der Flüssigkristallanzeige nach früherem
Stand der Technik verwendet wird, umfaßt Poly-Si, a-Si, Te,
CdS und so weiter. Ein Beispiel der Dünnschichttransistoren-
Matrix nach dem Stand der Technik, die zum Beispiel a-Si
verwendet, ist in Fig. 4 und 5 dargestellt.
-
Die in Fig. 4 und 5 gezeigte
Dünnschichttransistoren-Matrix wird auf folgende Weise hergestellt. Unter
Anwendung des Sputter-Verfahrens wird auf einem Glassubstrat
21 eine Ta-Schicht mit einer Dicke von 3000 bis 4000 A (1 Å
= 0,1 nm) abgeschieden, um eine Gate-Elektrade 22 und eine
Gate-Leitung 23 zu bilden, deren jeweilige
Oberflächenbereiche anschließend anodisiert, d.h., anodisch oxidiert werden,
um eine erste Gate-Isolationsschicht 24 zu bilden. Dann wird
unter Anwendung des Plasma-CVD-Verfahrens Siliziumnitrid
(hier im weiteren als SiNx bezeichnet) mit einer Dicke von
2000 bis 4000 Å abgeschieden, um die erste
Gate-Isolationsschicht 24 und das Glassubstrat 21 zu überdecken und dadurch
eine zweite Gate-Isolationsschicht 25 zu bilden. Eine a-Si-
Schicht 26 mit 100 bis 3000 Å und eine dritte aus SiNx
gefertigte Isolationsschicht 27 mit schmaler Breite und einer
Dicke von 2000 bis 3000 Å werden nacheinander übereinander
unter Anwendung des Plasma-CVD-Verfahrens abgeschieden, um
den Teil der SiNx-Schicht 25 zu überdecken, der sich über
und ausgerichtet mit der Gate-Elektrode 22 befindet. Danach
wird eine mit Phosphor (P) dotierte a-Si-Schicht 28 mit einer
Dicke von 300 bis 2000 Å aufgebracht, um jede Seite der dritten
Isolationsschicht 27 und ebenso jeden Seitenteil der a-Si-
Schicht 26, der aus der dritten Isolationsschicht 27
herausschaut, in einer leitend kontaktierten Weise zu
überdecken. In einem letzten Schritt wird ein Metall, zum
Beispiel aus Mo, Ti oder Al, mit einer Dicke von 2000 bis
10000 Å abgeschieden, so daß jede a-Si-Schicht 28 und ein
Teil der zweiten Gate-Isolationsschicht 25 überdeckt wird,
um dadurch eine Source-Elektrode 29, eine von der Source-
Elektode weiterführende Source-Leitung 30 und eine Drain-
Elektrode 31 zu bilden, gefolgt von einer Abscheidung von
zum Beispiel Indiumoxid über der zweiten
Gate-Isolationsschicht 25, um die Drain-Elektrode 31 zu kontaktieren und
dadurch eine transparente Pixel-Elektrode 32
fertigzustellen.
-
In der aktiven
Matrix-Flüssigkristallanzeige-Vorrichtung, die die Dünnschichttransistoren-Matrix verwendet,
wird der Flüssigkristall sequentiell durch Anlegen eines
vertikalen Abtastsignals an mehrere horizontale durch die
jeweiligen Gate-Leitungen 23 der Dünnschichttransistoren
gebildete Signalleitungen und andererseits durch Anlegen eines
Bildsignals an mehrere vertikale durch die jeweiligen
Source-Leitungen 30 des gleichen Dünnschichttransistors
gebildete Signalleitungen gesteuert, so daß die Pixel-
Elektroden 32 des zugeordneten Dünnschichttransistors
elektrisch betrieben werden können. Aufgrund dieser Art der
Steuerung der aktiven Matrix-Flüssigkristallanzeige-
Vorrichtung beträgt die Anzahl der Kreuzungspunkte zwischen
den Gate-Leitungen 23 und den Source-Leitungen 30
bespielsweise in der 480 x 640 Matrix 307200. In dem Fall, daß an
nur einem dieser 307200 Kreuzungspunkte zwischen den
Gateund Source-Leitungen 23 und 30 ein Leck auftritt, tritt in
der Anzeige an einem Ort, der einem derartigen
Kreuzungspunkt entspricht, notwendigerweise ein kreuzförmiger Schaden
auf, welcher ein mit der Anzeigequalität verbundenes Problem
aufwirft.
-
Aus der Sicht der Vorhergehenden ist der Stand der
Technik so daß, um eine vollständige Isolierung zwischen dem
Gate und der Source zu erreichen, Ta-Material, welches
anodisch oxidiert werden kann, für die Gate-Elektroden 22 und
die zugeordneten Gate-Leitungen 23 verwendet wird, so daß
das Anodisieren der Oberfläche der Ta-Schicht wie unter
Bezug auf Fig. 5 beschrieben zur Bildung der ersten
Gate-Isolationsschichten 24 aus Ta&sub2;0&sub5; führen kann. Gleichzeitig
werden unter Anwendung des Plasma-CVD-Verfahrens zusätzlich die
zweiten aus SiNx gefertigten Gate-Isolationsschichten 25 auf
den ersten Gate-Isolationsschichten 24 und dem Glassubstrat
21 gebildet.
-
Da das Ta-Material für die Gate-Elektroden 22 und
die zugeordneten Gate-Leitungen 23 in der
Dünnschichttransistoren-Matrix des beschriebenen Aufbaus nach dem Stand der
Technik einen relativ hohen spezifischen Widerstand hat,
wirft die Verwendung der Dünnschichttransistoren-Matrix in
der großflächigen matrixgesteuerten Flüssigkristallanzeige-
Vorrichtung, in der die Matrixleitung von beträchtlicher
Länge ist, oft ein Problem auf, das darin besteht, daß das
angelegte vertikale Abtastsignal irgendwo in den Gate-
Leitungen abgeschwächt werden kann und die
Flüssigkristallanzeige
daher nicht ausreichend und wirksam gesteuert
werden kann (JP-A-142371/84).
-
Um das oben erörterte Problem im wesentlichen
auszuschalten, ergibt sich die Notwendigkeit, daß wie in Fig. 6
gezeigt für jeden Dünnschichttransistor die Gate-Elektrode
und die zugeordnete Gate-Leitung aus einer doppelschichtigen
Struktur gebildet werden, in der eine äußere Schicht 34 aus
dem Ta-Material, das leicht isoliert werden kann, und eine
Unterschicht 33 aus Cr, Ni, Au oder ähnlichem, was einen
relativ niedrigen spezifischen Widerstand hat, gefertigt
werden. Jedoch erfordert dieser Versuch, die vollständige
Isolierung zu erreichen, notwendigerweise die Bildung der
äußeren Ta-Schicht 34, um die Unterschicht 33, die aus Cr, Ni,
Au oder ähnlichem, was nicht anodisch oxidiert werden kann,
hergestellt wird, vollständig zu bedecken, was zu der von
der Erhöhung der Herstellungskosten begleiteten Erhöhung der
Zahl an Herstellungsschritten führt. SID Internat.
Symposium, Dig. Techn. Papers, Mai 1985, Seiten 295 - 296
offenbart eine Hochleistungs-a-Si-TFT-Matrix für LCDs mit
einem hohen EIN-Strom bei niedriger Gate-Spannung durch
Verwendung einer anodisierten dünnen Schicht als
Gate-Isolierung.
-
Die vorliegende Erfindung wurde daher im
wesentlichen unter Ausschaltung der oben erörterten dem früheren
Stand der Technik eigenen Probleme konstruiert und hat als
ihre wesentliche Aufgabe, eine verbesserte
Dünnschichttransistoren-Matrix zur Verfügung zu stellen, in der - während
die Isolierung zwischen dem Gate und der Source in einem
ähnlichen Grad wie dem gemäß herkömmlicher Technik
erreichten erreicht wird - die Gate-Elektroden und die zugeordneten
Gate-Leitungen durch Verwendung von und während nur eines
Maskierungsschrittes gebildet werden können.
-
Diese Aufgabe wird mit den Merkmalen des Anspruchs
gelöst.
-
Bei der Herstellung der
Dünnschichttransistoren-Matrix gemäß der vorliegenden Erfindung wird, nachdem die
erste oder untere Metallschicht, die aus einem Metall mit
einem
niedrigen elektrischen Widerstand gefertigt wird und
anodisiert werden kann, und die zweite oder obere
Metallschicht, die aus einem Metall, das anodisiert werden kann,
nacheinander übereinander gebildet werden, nur ein
notwendiger Teil der Oberfläche der zweiten Metallschicht mit einer
einzigen Maske, beispielsweise einer fotoresistenten
Schicht, abgedeckt und dann weggeätzt, um unerwünschte Teile
der ersten und zweiten Metallschichten zu entfernen und
dadurch zu erreichen, daß jeweils gegenüberliegende
Seitenränder der ersten und zweiten Metallschichten freigelegt
werden, um die Gate-Elektrode zu bilden. Als andere
Möglichkeit werden, während ein unnötiger Teil des Substrats
durch eine einzige Maske abgedeckt ist, die untere aus dem
genannten Metall gefertigte Metallschicht und die obere aus
dem genannten Metall gefertigte Metallschicht nacheinander
übereinander auf einem notwendigen Teil des Substrats
abgeschieden, so daß in einem Prozeßschritt jeweils
gegenüberliegende Seitenränder der ersten und zweiten
Metallschichten dadurch freigelegt werden können, um die
Gate-Elektrode zu bilden.
-
Da die Oberfläche der Gate-Elektrode vollständig aus
dem anodisierbaren Metall gefertigt ist, kann die erste
Isolationsschicht leicht während des anschließenden
Anodisierschritts über der Oberfläche der Gate-Elektrode gebildet
werden. Anschließend an den Anodisierschritt können ähnliche
Schritte wie die im herkömmlichen Prozeß verwendeten
verwendet werden, um die zweite Isolationsschicht, die
Halbleiterschicht und die Source- und Drain-Elektroden zu bilden
und damit die Dünnschichttransistoren-Matrix
fertigzustellen.
-
Diese und andere Aufgaben und Merkmale der
vorliegenden Erfindung werden deutlich aus der folgenden
Beschreibung in Verbindung mit einer ihrer bevorzugten
Ausführungsformen unter Bezug auf die begleitenden Zeichnungen; es
zeigen:
-
Fig. 1 eine nicht vollständige Draufsicht einer
Dünnschichttransistoren-Matrix, die die vorliegende
Erfindung realisiert;
-
Fig. 2 eine Ansicht des entlang der Linie II-II in
Fig. 1 genommenen Querschnitts;
-
Fig. 3(a) bis 3(f) die Abfolge der
Herstellungsschritte, die verwendet werden, um die in Fig. 1 gezeigte
Dünnschichttransistoren-Matrix zu produzieren;
-
Fig. 4 eine ähnliche Ansicht wie Fig. 1, welche die
Dünnschichttransistoren-Matrix nach dem Stand der Technik
zeigt;
-
Fig. 5 eine Ansicht des entlang der Linie V-V in
Fig. 4 genommenen Querschnitts; und
-
Fig. 6 eine Schnittansicht, die eine Modifikation
des Gate-Leitungsteils von Fig. 5 zeigt.
-
Zuerst bezugnehmend auf Fig. 1 und 2 steht die
Bezugsnummer 1 für ein Isolationssubstrat, das in der Form
eines Glassubstrats verwendet wird. Das Glassubstrat 1 hat
eine Oberfläche, die mit einer Gate-Elektrode 2 und einer
zugeordneten Gate-Leitung 3 ausgebildet ist, welche jeweils
durch eine untere Metallschicht, d.h., eine Al-Schicht, die
aus anodisch oxidierbarem Metall mit einem niedrigen
elektrischen Widerstand gefertigt ist, und eine obere
Metallschicht, d.h., eine aus anodisch oxidierbarem Metall
gefertigte Ta-Schicht, gebildet werden. Die Bezugsnummer 6
steht für eine erste Isolationsschicht, die durch anodisches
Oxidieren je eines Oberflächenteils der Gate-Elektrode 2 und
der Gate-Leitung 3 gebildet werden. Die Bezugsnummer 7 steht
für eine zweite Isolationsschicht, die durch Abscheidung von
SiNx auf dem Glassubstrat 1, so daß die erste
Isolationsschicht 6 bedeckt ist, gebildet wird. Die Bezugsnummer 8 ist
eine Halbleiterschicht, die durch Abscheidung von a-Si auf
dem Teil der zweiten Isolationsschicht 7, der die
Gate-Elektrode 2 bedeckt, gebildet wird. Die Bezugsnummer 9 steht für
eine dritte Isolationsschicht, die durch Abscheidung von
SiNx auf einem Teil der Halbleiterschicht 8 direkt über der
Gate-Elektrode 2 gebildet wird.
-
Die Bezugsnummern 10 und 10' stehen für einzelne
Halbleiterschichten, die durch Abscheidung von mit Phosphor
dotiertem a-Si gebildet werden, um gegenüberliegende
Seitenteile der dritten Isolationsschicht 9 und ebenso der
Halbleiterschicht 8 zu bedecken, wobei die genannten
Halbleiterschichten 10 und 10' einen ohmschen Kontakt
liefern. Die Bezugsnummern 11 und 12 stehen für eine Source-
Elektrode und eine zugeordnete Source-Leitung, die jeweils
durch Abscheidung von Mo über der Halbleiterschicht 10 und
ebenso der zweiten Isolationsschicht 7 gebildet werden. Die
Bezugsnummer 13 steht für eine Drain-Elektrode, die durch
Abscheidung von Mo über der Halbleiterschicht 10' gebildet
wird. Die Bezugsnummer 14 steht für eine Pixel-Elektrode,
die durch Abscheidung von Indiumoxid über der zweiten
Isolationsschicht, so daß die Drain-Elektrode 13 teilweise
überdeckt wird, gebildet wird.
-
Die Gate-Elektrode 2 und die zugeordnete
Gate-Leitung 3 werden durch aufeinanderfolgende Abscheidung der Al-
Schicht 4 mit einer Dicke von 2000 Å und der Ta-Schicht 5
mit einer Dicke von 2000 Å auf das Glassubstrat 1 jeweils
unter Anwendung eines Sputter-Verfahrens, gefolgt von der
Fotoätzung, gebildet, um so zu erreichen, daß sie ein durch
die gestrichelten Linien in Fig. 1 gezeigtes Muster
verkörpern. Dementsprechend werden gegenüberliegende
Seitenränder der Al-Schicht 4 und der Ta-Schicht 5 jeweils
nach außen freigelegt, während sie im allgemeinen wie in
Fig. 2 gezeigt senkrecht auf dem Glassubstrat 1 liegen, und
durch anodische Oxidation der jeweils gegenüberliegenden
Seitenränder der Al- und Ta-Schichten 4 und 5 und einer
Oberfläche der Ta-Schicht 5 gegenüber der Al-Schicht 4 wird
die erste teilweise aus Al&sub2;O&sub3; und teilweise aus Ta&sub2;0&sub3;
gefertigte Isolationsschicht 6 geschlossen gebildet.
-
Im folgenden wird die Dünnschichttransistoren-Matrix
mit dem oben beschriebenen Aufbau insbesondere gemäß Fig.
3(a) bis 3(f) Schritt für Schritt beschrieben.
-
(a) Nachdem die AI-Schicht 4 mit 2000 Å Dicke und
die Ta-Schicht 5 mit 2000 Å Dicke unter Anwendung des
Sputter-Verfahrens nacheinander eine über der anderen auf
dem Glassubstrat 1 gebildet wurden, wird ein Teil der
Oberfläche der Ta-Schicht 5 gegenüber der Al-Schicht 4 -
anders als ein notwendiger Teil ihrer Oberfläche, der durch
eine einzige aus einer fotoresistenten Schicht gefertigte
Maske abgedeckt ist - dann weggeätzt, um die Gate-Elektrode
2 und die zugeordnete Gate-Leitung 3 des dargestellten
Musters zu bilden. Dieser einzige Ätzprozeßschritt mit der
Verwendung der einzigen Maske ermöglicht es, die Gate-
Leitung mit einer doppelschichtigen Struktur, welche die Al-
Schicht 4 mit niedrigem elektrischen Widerstand und die Ta-
Schicht 5 enthält, zu bilden, und entsprechend konnte der
Ätzprozeß, der bisher zwei Ätzschritte benötigte, um die in
Fig. 6 gezeigte Struktur zu bilden, auf einen einzigen
Ätzschritt reduziert werden, und daher kann die Gate-Leitung,
die einen spezifischen Widerstand hat, welcher niedrig genug
ist, um in der großflächigen Dünnschichttransistoren-Matrix
verwendet werden zu können, billig produziert werden.
-
(b) Durch anodische Oxidation jeweiliger Oberflächen
der Gate-Elektrode 2 und der Gate-Leitung 3 wird die erste
Isolationsschicht 6 gebildet. Da die doppelschichtige
Struktur, welche die Al-Schicht und die Ta-Schicht enthält,
aus einem Metall gefertigt ist, das dazu geeignet ist,
anodisch oxidiert zu werden, kann die Isolationsschicht 6
leicht und geschlossen gebildet werden.
-
(c) Dann werden nacheinander unter Anwendung des
Plasina-CVD-Verfahrens eine SiNx-Schicht mit 4000 Å Dicke,
die anschließend die zweite Isolationsschicht 7 werden wird,
eine a-Si-Schicht mit 2000 Å Dicke, die anschließend die
Halbleiterschicht 8 werden wird, und eine SiNx-Schicht mit
2000 Å Dicke, die anschließend die dritte Isolationsschicht
9 werden wird, über der ganzen Oberfläche abgeschieden,
gefolgt von der Fotoätzung, um die dritte Isolationsschicht 9
des dargestellten Musters zu bilden.
-
(d) Anschließend werden unter Anwendung des Plasma-
CVD-Verfahrens die mit Phosphor dotierten a-Si-Schichten 10
und 10', die jede eine Dicke von 1000 Å haben, über der
ganzen
Oberfläche abgeschieden, gefolgt von der Fotoätzung, um
gegenüberliegende Seitenteile der a-Si-Schichten 10 und 10'
und der Halbleiterschicht 8 zu entfernen, um das
dargestellte Muster zu bilden.
-
(e) Daraufhin werden unter Anwendung des Sputter-
Verfahrens, Ti-Schichten 11 und 13, jede 3000 Å dick,
abgeschieden, gefolgt von der Fotoätzung, um jeweilige Teile
der Ti-Schicht und der a-Si-Schichten 10 und 10' zu
entfernen, um die Source-Elektrode 11, die zugeordnete
Source-Leitung 12 und die Drain-Elektrode 13 des
dargestellten Musters zu liefern.
-
(f) Als ein abschließender Schritt wird unter
Anwendung des Sputter-Verfahrens eine Schicht aus Indiumoxid auf
der zweiten Isolationsschicht 7 abgeschieden, so daß die
Drain-Elektrode 13 teilweise bedeckt wird, gefolgt von der
Fotoätzung, um die Pixel-Elektrode 14 zu bilden.
-
Da in der vorangehenden Ausführungsform die
Versorgung aus den Halbleiterschichten 10 und 10' gefertigt wurde,
die aus mit Phosphor dotiertem a-Si gefertigt sind und die
sich zwischen der aus a-Si gefertigten Halbleiterschicht 8
und sowohl der aus Ti gefertigten Source-Elektrode 11 und
der Drain-Elektrode 13 befinden, kann dazwischen vorteilhaft
ein ohmscher Kontakt erhalten werden.
-
Da die Dünnschichttransitoren-Matrix gemäß
vorliegender Erfindung wie hier vorher beschrieben ein
Isolationssubstrat, auf einer Oberfläche des Substrats ausgebildete
Gate-Elektroden, eine erste aus einer anodisch oxidierten
Schicht gefertigte Isolationsschicht, die auf dem Substrat
gebildet wird, um jede der Gate-Elektroden zu bedecken, eine
zweite Isolationsschicht und eine Halbleiterschicht, die
sich übereinander befinden und so ausgebildet werden, daß
sie die erste Isolationsschicht mit der zweiten zwischen der
Halbleiterschicht und der Isolationsschicht liegenden
Isolationsschicht bedecken, und auf der Halbleiterschicht
ausgebildete Source- und Drain-Elektroden, wobei jede der
Gate-Elektroden eine doppelschichtige Struktur aufweist, die
eine erste aus einem Metall mit einer hohen elektrischen
Leitfähigkeit gefertigte Metallschicht und eine zweite aus
einem Metall mit einem hohen Vermögen, anodisiert zu werden,
gefertigte Metallschicht, welche anodisch oxidiert wird,
umfaßt, kann mit der vorliegenden Erfindung eine verbesserte
Dünnschichttransistoren-Matrix erhalten werden, die bei
Verwendung in einer großen aktiven
Matrix-Flüssigkristallanzeige eine hochqualitative visuelle Wiedergabe des Bildes
sicherstellt. Ebenso ist klar, daß die Gate-Leitung, die
einen spezifischen Widerstand hat, der niedrig genug ist, um
in der großflächigen Dünnschichttransistoren-Matrix
verwendet werden zu können, leicht bei reduzierten Kosten
produziert werden kann, während die Isolation zwischen Gate
und Source in einem ähnlichen Grad wie dem gemäß
herkömmlicher Technik erreichten erzielt werden kann.