JPH0640585B2 - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH0640585B2 JPH0640585B2 JP27568287A JP27568287A JPH0640585B2 JP H0640585 B2 JPH0640585 B2 JP H0640585B2 JP 27568287 A JP27568287 A JP 27568287A JP 27568287 A JP27568287 A JP 27568287A JP H0640585 B2 JPH0640585 B2 JP H0640585B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- metal
- insulating layer
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は薄膜トランジスタ、更に詳細には、特にゲート
電極の基板からの剥離防止を図った薄膜トランジスタに
関する。
電極の基板からの剥離防止を図った薄膜トランジスタに
関する。
（従来の技術） 第２図は、従来の薄膜トランジスタ（以下、ＴＦＴとい
う）の要部断面図（ｃ）及びその製造工程図（ａ〜ｃ）
を示し、図中、１はガラスよりなる透明の基板、２はＩ
ＴＯ（In2O3 ＋SnO2）よりなる透明電極、３はタンタル
（Ta）よりなるゲート電極、４は酸化タンタル（TaOx）
よりなる第一ゲート絶縁層、５は第二ゲート絶縁層、６
は活性層、７はドレイン電極、そして８はソース電極を
示す。
う）の要部断面図（ｃ）及びその製造工程図（ａ〜ｃ）
を示し、図中、１はガラスよりなる透明の基板、２はＩ
ＴＯ（In2O3 ＋SnO2）よりなる透明電極、３はタンタル
（Ta）よりなるゲート電極、４は酸化タンタル（TaOx）
よりなる第一ゲート絶縁層、５は第二ゲート絶縁層、６
は活性層、７はドレイン電極、そして８はソース電極を
示す。
この種のＴＦＴは、例えば次の方法により製造されてい
た。第２図を参照して説明する。
た。第２図を参照して説明する。
基板１上に、スパッタ法又は電子ビーム蒸着法と加工
（ホトリソグラフィー、エッチング）により透明電極２
を形成し、次いで同基板１上にスパッタ法と加工（ホト
リソグラフィー、エッチング）によりゲート電極３を形
成する［第２図（ａ）］。ゲート電極３の所定部分を陽
極酸化することによって、ゲート電極３の上層部に第一
ゲート絶縁層４を形成する［第２図（ｂ）］。次いで、
ゲート電極３及び第一ゲート絶縁層４の所定部分に第二
ゲート絶縁膜５及び活性層６を順次形成し、更にドレイ
ン電極７及びソース電極８を形成する［第２図
（ｃ）］。そして、最後にシリコン酸化膜（SiOx）、シ
リコン窒化膜（SiNx）よりなる保護膜（図示せず）をＴ
ＦＴ及び透明電極上に形成することによりＴＦＴが製造
される。
（ホトリソグラフィー、エッチング）により透明電極２
を形成し、次いで同基板１上にスパッタ法と加工（ホト
リソグラフィー、エッチング）によりゲート電極３を形
成する［第２図（ａ）］。ゲート電極３の所定部分を陽
極酸化することによって、ゲート電極３の上層部に第一
ゲート絶縁層４を形成する［第２図（ｂ）］。次いで、
ゲート電極３及び第一ゲート絶縁層４の所定部分に第二
ゲート絶縁膜５及び活性層６を順次形成し、更にドレイ
ン電極７及びソース電極８を形成する［第２図
（ｃ）］。そして、最後にシリコン酸化膜（SiOx）、シ
リコン窒化膜（SiNx）よりなる保護膜（図示せず）をＴ
ＦＴ及び透明電極上に形成することによりＴＦＴが製造
される。
而して、ＴＦＴは、透明電極を二次元的に配置すること
で、例えば、液晶表示装置の透明電極付ＴＦＴアレイ等
として利用されている。
で、例えば、液晶表示装置の透明電極付ＴＦＴアレイ等
として利用されている。
（発明が解決しようとする問題点） ところで、ＴＦＴを二次元的に配置して、大画面アクテ
ィブマトリックス液晶パネルを作成しようとすると、ゲ
ート電極の配線は長大となり、ゲート電極の抵抗値が増
大する。このため、ゲート電極に印加される駆動パルス
が遅延し、波形に歪みが生ずる。その結果、ＴＦＴの動
作が不充分になるという問題が発生する。
ィブマトリックス液晶パネルを作成しようとすると、ゲ
ート電極の配線は長大となり、ゲート電極の抵抗値が増
大する。このため、ゲート電極に印加される駆動パルス
が遅延し、波形に歪みが生ずる。その結果、ＴＦＴの動
作が不充分になるという問題が発生する。
かかる問題の解決法としては、ゲート電極の幅を広げる
か、或は電極膜厚を増大させる方法がある。
か、或は電極膜厚を増大させる方法がある。
しかしながら、幅を広げる前者の方法には、ＴＦＴの寸
法が大きくなり、画面の分解能が下がってしまうという
欠点がある。又、膜厚を増大させる後者の方法にはタン
タルは高融点材料であり、膜厚の増大に伴い膜の内部応
力が増大するため、ゲート電極形成時にタンタル膜がガ
ラス基板から剥離し易くなるという欠点がある。
法が大きくなり、画面の分解能が下がってしまうという
欠点がある。又、膜厚を増大させる後者の方法にはタン
タルは高融点材料であり、膜厚の増大に伴い膜の内部応
力が増大するため、ゲート電極形成時にタンタル膜がガ
ラス基板から剥離し易くなるという欠点がある。
（問題点を解決するための手段） 本発明者は、ゲート電極の膜厚を増大せしめた場合のゲ
ート電極剥離の問題点を解決し、しかも加工性及び特性
の優れたＴＦＴを提供せんと種々検討の結果、本発明を
完成した。
ート電極剥離の問題点を解決し、しかも加工性及び特性
の優れたＴＦＴを提供せんと種々検討の結果、本発明を
完成した。
即ち本発明は、ゲート部がゲート電極、第一ゲート絶縁
層、第二ゲート絶縁層をこの順にガラス基板上に重ねた
構造を有する薄膜トランジスタにおいて、 前記ゲート電極をニクロム及びチタンよりなる群から選
ばれる１種又は２種の金属よりなる第一メタルゲート電
極上に、タンタル、ジルコニウム、ニオブ、及びアルミ
ニウムよりなる群から選ばれる１種又は２種以上の金属
よりなる第二メタルゲート電極を重ねた２層構造とな
し、 かつ、前記第１ゲート絶縁層として、第二メタルゲート
電極の少なくとも 1部を酸化して得られる金属酸化物層
を用いることを特徴とする薄膜トランジスタである。
層、第二ゲート絶縁層をこの順にガラス基板上に重ねた
構造を有する薄膜トランジスタにおいて、 前記ゲート電極をニクロム及びチタンよりなる群から選
ばれる１種又は２種の金属よりなる第一メタルゲート電
極上に、タンタル、ジルコニウム、ニオブ、及びアルミ
ニウムよりなる群から選ばれる１種又は２種以上の金属
よりなる第二メタルゲート電極を重ねた２層構造とな
し、 かつ、前記第１ゲート絶縁層として、第二メタルゲート
電極の少なくとも 1部を酸化して得られる金属酸化物層
を用いることを特徴とする薄膜トランジスタである。
（作用） 本発明トランジスタの第一メタルゲート電極に使用され
る金属であるニクロム及びチタンは、少なくともタンタ
ルに比べてガラス基板に対する密着性が良好な金属であ
る。従って、本発明に係る二層構造のゲート電極、即
ち、かかる第一メタルゲート電極上に内部応力が大きい
高融点金属材料であるタンタル等よりなる第二メタルゲ
ート電極を重ねたゲート電極は、ガラス基板から極めて
剥離しにくい性質を有する。
る金属であるニクロム及びチタンは、少なくともタンタ
ルに比べてガラス基板に対する密着性が良好な金属であ
る。従って、本発明に係る二層構造のゲート電極、即
ち、かかる第一メタルゲート電極上に内部応力が大きい
高融点金属材料であるタンタル等よりなる第二メタルゲ
ート電極を重ねたゲート電極は、ガラス基板から極めて
剥離しにくい性質を有する。
また、第一メタルゲート電極は第二メタルゲート電極に
覆われていること、かつ、両電極の材料が異なること等
の理由から酸化されにくい。従って、第二メタルゲート
電極の少なくとも一部酸化を行う際に第一メタルゲート
電極が酸化されて絶縁物化することはないので、第一メ
タルゲート電極の膜厚を所定以上とすればゲート電極の
抵抗を十分低くすることができ、第一メタルゲート電極
だけでも必要な電気的性能を十分確保することができ
る。その結果、第二メタルゲート電極の膜厚は、十分薄
くすることができる。
覆われていること、かつ、両電極の材料が異なること等
の理由から酸化されにくい。従って、第二メタルゲート
電極の少なくとも一部酸化を行う際に第一メタルゲート
電極が酸化されて絶縁物化することはないので、第一メ
タルゲート電極の膜厚を所定以上とすればゲート電極の
抵抗を十分低くすることができ、第一メタルゲート電極
だけでも必要な電気的性能を十分確保することができ
る。その結果、第二メタルゲート電極の膜厚は、十分薄
くすることができる。
（実施例） 以下、本発明を実施例を示す図面と共に説明する。
第１図は、本発明のＴＦＴの要部断面図（ｄ）及びその
製造工程の一例を示す面図（ａ〜ｄ）を示し、図中、１
はガラスよりなる透明の基板、２はＩＴＯ（In2O3 ＋Sn
O2）よりなる透明電極、５は第二ゲート絶縁層、６は活
性層、７はドレイン電極、そして８はソース電極を示
し、又、１０は第一金属層、１１は第二金属層、１２は
第一メタルゲート電極、１３は第二メタルゲート電極、
そして１４は第一ゲート絶縁層を示す。
製造工程の一例を示す面図（ａ〜ｄ）を示し、図中、１
はガラスよりなる透明の基板、２はＩＴＯ（In2O3 ＋Sn
O2）よりなる透明電極、５は第二ゲート絶縁層、６は活
性層、７はドレイン電極、そして８はソース電極を示
し、又、１０は第一金属層、１１は第二金属層、１２は
第一メタルゲート電極、１３は第二メタルゲート電極、
そして１４は第一ゲート絶縁層を示す。
本発明のＴＦＴは、従来のＴＦＴと比較すると、ゲート
電極、第一ゲート絶縁層、第二ゲート絶縁層をこの順に
重ねた構造よりなるゲート部において、ゲート電極とし
てガラス基板の上に重ねられる第一メタルゲート電極、
更にその上に重ねられる第二メタルゲート電極よりなる
二層構造のものが使用され、かつ、第一ゲート絶縁層と
して、第二メタルゲート電極の少なくとも一部を酸化し
て得られる金属酸化物層を用いる点で相違する。第二メ
タルゲート電極は、全て酸化されれば、結果として、第
一メタルゲート電極上に直ちに第一ゲート絶縁層を形成
した構成となる。
電極、第一ゲート絶縁層、第二ゲート絶縁層をこの順に
重ねた構造よりなるゲート部において、ゲート電極とし
てガラス基板の上に重ねられる第一メタルゲート電極、
更にその上に重ねられる第二メタルゲート電極よりなる
二層構造のものが使用され、かつ、第一ゲート絶縁層と
して、第二メタルゲート電極の少なくとも一部を酸化し
て得られる金属酸化物層を用いる点で相違する。第二メ
タルゲート電極は、全て酸化されれば、結果として、第
一メタルゲート電極上に直ちに第一ゲート絶縁層を形成
した構成となる。
本発明ＴＦＴの第一メタルゲート電極には、ニクロム及
びチタンよりなる群から選ばれるガラス基板に対する密
着性の良好な１種又は２種が使用される。
びチタンよりなる群から選ばれるガラス基板に対する密
着性の良好な１種又は２種が使用される。
また、第二メタルゲート電極には、タンタル、ジルコニ
ウム、ニオブ、及びアルミニウムよりなる群から選ばれ
る金属であって、その酸化物が第一ゲート絶縁層を形成
するのに好適なものが１種又は２種以上使用される。
ウム、ニオブ、及びアルミニウムよりなる群から選ばれ
る金属であって、その酸化物が第一ゲート絶縁層を形成
するのに好適なものが１種又は２種以上使用される。
本発明ＴＦＴは、例えば次の方法により製造することが
できる。第１図を参照して詳細に説明する。
できる。第１図を参照して詳細に説明する。
基板１上に従来ＴＦＴの場合と同一手法で透明電極２を
形成する。次いで、基板全面にニクロム、チタンの少な
くともいずれか１つの材料よりなる第一金属層１０をス
パッタ法又は電子ビーム蒸着法を用いて成膜する。続い
て、この第一金属層１０の上に、タンタル、ジルコニウ
ム、ニオブ、アルミニウムの少なくともいずれか１つの
材料よりなる第二金属層１１をスパッタ法又は電子ビー
ム蒸着法を用いて成膜する［第１図（ａ）］。
形成する。次いで、基板全面にニクロム、チタンの少な
くともいずれか１つの材料よりなる第一金属層１０をス
パッタ法又は電子ビーム蒸着法を用いて成膜する。続い
て、この第一金属層１０の上に、タンタル、ジルコニウ
ム、ニオブ、アルミニウムの少なくともいずれか１つの
材料よりなる第二金属層１１をスパッタ法又は電子ビー
ム蒸着法を用いて成膜する［第１図（ａ）］。
次に、第一金属層１０及び第二金属層１１を所定のパタ
ーンにホトリソグラフィーに付し、そしてエッチングに
より加工することで、これら金属層に夫々対応する第一
メタルゲート電極１２及び第二メタルゲート電極１３
（両者を合せて二層メタルゲート電極ということがあ
る）を形成する。エッチングによる加工は、第二金属層
１１については、ＣＦ４を主成分ガスとするプラズマエ
ッチング又は所定条件の湿式エッチングにより行なうこ
とができる。次いで行なわれる第一金属層１０の加工
は、湿式エッチングにより行なうことができる［第１図
（ｂ）］。
ーンにホトリソグラフィーに付し、そしてエッチングに
より加工することで、これら金属層に夫々対応する第一
メタルゲート電極１２及び第二メタルゲート電極１３
（両者を合せて二層メタルゲート電極ということがあ
る）を形成する。エッチングによる加工は、第二金属層
１１については、ＣＦ４を主成分ガスとするプラズマエ
ッチング又は所定条件の湿式エッチングにより行なうこ
とができる。次いで行なわれる第一金属層１０の加工
は、湿式エッチングにより行なうことができる［第１図
（ｂ）］。
その後、第二メタルゲート電極１３を所定の条件で陽極
酸化、プラズマ酸化、熱酸化の少なくとも一方法により
酸化して、少なくともその一部に第一ゲート絶縁層１４
を形成する［第１図（ｃ）］。
酸化、プラズマ酸化、熱酸化の少なくとも一方法により
酸化して、少なくともその一部に第一ゲート絶縁層１４
を形成する［第１図（ｃ）］。
次いで常法に従って、第二ゲート絶縁層５、活性層６、
ドレイン電極７、ソース電極８、図示しない保護膜を形
成することにより本発明ＴＦＴを得ることができる［第
１図（ｄ）］。
ドレイン電極７、ソース電極８、図示しない保護膜を形
成することにより本発明ＴＦＴを得ることができる［第
１図（ｄ）］。
第二ゲート絶縁層５及び活性層６は、例えばシラン（Si
H4）ガスとアンモニア（NH3 ）ガスを用いたプラズマＣ
ＶＤ法によりアモルファスシリコン窒化膜（a-SiNx）を
用いたプラズマＣＶＤ法等によりアモルファスシリコン
膜（a-Si）を二層メタルゲート電極周辺等に堆積し、そ
の後ホトリソグラフィーとプラズマエッチングにより所
定の形状に加工することにより形成することができる。
H4）ガスとアンモニア（NH3 ）ガスを用いたプラズマＣ
ＶＤ法によりアモルファスシリコン窒化膜（a-SiNx）を
用いたプラズマＣＶＤ法等によりアモルファスシリコン
膜（a-Si）を二層メタルゲート電極周辺等に堆積し、そ
の後ホトリソグラフィーとプラズマエッチングにより所
定の形状に加工することにより形成することができる。
ドレイン電極７及びソース電極８は、例えばアルミニウ
ム、クロム等の金属材料よりなる金属膜を、スパッタ
法、蒸着法等により被着した後、所定の形状にホトリソ
グラフィーとエッチングにより加工することにより形成
することができる。
ム、クロム等の金属材料よりなる金属膜を、スパッタ
法、蒸着法等により被着した後、所定の形状にホトリソ
グラフィーとエッチングにより加工することにより形成
することができる。
また、保護膜は、例えばシリコン酸化膜、シリコン窒化
膜をＴＦＴ及び透明電極上にプラズマＣＶＤ法により形
成することができる。
膜をＴＦＴ及び透明電極上にプラズマＣＶＤ法により形
成することができる。
（発明の効果） 本発明の薄膜トランジスタは、叙上の如くゲート電極の
基板に接触する部材の材料として、ガラス基板に対する
密着性の良好な金属を用いるようにしたので、導電性確
保のためゲート電極の膜厚を大きくしてもゲート電極が
ガラス基板から剥離することがない。
基板に接触する部材の材料として、ガラス基板に対する
密着性の良好な金属を用いるようにしたので、導電性確
保のためゲート電極の膜厚を大きくしてもゲート電極が
ガラス基板から剥離することがない。
従って、本発明の薄膜トランジスタは、大画面アクティ
ブマトリクス液晶パネルの場合の如く、ゲート電極の配
線が長大となる場合に特に有利に使用できる。
ブマトリクス液晶パネルの場合の如く、ゲート電極の配
線が長大となる場合に特に有利に使用できる。
第１図は本発明薄膜トランジスタの要部断面図及びその
製造工程図、第２図は従来の薄膜トランジスタの要部断
面図及びその製造工程図である。 １……基板、１０……第一金属層、 １１……第二金属層、 １２……第一メタルゲート電極、 １３……第二メタルゲート電極、 １４……第一ゲート絶縁層。
製造工程図、第２図は従来の薄膜トランジスタの要部断
面図及びその製造工程図である。 １……基板、１０……第一金属層、 １１……第二金属層、 １２……第一メタルゲート電極、 １３……第二メタルゲート電極、 １４……第一ゲート絶縁層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 登 正治 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (56)参考文献 特開 昭64−35421（ＪＰ，Ａ)
Claims (1)
- 【請求項１】ゲート部がゲート電極、第一ゲート絶縁
層、第二ゲート絶縁層をこの順にガラス基板上に重ねた
構造を有する薄膜トランジスタにおいて、 前記ゲート電極をニクロム及びチタンよりなる群から選
ばれる１種又は２種の金属よりなる第一メタルゲート電
極上に、タンタル、ジルコニウム、ニオブ、及びアルミ
ニウムよりなる群から選ばれる１種又は２種以上の金属
よりなる第二メタルゲート電極を重ねた２層構造とな
し、 かつ、前記第一ゲート絶縁層として、第二メタルゲート
電極の少なくとも１部を酸化して得られる金属酸化物層
を用いることを特徴とする薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27568287A JPH0640585B2 (ja) | 1987-11-02 | 1987-11-02 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27568287A JPH0640585B2 (ja) | 1987-11-02 | 1987-11-02 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01120068A JPH01120068A (ja) | 1989-05-12 |
| JPH0640585B2 true JPH0640585B2 (ja) | 1994-05-25 |
Family
ID=17558881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27568287A Expired - Lifetime JPH0640585B2 (ja) | 1987-11-02 | 1987-11-02 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0640585B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0437035A (ja) * | 1990-06-01 | 1992-02-07 | Fuji Xerox Co Ltd | 薄膜半導体装置 |
| EP0545327A1 (en) * | 1991-12-02 | 1993-06-09 | Matsushita Electric Industrial Co., Ltd. | Thin-film transistor array for use in a liquid crystal display |
| CN100465742C (zh) * | 1992-08-27 | 2009-03-04 | 株式会社半导体能源研究所 | 有源矩阵显示器 |
| KR0186206B1 (ko) * | 1995-11-21 | 1999-05-01 | 구자홍 | 액정표시소자 및 그의 제조방법 |
| KR100248123B1 (ko) | 1997-03-04 | 2000-03-15 | 구본준 | 박막트랜지스터및그의제조방법 |
| US6333518B1 (en) | 1997-08-26 | 2001-12-25 | Lg Electronics Inc. | Thin-film transistor and method of making same |
| KR101195165B1 (ko) | 2003-11-14 | 2012-10-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치의 제조 방법 |
| US7592207B2 (en) | 2003-11-14 | 2009-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH061314B2 (ja) * | 1987-07-30 | 1994-01-05 | シャープ株式会社 | 薄膜トランジスタアレイ |
-
1987
- 1987-11-02 JP JP27568287A patent/JPH0640585B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01120068A (ja) | 1989-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6207970B1 (en) | Thin-film transistor display devices having composite electrodes | |
| JP3392440B2 (ja) | 多層導体層構造デバイス | |
| JPH11283934A (ja) | 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置 | |
| JPS6252970A (ja) | パネルデイスプレイスクリ−ン用の制御トランジスタの製造方法と該方法に基づいて製造された制御素子 | |
| JP2002076366A (ja) | 薄膜トランジスタ、多層膜構造、薄膜トランジスタの製造方法、および多層膜構造の製造方法 | |
| JP2625585B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| GB2169746A (en) | Thin film transistor | |
| JPH04253342A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH0640585B2 (ja) | 薄膜トランジスタ | |
| JPH0580650B2 (ja) | ||
| JPH08179362A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH08172195A (ja) | 薄膜トランジスタ | |
| JPH07113726B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JPH04240824A (ja) | 液晶表示装置用アレイ基板 | |
| JP2000199912A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| JPH04111322A (ja) | 薄膜トランジスタの製造方法 | |
| JPH09260675A (ja) | 薄膜トランジスタおよび薄膜トランジスタ基板 | |
| JPH05251701A (ja) | 薄膜トランジスタの形成方法 | |
| JP2818013B2 (ja) | 薄膜トランジスタ装置およびその装置を製造する方法 | |
| JP2770807B2 (ja) | 端子構造 | |
| JP3149034B2 (ja) | 薄膜トランジスタ | |
| JP3257001B2 (ja) | 多層配線板及び多層配線板の製造方法 | |
| JP3245614B2 (ja) | 薄膜素子の製造方法 | |
| JPH02137826A (ja) | 透過型アクティブマトリクス液晶表示装置 |