[go: up one dir, main page]

CN104701326A - 阵列基板及其制造方法和显示装置 - Google Patents

阵列基板及其制造方法和显示装置 Download PDF

Info

Publication number
CN104701326A
CN104701326A CN201510121605.0A CN201510121605A CN104701326A CN 104701326 A CN104701326 A CN 104701326A CN 201510121605 A CN201510121605 A CN 201510121605A CN 104701326 A CN104701326 A CN 104701326A
Authority
CN
China
Prior art keywords
layer
metal
array substrate
metal piece
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510121605.0A
Other languages
English (en)
Inventor
李旭远
成军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510121605.0A priority Critical patent/CN104701326A/zh
Publication of CN104701326A publication Critical patent/CN104701326A/zh
Priority to US14/915,618 priority patent/US20170047355A1/en
Priority to EP15834661.9A priority patent/EP3273477A4/en
Priority to PCT/CN2015/089938 priority patent/WO2016145811A1/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0251—Manufacture or treatment of multiple TFTs characterised by increasing the uniformity of device parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H10P14/6314—
    • H10P14/6319—
    • H10P14/6938—
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种阵列基板，所述阵列基板包括绝缘间隔的多层金属图形层，所述金属图形层包括有金属材料制成的金属件，其中，至少一层所述金属图形层中的所述金属件的侧面上形成有氧化物薄膜，所述氧化物薄膜由制成所述金属件的金属的氧化物形成。本发明还提供一种显示装置和一种阵列基板的制造方法。所述氧化物薄膜由制成所述金属件的金属的氧化物形成，因此，形成金属件之后，通过对金属件的侧面进行氧化处理即可在金属件的侧面上形成所述氧化物薄膜，从而可以克服现有技术中沉积金属膜无法覆盖金属件的侧面的缺陷。

Description

阵列基板及其制造方法和显示装置
技术领域
本发明涉及显示装置领域，具体地，涉及一种阵列基板、该阵列基板的制造方法和包括所述阵列基板的显示装置。
背景技术
显示面板的阵列基板包括多层金属走线(金属走线包括栅线和数据线)，在形成金属走线的时候，金属走线的顶面和侧面上会产生小的凸起(hill lock)，所述凸起极有可能会造成金属走线之间短路。
当金属走线由金属铝制成时，在金属走线的顶面上覆盖一层金属钼会抑制顶面上产生凸起，但是，金属钼很难覆盖金属走线的侧面，金属走线的侧面上的凸起仍然无法消除。
因此，如何消除金属走线的侧面上的凸起是本领域亟待解决的技术问题。
发明内容
本发明的目的在于提供一种阵列基板、该阵列基板的制造方法和包括所述阵列基板的显示装置。所述阵列基板的金属件上没有凸起形成。
为了实现上述目的，作为本发明的一个方面，提供一种阵列基板，所述阵列基板包括绝缘间隔的多层金属图形层，所述金属图形层包括有金属材料制成的金属件，其中，至少一层所述金属图形层中的所述金属件的侧面上形成有氧化物薄膜，所述氧化物薄膜由制成所述金属件的金属的氧化物形成。
优选地，多层所述金属图形层中的一层为栅线层，所述栅线层中的金属件包括栅线和栅极，所述栅线层中的金属件的侧面上形成有所述氧化物薄膜。
优选地，所述阵列基板还包括有源图形层，所述阵列基板还包括位于所述栅线层和所述有源图形层之间的栅绝缘层，所述栅绝缘层包括第一硅氧化物绝缘层和硅氮化物绝缘层，第一硅氧化物绝缘层与所述氧化物薄膜接触，所述硅氮化物绝缘层覆盖所述第一硅氧化物绝缘层。
优选地，所述有源图形层中的有源层由氧化物制成，所述栅绝缘层还包括第二硅氧化物绝缘层，所述第二硅氧化物绝缘层与有源层接触。
优选地，多层所述金属图形层中的一层为数据线层，所述数据线层中的金属件包括数据线、源极和漏极，所述数据线线层中的金属件的侧面上形成有所述氧化物薄膜。
优选地，所述金属件由铝制成，所述金属件的顶面上形成有第一保护层，所述第一保护层由硬度大于所述金属件的硬度的导电材料制成。
优选地，所述第一保护层由钼制成。
优选地，所述金属件的厚度不小于所述第一保护层的厚度在之间。
优选地，所述氧化物薄膜的厚度在之间。
优选地，所述金属件的底表面上形成有第二保护层，所述第二保护层由与所述第一保护层相同的材料制成。
作为本发明的另一个方面，提供一种显示装置，所述显示装置包括阵列基板，其中，所述阵列基板为本发明所提供的上述阵列基板。
作为本发明的再一个方面，提供一种阵列基板的制造方法，其中，所述制造方法包括形成绝缘间隔的多层金属图形层，所述金属图形层包括有金属材料制成的金属件，其中，至少在形成一层所述金属图形层的步骤中包括：
形成包括金属件的图形；
对金属件的侧面进行氧化处理，以在所述金属件的侧面上形成氧化物薄膜，所述氧化物薄膜由制成所述金属件的金属的氧化物形成。
优选地，所述金属件由铝制成，形成金属件的侧面上形成有所述氧化物薄膜的金属图形层的步骤包括：形成包括第一保护层的图形，所述第一保护层位于所述金属件的上表面上，且所述第一保护层由硬度大于所述金属件的硬度的导电材料制成，其中，所述形成包括第一保护层的图形的步骤在所述对金属件的侧面进行氧化处理的步骤之前进行。
优选地，所述对金属件的侧面进行氧化处理的步骤包括：
向工艺腔内通入含氧原子的第一工艺气体，并对所述第一工艺气体等离子化获得氧等离子体，以使得所述金属件的侧面与所述氧等离子体反应生成所述氧化物薄膜。
优选地，所述第一工艺气体包括氧气和/或一氧化二氮。
优选地，所述金属件的厚度不小于所述第一保护层的厚度在之间。
优选地，所述氧化物薄膜的厚度在之间。
优选地，所述第一保护层由钼制成。
优选地，所述制造方法还包括在形成所述金属图形层的步骤之前进行的：
形成包括第二保护层的图形，每个所述金属件的下方均设置有一个相对应的所述第二保护层，所述第二保护层由于所述第一保护层相同的材料制成。
优选地，所述金属图形层包括栅线层，所述制造方法包括在形成栅线层的步骤之后进行的：
向工艺腔内通入含硅的第二工艺气体和含氧的第三工艺气体，并将所述第二工艺气体和所述第三工艺气体等离子化，以在所述栅线层的上方形成第一硅氧化物绝缘层；其中，对金属件的侧面进行氧化处理的步骤与形成第一硅氧化物绝缘层的步骤同步进行；
在第一硅氧化物绝缘层上方形成硅氮化物绝缘层。
优选地，所述第二工艺气包括硅烷，所述第三工艺气体包括一氧化二氮和/或氧气。
优选地，所述制造方法还包括：
在所述硅氮化物绝缘层上方形成第二硅氧化物绝缘层；
在所述第二硅氧化物绝缘层上形成包括有源层的图形，所述有源层由氧化物制成。
所述氧化物薄膜由制成所述金属件的金属的氧化物形成，因此，形成金属件之后，通过对金属件的侧面进行氧化处理即可在金属件的侧面上形成所述氧化物薄膜，从而可以克服现有技术中沉积金属膜无法覆盖金属件的侧面的缺陷。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1是本发明所提供的阵列基板的第一种实施方式的示意图；
图2是透明基板上形成有金属件以及第一保护层的示意图；
图3是利用本发明所提供的制造方法的第一种实施方式形成氧化物薄膜后的示意图；
图4是本发明所提供的阵列基板的第二种实施方式的示意图；
图5是利用本发明所提供的制造方法的第二种实施方式形成氧化物薄膜后的示意图。
附图标记说明
100：栅极               110：氧化物薄膜
120：第一保护层         210：第一硅氧化物绝缘层
220：第二硅氧化物绝缘层 230：硅氮化物绝缘层
300：有源层             400：刻蚀阻挡层
510：源极               520：漏极
600：钝化层             700：像素电极
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
如图1和图4中所示，作为本发明的一个方面，提供一种阵列基板，所述阵列基板包括绝缘间隔的多层金属图形层，所述金属图形层包括有金属材料制成的金属件，其中，至少一层所述金属图形层中的所述金属件的侧面上形成有氧化物薄膜，所述氧化物薄膜由制成所述金属件的金属的氧化物形成。
此处需要指出的是，多层金属图形层可以是间隔设置的栅线层和数据线层。在所述栅线层中，金属件包括栅线和栅极，而在数据线层中，金属件为数据线、源极和漏极。
如上文中所述，所述氧化物薄膜由制成所述金属件的金属的氧化物形成，因此，形成金属件之后，通过对金属件的侧面进行氧化处理即可在金属件的侧面上形成所述氧化物薄膜，从而可以克服现有技术中沉积金属膜无法覆盖金属件的侧面的缺陷。
金属件上形成凸起的原因在于，在形成了金属图形层之后，还需要形成其他的图形层，而形成图形层的过程往往需要经历高温。在高温环境下，金属件容易发生膨胀变形。通常，金属件一侧(例如，靠近玻璃基板的一侧)的变形会被抑制，随着温度的升高，金属件的弹性变形增大，在极限温度下，金属件达到承受的内部压缩应力的极限，此时，金属件通过原子扩散的方式释放压缩应力，从而在金属件的表面形成凸起。
通常，制成金属件的金属的氧化物具有较高的熔点，吸收压缩应力的能力强，因此，在金属件的侧面上形成氧化物薄膜可以防止金属件的侧面上形成所述凸起。并且，仅通过对金属件的侧面进行氧化处理即可获得所述氧化物薄膜，并没有增加制造阵列基板的工艺难度。由此可知，在本发明所提供的阵列基板上，金属件的侧面上并没有形成凸起，因此，本发明所提供的阵列基板具有较高的良率。
所述阵列基板包括多层金属图形层，可以在任意一层或任意几层金属图形层中的金属件的侧面上形成所述氧化物薄膜，也可以在每层金属图形层的金属件的侧面上都形成所述氧化物薄膜。
如上文中所述，多层所述金属图形层包括栅线层和数据线层。在制造底栅结构的阵列基板时，栅线层直接形成在玻璃基板上，因此，在制造阵列基板的过程中，栅线层中的金属件(即，栅线和栅极)直接设置在玻璃基板上，因此，栅线层中的金属件受到玻璃基板的影响产生凸起的几率更大。因此，优选地，在栅线层中的金属件的侧面形成所述氧化物薄膜。在图1和图4中所示的具体实施方式中，栅线层中的金属件包括栅极100，该栅极100的侧面上形成有氧化物薄膜110。
通常，所述阵列基板还包括有源图形层，相应地，所述阵列基板还包括位于所述栅线层和所述有源图形层之间的栅绝缘层。如图4所示，所述栅绝缘层可以包括第一硅氧化物绝缘层210和硅氮化物绝缘层230，第一硅氧化物绝缘层210与氧化物薄膜110接触，硅氮化物绝缘层230覆盖第一硅氧化物绝缘层210。
可以通过PECVD的方式形成第一硅氧化物绝缘层210。具体地，可以向工艺腔内通入含硅的工艺气体和含氧的工艺气体，然后将上述两种工艺气体等离子化，获得硅等离子体和氧等离子体。氧等离子体与金属件的侧面接触时，与金属件发生反应，形成所述氧化物薄膜。其余的硅等离子体与氧等离子反应，形成第一硅氧化物绝缘层210。
在本发明中，对阵列基板中的薄膜晶体管的类型并没有特殊的规定。例如，薄膜晶体管可以为多晶硅薄膜基体管，也可以为氧化物薄膜晶体管。当所述薄膜晶体管为氧化物薄膜晶体管时，所述有源图形层中的有源层30由氧化物制成，为了防止有源层30失氧，优选地，所述栅绝缘层还包括第二硅氧化物绝缘层220，该第二硅氧化物绝缘层220与有源层30接触。第二硅氧化物绝缘层220可以为有源层30提供氧原子，从而可以防止有源层30失氧。形成第二硅氧化物绝缘层220的方法与形成第一硅氧化物绝缘层210的方法相同，这里不再赘述。
如上文中所述，多层所述金属图形层中的一层为数据线层，所述数据线层中的金属件包括数据线、源极和漏极，所述数据线线层中的金属件的侧面上形成有所述氧化物薄膜。
当然，当所述阵列基板的薄膜晶体管为氧化物薄膜晶体管时，所述阵列基板还包括位于有源层300的沟道上方的刻蚀阻挡层400。源极510、漏极520分别贴合在有源层300的两侧，并且在数据线层上方覆盖有钝化层600，像素电极700通过贯穿钝化层600的过孔与漏极520电连接。
为了节约成本，所述金属件可以由铝制成，所述金属件的顶面上形成有第一保护层，所述第一保护层由硬度大于所述金属件的硬度的导电材料制成。由于铝比较活泼，因此容易被氧化，并在表面形成氧化物薄膜。由于第一保护层的硬度大于金属件的硬度，因此，金属件中产生的压缩应力在达到与第一保护层的界面时被第一保护层吸收，使金属件的压缩应力得到释放，从而避免了金属原子向特定方向扩散形成凸起。
一层中的金属件有时会通过过孔与其他层中的金属件相连，如上文中所述，制成金属件的铝是极其活泼，因此，金属件的表面上容易形成氧化物薄膜，如果金属件的顶表面上也形成了氧化物薄膜，则不利于不同层间金属件的导电连接，因此，在金属件的顶面上形成第一保护层还可以防止金属件的顶面上形成对导电连接有害的氧化物薄膜。
在图1和图5中所示的实施方式中，栅极100的顶面上形成有第一保护层120。
作为本发明的一种优选实施方式，所述第一保护层可以由钼制成。钼的熔点较高，且硬度大、导电性好，既可以有效防止金属件的顶面上形成凸起，又可以确保不同层间的金属件通过过孔电连接。
为了降低阵列基板中的RC延迟，可以将金属件的厚度设置为不小于从而可以降低金属件的电阻。第一保护层的厚度可以在之间，从而即可防止金属件顶表面产生凸起，又不会增加阵列基板的整体成本。
优选地，所述氧化物薄膜的厚度在之间，从而既可以满足防止凸起的产生，又不会增加工艺难度。
进一步优选地，所述金属件的底表面上形成有第二保护层，所述第二保护层由与所述第一保护层相同的材料制成。当第一保护层由钼制成时，第二保护层也由钼制成。设置了第二保护层后，可以增加栅极和栅线与玻璃基板的附着力，从而进一步提高阵列基板的良率。
作为本发明的另一个方面，提供一种显示装置，所述显示装置包括阵列基板，其中，所述阵列基板为本发明所提供的上述阵列基板。
容易理解的是，所述显示装置还可以包括与所述阵列基板对盒设置的对盒基板。
由于所述阵列基板栅线与栅线之间、数据线与数据线之间不会产生短路，因此，所述显示装置也具有较高的良率。并且，所述显示面板可以为大尺寸、高频率的AMOLED或AMOCD显示屏。由于在所述阵列基板的优选实施方式中，所述阵列基板中的栅线由厚度大于 的铝制成，因此，所述栅线具有较低的电阻，从而可以降低显示装置的RC延迟。
所述显示装置可以为手机、笔记本电脑、平板电脑等显示装置。
作为本发明的再一个方面，提供一种上述阵列基板的制造方法，其特征在于，所述制造方法包括形成绝缘间隔的多层金属图形层，所述金属图形层包括有金属材料制成的金属件，其中，至少在形成一层所述金属图形层的步骤中包括：
形成包括金属件的图形；
对金属件的侧面进行氧化处理，以在所述金属件的侧面上形成氧化物薄膜，所述氧化物薄膜由制成所述金属件的金属的氧化物形成。
仅通过对金属件的侧面进行氧化处理即可在金属件上获得防止凸起产生的氧化物薄膜，由此可知，本发明所提供的制造方法工艺简单，易于实现。
作为本发明的一种实施方式，所述金属件由铝制成，相应地，形成金属件的侧面上形成有所述氧化物薄膜的金属图形层的步骤包括：形成包括第一保护层的图形，所述第一保护层位于所述金属件的上表面上，所述第一保护层由硬度大于所述金属件的硬度的导电材料制成，其中，所述形成包括第一保护层的图形的步骤在所述对金属件的侧面进行氧化处理的步骤之前进行。
图2所示的是在栅线层中的栅极100的顶面上形成第一保护层120的示意图，第一保护层120可以避免栅极100的顶面形成氧化物薄膜，并且还可以防止栅极100的顶面形成凸起。容易理解的是，虽然图2中只示出了栅极100上的第一保护层120，容易理解的是，栅线层中的其他金属件(例如，栅线)的顶面上也形成有第一保护层。
图1中所示的是本发明所提供的阵列基板的第一种实施方式。下面介绍如何形成图1中所示的阵列基板。在第一种实施方式中，栅线层的金属件(图1中所示出的金属件为栅极100)上形成有氧化物薄膜110。
相应地，对金属件的侧面进行氧化处理的步骤包括：
向工艺腔内通入含氧原子的第一工艺气体，并对所述第一工艺气体等离子化获得所述氧等离子体，以使得所述金属件的侧面与所述氧等离子体反应生成所述氧化物薄膜。由于金属件的顶面上形成了第一保护层，因此，第一保护层的顶面上并不会形成氧化膜，从而不会影响到金属件与不同层的金属件之间通过过孔实现的电连接。
如图3中所示，向工艺腔中通入第一工艺气体之后，氧等离子体将栅极100的侧面的材料氧化，从而在栅极100的侧面上形成了氧化物薄膜110。同样地，虽然图3中只示出了形成在栅极100的侧面的氧化物薄膜110，容易理解的是，栅线层中的其他金属件的侧面上也形成由所述氧化物薄膜。
在本发明中，对第一工艺气体的具体成分并没有特殊的限制，只要电离后能够获得氧等离子体即可，例如，所述第一工艺气体包括氧气和/或一氧化二氮。也就是说，第一工艺气体可以为氧气，也可以为一氧化二氮，也可以为氧气与一氧化二氮的混合气体。
如上文中所述，当金属件由铝制成时，可以通过增加金属件的厚度来减小金属件的电阻，从而提高RC延迟(RC delay)，优选地，所述金属件的厚度不小于所述第一保护层的厚度在之间。
相应地，所述氧化物薄膜的厚度在之间。
作为本发明的一种优选方式，所述第一保护层由钼制成。
当所述阵列基板包括第二保护层时，所述制造方法还包括在形成所述金属图形层的步骤之前进行的：
形成包括第二保护层的图形，每个所述金属件的下方均设置有一个相对应的所述第二保护层，所述第二保护层由于所述第一保护层相同的材料制成。
当栅线层中的金属件的侧面上形成有所述氧化物薄膜时，除了可以利用上文中所述的方法制得所述氧化物薄膜之外，还可以在获得栅绝缘层的同时获得所述氧化物薄膜。
具体地，所述制造方法包括在形成栅线层的步骤之后进行的：
向工艺腔内通入含硅的第二工艺气体和含氧的第三工艺气体，并将所述第二工艺气体和所述第三工艺气体等离子化，以在所述栅线层的上方形成第一硅氧化物绝缘层；其中，对金属件的侧面进行氧化处理的步骤与形成第一硅氧化物绝缘层的步骤同步进行；
在第一硅氧化物绝缘层上方形成硅氮化物绝缘层。
在这种实施方式中，通过PECVD的方法获得第一硅氧化物绝缘层。由于用于形成第一硅氧化物绝缘层的第三工艺气体中含有氧气，因此在等离子体化后会生成氧等离子体，氧等离子与金属件的侧面接触后，会将金属件的侧面的材料氧化，从而形成了所述氧化物薄膜。
在本发明中，对第二工艺气体和第三工艺气体的具体成分并不做限定。例如，所述第二工艺气包括硅烷。而所述第三工艺气体包括一氧化二氮和/或氧气。
如图5所示，当栅极100以及第一保护层120上覆盖有第一硅氧化物绝缘层210时，栅极100的侧面上也同时形成了氧化物薄膜110。
如上文中所述，在本发明中，对阵列基板中的薄膜晶体管的具体类型并不做限定，当薄膜晶体管为氧化物薄膜晶体管时，所述制造方法还包括：
在所述硅氮化物绝缘层上方形成第二硅氧化物绝缘层；
在所述第二硅氧化物绝缘层上形成包括有源层的图形，所述有源层由氧化物制成。
形成第二硅氧化物绝缘层的方法与形成第一硅氧化物绝缘层的方法类似，这里不再赘述。第二硅氧化物可以为有源层提供氧，防止有源层失氧。
下面简要介绍形成具有图1中所示结构的阵列基板的制造方法：
S1、在透明基板上沉积形成铝金属层；
S2、在铝金属层上方形成钼金属层；
S3、通过光刻构图工艺形成栅线层和包括第一保护层120的图形，栅线层的金属件包括栅极100和栅线，如图2所示；
S4、向工艺腔内通入氧气，并对氧气进行等离子化获得氧等离子体，以在栅线层的金属件的侧面形成氧化物薄膜110，如图3所示；
S5、形成硅氮化物绝缘层230；
S6、形成第二硅氧化物绝缘层220；
S7、形成包括有源层300的有源图形层；
S8、在有源层300上方形成刻蚀阻挡层400；
S9、形成数据线层，数据线层中的金属件包括源极510、漏极520和数据线；
S10、形成钝化层600；
S11、在钝化层600上对应于漏极520的位置上形成过孔；
S12、形成像素电极层，该像素电极层包括像素电极700，像素电极700通过过孔与漏极520相连。
下面简要介绍形成具有图4中所示结构的阵列基板的制造方法：
S1、在透明基板上沉积形成铝金属层；
S2、在铝金属层上方形成钼金属层；
S3、通过光刻构图工艺形成栅线层和包括第一保护层120的图形，栅线层的金属件包括栅极100和栅线，如图2所示；
S4、向工艺腔内通入硅烷和氧气，并对硅烷和氧气进行等离子化获得硅等离子体和氧等离子体，以在栅线层的金属件的侧面形成氧化物薄膜110，并在栅线层的上方形成第一硅氧化物绝缘层210，如图3所示；
S5、形成硅氮化物绝缘层230；
S6、形成第二硅氧化物绝缘层220；
S7、形成包括有源层300的有源图形层；
S8、在有源层300上方形成刻蚀阻挡层400；
S9、形成数据线层，数据线层中的金属件包括源极510、漏极520和数据线；
S10、形成钝化层600；
S11、在钝化层600上对应于漏极520的位置上形成过孔；
S12、形成像素电极层，该像素电极层包括像素电极700，像素电极700通过过孔与漏极520相连。
由上述描述可知，利用本发明所提供的制造方法可以获得金属件表面没有凸起的阵列基板，并且所述制造方法工艺简单。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (22)

1.一种阵列基板，所述阵列基板包括绝缘间隔的多层金属图形层，所述金属图形层包括有金属材料制成的金属件，其特征在于，至少一层所述金属图形层中的所述金属件的侧面上形成有氧化物薄膜，所述氧化物薄膜由制成所述金属件的金属的氧化物形成。
2.根据权利要求1所述的阵列基板，其特征在于，多层所述金属图形层中的一层为栅线层，所述栅线层中的金属件包括栅线和栅极，所述栅线层中的金属件的侧面上形成有所述氧化物薄膜。
3.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括有源图形层，所述阵列基板还包括位于所述栅线层和所述有源图形层之间的栅绝缘层，所述栅绝缘层包括第一硅氧化物绝缘层和硅氮化物绝缘层，第一硅氧化物绝缘层与所述氧化物薄膜接触，所述硅氮化物绝缘层覆盖所述第一硅氧化物绝缘层。
4.根据权利要求3所述的阵列基板，其特征在于，所述有源图形层中的有源层由氧化物制成，所述栅绝缘层还包括第二硅氧化物绝缘层，所述第二硅氧化物绝缘层与有源层接触。
5.根据权利要求1所述的阵列基板，其特征在于，多层所述金属图形层中的一层为数据线层，所述数据线层中的金属件包括数据线、源极和漏极，所述数据线线层中的金属件的侧面上形成有所述氧化物薄膜。
6.根据权利要求1至5中任意一项所述的阵列基板，其特征在于，所述金属件由铝制成，所述金属件的顶面上形成有第一保护层，所述第一保护层由硬度大于所述金属件的硬度的导电材料制成。
7.根据权利要求6所述的阵列基板，其特征在于，所述第一保护层由钼制成。
8.根据权利要求6所述的阵列基板，其特征在于，所述金属件的厚度不小于所述第一保护层的厚度在之间。
9.根据权利要求8所述的阵列基板，其特征在于，所述氧化物薄膜的厚度在之间。
10.根据权利要求6所述的阵列基板，其特征在于，所述金属件的底表面上形成有第二保护层，所述第二保护层由与所述第一保护层相同的材料制成。
11.一种显示装置，所述显示装置包括阵列基板，其特征在于，所述阵列基板为权利要求1至10中任意一项所述的阵列基板。
12.一种阵列基板的制造方法，其特征在于，所述制造方法包括形成绝缘间隔的多层金属图形层，所述金属图形层包括有金属材料制成的金属件，其中，至少在形成一层所述金属图形层的步骤中包括：
形成包括金属件的图形；
对金属件的侧面进行氧化处理，以在所述金属件的侧面上形成氧化物薄膜，所述氧化物薄膜由制成所述金属件的金属的氧化物形成。
13.根据权利要求12所述的制造方法，其特征在于，所述金属件由铝制成，形成金属件的侧面上形成有所述氧化物薄膜的金属图形层的步骤包括：形成包括第一保护层的图形，所述第一保护层位于所述金属件的上表面上，且所述第一保护层由硬度大于所述金属件的硬度的导电材料制成，其中，所述形成包括第一保护层的图形的步骤在所述对金属件的侧面进行氧化处理的步骤之前进行。
14.根据权利要求13所述的制造方法，其特征在于，所述对金属件的侧面进行氧化处理的步骤包括：
向工艺腔内通入含氧原子的第一工艺气体，并对所述第一工艺气体等离子化获得氧等离子体，以使得所述金属件的侧面与所述氧等离子体反应生成所述氧化物薄膜。
15.根据权利要求14所述的制造方法，其特征在于，所述第一工艺气体包括氧气和/或一氧化二氮。
16.根据权利要求13所述的制造方法，其特征在于，所述金属件的厚度不小于所述第一保护层的厚度在之间。
17.根据权利要求16所述的阵列基板，其特征在于，所述氧化物薄膜的厚度在之间。
18.根据权利要求13所述的制造方法，其特征在于，所述第一保护层由钼制成。
19.根据权利要求13所述的制造方法，其特征在于，所述制造方法还包括在形成所述金属图形层的步骤之前进行的：
形成包括第二保护层的图形，每个所述金属件的下方均设置有一个相对应的所述第二保护层，所述第二保护层由于所述第一保护层相同的材料制成。
20.根据权利要求12、13、16至19中任意一项所述的制造方法，其特征在于，所述金属图形层包括栅线层，所述制造方法包括在形成栅线层的步骤之后进行的：
向工艺腔内通入含硅的第二工艺气体和含氧的第三工艺气体，并将所述第二工艺气体和所述第三工艺气体等离子化，以在所述栅线层的上方形成第一硅氧化物绝缘层；其中，对金属件的侧面进行氧化处理的步骤与形成第一硅氧化物绝缘层的步骤同步进行；
在第一硅氧化物绝缘层上方形成硅氮化物绝缘层。
21.根据权利要求20所述的制造方法，其特征在于，所述第二工艺气包括硅烷，所述第三工艺气体包括一氧化二氮和/或氧气。
22.根据权利要求20所述的制造方法，其特征在于，所述制造方法还包括：
在所述硅氮化物绝缘层上方形成第二硅氧化物绝缘层；
在所述第二硅氧化物绝缘层上形成包括有源层的图形，所述有源层由氧化物制成。
CN201510121605.0A 2015-03-19 2015-03-19 阵列基板及其制造方法和显示装置 Pending CN104701326A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510121605.0A CN104701326A (zh) 2015-03-19 2015-03-19 阵列基板及其制造方法和显示装置
US14/915,618 US20170047355A1 (en) 2015-03-19 2015-09-18 Array substrate and manufacturing method thereof and display device
EP15834661.9A EP3273477A4 (en) 2015-03-19 2015-09-18 Array substrate and manufacturing method thereof, and display device
PCT/CN2015/089938 WO2016145811A1 (zh) 2015-03-19 2015-09-18 阵列基板及其制造方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510121605.0A CN104701326A (zh) 2015-03-19 2015-03-19 阵列基板及其制造方法和显示装置

Publications (1)

Publication Number Publication Date
CN104701326A true CN104701326A (zh) 2015-06-10

Family

ID=53348272

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510121605.0A Pending CN104701326A (zh) 2015-03-19 2015-03-19 阵列基板及其制造方法和显示装置

Country Status (4)

Country Link
US (1) US20170047355A1 (zh)
EP (1) EP3273477A4 (zh)
CN (1) CN104701326A (zh)
WO (1) WO2016145811A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016145811A1 (zh) * 2015-03-19 2016-09-22 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
CN109148490A (zh) * 2018-10-15 2019-01-04 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制造方法和一种液晶显示面板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0301571A3 (en) * 1987-07-30 1990-01-03 Sharp Kabushiki Kaisha Thin film transistor array
CN1553269A (zh) * 2003-12-03 2004-12-08 吉林北方彩晶数码电子有限公司 薄膜晶体管液晶显示器制造方法
CN1622300A (zh) * 2004-12-13 2005-06-01 友达光电股份有限公司 薄膜晶体管元件的制造方法
CN101174650A (zh) * 2006-10-30 2008-05-07 中华映管股份有限公司 薄膜晶体管及其制造方法
CN102683424A (zh) * 2012-04-28 2012-09-19 京东方科技集团股份有限公司 显示装置、阵列基板、薄膜晶体管及其制作方法
CN102916051A (zh) * 2012-10-11 2013-02-06 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN102929053A (zh) * 2012-11-05 2013-02-13 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103474471A (zh) * 2013-08-29 2013-12-25 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766422A (ja) * 1993-08-31 1995-03-10 Toshiba Corp 液晶表示装置用アレイ基板
TW459301B (en) * 1999-05-20 2001-10-11 Nippon Electric Co Thin-film transistor and fabrication method thereof
JP2001066620A (ja) * 2000-07-10 2001-03-16 Hitachi Ltd 配線材料および液晶表示装置
US6562668B2 (en) * 2000-08-12 2003-05-13 Jin Jang Method of fabricating thin film transistor using buffer layer and the thin film transistor
JP3904828B2 (ja) * 2000-12-07 2007-04-11 株式会社日立製作所 液晶表示装置
JP4166105B2 (ja) * 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
CN101276790A (zh) * 2008-05-21 2008-10-01 友达光电股份有限公司 薄膜晶体管阵列基板与液晶显示面板的制作方法
TWI508304B (zh) * 2008-11-28 2015-11-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR20120037838A (ko) * 2010-10-12 2012-04-20 삼성전자주식회사 트랜지스터 및 이를 포함하는 전자소자
CN102487044B (zh) * 2010-12-06 2014-11-05 京东方科技集团股份有限公司 阵列基板及其制造方法和电子纸显示器
KR20130110701A (ko) * 2012-03-30 2013-10-10 삼성디스플레이 주식회사 표시 장치용 글라스 기판 및 이의 제조 방법
KR20150060448A (ko) * 2013-11-26 2015-06-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
CN104375313A (zh) * 2014-11-12 2015-02-25 深圳市华星光电技术有限公司 液晶显示面板及液晶显示面板的制造方法
CN104701326A (zh) * 2015-03-19 2015-06-10 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0301571A3 (en) * 1987-07-30 1990-01-03 Sharp Kabushiki Kaisha Thin film transistor array
CN1553269A (zh) * 2003-12-03 2004-12-08 吉林北方彩晶数码电子有限公司 薄膜晶体管液晶显示器制造方法
CN1622300A (zh) * 2004-12-13 2005-06-01 友达光电股份有限公司 薄膜晶体管元件的制造方法
CN101174650A (zh) * 2006-10-30 2008-05-07 中华映管股份有限公司 薄膜晶体管及其制造方法
CN102683424A (zh) * 2012-04-28 2012-09-19 京东方科技集团股份有限公司 显示装置、阵列基板、薄膜晶体管及其制作方法
CN102916051A (zh) * 2012-10-11 2013-02-06 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN102929053A (zh) * 2012-11-05 2013-02-13 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103474471A (zh) * 2013-08-29 2013-12-25 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016145811A1 (zh) * 2015-03-19 2016-09-22 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
CN109148490A (zh) * 2018-10-15 2019-01-04 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制造方法和一种液晶显示面板

Also Published As

Publication number Publication date
EP3273477A1 (en) 2018-01-24
WO2016145811A1 (zh) 2016-09-22
US20170047355A1 (en) 2017-02-16
EP3273477A4 (en) 2018-11-14

Similar Documents

Publication Publication Date Title
CN107658345B (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN103456740B (zh) 像素单元及其制造方法、阵列基板和显示装置
CN112002763A (zh) 一种tft基板及其制造方法、显示面板
CN109638078B (zh) Tft的制备方法、tft、oled背板和显示装置
CN107994066B (zh) Tft、制作方法、阵列基板、显示面板及装置
CN113745249B (zh) 显示面板及其制备方法、移动终端
CN105914134B (zh) 电子器件、薄膜晶体管、以及阵列基板及其制作方法
CN105097948A (zh) 薄膜晶体管、阵列基板及其制作方法、显示面板和装置
CN104966698B (zh) 阵列基板、阵列基板的制造方法及显示装置
CN105140271A (zh) 薄膜晶体管、薄膜晶体管的制造方法及显示装置
WO2021248609A1 (zh) 一种阵列基板及其制备方法以及显示面板
CN108231674A (zh) 薄膜晶体管阵列基板及其制造方法
CN111863841A (zh) 显示基板及其制作方法、显示装置
CN111834466A (zh) 薄膜晶体管及其制造方法、阵列基板、显示面板及设备
WO2015096381A1 (zh) 阵列基板及其制造方法和显示装置
CN104091832B (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
WO2022267554A1 (zh) 薄膜晶体管的制备方法及薄膜晶体管
CN110854175B (zh) 阵列基板及其制备方法、显示面板
CN113192893B (zh) 薄膜晶体管阵列基板及其制作方法
CN104701326A (zh) 阵列基板及其制造方法和显示装置
WO2026001471A1 (zh) 显示面板和显示装置
CN103400802A (zh) 阵列基板及其制作方法和显示装置
CN106298647B (zh) 一种阵列基板及其制备方法、显示面板及其制备方法
CN105514122A (zh) Tft阵列基板及其制造方法
US9685463B2 (en) Array substrate, its manufacturing method, display panel and display device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150610

RJ01 Rejection of invention patent application after publication