[go: up one dir, main page]

DE3788119T2 - Verfahren zum Herstellen einer Halbleitervorrichtung mit vermindertem Verpackungsdruck. - Google Patents

Verfahren zum Herstellen einer Halbleitervorrichtung mit vermindertem Verpackungsdruck.

Info

Publication number
DE3788119T2
DE3788119T2 DE87202505T DE3788119T DE3788119T2 DE 3788119 T2 DE3788119 T2 DE 3788119T2 DE 87202505 T DE87202505 T DE 87202505T DE 3788119 T DE3788119 T DE 3788119T DE 3788119 T2 DE3788119 T2 DE 3788119T2
Authority
DE
Germany
Prior art keywords
layer
contact
portions
patternable
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE87202505T
Other languages
English (en)
Other versions
DE3788119D1 (de
Inventor
Daniel James Belton
Myron Ralph Cagan
Douglas Frederick Ridley
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Application granted granted Critical
Publication of DE3788119D1 publication Critical patent/DE3788119D1/de
Publication of DE3788119T2 publication Critical patent/DE3788119T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W74/121
    • H10W72/019
    • H10W74/131
    • H10W72/536
    • H10W72/5363
    • H10W72/5522
    • H10W72/59
    • H10W72/90
    • H10W72/983
    • H10W74/00
    • H10W90/756

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiteranordnung, in der eine elektrisch isolierende Schicht (14) auf einem elektrischen Verbindungssystem (12) liegt, das mit einem Halbleiterkörper (10) in Kontakt steht, wobei Öffnungen (24) sich durch die Isolierschicht hinunter nach den Kontaktgebieten (16) des Verbindungssystems (12) erstrecken, jedes Kontaktgebiet mit einem Kontaktanteil (36) eines anderen elektrischen Leiters einer Gruppe elektrischer Leiter (32, 34) in Kontakt steht, die durch die Öffnungen (24) von der Verbindungsstruktur wegführen, und eine elektrisch isolierende Beschichtung (48) den Körper 10, das Verbindungssystem (12), die Isolierschicht (14) und die Kontaktanteile (36) derart bedeckt, daß ein Teil (32) jedes Leiters (32, 34) aus der Beschichtung (48) herausragt, wobei mit diesem Verfahren zwischen der Isolierschicht (14) und der Isolierbeschichtung (48) eine Spannungsentlastungsschicht (46) gebildet wird, die über dem Verbindungssystem (12) liegt, aber nicht über den Bereichen der Kontaktgebiete (16), in denen die Kontaktanteile (36) angefertigt werden. Die Spannungsentlastungsschicht wird als Einrichtung zum Reduzieren der mechanischen Packungsspannung verwendet. Durch eine derartige Spannungsentlastungsschicht kann die Halbleiteranordnung verhältnismäßig hohe Temperaturschwankungen aushalten.
  • Aus der japanischen Patentanmeldung Nr. 61-102758 ist ein Verfahren der eingangs erwähnten Art bekannt, mit dem die Spannungsentlastungsschicht durch die Bildung von Wänden auf der Isolierschicht am Umkreis der Kontaktgebiete gebildet. Dabei fließt ein Kunstharz über die Oberfläche des Halbleiterkörpers aus, das die Spannungsentlastungsschicht zwischen der Isolierschicht und der Isolierbeschichtung bilden wird. Dabei verhindern die Wände das Einfließen des Kunstharzes in die in der Isolierschicht gebildeten Löcher. Das Kunstharz wird durch die Wände gestoppt und beschichtet nicht den Kontaktanteil der Leiter.
  • Es ist sehr schwer eine Halbleiteranordnung unter Verwendung des bekannten Verfahrens in der Praxis anzufertigen. Zusätzlich müssen weitere Verfahrensschritte ausgeführt werden, um die Wände zu bilden, die das Einfließen von Kunstharz in die Löcher in der Isolierschicht stoppen.
  • Das erfindungsgemäße Verfahren geht diese Probleme aus dem Weg. Statt dessen ist das erfindungsgemäße Verfahren, mit dem die Spannungsentlastungsschicht durch Anfertigung einer bemusterbaren Schicht (42, 58) auf der Isolierschicht (14) und durch das Belichten von Anteilen der bemusterbaren Schicht hinunter auf die Kontaktgebiete (16) mit Strahlung, die eine Änderung in der chemischen Struktur der auf diese Weise belichteten Anteile verursacht, und durch die Entwicklung der bemusterbaren Schicht zum Entfernen von Teilen der bemusterbaren Schicht angefertigt, dadurch gekennzeichnet, daß der Rest der bemusterbaren Schicht, die die Spannungsentlastungsschicht (46) bildet, im wesentlichen ein elektrisch isolierendes Polymermaterial enthält, das eine Glasübergangstemperatur TG unter 150ºC besitzt.
  • Die Erfindung gibt ein Verfahren an zum Verwirklichen einer Spannungsentlastungsschicht in ausgewählten Gebieten innerhalb einer gepackten Halbleiteranordnung und mit einer Glasübergangstemperatur unter 150ºC. Die Spannungsentlastungsschicht liegt allgemein über einem Verbindungssystem in der Anordnung, aber sie liegt nicht über Kontaktgebietbereichen, in denen Kontaktverbindungen mit dem Verbindungssystem gemacht werden. Durch diese Aufstellung verringert die Schicht im wesentlichen thermisch induzierte mechanische Spannung, die sonst auf elektronische Bauteile in der Anordnung ausgeübt werden würde, während gleichzeitig die Höchstspannung auf elektrische Leiter, die aus der Anordnung herausragen, in Kontaktbereichen auftritt, die die Spannung aushalten können. Das Ergebnis ist eine wesentliche Verbesserung in der Lebensdauer der integrierten Schaltung.
  • Insbesondere schafft die Erfindung eine Halbleiteranordnung, in der eine Isolierschicht auf einem Verbindungssystem im Kontakt mit einem Halbleiterkörper liegt. Öffnungen erstrecken sich durch die Isolierschicht hinunter nach Kontaktgebieten des Verbindungssystems. Jedes Kontaktgebiet steht im Kontakt mit einem Kontaktanteil, typisch einer verformten "Kugel" eines elektrischen Leiters aus einer Gruppe elektrischer Leiter, die durch die Öffnungen weg vom Verbindungssystem führen. Eine Isolierbeschichtung eines Packungsmaterials bedeckt den Körper, das Verbindungssystem und die Kontaktanteile derart, daß nur ein Teil jedes Leiters durch die Beschichtung hindurchragt.
  • Eine weitere Schicht liegt auf der Isolierschicht unter der Packungsbeschichtung, aber erstreckt sich nicht über die Kontaktanteile. Die weitere Schicht besteht aus einem Isoliermaterial, vorzugsweise einem transparenten Polymer, das eine Glasübergangstemperatur TG unter 150ºC besitzt. TG beträgt vorzugsweise 25ºC oder weniger. Die weitere Schicht ist daher in einem Temperaturbereich elastomer, der bei einer Temperatur unter 150ºC anfängt und sich bis über 150ºC erstreckt, bis Zersetzung auftritt.
  • Angenommen wird, daß ein bedeutender Anteil der volumetrischen Ausdehnung/Kontraktion, die Spannung in der Anordnung bei thermischer Wechselbeanspruchung zwischen 150ºC und einer niedrigeren Temperatur verursacht (z. B. -60ºC wie in industriellen Standard-Lebensdauerversuchen), normalerweise nahe bei 150ºC auftritt. Daher verringert die weitere Schicht Spannung über einen Anteil des Temperaturwechselbeanspruchungsgebiets, in dem Spannungsentlastung am meisten erforderlich ist. Wenn ebenfalls nach unserer Annahme bedeutende Spannung bei Auswanderungen nach niedrigen Temperaturen entsteht, bewirkt eine Verringerung von TG eine größere Spannungsentlastung.
  • Mit dem Verfahren zum Herstellen der Anordnung besteht die bemusterbare Schicht aus aktinischem Material.
  • Ausgewählte Anteile der bemusterbaren Schicht werden hinunter nach den Kontaktgebieten entfernt. Der Beseitigungsschritt umfaßt üblicherweise das Belichten von Anteilen der bemusterbaren Schicht mit Strahlung, die dafür sorgt, daß die belichteten Anteile ihre chemische Struktur ändern, und das Entwickeln der bemusterbaren Schicht zum Entfernen der ausgewählten Anteile. Jedenfalls bildet der Rest der bemusterbaren Schicht die Spannungsentlastungsschicht. Danach wird die Struktur mit den elektrischen Leitern versehen, die von den Kontaktgebieten durch die Öffnungen weg vom Verbindungssystem führen. Die Anordnung wird durch Bedecken des Körpers, des Verbindungssystems und der Schichten mit der Packungsbeschichtung vervollständigt.
  • Auf andere Weise kann die bemusterbare Schicht auf der Isolierschicht gebildet werden, bevor die Öffnungen durch die Schicht hindurch geätzt werden. In diesem Fall werden ausgewählte Anteile der bemusterbaren Schicht über den Kontaktgebieten entfernt, wonach unterliegende Anteile der Isolierschicht zum Belichten der Kontaktgebiete entfernt werden. Die Anordnung wird darauf nach obiger Angabe fertiggestellt. Wenn auch das alternative Verfahren eine Maskierungsschritt erspart, ist es schwieriger, wirksam zu implementieren, wenn das Material der Spannungsentlastungsschicht sich nicht gut zur Verwendung als Ätzmaske eignet.
  • Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnung näher erläutert. Es zeigen
  • Fig. 1a, 1b, 1c, 1d, 1e und 1f Strukturansichten im Querschnitt zur Veranschaulichung der Schritte in einem Herstellungsverfahren für integrierte Schaltungen nach dem Stand der Technik. In Fig. 1a bis 1c sind Teile einer ganzen Scheibe, und in Fig. 1d bis 1f je ein spezieller Block dargestellt,
  • Fig. 2a, 2b, 2c, 2d, 2e und 2f Strukturansichten im Querschnitt zur Veranschaulichung von Schritten in einem Herstellungsverfahren für integrierte Schaltungen nach der Erfindung ausgehend von der Struktur nach Fig. 1c. In Fig. 2a bis 2c sind Teile einer ganzen Scheibe dargestellt. In Fig. 2d . . . 2f ist jeweils ein spezieller Block nach der Erfindung dargestellt,
  • Fig. 3a, 3b und 3c Strukturansichten im Querschnitt zur Veranschaulichung anderer Schritte, die von der Struktur in Fig. 1a nach der Struktur in Fig. 2c nach der Erfindung führen.
  • In der Zeichnung und in der Beschreibung der bevorzugten Ausführungsbeispiele sind gleiche Bezugssymbole zur Darstellung gleicher oder ähnlicher Bauteile verwendet.
  • In der Zeichnung ist für aktinisches Material wie folgt vorgegangen. Während und nach der Belichtung mit geeigneter aktinischer Strahlung bezeichnet Kreuzschraffierung aktinisches Material, das nach dem Entwickeln zurückbleibt. Während der Belichtung stellt punktierte Schraffierung aktinisches Material dar, das beim Entwickeln entfernt wird. Da in der Zeichnung aktinisches Material mit negativer Wirkung veranschaulicht, wird aktinisches Material vor dem Belichten mit punktierter Schattierung verwendet.
  • Die Lichtteile der in der Zeichnung dargestellten Strahlungsmasken sind die Bereiche, durch die aktinische Strahlung hindurchgehen kann. Die dunklen Teile der Strahlungsmasken sind die Bereiche, die aktinische Strahlung abblocken.
  • Die mikroelektronischen Bauteile in einer Halbleiteranordnung, wie z. B. in einer integrierten Schaltung (IC) oder in einer diskreten Anordnung, können durch Kräfte in der harten Außenwelt leicht beschädigt werden. Normalerweise wird um die elektronischen Bauteile eine Art Packungsmaterial angebracht, um sie gegen die Außenumgebung zu schützen. Das Packungsmaterial muß jedoch derart auf der Anordnung angebracht sein, daß das Material nicht selbst Fehlbetrieb der Bauteile verursacht.
  • Einige der Probleme beim Anbringen des Packungsmaterials kann anhand der Fig. 1a bis 1f erläutert werden, die die Endstufen der Herstellung einer Gruppe herkömmlicher integrierter Schaltungen einschließlich ihrer Packung veranschaulichen. Der Ausgangspunkt zum Herstellen der integrierten Schaltungen ist eine Halbleiterscheibe mit einer Anzahl von Würfeln.
  • Im Schritt nach Fig. 1a besteht die Scheibe aus einem monokristallinen Siliziumhalbleitersubstrat 10, einer Gruppe elektrischer Verbindungssysteme 12, je eines für jeden Würfel, und einer elektrisch isolierenden Schicht 14 aus einem Passiviermaterial, wie z. B. Phosphosilikatglas oder Siliziumnitrid. Verschiedene Gebiete vom Typ N und P (in der Zeichnung nicht dargestellt) befinden sich im Substrat 10. Jedes Verbindungssystem 12 besteht aus einer Gruppe elektrischer Leitungen und Isolatoren auf dem Substrat 10. Die Leitungen werden mit den N- und P-Gebieten selektiv verbunden. Die Elemente 16 in den Systemen 12 sind die metallischen Kontaktgebiete, die typisch aus einer Aluminiumlegierung bestehen, durch die die Würfel mit der Außenwelt elektrisch kommunizieren. Die Isolierschicht 14 liegt auf den Systemen 12 und erstreckt sich hinunter nach dem Substrat 10 an den bezweckten Stellen 18 für die Seitenbegrenzungen der Anteile des Substrats 10 bei Verwendung in den verschiedenen integrierten Schaltungen. Insbesondere sind die Stellen 18, die jedes System 12 seitlich umschreiben, jene Stellen, an denen die Scheibe später in getrennte Würfel aufgeschnitten wird.
  • Bevor mit der Beschreibung weitergegangen wird, ist noch etwas über die lithographische Terminologie zu bemerken. Material ist "aktinisch", wenn es durch selektives Belichten von Anteilen einer Schicht des Materials mit Strahlung in ein lithographisches Muster, wobei die Strahlung die Änderung der chemischen Struktur der belichteten Anteile herbeiführt und anschließend durch Entwickeln der Schicht derart gebildet werden kann, daß die belichteten Anteile oder die nicht belichteten Anteile entfernt werden. Aktinisches Material, wie z. B. Photoresist ist negativ wirkend, wenn die belichteten Anteile (oder die geänderte chemische Struktur) nach der Entwicklung zurückbleiben. Die Wirkung ist positiv, wenn die nicht belichteten Anteile nach dem Entwickeln zurückbleiben.
  • In Fig. 1a bis 1f wird eine Blanketmaskierschicht 20 aus Photoresist auf der Schicht 14 nach Fig. 1b gebildet. Die Photoresistschicht 20 wird durch eine Strahlungsmaske 22 selektiv durch ultraviolettes Licht belichtet. Wenn beispielsweise die Wirkung des Photoresists negativ ist, hat die Maske 22 undurchsichtige Bereiche, die verhindern, daß ultraviolettes Licht auf Teile der Schicht 20 fällt, die über den Kontaktgebieten 16 und den Stellen 18 liegen. Nach dem Entwickeln der Schicht 20 zum Entfernen des unbelichteten Photoresists, wird die Schicht 14 durch die entstandenen Öffnungen in der Schicht 20 zur Bildung der Kontaktgebietsöffnungen 24 und der Anreißleitungsöffnungen 26 geätzt, die sich hinunter nach den Kontaktgebieten 16 bzw. den Stellen 18 erstrecken. Der restliche Photoresist wird zum Erzeugen der Struktur nach Fig. 1c entfernt.
  • Darauf wird das Substrat 10 an den Stellen 18 zum Brechen der Scheibe in die getrennten Würfel angeritzt, je einen für jede integrierte Schaltung. In Fig. 1d ist einer der entstandenen Würfel veranschaulicht. Der Anteil des Substrats 10 zur Verwendung im Würfel nach Fig. 1d ist mit Halbleiterkörper 28 bezeichnet.
  • Ausgehend von diesem besonderen Würfel wird der Körper 28 auf dem Zentralabschnitt 30 einer metallischen Leiterplatte mit einer Gruppe von Leitern 32 getrennt vom Abschnitt 30 angebracht. Siehe Fig. 1e. Die Leiter 30 werden mit den Kontaktgebieten 16 mittels Golddrähte 34 verbunden. Die Kombination der Leiter 32 und der Drähte 34 bildet eine Gruppe elektrischer Leiter, die das System 12 mit der Außenwelt verbinden. An der Stelle, an dem jeder Draht 34 mit seinem Kontaktgebiet 16 in seiner Öffnung 24 verbunden ist, breitet der Draht 34 sich in eine verformte "Kugel" 36 aus.
  • Der Würfel kann nunmehr auf verschiedene Weisen gepackt werden. In einem Packungstechnik nach dem Stand der Technik wird eine geringe Menge einer Flüssigkeit, wie z. B. eines Silikons, an der Oberseite des Würfels abgelagert und anschließend auf geeignete Weise zur Bildung einer elektrisch isolierenden Elastomer- (oder Gummi-)Schicht 38 behandelt. Siehe Fig. 1f. Anteile der Elastomerschicht 38 kriechen normalerweise etwas über die Kugel 36. Die entstehende Struktur wird mit einer Packungsbeschichtung 40 aus einem harten elektrisch isolierenden Material derart eingekapselt, daß nur ein Teil jedes Leiters 32 durch die Beschichtung 40 hindurchragt.
  • Die Beschichtung .40 besteht typisch aus einem Epoxyd oder einem anderen wärmehärtbaren Kunstharz, das bei einer höheren Temperatur um den Würfel und die Leiterplatte geschmolzen wird. Beim anschließenden Abkühlen auf Raumtemperatur schrumpft die Beschichtung 40 mehr als der Würfel und die Leiterplatte. Die Schicht 38 leitet viel der großen mechanischen Spannung ab, die sonst der Körper 28 und das Verbindungssystem 12 durch den Abkühlschrumpf erfahren würden.
  • Die integrierte Schaltung erfährt jetzt beschleunigte Lebensdauerprüfungen, um festzustellen, wie sie sich dabei verhält. Die Prüfungen umfassen dabei typisch das schnelle periodisch wiederholte Prüfen der integrierten Schaltung zwischen den Industrienormbegrenzungen von -65ºC und 150ºC sowohl in einer Luft- als auch in einer Flüssigkeitsumgebung.
  • Eine Hauptschwierigkeit bei der integrierten Schaltung nach Fig. 1f betrifft jenen Teil jedes Drahts 34, bei dem die Oberseite der Schicht 38 an die Beschichtung 40 gerade über der zugeordneten Kugel 36 grenzt. Bei den Lebensdauerprüfungen bricht dieser Teil des Drahts 34 oft nach wenigen thermischen Zyklen ab, wodurch Fehlbetrieb der integrierten Schaltung auftritt. Der Bruchmechanismus stellt sich als Ermüdung durch große differenzielle Wärmeausdehnungen/Wärmekontraktionen in der integrierten Schaltung heraus, die bewirken, daß die Anteile des Drahtes 34 in der Beschichtung 40 in bezug auf den Anteil des Drahtes 34 in der Schicht 38 vorwärts und rückwärts geschoben werden.
  • Beseitigung der Spannungsentlastungsschicht 38 bringt den Bereich der hohen Spannung hinunter nach den Kugeln 36. Da der Bereich jeder Kugel 36, in dem sie mit dem Kontaktgebiet 16 den Kontakt herstellt, viel größer ist, typisch wenigstens viermal größer als der Querschnittsbereich des Restteils seines Drahtes 34, bricht die Kugel 36 selten ab, wenn die Schicht 38 nicht vorhanden ist. Höchstens bewegt sich die Kugel 36 ein wenig. Dies ist normalerweise nicht katastrophal, da die Kugel 36 normalerweise mit dem Kontaktgebiet 16 im Kontakt bleibt. Jedoch erfahren die elektronischen Bauteile im Verbindungssystem 28 und im Substrat 12 jetzt hohe Spannung während der periodischen thermischen Wiederholung und können dadurch unnötig schnell versagen. Es wäre erwünscht, über einen Mechanismus zu verfügen, der das Einführen großer Spannung in das System 28 und in das Substrat 12 vermeidet, ohne daß die Drähte 43 brechen.
  • Die vorliegende Erfindung bezieht sich insbesondere auf die Verwendung von Spannungsentlastungsmaterial mit bestimmten elastomeren Eigenschaften. Die Temperatur, bei der ein Material sich von einem flexiblen, elastomeren Zustand in einen brüchigen, glasatigen Zustand ändert, wird mit Einfriertemperatur bezeichnet. Das Material ist glasartig unterhalb der Einfriertemperatur. Über dieser Temperatur ist das Material elastomer, bis die Temperatur so hoch ansteigt, daß sich das Material zersetzt. Obgleich der Übergang von einer elastomeren Phase in eine glasartige Phase in einem Temperaturbereich auftritt, kann einem Material normalerweise eine verhältnismäßig genaue Glasübergangstemperatur unter Anwendung geeigneter Extrapolationstechniken zugeordnet werden. Für weitere Einzelheiten siehe Rosen, Fundamental Principles of Polymeric Materials (John Wiley & Sons: 1982), Abschnitt 8, S. 88ff.
  • In Fig. 2a . . . 2f sind Schritte in einem bevorzugten Verfahren zum Fertigstellen der Herstellung einer Gruppe verpackter integrierter Schaltungen mit Spannungsentlastung nach der Erfindung dargestellt. Der Ausgangspunkt für Fig. 2a . . . 2f ist Fig. 1c, in der die Scheibe durch das selektive Ätzen der Isolierschicht 14 zur Erzeugung von Kontaktgebietsöffnungen 24 und von Anreißzeilenöffnungen 26 bearbeitet sind. Die Dicke der Schicht 14 beträgt vorzugsweise 0,7 um, wenn sie aus Siliziumnitrid besteht, oder 1 um, wenn sie aus Phosphosilikatglas besteht. Die Öffnungen 24 sind allgemein quadratisch etwa 125 um einseitig groß. Die Öffnungen 26 sind Rillen mit einer Breite von etwa 100 um.
  • Eine bemusterbare Blanketschicht 42 aus einem elektrisch isolierenden aktinischen Material wird auf der Schicht 14 und in den Öffnungen 24 und 26 hinunter nach den Kontaktgebieten 16 und nach dem Substrat 10 entsprechend Fig. 2a angebracht. Das aktinische Material ist derart, daß nach weiterer Verarbeitung der Rest der Schicht 42 die nachstehend angegebenen Spannungsentlastungseigenschaften besitzt. Auch ist die Schicht 42 vorzugsweise transparent und bleibt es nach der Weiterbearbeitung. Dies erleichtert die anschließende Kontrolle der Scheibe und der entstandenen Würfel.
  • Die Schicht 42 wird jetzt geeigneter aktinischer Strahlung durch eine Strahlungsmaske 44 nach Fig. 2b selektiv unterworfen. Die Strahlung kann verschiedenartig sein, wie z. B. ultraviolettes Licht, Röntgenstrahlen und Elektronen in Abhängigkeit von den Eigenschaften des aktinischen Materials. Das Material in der Schicht 42 hat beispielsweise eine negative Wirkung. In diesem Fall enthält die Maske 44 Blockierungsbereiche, die verhindern, daß an angewiesenen Seitenbegrenzungsstellen 18 Strahlung auf die Anteile der Schicht 42 auf dem Kontaktgebiet 16 und auf dem Substrat 10 fällt.
  • Unter Verwendung eines geeigneten Entwicklers wird die Schicht 42 entwickelt, um die unbelichteten Anteile hinunter nach den Kontaktgebieten 16 und nach dem Substrat 10 an den Stellen 18 zu entfernen. Die Elemente 46 in Fig. 2c sind die elektrisch isolierenden Anteile der Schicht 42, die nach dem Belichten und Entwickeln zurückbleiben. Die Anteile 46 liegen im allgemeinen auf der (den Rest der) Schicht 14, erstrecken sich jedoch gar nicht bis in die Öffnungen 24 und 26.
  • Der thermische Ausdehnungskoeffizient αRES des thermohärtenden Kunstharzes, das später zum Packen jedes Würfels benutzt wird, steigt normalerweise beim Anstieg der Temperatur langsam an, bis eine Temperatur TC etwas unter 150ºC erreicht wird, bei der αRES stark ansteigt. TC beträgt typisch etwa 130ºC. Die hier kollektiv mit αOTH bezeichneten thermischen Ausdehnungskoeffizienten werden, für die anderen relevanten IC-Bauteile steigen üblicherweise langsam mit der Temperatur bis auf 150ºC langsam an. Unter TC ist αRES wesentlich größer als αOTM. Jedoch da die Temperatur TC übersteigt, wird αRES rasch viel größer als αOTH. Es erscheint also, daß ein großer Teil der in den fertiggestellten integrierten Schaltungen erzeugten mechanischen Spannung während der thermischen wiederholten Standardlebensdauerversuche zwischen -65ºC und 150ºC durch die differentiellen volumetrischen Ausdehnungen/Kontraktionen verursacht wird, die bei den Übergängen zwischen TC und 150ºC auftreten. Dementsprechend liegt die Glasübergangstemperatur des Materials in den Anteilen 46 unter 150ºC, um die Spannung in den integrierten Schaltungen zu beseitigen.
  • Die Größe der Spannungsentlastung nimmt offensichtlich zu, wenn TG abnimmt. Wenn TG kleiner ist als TC, wird ein wesentlicher Spannungsbetrag beseitigt, da die Anteile 46 im TC-zu-150ºC-Anteil des thermischen wiederholten Standardbereichs (sowie im TG-zu-TC-Anteil) elastomer ist. Für die in Anwendungen mit Raumtemperatur benutzten integrierten Schaltungen wird dies durch Einstellung von TG auf 25ºC oder darunter sicher erreicht. Ein Wert von 25ºC oder weniger für TG gewährleistet, daß die Anteile 46 im ganzen Temperaturbereich gummiartig sind, in dem sich derartige integrierte Schaltungen im Betrieb befinden.
  • Der Höchstbetrag der Spannungsentlastung wird weitgehend während der thermischen Standardlebensdauerversuche erreicht, wenn TG -65ºC beträgt oder darunter. Ein derartiger TG-Wert ist wünschenswert für integrierte Schaltungen, die in sehr kalten Umgebungen benutzt werden.
  • Die Höchsttemperatur, die die Würfel in den nachfolgenden Bearbeitungsschritten nach der Beschreibung weiter unten erfahren, beträgt normalerweise 275ºC- 300ºC. Die Temperatur im normalen IC-Betrieb übersteigt selten diesen Wert. Daher sollten die Anteile 46 sich auf oder unter 300ºC nicht wesentlich zersetzen.
  • Im bevorzugten Ausführungsbeispiel ist das Material der Schicht 42 in Fig. 2b eine photoempfindliche negativ wirkende transparente viskose Raumtemperaturflüssigkeit vom Typ nach der Beschreibung in der amerikanischen Patentschrift 4 279 717. Die Flüssigkeit ist eine Kombination experimenteller Materialien GE 479-1866 und GE 479-1350C von General Electric Co. Die Verhältnisse liegen vorzugsweise bei 90 Gewichtsteilen von GE 479-1866 zu 10 Gewichtsteilen von GE 479-1350C. Belichtung mit ultraviolettem Licht wandelt die Flüssigkeit in ein Silikonenpolymer um.
  • Die Schicht 42 wird bis zu einer mittleren Dicke von 3 bis 5 um durch Ablagerung einer spezifizierten Flüssigkeitsmenge auf der oberen Fläche der Struktur nach Fig. 1c und durch anschließendes Schleudern der entstandenen Struktur zum Erzeugen einer verhältnismäßig ebenen oberen Fläche erzeugt. Es ist kein Einbrennschritt erforderlich. Das selektive Belichten der Schicht 42 erfolgt mit ultraviolettem Licht bei einer Dosierung im Bereich von 0,2 bis 2 Joules/cm². Die Entwicklung der Schicht 42 erfolgt mit n-Hexan in 20 bis 60 Sekunden.
  • TG für das entstandene Material der Anteile 46 in Fig. 2c beträgt etwa -100ºC. Zersetzung findet nicht statt bis zur Temperatur zwischen 350ºC und 400ºC.
  • Im vorliegenden Beispiel haben die Schicht 42 und die Photoresistschicht 20, die bei der Erzeugung der Öffnungen 24 und 25 verwendet werden (wie in Fig. 1b), dieselbe Wirkung, in diesem Fall negativ. Da die Anteile 46 allgemein mit den restlichen Anteile des Isolators 14 vertikal ausgerichtet sind, befinden sich die Bereiche der Maske 44, durch die die aktinische Strahlung fällt, an denselben jeweiligen Stellen wie die Bereiche der Maske 22, durch die das ultraviolette Licht geht. Wenn das Material, das das strahlungsabblockende Muster in der Maske 44 bildet, dasselbe ist (oder sein kann) wie das Material, das das ultraviolette Licht in der Maske 22 abblockt, können die Masken 44 und 22 dieselben oder wesentlich identische Strahlungsmasken sein. Dies gilt auch, wenn beide Schichten 42 und 20 positive Wirkungen haben. Der einzige Unterschied dabei ist, daß die Stellen der abblockenden und übertragenden Maskenbereiche gegen die in Fig. 1b und 2b angegebenen Bereichen umgekehrt sind.
  • Durch den inhärenten Fehler beim Ausrichten der Masken 44 und 22 in bezug auf die Scheibe belegen Teile der Schichten 46 normalerweise kleine Abschnitte der Öffnungen 24 und 26 entlang ihrer Seitenränder. (Dies ist in der Zeichnung nicht veranschaulicht.) Sollte das teilweise Ausfüllen der Öffnungen 24 und 26 mit Material der Anteile 46 unzulässig sein, können die strahlungsabblockenden Bereiche in der Maske 44 etwas größer als die in der Maske 22 gemacht werden, wenn das Material in der Schicht 42 negativ wirkend ist. Das Umgekehrte gilt, wenn die Wirkung des Materials in der Schicht 42 positiv ist.
  • Die Schichten 42 und 20 können entgegengesetzte Wirkung haben. Die Masken 44 und 22 sollen dabei unveränderlich verschieden sein.
  • Zurück zur allgemeinen Bearbeitungsfolge wird die Scheibe in einzelne Würfel auf die Weise nach der Beschreibung für Fig. 1d gebrochen. Einer der entstehenden Würfel ist in Fig. 2d dargestellt. Der Anteil 46 für diesen Würfel ist eine durchgehende mit Öffnungen durchlöcherte Schicht, die in die Öffnungen 24 münden. Die Anteile des Substrats 10 im Würfel nach Fig. 2d wird wieder mit dem Körper 28 bezeichnet.
  • Ebenso wird der Würfel mit einer metallischen Leiterplatte und mit Zwischendrähten 34 auf die in Fig. 1e beschriebene Weise versehen. Der Vorgang der Befestigung des Würfels an der Leiterplatte kann bei einer Temperatur von 280ºC erfolgen. Der Drahtdurchmesser beträgt vorzugsweise 25 bis 35 um. Wie in Fig. 2e angegeben, ragen die Kuppen der Kugel 36 normalerweise über der Oberseite der Schicht 46 aus.
  • Die integrierte Schaltung ist jetzt auf herkömmliche Weise gepackt. Der Würfel, die Leiterplatte und die zusammengesetzten Leiter 32 und 34 werden in einer harten elektrisch isolierenden Beschichtung 48 derart eingekapselt, daß nur Teile der Leiter 32 aus der Beschichtung 48 heraustreten. Siehe Fig. 2f. Die Packungsbeschichtung 48 besteht beispielsweise aus einem thermohärtenden Kunstharz, wie z. B. Epoxydkresolnovolack, das mit Phenolformaldehydnovolack gehärtet wird. TC beträgt für dieses Kunstharz etwa 130ºC.
  • Die Schicht 46 verhindert Beschädigung der elektronischen Bauteile in der integrierten Schaltung durch wesentliches Verringern der oben beschriebenen mechanischen Spannung, die sonst ihre Auswirkung auf den Körper 28 und auf das Verbindungssystem 12 durch den Packungserkaltungsschrumpf und durch anschließende thermische Wechselbeanspruchung einwirken würde. Die Beschichtung 48 hält die ganze Länge jedes Drahtes 34 fest an seinem Platz auf seiner Kugel 36. Hierdurch wird die Größe der vom Draht 34 auf die Kugel 36 ausgeübten Wärmeermüdung weitgehend beseitigt und damit die Möglichkeit von Drahtbruch stark reduziert. Die höchste thermisch erzeugte Spannung tritt an den Basen der Kugeln 36 auf, die aus oben angeführten Gründen normalerweise diese Spannung aushält.
  • Ein wesentlicher Vorteil dieser Packungstechnik ist, daß das Spannungsentlastungsmaterial gleichzeitig auf vielen Würfeln auf einer Scheibe angewandt wird. Dies ist wirtschaftlicher als die oben erwähnte Technik nach dem Stand der Technik, in der die Spannungsentlastungsschicht 38 getrennt auf jedem Würfel erzeugt wird.
  • In Fig. 3a bis 3c sind die kritischen Merkmale in einem anderen Verfahren zum Erzeugen von Spannungsentlastungsschichten 46 angegeben. In dieser Abwandlung werden die Anteile 46 als-eine Maske in der Ätzschicht 14 verwendet. Der Ausgangspunkt für Fig. 3a bis 3c ist Fig. 1a, in der die Scheibe bis zur Bildung des Isolators 14 auf den Verbindungssystemen 12 bearbeitet wurde. Eine bemusterbare Blanketschicht 58 eines elektrisch isolierenden aktinischen Materials wird auf der Schicht 14 nach Fig. 3a erzeugt. Das Material der Schicht 58 besitzt alle Eigenschaften, die weiter oben für das Material der Schicht 42 angegeben wurden.
  • Die Schicht 58 wird aktinischer Strahlung selektiv durch eine Strahlungsmaske 60 nach Fig. 3b unterworfen. Wenn das aktinische Material negativ wirkend ist, besitzt die Maske 60 Abblockungsbereiche, die verhindern, daß Strahlung auf Anteile der Schicht 58 über dem Kontaktgebiet 16 und auf dem Körper 10 an den Stellen 18 fällt. Das Umgekehrte gilt, wenn das aktinische Material positiv wirkend ist.
  • Für jede Wirkung wird ein geeigneter Entwickler zum Entfernen von Anteilen der Schicht 58 hinunter auf Teile des Isolators 14 auf dem Kontaktgebiet 16 und auf dem Körper 10 an den Stellen 18 benutzt. Siehe Fig. 3c. Die Anteile 46 sind jene Teile der Schicht 58, die nach dem Belichten und Entwickeln zurückbleiben. Die Schicht 14 wird dann durch die Öffnungen in und zwischen den Anteilen 46 geätzt, wobei wieder die Struktur der Fig. 2c erhalten wird. Die Schritte der Fig. 2d bis 2f werden anschließend zur Vervollständigung der IC-Herstellung durchlaufen.
  • Die momentane Spannungsentlastungsschicht kann auch in diskreten Halbleiteranordnungen verwendet werden. Die Packangsbeschichtung braucht den Halbleiterkörper, das Verbindungssystem, die aufliegende Isolierschicht und die Spannungsentlastungsschicht nicht ganz einzukapseln, sofern sie sie auf der oberen Seite abdeckt. Es wäre also möglich, die vorliegende Spannungsentlastungsschicht in einer Hybridschaltung zu verwenden.

Claims (3)

1. Verfahren zum Herstellen einer Halbleiteranordnung, in der eine elektrisch isolierende Schicht (14) auf einem elektrischen Verbindungssystem (12) in Kontakt mit einem Halbleiterkörper (10) steht, wobei Öffnungen (24) sich durch die Isolierschicht hinunter auf Kontaktgebieten (16) des Verbindungssystems (12) erstrecken, jedes Kontaktgebiet mit einem Kontoanteil (36) eines anderen Leiters einer Gruppe elektrischer Leiter (32, 34) in Kontakt steht, die durch die Öffnungen (24) weg von der Verbindungsstruktur führen, und eine elektrische Isolierbeschichtung (48) den Körper (10), das Verbindungssystem (12), die Isolierschicht (14) und die Kontaktanteile (36) derart bedeckt, daß ein Teil (32) jedes Leiters (32, 34) aus der Beschichtung (48) herausragt, wobei mit diesem Verfahren eine Spannungsentlastungsschicht (46), die über dem Verbindungssystem (12), aber nicht über Bereichen der Kontaktgebiete (16) liegt, in denen die Kontaktanteile (36) gemacht werden, zwischen der Isolierschicht (14) und der Isolierbeschichtung (48) gebildet wird, worin die Spannungsentlastungsschicht durch das Anbringen einer bemusterbaren Schicht (42, 58) auf der Isolierschicht (14) hergestellt wird und Anteile der bemusterbaren Schicht mit Strahlung belichtet werden, die die so belichteten Anteile zum Ändern ihrer chemischen Struktur veranläßt, und die bemusterbare Schicht zum Entfernen von Teilen der bemusterbaren Schicht hinunter auf das Kontaktgebiet (16) entwickelt wird, dadurch gekennzeichnet, daß der Rest der bemusterbaren Schicht, die die Spannungsentlastungsschicht (46) bildet, im wesentlichen aus einem polymeren elektrisch isolierenden Material besteht, das eine Glasübergangstemperatur TG unter 150ºC hat.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß TG -65ºC oder weniger ist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Rest der bemusterbaren Schicht (46) zum Ätzen der Isolierschicht (14) verwendet wird, um die Öffnungen (24) nach den Verbindungsstreifen (16) zu bilden.
DE87202505T 1986-12-19 1987-12-14 Verfahren zum Herstellen einer Halbleitervorrichtung mit vermindertem Verpackungsdruck. Expired - Fee Related DE3788119T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US94426886A 1986-12-19 1986-12-19

Publications (2)

Publication Number Publication Date
DE3788119D1 DE3788119D1 (de) 1993-12-16
DE3788119T2 true DE3788119T2 (de) 1994-05-11

Family

ID=25481096

Family Applications (1)

Application Number Title Priority Date Filing Date
DE87202505T Expired - Fee Related DE3788119T2 (de) 1986-12-19 1987-12-14 Verfahren zum Herstellen einer Halbleitervorrichtung mit vermindertem Verpackungsdruck.

Country Status (8)

Country Link
EP (1) EP0275588B1 (de)
JP (1) JP2818779B2 (de)
KR (1) KR960016238B1 (de)
CN (1) CN1014380B (de)
BR (1) BR8706895A (de)
DE (1) DE3788119T2 (de)
ES (1) ES2046984T3 (de)
HK (1) HK163795A (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0212950A (ja) * 1988-06-30 1990-01-17 Toshiba Corp 半導体装置
NL8902018A (nl) * 1989-08-07 1991-03-01 Philips Nv Halfgeleiderinrichting.
JP3563877B2 (ja) * 1996-06-21 2004-09-08 三菱電機株式会社 半導体装置
TW448524B (en) 1997-01-17 2001-08-01 Seiko Epson Corp Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
JP3223246B2 (ja) * 1997-07-25 2001-10-29 東レ・ダウコーニング・シリコーン株式会社 半導体装置
JP2001284499A (ja) * 2000-03-09 2001-10-12 Lucent Technol Inc 半導体デバイスとその製造方法
GB0018028D0 (en) * 2000-07-24 2000-09-13 Koninkl Philips Electronics Nv Semiconductor devices and their manufacture
WO2005026761A1 (en) * 2003-09-16 2005-03-24 Koninklijke Philips Electronics N.V. A method of manufacturing an electronic device and an electronic device
CN100370580C (zh) * 2004-03-29 2008-02-20 雅马哈株式会社 半导体晶片及其制造方法
WO2007052597A1 (ja) * 2005-11-02 2007-05-10 Matsushita Electric Industrial Co., Ltd. 電子部品パッケージ
CN102593190B (zh) * 2012-02-13 2015-11-25 贵州雅光电子科技股份有限公司 一种二极管
US11699663B2 (en) 2020-04-27 2023-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Passivation scheme design for wafer singulation
CN113517205A (zh) * 2020-04-27 2021-10-19 台湾积体电路制造股份有限公司 半导体器件及其形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3978578A (en) * 1974-08-29 1976-09-07 Fairchild Camera And Instrument Corporation Method for packaging semiconductor devices
JPS51147962A (en) * 1975-06-02 1976-12-18 Fairchild Camera Instr Co Method of mounting semiconductor devices
JPS5748252A (en) * 1980-09-08 1982-03-19 Nec Corp Semiconductor device and manufacture thereof
JPS5848443A (ja) * 1981-09-17 1983-03-22 Toshiba Corp 樹脂封止型半導体装置
JPS59191353A (ja) * 1983-04-15 1984-10-30 Hitachi Ltd 多層配線構造を有する電子装置
DE3327960A1 (de) * 1983-08-03 1985-02-14 Telefunken electronic GmbH, 7100 Heilbronn Halbleiteranordnung in einem isolierstoffgehaeuse

Also Published As

Publication number Publication date
JP2818779B2 (ja) 1998-10-30
EP0275588B1 (de) 1993-11-10
KR960016238B1 (en) 1996-12-07
EP0275588A1 (de) 1988-07-27
JPS63226046A (ja) 1988-09-20
HK163795A (en) 1995-10-27
ES2046984T3 (es) 1994-02-16
BR8706895A (pt) 1988-07-26
CN87108334A (zh) 1988-07-13
DE3788119D1 (de) 1993-12-16
CN1014380B (zh) 1991-10-16

Similar Documents

Publication Publication Date Title
DE3788119T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit vermindertem Verpackungsdruck.
DE10250636B4 (de) Verfahren zum Herstellen einer Halbleiterstuktur und Halbleiterstruktur
DE102004064028B4 (de) Verfahren zum Herstellen eines Waferebenenpakets
DE10164800B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE102018110866B4 (de) Ausrichtungsmarke mit Gitterstrukturen und Verfahren zum Ausbilden von dieser
DE2153103C3 (de) Verfahren zur Herstellung integrierter Schaltungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE4020195C2 (de) Verfahren zur Vereinzelung von Halbleiterchips
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE102004033057A1 (de) Wafer-Level-Package-Struktur vom Fan-Out-Typ und Verfahren zur Herstellung derselben
DE69318219T2 (de) Integrierte Schaltungspackung aus einem Kunststoff mit integraler Wärmesenke
DE3587780T2 (de) Elektronisches Bauelement und Verfahren zur Herstellung.
DE3781191T2 (de) Verfahren zur herstellung einer integrierten schaltungshalbleiteranordnung unter verwendung eines lithographieschrittes.
DE102019114212A1 (de) Verfahren zum Herstellen einer Umverteilungsschaltkreisstruktur
DE4008624A1 (de) Verfahren zur herstellung einer hybriden halbleiterstruktur und nach dem verfahren hergestellte halbleiterstruktur
DE19907525A1 (de) Packung für einen integrierten Schaltkreis und Verfahren zum Herstellen eines Halbleiters
DE3022840A1 (de) Gekapselte schaltungsanordnung und verfahren zu ihrer herstellung
DE4019848A1 (de) Halbleitereinrichtung mit einer eine pufferschicht aufweisenden anschlussflaeche
DE102014118464A1 (de) Leiterplatte mit einem asymmetrischen Schichtenaufbau
DE10301432A1 (de) Zwischenverbindungsstruktur in einer Waferebenenpackung und Herstellungsverfahren
DE102020101974A1 (de) Packages mit vergrösserten durchkontaktierungen in verkapselung
EP1109220A2 (de) Dielektrische Füllung von elektrischen Verdrahtungsebenen
DE112006004099T5 (de) Elektronisches Bauelement und Verfahren zu dessen Herstellung
DE69125884T2 (de) Leiterrahmen für Halbleiteranordnung
DE112018007677T5 (de) Verfahren zur Herstellung eines Halbleitergerätes
DE4435120C2 (de) Schutzschicht für Wafer und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL

8327 Change in the person/name/address of the patent owner

Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V., EINDHOVEN, N

8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee