[go: up one dir, main page]

DE3419080A1 - Verfahren zum herstellen eines feldeffekttransistors - Google Patents

Verfahren zum herstellen eines feldeffekttransistors

Info

Publication number
DE3419080A1
DE3419080A1 DE19843419080 DE3419080A DE3419080A1 DE 3419080 A1 DE3419080 A1 DE 3419080A1 DE 19843419080 DE19843419080 DE 19843419080 DE 3419080 A DE3419080 A DE 3419080A DE 3419080 A1 DE3419080 A1 DE 3419080A1
Authority
DE
Germany
Prior art keywords
layer
silicide
metal
polysilicon
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19843419080
Other languages
English (en)
Inventor
William Thomas Summit N.J. Lynch
Frederick Berkeley Heights N.J. Vratny
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of DE3419080A1 publication Critical patent/DE3419080A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D64/0113—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H10D64/259—Source or drain electrodes being self-aligned with the gate electrode and having bottom surfaces higher than the interface between the channel and the gate dielectric
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Beschreibung
Verfahren zum Herstellen eines Feldeffekttransistors
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von Feldeffekttransistoren (sogenannten FETs).
Wie allgemein bekannt, gibt es zahlreiche Anwendungsbeispiele in Schaltungen, in denen es erwünscht ist, daß die Kapazitäten von Source- und Drainübergang und der Reihenwiderstand zwischen dem Kanal und den Source- und Drainkontakten bei FETs so klein wie möglich sind. Übergangskapazitäten können durch Verkleinern des Gebietes der Source- und Drainzonen verringert werden. Dieses führt aber auch zu Problemen bei der Ausrichtung der Kontakte mit diesen Zonen. Abnehmende Source- und Drainübergangstiefen erhöhen den Reihenwiderstand zwischen Source- und Drainkontakten und dem Kanal. Dieser Widerstand kann verringert werden durch dichteres Anordnen der Kontakte bei der Kanalzone. Wiederum führt dieses zu
Problemen, die Kontakte gegenüber dem Kanal richtig auszü·" richten.
Aufgabe der Erfindung ist es daher, ein Verfahren zum Herstellen von FETs bereitzustellen, mit dem auf einfache, praktikable und reproduzierbare Weise die Ausrichtung der Kontakte des Bauelementes mit dessen einzelnen Zonen verbessert werden kann.
Erfindungsgemäß ist diese Aufgabe mit den kennzeichnenden Merkmalen des Anspruches 1 gelöst und mit jenen der Ünteransprüche vorteilhaft weitergebildet.
Hiernach wird im wesentlichen über der Kanalzone des Bauelementes ein gemusterter Mehrfachniveauaufbau mit aufeinanderfolgenden Schichten aus einem Gateelektrodenmetall, einem ersten Isolator und einem silicidbildenden Metall erzeugt. Längs der Kanten des Mehrfachniveauaufbaues wird ein zweiter Isolator erzeugt. Eine Schicht aus polykristallinem Silicium (nachstehend Polysilicium genannt) wird auf praktisch das ganze Transistorgebiet niedergeschlagen, und das silicidbildende Metall wird mit dem Polysilicium zur Bildung eines Metallsilicides reagieren gelassen. Das Metallsilicid wird dann selektiv geätzt, ohne den ersten oder zweiten Isolator oder die restliche Polysiliciumschicht zu beeinträchtigen".
Nachstehend sind Ausführungsformen des erfindungsgemäßen Verfahrens anhand der Zeichnung im einzelnen beschrieben; es zeigen:
Fig. 1 bis 10 Ansichten eines Feldeffekttransistors während verschiedener Herstellungsstadien, wobei Fig. 1, 2, 4, 6, 7, 8 und 10 aufeinanderfolgende Schritte des Verfahrens wie-" dergeben, Fig. 3 und 5 Ansichten im rechten Winkel zu jenen nach Fig. 2 bzw. 4 sind und Fig. 9 eine Draufsicht auf Fig. 8 ist.
Wie in Fig. 1 dargestellt, beginnt das Verfahren mit einem : Siliciumsubstrat 10, das im dargestellten Beispiel p-leitend ist und auf dem nach üblichen Methoden eine isolierende SiO2-Schicht 11 erzeugt wird. Die Schicht besitzt einen dünnen Teil 13 .(das sogenannte Gateoxid), das auf jenem Gebiet des Halbleiters ausgebildet ist, welches den Transistor umfassen wird. Die Isolierschicht 11 besitzt des weiteren einen dicken Teil 12 (das sogenannte Feldoxid), der zur Maskierung der Gebiete außerhalb des Transistors und zu elektrischen Entkopplungszwecken dient. Die Dicke der dünnen Teile beträgt typischerweise 20 Nanometer und die der dicken Teile typischerweise 400 Nanometer.
Wie in Fig. 2 und 3 dargestellt, wird ein streifenartiger
, (Fig. 3) Mehrfachniveauaufbau nach üblichen Niederschlags* und Photolithographiemethoden auf jenem Gebiet des HaIbleiterS/ der.die Kanalzone des Transistors umfassen Wird, und über einem Teil der angrenzenden Feldoxidschicht 12 er-, zeugt. Der Mehrfachniveauaufbau umfaßt aufeinanderfolgende Schichten, und zwar eine Gateelektrodenmetallschicht 14 beispielsweise aus Polysilicium, eine Isolierschicht 15 beispielsweise aus SiO2 und eine Schicht 16 aus einem silicidbildenden Metall/ das im vorliegenden Beispiel Palladium (Pd) ist. Die Schicht 14 kann alternativ eine zusammengesetzte Silicidschicht, beispielsweise TaSi2 auf Polysilicium, umfassen. Auf der Metallschicht 16 befindet sich eine weitere Isolierschicht 17 beispielsweise aus SiO2 oder Si3N4, die zum Schütze des Metalls 16 während der nachfolgenden Bearbeitung wünschenswert sein kann. Typische Dicken sind 400 Nanometer für die Schicht 14 und je 200 Nanometer für die Schichten 15, 16 und 17. Im dargestellten Beispiel hat der Schichtaufbau 14 bis 17 Seitenabmessungen von annähernd 1 Mikrometer (Fig. 2) und ist etwa 1 Mikrometer hoch.
Die nächsten Verfahrensschritte dienen dazu, eine Isolierschicht 18 (Fig.. 4) auf den Kanten des Schichtaufbaues zu erzeugen, um den schließlichen Gateaufbau von den später auszubildenden Kontakten abzuhalten. Zur Erzeugung dieses Abstandsisolators sind mehrere Methoden verfügbar. Im vor-
— Q —
liegenden Beispiel wird eine SiO2-Schicht (Fig. 2 und 3) auf den ganzen Aufbau ungefähr 100 Nanometer dick niedergeschlagen. Sodann wird das Werkstück in bekannter Weise einem reaktiven Ionenätzverfahren unterworfen, um jegliches, dem Ionenstrahl ausgesetzte SiO2-Material anisotrop zu ätzen. Ein solches Verfahren wird bekanntlich als anisotrop dahingehend bezeichnet, daß es nur jene Flächen ätzt, die quer zum Ionenstrahl verlaufen, nicht aber jene Flächen, die hierzu parallel verlaufen. D. h. die horizontal verlaufenden Teile der Schichten 11, 17 und 18 werden geätzt, nicht aber die vertikal verlaufenden Teile der Schichten 17 und Die Ätzung wird solange durchgeführt, bis die Schicht 16 freiliegt. Die resultierende Anordnung ist dann die nach Fig. 4 und 5. Die horizontal verlaufenden Teile der Schichten 17 und 18 sind entfernt. Die dünne Oxidschicht 13 wird dabei ebenfalls entfernt und die Oberfläche des Substrats 10 freigelegt. Wegen der ursprünglich großen Dicke der Schicht 12 bleibt diese erhalten. In ähnlicher Weise bleiben die vertikal verlaufenden Teile der Schichten 17 und 18 längs den Seitenwänden des Schichtaufbaues 14-16 erhalten. Da Teile der Oxidschicht 18 ebenfalls auf den Seitenwänden der Schicht 12 verbleiben, wird die öffnungsbreite t (Fig. 1) leicht verringert. Da beide Schichten 12 und 18 zumeist aus demselben Material, beispielsweise aus SlO2 sind, ist in
- ίο -
Fig. 4 eine getrennte Schicht 18 auf der Seitenwand der Schicht 12 nicht dargestellt. ..
Wie angegeben, wird die Schicht 17 als Teil des reaktiven Ionenätzverfahrens entfernt. Wenn die Schicht 17 ein anderes Material als SiO2 ist, beispielsweise Si3N4 ist, dann kann dieses in einem getrennten Naßätzverfahren entfernt werden.
Wie in Fig. 6 dargestellt, wird dann eine dotierte Polysiliciumschicht 19 über praktisch der gesamten Anordnung erzeugt. Die Schicht kann entweder in situ während eines Dampfreaktionsniederschlagsverfahrens oder durch eine spätere Dotierstoffimplantation dotiert werden. Im vorliegenden Beispiel wird die Schicht mit Arsen dotiert und annähernd 200 Nanometer dick nach üblichen Dämpfreaktionsniederschlagsverfahren bei annähernd 600 0C niedergeschlagen. Hierbei reagiert die freiliegende Pd-Schicht 16 der Anordnung 14—16 mit dem Polysilicium zum Erhalt einer PdSi-Schicht 20|
Diese Silicidschicht wird dann selektiv geätzt, ohne die restliche Polysiliciumschicht 19 oder die SiO2-Schichten 15 und 18 zu ätzen, wie dieses in Fig. 7 dargestellt ist. Dieses kann bewerkstelligt werden beispielsweise durch Anwenden eines Ätzmittelgemisches aus 12 g I2, 50 ml H2O, 8 g KI und 25 ml KOH (1 normal). Im fertigen Bauelement dienen die
solcherart separierten Teile der Schicht 19 als Kontakte zur Source- und Drainzone des Transistors. Ein Vorteil des beschriebenen Verfahrens ist der, daß die Kontakte automatisch gegenüber den einzelnen Zonen des Bauelementes richtig positioniert (selbstausgerichtet) sind. Die Möglichkeit von Kurzschlüssen zwischen Source und Gate und Gate und Drain ist ebenfalls stark reduziert.
Als nächstes (siehe Fig. 8) wird das Arsen aus der Polysiliciumschicht'10 in die darunterliegenden freigelegten Halbleitergebiete eindiffundiert, um die Source- und Drainzone 21 bzw. 22 auszubilden. Hierzu wird typischerweise etwa 30 Minuten lang auf 950 0C erhitzt. Das Feldoxid schützt das Halbleitersubstrat 10 außerhalb des Transistorgebiets vor der Diffusion. Die schließliche übergangstiefe von Source- und Drainzone ergibt sich nach Durchführung aller nachfolgenden Warmbehandlungen.
Die Polysiliciumschicht 19 wird dann nach üblichen photolithographischen Methoden gemustert, wie dieses in Fig. 9 dargestellt ist. Das schließliche Polysiliciumschichtmuster verläuft über die Feldoxidteile benachbart von Source- und Drainzone und versiegelt auch die Source- und Drainzone vor Verunreinigungen. Die Polysiliciumschicht 19 wird dann in eine Silicidschicht 26 (Fig. 10) umgesetzt, indem ein Metall wie
Cobalt niedergeschlagen und erwärmt wird. Typischerweise wird hierzu 30 Minuten lang unter Wasserstoff auf 45Ö 0C erwärmt, gefolgt von einer halbstündigen Erwärmung in Argon mit 2 % Sauerstoff bei 900 0C. Die Silicidschicht hat die selbe Geometrie wie die Polysiliciumschicht. Falls gewünscht, könnte die Silicidschicht vor der Musterung des Metalls erzeugt werden.
Die Verwendung der Silicidschicht 26 erniedrigt den Reihenwiderstand zwischen den Kontakten zur Source- und Drainzone und dem Kanal, da die Schicht 26 gerade oberhalb des Gateoxids 13 und so dicht wie möglich bei den Kanalrändern liegt. Obgleich im vorliegenden Beispiel die ganze Polysiliciumschicht 19 in Silicid umgewandelt worden ist, ist e% möglich, nur einen Teil der Dicke dieser Schicht umzuwandeln, so daß eine Mehrfachschicht aus Polysilicium-Silicid verbleibt. In jedem Fall sind die senkrechten Abmessungen von Source- und Drainzone nicht durch die Umsetzung von Oberflächenteilen,des Siliciumsubstrats 10 in ein Silicid eingeschnürt. Wenn eine solche Einschnürung auftritt, erhöht sich der Reihenwiderstand des Bauelementes. Des weiteren kann der Reihenwiderstand zwischen Source und Drain und dem Kanal optimiert werden durch Steuern der anteiligen Dicken der PoiLysilicium- und Silicidschichten, ohne daß die Source- und Drainübergangstiefen erhöht werden. ^
Schließlich wird (Fig. 10) das Bauelement durch eine
Schicht 23, beispielsweise aus phosphordotiertem Glas bedeckt, und es werden nach üblichen photolithographischen
Methoden Fenster 32 und 33 darin eröffnet, um Teile der
Schicht 26 freizulegen. Es wird dann Kontakt zur Source und Drain über die Silicidschicht 26 durch Niederschlagen eines Kontaktmetalls 24 bzw. 25, beispielsweise Aluminium, in den Fenstern hergestellt. Der Ohmsche Kontakt erfolgt über den
Feldoxidteilen statt direkt über der Source- und Drainzone. Dieses Merkmal liefert mehrere Vorteile. Als erstes gestattet es, daß die Source- und Drainsilicidkontaktgebiete 30 und
31 klein gehalten werden können (wünschenswerterweise nicht größer als 0,5 Mikrometer), da die Aluminiumkontaktfenster
32 und 33 hiermit nicht ausgerichtet zu sein brauchen. Als
zweites werden dadurch die Probleme einer Spike-Bildung zwischen Aluminium und Siliciumsubstrat vermieden. Drittens
wird dadurch auch die Ätzbehandlung vereinfacht, da die Kontakte 24 und 25 zur Source und Drain auf annähernd derselben Höhe liegen wie der Kontakt zur Gateelektrode (nicht dargestellt) . Hierdurch werden Fensterwachstumsprpbleme ( Aufblühen) vermieden, die ansonsten bei Fenstern zu Gateelektroden als Folge von Uberätzungen., während die Fenster zur
Source und Drain noch geätzt werden, auftreten können. Eine erforderliche Überlappung der Schicht 26 um das Fenster
herum ist nicht notwendig, da selbst bei einer Fehlausrich-
tung sehr wenig Uberätzung erforderlich ist, wenn alle Fenstertiefen dieselben sind. Obgleich die Metallkontakte 24 und 25 als die Kontaktfenster überlappend dargestellt sind/ ist diese Überlappung ebenfalls nicht notwendig. Das Layoutgebiet kann daher reduziert werden. Schließlich reduziert die Ausbildung des Kontaktes über dem Feldoxid die Tiefe der Fenster 32 und 33 und verbessert daher die Stufenabdeckung des Al-Metalls.
Zahlreiche Abwandlungen sind möglich. Obgleich das Verfahren anhand der Herstellung eines Anreicherungs-FETs erläutert worden ist, ist das Verfahren auf alle FET-Typen anwendbar. Obgleich eine selbstausgerichtete Entfernung des Polysilicium •oberhalb des Gates beim beschriebenen Beispiel durch anfängliches Bemustern einer Mehrfachniveaü-Anordnung erfolgt, können auch andere Methoden hierzu verwendet werden. Beispielsweise könnte ein Polysiliciumgate wie üblich definiert werden, und es könnte nach Ausbildung des Seitenwandoxids ein slilicidbildendes Metall selektiv auf die Gatelektrode plattiert oder niedergeschlagen werden durch chemische Dampfniederschlagsmethoden. Die Polysiliciumschicht 19 könnte dann niedergeschlagen und das Silicid wie vorher erzeugt werden. Sonach ist entsprechenden den Patentansprüchen, wenn nicht anderweitig angegeben, die Erzeugung eines Mehrfachniveau-Aufbaues ein-
schließlich eines silicidbildenden Metalls nicht vor der Durchführung anderer angegebener Schritte erforderlich. Zusätzlich zu Palladium sind weitere brauchbare silicidbildende Metalle Nickel, Wolfram und Tantal.
- Leerseite -

Claims (9)

  1. Patentansprüche
    1/ Verfahren zum Herstellen eines Feldeffekttransistors mit einer in der Oberfläche eines Halbleitersubstrates gebildeten Source- und Drainzone nebst hierzwischen verlaufender Kanalzone,
    gekennzeichnet durch folgende Verfahrensschritte
    - über der Kanalzone erfolgendes Ausbilden eines Mehrfachniveauaufbaues mit aufeinanderfolgenden Schichten eines Gateelektrodenmetalls (14) , eines ersten Isolators (15)
    - und eines silicidbildenden Metalls (16),
    , - Ausbilden eines zweiten Isolators (16) längs den Kanten des Schichtaufbaues,
    - Niederschlagen einer Schicht (19) aus polykristallinem Silicium (nachstehend kurz als Polysilicium bezeichnet) über im wesentlichen dem gesamten Transistorgebiet,
    Bndeckpslroßp H3 BfWi München AO tolofon (ClS?) en360Λ/HiUA(M Telex 5Ϊ12313 Telegramme Patontconsull Sonnenbergor StraOe 43 6200 Wiesbaden Telefon (06121) 5&2943/5619VB Telex 4184237 relogrammo Patonlronsult
    - Reagierenlassen des silicidbildenden Metalls (16.) mit dem Polysilicium zur Bildung eines Metallsilicide (20) auf dem Schichtaufbau, und
    - selektives Ätzen des Metallsilicides ohne Beeinträchtigung des ersten oder zweiten Isolators oder der restlichen Polysiliciumschicht.
  2. 2. Verfahren nach Anspruch 1,
    gekennzeichnet durch folgende weitere Verfahrensschritte
    - Umwandeln wenigstens eines Teils der Dicke der restlichen Polysiliciumschicht (19) in eine zweite Silicidschicht (26) und
    - Ausbilden eines Ohmschen Kontaktes hieran durch Aufbringen eines Kontaktmetalls (24, 25) über einem Teil der Schicht.
  3. 3. Verfahren nach Anspruch 2,
    dadurch gekennzeichnet , daß
    - die Polysiliciums-chicht (19) über einer dritten Isolierschicht (11) erzeugt wird, die dicke (18) und dünne (12) Teile aufweist, und ■
    - Ohmscher Kontakt zu der resultierenden Silicidschicht über die dicken Teilen des Isolators bei einem Gebiet gemacht wird, das von der Sour.ce- und Drainzone (21, 22) entfernt ist.
  4. 4. Verfahren nach Anspruch 3,
    dadurch gekennzeichnet, daß
    - die Polysilicxumschicht nur teilweise in Silicid umgesetzt wird.
  5. 5. Verfahren nach Anspruch 1,
    dadurch gekennzeichnet , daß
    - das Gateelektrodenmetall (14) Polysilicium umfaßt,
    - der erste Isolator (15) Siliciumdioxid umfaßt und
    - das silicidbildende Metall (16) Palladium umfaßt.
  6. 6. Verfahren nach Anspruch 3,
    dadurch gekennzeichnet, daß
    - der Ohmsche Kontakt zur Silicidschicht (26) durch ein Metall (24, 25), das Aluminium umfaßt, hergestellt wird.
  7. 7. Verfahren nach Anspruch 3,
    dadurch gekennzeichnet , daß
    - die zweite Silicidschicht (26) Kontakt zur Source- und Drainzone über Öffnungen (30, 31) in den dünnen Teilen des dritten Isolators (13) macht, die eine Dimension in Stromleitungsrichtung von nicht mehr als 0,5 Mikrometer haben.
  8. 8. Verfahren nach Anspruch 1,
    dadurch gekennzeichnet , daß
    - der zweite Isolator (18) längs den Seitenkanten des Schichtaufbaues durch Niederschlagen einer Siliciumdioxidschicht auf dem Transistor und durch anisotropes Ätzen der Schicht hergestellt wird.
  9. 9. Verfahren nach Anspruch 1,
    dadurch gekennzeichnet , daß
    - die Polysiliciumschicht (19) Fremdstoffe enthält, die in den Halbleiter zur Ausbildung der Source- und Drainzone diffundiert.werden.
DE19843419080 1983-05-27 1984-05-22 Verfahren zum herstellen eines feldeffekttransistors Withdrawn DE3419080A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/498,897 US4453306A (en) 1983-05-27 1983-05-27 Fabrication of FETs

Publications (1)

Publication Number Publication Date
DE3419080A1 true DE3419080A1 (de) 1984-11-29

Family

ID=23982953

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843419080 Withdrawn DE3419080A1 (de) 1983-05-27 1984-05-22 Verfahren zum herstellen eines feldeffekttransistors

Country Status (9)

Country Link
US (1) US4453306A (de)
KR (1) KR930001559B1 (de)
CA (1) CA1203322A (de)
DE (1) DE3419080A1 (de)
FR (1) FR2546664B1 (de)
GB (1) GB2140619B (de)
HK (1) HK53387A (de)
IT (1) IT1176216B (de)
NL (1) NL8401689A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT404524B (de) * 1991-09-03 1998-12-28 Austria Mikrosysteme Int Verfahren zur herstellung von selbstausgerichteten, lateralen und vertikalen halbleiterbauelementen

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4822754A (en) * 1983-05-27 1989-04-18 American Telephone And Telegraph Company, At&T Bell Laboratories Fabrication of FETs with source and drain contacts aligned with the gate electrode
JPS60223165A (ja) * 1984-04-19 1985-11-07 Toshiba Corp 半導体装置の製造方法
US4599789A (en) * 1984-06-15 1986-07-15 Harris Corporation Process of making twin well VLSI CMOS
JPS614240A (ja) * 1984-06-18 1986-01-10 Toshiba Corp 半導体装置の製造方法
US4628588A (en) * 1984-06-25 1986-12-16 Texas Instruments Incorporated Molybdenum-metal mask for definition and etch of oxide-encapsulated metal gate
US4577392A (en) * 1984-08-03 1986-03-25 Advanced Micro Devices, Inc. Fabrication technique for integrated circuits
US5227319A (en) * 1985-02-08 1993-07-13 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
US5340762A (en) * 1985-04-01 1994-08-23 Fairchild Semiconductor Corporation Method of making small contactless RAM cell
CA1258320A (en) * 1985-04-01 1989-08-08 Madhukar B. Vora Small contactless ram cell
US5072275A (en) * 1986-02-28 1991-12-10 Fairchild Semiconductor Corporation Small contactless RAM cell
US5100824A (en) * 1985-04-01 1992-03-31 National Semiconductor Corporation Method of making small contactless RAM cell
JPH0799738B2 (ja) * 1985-09-05 1995-10-25 三菱電機株式会社 半導体装置の製造方法
GB2179792B (en) * 1985-08-28 1988-10-12 Mitsubishi Electric Corp Method for fabricating bipolar transistor in integrated circuit
JP2537936B2 (ja) * 1986-04-23 1996-09-25 エイ・ティ・アンド・ティ・コーポレーション 半導体デバイスの製作プロセス
US5063168A (en) * 1986-07-02 1991-11-05 National Semiconductor Corporation Process for making bipolar transistor with polysilicon stringer base contact
US4974046A (en) * 1986-07-02 1990-11-27 National Seimconductor Corporation Bipolar transistor with polysilicon stringer base contact
US4752590A (en) * 1986-08-20 1988-06-21 Bell Telephone Laboratories, Incorporated Method of producing SOI devices
US4826782A (en) * 1987-04-17 1989-05-02 Tektronix, Inc. Method of fabricating aLDD field-effect transistor
EP0296718A3 (de) * 1987-06-26 1990-05-02 Hewlett-Packard Company Koplanare und selbstausrichtende Kontaktanordnung
KR920000077B1 (ko) * 1987-07-28 1992-01-06 가부시키가이샤 도시바 반도체장치의 제조방법
US4755478A (en) * 1987-08-13 1988-07-05 International Business Machines Corporation Method of forming metal-strapped polysilicon gate electrode for FET device
US4922311A (en) * 1987-12-04 1990-05-01 American Telephone And Telegraph Company Folded extended window field effect transistor
US4844776A (en) * 1987-12-04 1989-07-04 American Telephone And Telegraph Company, At&T Bell Laboratories Method for making folded extended window field effect transistor
JPH01175260A (ja) * 1987-12-29 1989-07-11 Nec Corp 絶縁ゲート電界効果トランジスタの製造方法
US4859278A (en) * 1988-08-11 1989-08-22 Xerox Corporation Fabrication of high resistive loads utilizing a single level polycide process
US4945070A (en) * 1989-01-24 1990-07-31 Harris Corporation Method of making cmos with shallow source and drain junctions
US5221634A (en) * 1989-01-31 1993-06-22 Texas Instruments Incorporated Method of making semiconductor device employing self diffusion of dopant from contact member for augmenting electrical connection to doped region in substrate
US4980304A (en) * 1990-02-20 1990-12-25 At&T Bell Laboratories Process for fabricating a bipolar transistor with a self-aligned contact
US4992848A (en) * 1990-02-20 1991-02-12 At&T Bell Laboratories Self-aligned contact technology
US5461005A (en) * 1991-12-27 1995-10-24 At&T Ipm Corp. Method of forming silicide in integrated circuit manufacture
US6475911B1 (en) * 2000-08-16 2002-11-05 Micron Technology, Inc. Method of forming noble metal pattern
KR100536593B1 (ko) * 2002-12-05 2005-12-14 삼성전자주식회사 선택적인 막 제거를 위한 세정 용액 및 그 세정 용액을사용하여 실리사이드 공정에서 막을 선택적으로 제거하는방법
KR100973007B1 (ko) * 2008-01-29 2010-07-30 삼성전기주식회사 금속제품의 무전해 주석 환원 도금용 도금액 및 이를이용한 금속제품의 무전해 주석 환원 도금방법
US8723154B2 (en) * 2010-09-29 2014-05-13 Crossbar, Inc. Integration of an amorphous silicon resistive switching device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3306788A (en) * 1963-02-08 1967-02-28 Int Standard Electric Corp Method of masking making semiconductor and etching beneath mask
US4319395A (en) * 1979-06-28 1982-03-16 Motorola, Inc. Method of making self-aligned device
DE3115596A1 (de) * 1980-04-17 1982-04-01 Western Electric Co., Inc., 10038 New York, N.Y. Kurzkanal-feldeffekttransistor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL161306C (nl) * 1971-05-28 1980-01-15 Fujitsu Ltd Werkwijze voor de vervaardiging van veldeffecttransis- toren met geisoleerde stuurelektrode.
US4343082A (en) * 1980-04-17 1982-08-10 Bell Telephone Laboratories, Incorporated Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device
DE3175081D1 (en) * 1980-12-12 1986-09-11 Toshiba Kk Method of manufacturing a semiconductor device of the mis type
US4398341A (en) * 1981-09-21 1983-08-16 International Business Machines Corp. Method of fabricating a highly conductive structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3306788A (en) * 1963-02-08 1967-02-28 Int Standard Electric Corp Method of masking making semiconductor and etching beneath mask
US4319395A (en) * 1979-06-28 1982-03-16 Motorola, Inc. Method of making self-aligned device
DE3115596A1 (de) * 1980-04-17 1982-04-01 Western Electric Co., Inc., 10038 New York, N.Y. Kurzkanal-feldeffekttransistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT404524B (de) * 1991-09-03 1998-12-28 Austria Mikrosysteme Int Verfahren zur herstellung von selbstausgerichteten, lateralen und vertikalen halbleiterbauelementen

Also Published As

Publication number Publication date
GB8413089D0 (en) 1984-06-27
US4453306A (en) 1984-06-12
HK53387A (en) 1987-07-24
CA1203322A (en) 1986-04-15
NL8401689A (nl) 1984-12-17
FR2546664A1 (fr) 1984-11-30
IT8421113A0 (it) 1984-05-25
IT1176216B (it) 1987-08-18
GB2140619A (en) 1984-11-28
IT8421113A1 (it) 1985-11-25
KR930001559B1 (ko) 1993-03-04
FR2546664B1 (fr) 1985-11-29
KR850000807A (ko) 1985-03-09
GB2140619B (en) 1986-10-01

Similar Documents

Publication Publication Date Title
DE3419080A1 (de) Verfahren zum herstellen eines feldeffekttransistors
DE68919549T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung.
DE69029595T2 (de) Halbleiterbauelemente mit einem Wolframkontakt und sein Herstellungsverfahren
DE69121535T2 (de) Feldeffekttransistor mit inverser T-förmiger Silizid-Torelektrode
DE69332136T2 (de) Halbleiterbauelement mit einem Kontakt und Verfahren zu seiner Herstellung
DE69031447T2 (de) Verfahren zur Herstellung von MIS-Halbleiterbauelementen
DE3689158T2 (de) Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür.
DE4127967C2 (de) MOS-Transistor mit Gate-Drain-Elektrodenüberlapp und Verfahren zu seiner Herstellung
DE69503396T2 (de) Herstellungsverfahren für MOS-Transistor
DE69429951T2 (de) Herstellungsverfahren für Halbleiteranordnung unter Verwendung der selektiven CVD-Methode
DE68916165T2 (de) Verfahren zum Herstellen von selbstjustierenden Metallhalbleiterkontakten in integrierten MISFET-Strukturen.
DE3311635A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE2151107A1 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Steuerelektrode
DE2845460A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE68916166T2 (de) Herstellen von selbstjustierenden Kontakten ohne Maske.
DE3588129T2 (de) Verbesserungen von Verfahren zum Herstellen von Chips mit einer integrierten Schaltung und auf diese Art hergestellte Chips
DE4113962C2 (de) Halbleitereinrichtung mit selbstausgerichteter Kontaktstruktur für Feldeffekttransistoren und Herstellungsverfahren für diese
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
EP0764982B1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE3931127C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE4244115C2 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
EP0159617B1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren
DE69030433T2 (de) Herstellungsmethode für Halbleiterspeicher
DE4409875A1 (de) Verfahren zur Herstellung eines MOS Transistors unter Verwendung einer doppelt dotierten Schicht
DE69007449T2 (de) Verfahren zur Herstellung von Leistungsmos- und Halbleiteranordnungen und damit hergestellten Anordnungen.

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8130 Withdrawal