[go: up one dir, main page]

DE2845460A1 - Verfahren zur herstellung einer halbleitervorrichtung - Google Patents

Verfahren zur herstellung einer halbleitervorrichtung

Info

Publication number
DE2845460A1
DE2845460A1 DE19782845460 DE2845460A DE2845460A1 DE 2845460 A1 DE2845460 A1 DE 2845460A1 DE 19782845460 DE19782845460 DE 19782845460 DE 2845460 A DE2845460 A DE 2845460A DE 2845460 A1 DE2845460 A1 DE 2845460A1
Authority
DE
Germany
Prior art keywords
mask
layer
silicon
boundary
insulation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19782845460
Other languages
English (en)
Inventor
Robert Keith Jones
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NCR Voyix Corp
Original Assignee
NCR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NCR Corp filed Critical NCR Corp
Publication of DE2845460A1 publication Critical patent/DE2845460A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10P30/22
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/053Field effect transistors fets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/143Shadow masking

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

-i-
Besen reibun g:
Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleitervorrichtungen.
Die üblicherweise verwendeten Halbleitervorrichtungen enthalten Vorrichtungen mit isolierter Torelektrode, wie beispielsweise Feldeffekttransistoren. Ein allgemein bekannter Feldeffekttransistor enthält ein Halbleitersubstrat einer ersten Leitfähigkeit, auf dem Quellen- und Senkenbereiche einer zweiten Leitfähigkeitsart vorgesehen sind. Eine leitende Torelektrode, die von dem Substrat durch eine Isolationsschicht getrennt ist, überspannt den Bereich, der den Quellenbereich von dem Senkenbereich trennt. Dadurch wird ein Kanalbereich definiert. Zwischen der Torelektrode und den Quellen- -und Senkenbereichen können Überlappungen existieren, die in nachteiliger Weise eine Erhöhung der Torelektrodenkapazität bewirken, wodurch die Schaltgeschwindigkeit des Transistors verringert wird.
13. Oktober 1978
909817/086
Bei einem beispielsweise aus US-Patentschrift 3544399 bekannten Verfahren zur Herstellung eines Feldeffekttransistoren mit isolierter Torelektrode wird auf dem Halbleitersubstrat eine Torisolation erzeugt und darüber eine Siliziumschicht, beispielsweise aus polycristallinem Silizium, gebildet. Anschließend werden durch die Siliziumschicht und die Isolationsschicht öffnungen hindurch geätzt, durch die die Verunreinigungen zur Erzeugung der Quellen- und Senkenbereiche in dem Substrat hindurch diffundieren. Bei diesem bekannten Verfahren werden die zuvor genannten Nachteile bereits wesentlich umgangen, jedoch wurde festgestellt, daß zwischen der Torelektrode und den Quellen- und Senkenbereichen trotzdem noch Überlappungen auftreten können.
Aufgabe der Erfindung ist es demnach ein Verfahren zur Herstellung von Halbleitervorrichtungen aufzuzeigen, mit dem derartige unerwünschte Überlappungen vollständig vermieden werden.
Diese Aufgabe wird gemäß dem kennzeichnenden Teil des Anspruchs 1 gelöst und weitere vorteilhafte Ausgestaltungen und Weiterbildungen sind in den Unteransprüchen enthalten.
Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels im einzelnen erläutert, wobei auf die beiliegenden Zeichnungen Bezug genommen wird. In diesen zeigen:
13. Oktober 1978
909817/0862
Figuren 1-10 prinzipielle Schnittdarstellungen durch ein Halbleitersubstrat bei verschiedenen Herstellungsschritten und
Figuren 11 - 12 eine Schnittdarstellung eines Feldeffekttransistors.
Zunächst wird Figur 11 erläutert, in der ein Feldeffekttransistor 10 im Schnitt dargestellt ist, der nach dem Verfahren gemäß der vorliegenden Erfindung hergestellt wurde. Dieser enthält eine selbst ausgerichtete Silizium-Torelektrode. Obwohl im nachfolgenden die Herstellung eines Transistors beschrieben wird, versteht es sich, daß diese Erläuterungen nur als Beispiel anzusehen sind. Auch die Verfahrensparameter sind nur Beispiele von Alternativen, die durch den Fachmann in entsprechender Weise für die verschiedenen Anwendungszwecke jeweils festgelegt werden könne. Jedoch stellt das hier beschriebene Beispiel mit den angegebenen Parametern eine besonders günstige Ausführungs- und Verfahrensform dar.
Der Transistor 10 besteht aus einem Substrat 11, das eine erste Leitfähigkeit, beispielsweise vom P-Type, aufweist. In dem Substrat sind voneinander beabstandete Verunreinigungsbereiche vorgesehen, die eine zweite Leitfähigkeit, beispielsweise vom N-Type, aufweisen. Dies sind der Quellenbereich 12 und der Senkenbereich 13. Auf dem Substrat 11 ist zur Isolation des Transistors 10 eine dicke Isolationsschicht 16, beispielsweise aus Siliziumoxyd, vorgesehen. Die Torstruktur besteht aus einer Isolationsschicht 18 aus Siliziumoxyd, auf der die Siliziumtorelektrode 21 so angeordnet ist, daß der Kanalbereich zwischen dem Quellenbereich 12 und dem Senkenbereich 13 überdeckt wird. Die entgegengesetzten Enden der Tor-
13. Oktober 1978 909817/0862
struktur sind mit den inneren Kanten 28 und 29 des Quellenbereiches und des Senkenbereiches ausgerichtet, jedoch werden diese nicht überlappt. Der Quellenbereich 12 weist einen Kontaktbereich 22 und der Senkenbereich 13 einen Kontakt 23 auf, wodurch Betriebsspannungen angelegt werden können. Über einen elektrischen Kontakt 24 wird eine Torspannung an den Transistor angelegt, durch die die Leitfähigkeit des genannten Pfades und somit der durch diesen fließende Strom gesteuert werden kann. Üblicherweise wird der elektrische Kontakt jeweils durch einen einzigen Punkt entlang eines diffundierten Streifenpaares erzeugt, der die Quellen und Senken für eine Vielzahl von Transistoren bildet. Weiteres Isolationsmaterial, Passivierungsmaterial, elektrische Verbindungen und Zwischenverbindungen (nicht gezeigt) können entsprechend den jeweiligen Anforderungen vorgesehen werden, so daß der Transistor 10 mit weiteren Komponenten verbunden wird.
Aus Übersichtsgründen wurden die Dicken und die anderen Dimensionen des Transistors nicht maßstabgerecht dargestellt. Typische Stärken sind: für die Quelle 12 und die Senke 13 etwa 2,0 - 2,5./«i. für den p-Kanal 0,5 1,0/i für den n-Kanal; Feldoxydschicht 16 etwa 1 ,5 2,5/u ; Toroxyd 18 etwa 0,1 /u. (1,000 Angström); Siliziumtorelektrode 21 etwa 0,5 /ι ; Quellen- und Senkenkontakte 22 und 23 etwa 4,0/u und Torkontakt 24 ebenfalls etwa 4,0 /i . Die Länge der Torstruktur, gemessen in Kanallängsrichtung zwischen Quelle und Senke parallel zu der Ebenenbezeichnung, und die Breite, gemessen seitlich an der Kanallänge und rechtwinklig zur Ebene der Zeichnung beträgt etwa 3 - 10/u . Grundsätzlich können die genannten Ausmaße größer oder
13. Oktober 1978
909817/0862
kleiner gewählt werden, wobei in der Microelektroniktechnologie der Trend zu kleineren Dimensionen geht, wodurch die Packungsdichte größer wird.
Im nachfolgenden wird auf die Figuren 1-10 Bezug genommen, in denen die einzelnen Verfahrensschritte dargestellt sind. Auf einem Halbleitersubstrat 11 wird eine Siliziumnitritschicht 6 erzeugt (1. Schritt, Figur 1). Diese Schicht wird selektiv teilweise entfernt, so daß die Schicht 7 über dem aktiven Bereich übrig bleibt. Dieser Bereich stimmt etwa mit dem Bereich überein, der von der Quelle, der Senke und dem Tor beansprucht wird (Schritt 2, Figur 2). Als nächstes entsteht auf dem Substrat 11 eine dicke Oxydschicht 16, die an den Seiten der Nitritschicht 7 anstößt (Schritt 3, Figur 3). Nun wird die Siliziumnitritschicht 7 entfernt, wodurch der aktive Bereich 43 freigelegt wird, dessen Größe durch die Oxydschicht 16 auf dem Substrat bestimmt wird (Schrittt 4, Figur 4). Auf dem aktiven Bereich wird anschließend eine Oxydschicht 34 gebildet (Schritt 5, Figur 5). Diese wird von einer Siliziumschicht 36 bedeckt (Schritt 6, Figur 6). Darüber wird eine Photoresistmaske 37 angeordnet, die sich über den Torbereich hinaus erstreckt (Schritt I1 Figur 7). Durch Überätzen der Siliziumschicht 36 unter die Maske 37 wird die Siliziumtorelektrode 21 gebildet, die den Kanalbereich überdeckt und die äußere sich gegenüber stehenden Kanten 41 und 42 aufweist. Diese liegen innerhalb der Kanten 38 und 39 der Maske (Schritt 8, Figur 8). Nun kann wahlweise die Oxydschicht 34 zur gewünschten Form des Toroxyds 18 reduziert werden (Schritt 9 A, Figur 9 A), wonach die Verunreinigungen in das Substrat zur Bildung der Quelle 12 und der Senke 13 (Schritt 9 oder 10, Figur 9 oder 10) eindiffundiert werden können.
13. Oktober 1978
909817/0862
Die Lage der Kanten 38 und 39 der Maske und die Implementierungsenergie sind so gewählt, daß die Verunreinigungen gleichzeitig in das Substrat zu den gewünschten Quellen und Senkenverbindungstiefen x. getrieben werden, so daß durch seitliche Streuung die inneren Begrenzungen bzw. Kanten 28 und 29 der Quelle und der Senke gleichzeitig erzeugt werden und mit den Seiten bzw. Kanten 41 und 42 ausgerichtet sind.
Nun wird das Augenmerk auf das Ergebnis des kritischen Verfahrensschritt in dem bevorzugten Ausführungsbeispiel beschrieben, bei dem eine Photoresistmaske 37 auf dem zuvor gebildeten Silizium erzeugt wird (Schritt 7, Figur 7). Die Begrenzung der Maske enthält die sich gegenüber liegenden Längskanten 38 und 39, die um das Maß A w = x. +T über die zukünftige Lage der sich gegenüber liegenden Kanten 41 und 42 der im nachfolgenden zu erzeugenden Torelektrode 21 hinausragen. Dabei ist T die Dicke der Oxydschicht
OX
34 und, wie bereits gesagt, x. die Tiefe der Quelle-Substratverbindung und der Senke-Substratverbindung. Gemäß Figur 8 wird anschließend die Elektrode 21 durch Überätzung oder eine andere geeignete Unterschneidung der Siliziumschicht 36 gebildet, so daß jede der sich gegenüber liegenden Kanten 41 und 42 um das Maß Α w unterhalb der sich gegenüber liegenden Maskenkanten 38 und 39 zu liegen kommen (Schritt 8).
Bei dem Schritt 9 (Figur 9) werden die Quelle und Senke durch mit-einer bestimmten Energie beschleunigten Ionen erzeugt, die mit einer bestimmten Konzentration und Dosierung eingesetzt werden. Die Ionen treten an den Bereichen 56 und 57, die durch die Begrenzung der Maske definiert sind, in die Oxydschicht ein.
13. Oktober 1978
909817/0882
284546Q
Die Bereiche 56 und 57 liegen außerhalb der Maskengrenze an entgegengesetzten Seiten von dieser und sie weisen innere Grenzbereiche 58 und 59 auf, die mit den sich gegenüber liegenden Seiten der Masken ausgerichtet sind. Nach dem Eintritt in die Oxydschicht bewegen sich die Ionen rechtwinklig durch die Siliziumoxydschicht 34 in das Substrat 11, d. h. in den Oberflächenbereich des Substrats, der durch die Maskengrenzen definiert ist, und die Streuung seitlich entlang der Ebene der Oxydschicht und des Substrats. Sie bewegen sich außerdem in alle Richtungen zwischen den vorgenannten Bewegungsrichtungen. Als Ergebnis dieser annähernd isotropen Streuung und der nahezu gleichen Geschwindigkeiten der Ionen im Siliziumoxyd und im Silizium werden die Ionen nach dem Eintritt in die Oxydschicht 34 seitlich und rechtwinklig mit annähernd gleicher Geschwindigkeit wandern. Somit durchlaufen die Ionen die seitliche Distanze A w von den Maskenkanten 38 und 39, die mit den inneren Kanten 58 und 59 der Bereiche 56 und 57 korrespondieren, zu den Torkanten 41 und 42 in der gleichen Zeit, die für die Distanze ^ w von der Oberfläche der Oxydschicht 34 zum Quellensubstratübergang und Senkensubstratübergang mit einer Tiefe χ. neben dem Substrat benötigt wird. Somit werden infolge dieser Streuung die Quelle 12 und die Senke 13 mit der gewünschten Tiefe x. und den inneren Kanten 28 und 29 , die mit den Torkanten 41 und 42 übereinstimmen, erzeugt.
Alternativ zu den Schritt 9 (Figur 9) kann ein Teil der Oxydschicht 34 entfernt werden, so daß nur die Toroxydschicht 38 verbleibt, deren Grenzen mit den Längskanten 46 und 47 zu den Kanten 38 und 39 der Maske ausgerichtet sind oder in Bezug auf diese nach innen versetzt sind. In Figur 9A, die dem Schritt 9A zuge--
909817/0862
13. Oktober 1978
ordnet ist, sind die Kanten 46 und 47 mit den Kanten 38 und 39 ausgerichtet. Nun werden die Quelle und die Senke durch Ionenimplantation (Schritt 10, Figur 10) gemäß dem Schritt 9 (Figur 9) erzeugt. Die Oberflächenbereiche des Substrats werden auch hier mit Ionen beschossen, wobei der Oberflächenbereich wiederum durch die Begrenzung der Maske 37 definiert wird. Hier sind die Substrat-Oberflächenbereiche mit 61 und 62 bezeichnet und korrespondieren mit den Oxydbereichen 56 und 57 gemäß Schritt 9. Wie bereits im Zusammenhang mit der Beschreibung von Figur 9 dargelegt wurde, bewirkt der seitliche Streueffekt, daß zusätzlich zu der rechtwinkligen Bewegung der Ionen eine Ionenbewegung in der Ebene des Substrats stattfindet, so daß aus diesen verschiedenen Bewegungsrichtungen der Ionen der Quellenbereich und der Senkenbereich mit einer Tiefe x. und mit der Begrenzung 28 und 29 koinzident zu den Kanten 41 und 42 erzeugt werden. Es wird darauf hingewiesen, daß in diesem Falle T =0, und daß^w = x. ist. Demnach muß die Maske 37 so dimensioniert werden, daß die Überlappung der Torelektrode 21 -^. w = x. und daß die Implantationsenergie verringert wird. Dadurch wird die Eintrittsgeschwindigkeit bzw. die Eintrittsenergie und die Streuung kleiner f ür<^w = χ.. Die Dimensionierung der Masken und die Ionenbeschleunigungsenergie kann verändert werden, so daß eine entsprechende Anpassung an Oxydschichten unterschiedlicher Dicke ermöglicht wird und daß die gesamte oder nur Teile der Dicke der Oxydschicht 34 von den Bereichen 61 und 62 entfernt werden können.
13. Oktober 1978
909817/0862
284546Q
Gemäß den Figuren 1-6 wird in Vorbereitung der kritischen Maskenbildung und der Erzeugung der Torelektrode sowie des Implantationsschrittes in Figur 1 (Schritt 1) die Siliziumnitritschicht 6 auf dem Substrat 11 mit einer typischen Dicke von 1,500 Angström erzeugt. Die Erzeugung der Nitritschicht 6 kann durch die Verwendung von Amoniak NH3 und Siliziumalkyl SiH4 mit einer Temperatur von etwa 8000C oder durch eine Reaktion von Amoniak und Siliziumtetrachlorid SiCl4 bei einer Temperatur von etwa 900°C erzeugt werden. Es versteht sich7 daß für diesen Zweck die Parameter, beispielsweise Temperatur und Dicke geändert werden können und daß auch andere in Frage kommende Verfahren für diesen und die anderen Schritte eingesetzt werden können.
Es kann erwünscht sein, daß auf dem Substrat 8 eine Oxydschicht zur Erhöhung der Haftung der Siliziumnitritschicht 6 erzeugt wird. Dies ist gestrichelt in den Figuren 1-3 angedeutet. Die Oxydschicht wirkt auch als Barriere, die die Bildung von hart bzw. nur schwer ätzbaren Komponenten auf der Siliziumnitritschicht 6 und dem Siliziumsubstrat 11 verhindert. Die Siliziumoxydschicht 8 weist typischerweise eine Stärke von 1,000 Angström auf. Eine geeignete Technik zur Erzeugung der Siliziumoxydschicht 8 ist die Bedampfung bei 975 C. Andere geeignete Techniken sind die pyrolitische Erzeugung und die Plasmaablagerungs-Techniken, die von dem Fachmann ohne weiteres eingesetzt werden können.
Im zweiten Schritt (Figur 2) wird die Nitritschicht € auf dem aktiven Bereich erzeugt, der mit 7 bezeichnet ist. Die Maske kann aus herkömmlichem Photowiderstandsmaterial, daß in einer Lösung aus Nitride erzeugt wird, wodurch eine gleichmäßige Beschichtung und
13. Oktober 1978 909817/0882
anschließende Trocknung erreicht wird, bestehen. Die entstehende Schicht wird einer Bestrahlung mit ultraviolettem Licht durch die Maske (nicht gezeigt) ausgesetzt, wodurch die bestrahlten Bereiche in einem Entwickler entfernt werden können und eine Härtung durch entsprechende Trocknung erreicht wird. Die freiliegenden Nitritbereiche werden durch Ätzung in heißer Phosphorsäure entfernt.
In Schritt 3 ( Figur 3) wird die Feldoxydschicht 16 über den Kanten der Nitritschicht 17 mit einer Dicke von 1,5 ^i (1500 Angström) erzeugt. Das Feldoxyd kann ebenso wie die Oxydschicht 8 durch Bedampfung bei 975°C erzeugt werden.
In Schritt 4 (Figur 4) wird die den aktiven Bereich definierende Nitritschicht 7 durch Ätzung in einer heißen Phosphorsäure entfernt. Wenn die die Haftung erhöhende Oxydschicht 8 erscheint, wird diese ebenfalls weggeätzt, wobei ein gepuffertes Ätzmittel aus einer Mischung 7:1 aus Fluorammonium und Fluorwasserstoff verwendet wird. Bei einer Temperatur von 33 C ätzt diese Mischung die Oxydschicht mit einer tJeschwindigkeit von 1.500 Angström pro Minute. Die 1.000 Angström Dicke Siliziumoxydschicht 8 wird bis zum Substrat 11 in weniger als einer Minute durchgeätzt. Nach Entfernung der Siliziumnitritschicht 7 oder der Nitritschicht und der Oxydschicht 8 verbleiben die aktiven Bereiche 43 innerhalb der Feldoxydschicht 16 auf der Oberfläche des Substrats 11.
In Schritt 5 (Figur 5) wird eine Schicht 34 auf das Oxyd auf dem Substrat 11 im aktiven Bereich 43 erzeugt. Das Aufwachsen geschieht in einer trockenen Sauerstoffatmosphäre (O3), wodurch die Qualität der
13. Oktober 1978
909817/0862
Schicht erhöht wird. Somit entsteht eine verhältnismäßig kompakte und dichte Toroxydschicht. Jedoch kann auch wie zuvor erwähnt, die Bedampfung oder die pyrolitische Ablagerung bzw. die Plasmaablagerungs-Technik für die Erzeugung der Schicht eingesetzt werden. Bei 1.OOO°C und einer Umgebung aus trockenem Sauerstoff wird die Oxydschicht in etwa 150 Minuten mit einer Stärke von etwa 0,1 /ι (1.000 Angström) gebildet. Falls der Kanal und/ oder der Feldbereich der N-Kanalvorrichtung mit P-Dopanten zur Steuerung der Schwellenwertspannung und zur Elimination der parasitären Feldinversion dotiert werden soll, so muß dies vor der Abschirmung bzw. Absperrung der Torelektrode durchgeführt werden, beispielsweise nach dem 5. Schritt für die Kanaldotierung und nach dem 2. Schritt für die Felddotierung.
Die Siliziumschicht 36 wird auf der Siliziumoxyd-Oberfläche im 6. Schritt erzeugt, wobei ein Verfahren eingesetzt wird, bei dem Silane zersetzt werden. Bei einem solchen geeigneten Verfahren wird beispielsweise ein Reaktor verwendet, der unter der Bezeichnung AMT 1200 bekannt ist und von der Firma Applied Materials, Santa Clara, Kalifornien hergestellt wird. In diesem Reaktor werden die Silane in einem Stickstoffträgergas transportiert und bei 600 - 700°C erfolgt eine Zersetzung der Silane zur Ablagerung auf der darunter liegenden Siliziumoxydschicht.
Andere Techniken können ebenfalls zur Erzeugung der Siliziumschicht erzeugt werden. Dies sind beispielsweise Ablagerungsverfahren in einer Heizröhre, Bedampfungen, pyrolitische Zersetzungen von SiCl4 und H2 und Kathodenzerstäubungsverfahren. Es wird darauf hingewiesen, daß die als Beispiel beschriebenen Bedingungen nicht zwangs-
13. Oktober 1978
909817/0862
läufig für die Bildung eines einzelnen Kristallsiliziums geeignet sind und das Silizium in einer polykristalliner Form gebildet wird, daß jedoch entweder ein einzelnes Kristall oder polykristallines Silizium in der Elektrode 21 verwendet werden kann. Vor der Erzeugung der Photowxderstandsmaske im Schritt 7 wird auf der Siliziumschicht 36 eine Schicht 9 aus Siliziumoxyd erzeugt. Dies ist in Figur 7 angedeutet. Die Siliziumoxydschicht kann jedoch auch auf der Siliziumoberfläche erzeugt werden. Die Siliziumoxydschicht 9 erhöht die Haftung für das Photowiderstandsmaterial, so daß das Silizium besser aufgebracht werden kann. Dadurch wird das Maskenverhalten während der Ätzung verbessert. Für diesen Zweck ist es ausreichend, daß das Oxyd eine Dicke zwischen 500 und 1.500 Angström aufweist.
Auf der Siliziumschicht 36 (oder auf der Oxydschicht 9) wird im 7. Schritt die Torphotowiderstandsmaske 37 erzeugt. Die äußeren Begrenzungen der Maske 37 werden so festgelegt, daß die sich gegenüber liegenden Kanten 38 und 39 in Kanallängsrichtung gemessen einen Abstand von α w von den im nachfolgendem Schritt zu erzeugenden Kanten (8. Schritt, Figur 8) 41 und 42 der Silizium-Torelektrode 21 aufweisen. Die Maske kann in der bei der Beschreibung des 2. Schrittes angegebener Weise unter Anwendung der herkömmlichen Photolithografie-Technik erzeugt werden.
Falls eine Hafterhöhungs-Oxydschicht 9 verwendet wurde, sollte diese außerhalb des Torbereiches vor der Bildung der Torelektrode 21 entfernt werden, wobei eine gepufferte Mischung aus Fluorwasserstoff in Fluorammonium verwendet werden kann.
13. Oktober 1978 909817/0862
2B45460
Im 8. Schritt (Figur 8) wird die Siliziumschicht 36 um die Maske 37 geätzt, wodurch die Torelektrode erzeugt wird. Die Ätzung erfolgt unter Einsatz eines selektiven Ätzmittels, beispielsweise mit einer Mischung aus Fluorwasserstoff, Salpetersäure und Essigsäure. Durch dieses Mittel wird das Silizium mit einer wesentlich höheren Ätzrate als das benachbarte Material, hier die Siliziumoxydschicht 18, geätzt. Außerdem kann die Elektrode 21 durch den Einsatz eines Plasma-Ätzverfahrens unter Verwendung von CF.-Gas erzeugt werden. Das Ätzmittel wird für eine ausreichend lange Zeit eingesetzt, so daß die Siliziumtorelektrode 21 mit den gewünschten Begrenzungen entsteht. Diese sind durch die in Längsrichtung an entgegengesetzt verlaufenden Kanten 41 und 42 definiert, wodurch die Länge des Tors über dem Kanal bestimmt wird.
Als nächstes wird in Abhängigkeit davon, ob die Implantation direkt durch eine vorhandene Oxydschicht 34, oder direkt in das Substrat bzw. in dessen Oberfläche oder über eine dickenreduzierte Oxydschicht 34 vorgenommen werden soll, entweder direkt mit der Implantation nach Schritt 9 (Figur 9) fortgefahren oder die Toroxydschicht gemäß Figur 9A im Schritt 9 vor der Implantation nach Schritt 10 (Figur 10) hergestellt. In dem Schritt 9A zur Herstellung der Toroxydschicht wird die Oxydschicht 34 in die Toroxydschicht 18 umgeformt bzw. auf diese reduziert, die eine Begrenzung mit den Kanten 46 und' 47 aufweist, welche mit den Maskenkanten 38 und 39 ausgerichtet sind (Abstand zu den Kanten 41 und 42 beträgt in dem Ausführungsbeispiel gemäß Figur 9A A. w). Sie können auch in einer Ausnehmung unter der Maske angeordnet sein (nicht gezeigt).
13. Oktober 1978
909817/0862
Durch Ätzung mit einem selektiven Ätzmittel, beispielsweise aus einer gepufferten Mischung aus Fluorwasserstoff in Fluorammonium kann die Toroxydschicht 18 als Ausnehmung unter der Maske erzeugt werden.
Die Toroxydschicht kann in "Übereinstimmung mit den Maskenkanten durch selektive Ätzung der maskendefinierten, ionenimplantierten Oxydschicht 34 oder durch Ionenζermahlung oder feldunterstützte Plasmatechnik erzeugt werden.
Die selektive implantationsgesteuerte Ätzung erfolgt durch Ionenimplantation zur Dotierung der Oxydschicht um die Maske 37 außerhalb der Torkanten 46 und 47 mit p-Type Dopanten, die beispielsweise mit
19 -3 Bor, das eine Konzentration von 10 cm aufweist. Dann wird ein selektives Ätzmittel wie verdünnte Salzsäure angelegt, so daß die dotierte Oxydschicht schneller als die undotierte Oxydschicht geätzt wird- Beispielsweise wird durch die Verwendung einer verdünnten Salzsäure
19 -3 Oxyd mit einer Konzentration von 10 cm aus Bor fünfmal schneller als eine undotierte Oxydschicht entfernt. Für die 1.000 Angström dicke Oxydschicht 34 wird Fluorwasserstoffsäure die Oxydschicht etwa 2OO Angström unterhalb der Maske überätzen.
Ionenzermahlung und feldunterstützte Plasmaätzungstechniken sind unidirektional. Bei einer Verwendung mit der hier beschriebenen Maske 37 bieten diese Techniken die gleiche Form in dem Oxyd und die gleiche Größe und Lage unter der Maske. Eine vorbestimmte Größe Form und Lage kann somit direkt von der Maske auf die Toroxydschicht 18 übertragen werden. Der wesentliche Punkt ist hier die automatische Ausrichtung
909817/0862
13. Oktober 1978
der Kanten 46 und 47 des Toroxyds mit den Maskenkanten 38 und 39. Bei der Ionenzermahlung werden Argonionen senkrecht auf die Oxydoberfläche gestoßen, so daß aus dieser Atome herausgeschlagen werden, wodurch ein Abtrag der Oberfläche erfolgt. Ein solches bekanntes System ist beispielsweise das "Veeco Micro Etch" mit einer VS 7760 Pumpstation von der Firma Veeco Instruments aus New York. Feldunterstützte Plasmatechnik kann ebenfalls durch Anlegen eines elektrischen Feldes eingesetzt werden, das senkrecht auf die Oberfläche der selektiv zu ätzenden Schicht wirkt und bei dem das Plasma Ionen aus CF .-Gasplasma in einem herkömmlichen Plasma-Ätzer enthält, das selektiv auf die zu ätzende Schicht gerichtet wird. Ein solcher bekannter Ätzer ist das Modell Nr. PFS/PDE/PDS-501 und kann von der Firma LFE in Massachusetts bezogen werden.
Es ist wünschenswert, daß implantierte Verunreinigungen durch die Oxydschicht (wie beispielsweise die Schicht 34) (Schritt 9, Figur 9) die Zerstörung der Kristalle auf der Substratoberfläche minimisieren sollen. Für diesen Zweck wird einiges von der Dicke der Oxydschicht 34 außerhalb der Toroxydschicht 18 durch Abrieb während des Schrittes 9A verloren gehen. In alternativer Weise kann der Schritt 9A zur Entfernung der gesamten Dicke der Oxydschicht außerhalb des Torbereiches entfernt werden, bevor die Implantation direkt in das Substrat erfolgt oder Oxyd kann über dem Substrat mit einer gewünschten Dicke erzeugt werden, nachdem die Entfernung gemäß Schritt 9A durchgeführt ist und das Substrat durch das Oxyd implantiert wurde.
13. Oktober 1978
909817/0862
Sur Implantierung der Quelle und Senke wird die Maske 37 (und das Oxyd 18) als Ablagerungsmaske verwendet, um die implantierten Bereiche 56 und 57 auf der Oxydschicht 34 zu definieren (Schritt 9) oder diese in den Bereichen 61 und 62 auf der Oberfläche des Substrats 11 (Schritt 10) zu bestimmen. Die Implantation ist annähernd unidirektional. Durch die Positionierung des Beschußsystems zur Führung der Ionen rechtwinklig zu der Maske 37 werden die inneren Kanten der Anfangsflächenimplantationsbereiche präzis ausgerichtet mit den Maskenkanten 41 und 42, die bereits im Zusammenhang mit der Beschreibung des Streuverfahrens beschrieben wurde, so daß durch Streuungen die gewünschte seitliche Verschiebung während der senkrechten Einfuhrbewegung in die Substratoberfläche erreicht wird.
Bei einem üblichen Ionenimplantationsverfahren
—fi —7
wird ein Gas in einem Hochvacuum (10 -10 torr) ionisiert, indem das zu implantierende Medium enthalten ist. Die dadurch entstehenden ionisierten Dopanten werden durch ein elektrisches Feld auf eine entsprechende Geschwindigkeit beschleunigt, die ausreicht, um die Ionen in die gewünschte Tiefe im Empfangsmedium, d. h. im Substrat 11, vorzutreiben. Das Gas wird in einem ersten Raum ionisiert. Das Substrat 11 befindet sich in einem zweiten Raum und die ionisierten Dopanten werden zwischen dem ersten und zweiten Raum beschleunigt. Ein geeignetes Implantationsgerät ist beispielsweise unter der Modellbezeichnung 2OO-2OA2F von Varion, Massachusetts bekannt.
13. Oktober 1978
909817/0862
Für eine Ionenimplantation gemäß den Schritten 9 bzw. 10 kann Arsenwasserstoff AsH- verwendet werden, 4* — ß —7
das zu As bei 10 -10 Torr ionisiert wird und die As Ionen durch eine Energie von 200 keV beschleunigt
16 —2 werden. Die Dosies beträgt 10 cm für die Erzeugung der η-dotierten Quelle 12 und der Senke 13, so daß die
21 —3
Tiefe x. = 0,5yu und die Konzentration 10 cm beträgt .
Für die Erzeugung der Quelle und der Senke können sowohl p-Type als auch andere η-Type Ionen verwendet werden. Die relativ schweren Ionen von beispielsweise Arsen oder Antimon sind verhältnismäßig unbeweglich. Dies ist auch bei den erhöhten Temperaturen während der Herstellung der Halbleitervorrichtung der Fall. Diese Eigenschaft erlaubt eine bessere Steuerung und Definition der Quelien- und Senkendimensionen und deren örtliche Lage, da schwere Ionen in die gewünschte Tiefe und Lage gebracht werden können, ohne daß durch nachfolgende Prozesse bzw. Prozeßschritte eine Beeinflussung erfolgt.
Wenn verhältnismäßig leichte Ionen eingesetzt werden, so sollte die durch die Implantation erreichte Anfangstiefe definiert werden (und dadurch die seitliche Streuinduzierung), so daß die Difusion infolge hoher Temperaturen bei nachfolgenden Verfahrensschritten die Ionen in die gewünschte Tiefe x. und Ausrichtung treibt. Es versteht sich, daß der Maskenüberstand ebenfalls durch die Tiefe x. bestimmt wird und ^ w = χ. + T ist.
3 J
13. Oktober 1978
909817/0862
Die Vorrichtung 10 wird zu der in Figur 1 gezeigten Form vervollständigt indem die Maske und Oxydschicht 9 entfernt wird und zusätzliche Isolationen vorgesehen werden. Diese werden über der Quelle 12 und der Senke 13 benötigt. Es werden durch die Isolation Kontakt öffnungen geätzt und Quellen-, Senken- und Torkontakte 22, 23 und 24 erzeugt. Die Kontakte 22, 23 und 24 bestehen üblicherweise aus Metall beispielsweise aus Aluminium. Desweiteren kann erforderlichenfalls eine Passivierungsschicht (nicht gezeigt), beispielsweise aus Siliziumoxyd, sowie Verbindungen und Zwischenverbindungen (nicht gezeigt) vorgesehen werden.
Die der Erfindung zugrunde liegende Idee ist nicht nur auf die beschriebene Herstellung einer Silizium-Oxyd-Halbleitervorrichtung anwendbar. Sie kann auch auf andere Torstrukturen oder auf andere Aufbauten aus Silizium, Oxyd, Nitrit usw. angewendet werden, bei denen jeweils einer oder mehrere benachbarte Diffusionsbereiche erzeugt werden. Beispielsweise könnte das Polysilizium durch ein wärmefestes Metall ersetzt werden, so daß eine MOS-Struktur entsteht. Anstelle des verwendeten Silizium-Dioxyd SiO2 könnte eine Zusammen- . Setzung aus Si3N4 und SiO? oder Al3O3 und SiO2 eingesetzt werden. In Figur 12 ist ein speichernder SNOSFET (Silizium-Nitrit-Oxyd-Halbleiter-Feldeffekt-Transistor) oder MNOSFET (Metall-Nitrit-Oxyd-Halbleiter-Feldeffekt-Transistor) 40 gezeigt. Bei diesem ist eine Nitritschicht 19 zwischen die Torisolation 18 und die Torelektrode 21 eingesetzt, die nach dem Verfahren gemäß der vorliegenden Erfindung erzeugt werden kann.
13. Oktober 1978
909817/0862
28A5A60
Die SNOS und MNOS Strukturen können durch die Herstellung der Oxidschicht im 5. Schritt (Figur 5) erzeugt werden. Dabei wird eine 500 Angström dicke Schicht aus Nitrit nach dem Schritt 5 auf die Dioxidschicht aufgebracht. Die Torleiterschicht 36 wird dann im 6. Schritt (Figur 6) abgelagert. Dann werden die Schritte 7 und 8 (Figuren 7 und 8) ausgeführt. Falls erforderlich können nun die außerhalb der Torregion liegenden Nitritbereiche nach dem Schritt 8 entfernt werden, wobei hierfür eine selektives Ätzmittel, wie Phosphorsäure, verwendet werden kann.
Falls der SNOSFET oder MNOSFET kein Speicherelement sein soll, so muß die Oxidschicht ausreichend dick gemacht werden, so daß die Ladungsdurchtunnelung vermieden wird. Dies wird beispielsweise dadurch erreicht, daß die Oxidschicht 34 über 500 Angström im 5. Schritt gebildet wird. Wenn der SNOSFET oder MNOSFET ein Speicherelement sein soll, wird die Toroxidschicht mit einer Stärke zwischen 10-60 Angström erzeugt.
Für den Fachmann versteht es sich, daß bei einer Elektrode 21 aus Silizium während der Bildung der Siliziumschicht auf dem Halbleitersubstrat durch Dotierung das Silizium leitend gemacht werden kann. Diese Dotierung kann in einem Reaktor durchgeführt werden, der für die Erzeugung der Siliziumschicht und als Teil im Schritt 6 (Figur 6) verwendet wird. Alternativ kann es möglich sein, daß die Maske 37 (und die Oxidschicht 9) entfernt werden sollen, bevor implantiert wird und daß die Toroxidschicht als Implantationsmaske verwendet werden soll. Dies
13. Oktober 1978
909817/0862
2845A6Q
erfordert eine Toroxidschicht 18 (Figur 10), die ausreichend dick und größer als T ist (die Dicke
OX
einer eventuell über der Quelle und Senke vorhandenen Oxidschicht) + x., so daß eine Dotierung des Substrats durch die Toroxidschicht und somit eine Ausdehnung der Quelle und Senke unterhalb der Torelektrode 21 ausgeschlossen ist. Wenn angenommen wird, daß diese Bedingung ausreichend ist und daß die Maske 37 entfernt wird und die Toroxidschicht als Implantationsmaske verwendet wird, so wird die Silizium-Torelektrode 21 durch Dotierung während der Implantation der Quelle und der Senke leitend gemacht. Selbstverständlich kann eine zusätzliche leitende Schicht (nicht gezeigt) auf der Elektrode vorgesehen werden, um einen besseren elektrischen Kontakt zu erzeugen.
Die Leistung der Vorrichtung 10 kann in Angleichung zu den bekannten Vorrichtungen wie folgt bestimmt werden: Das Kapazitätsverhaltnis, C (p = ρ ) der Vorrichtung 10 gemäß der Erfindung zu den bekannten Vorrichtungen, C (p = ρ ) ist:
C (Leff + 2pn)
in
Cgo (Leff
wobei L j-r. = die minimale wirksame Tor länge ist, d. h. err
die Kanallänge und
ρ = die Länge der Überlappung zwischen der Torisolation und der Quelle oder Senke.
13. Oktober 1978
909817/0862
ZS
Wenn angenommen wird, daß die Überlappung Po bei den bekannten Vorrichtungen gleich mit x. ist, so ist die Tiefe und der seitliche Versatz der Bewegung während der seitlichen Eingabe und die Überlappung ρ der Vorrichtung 10 etwa O ist, so ergibt sich folgendes Verhältnis:
c 06 go
Cgn~ L+2
Einige übliche Werte von x. = 0,5-1 η und L ff = 4 μ sowie C 0,80C bis 0,67 C Die Torkapazität der erfxndungsgemäßen Vorrichtung 10 im Vergleich zu den bekannten Vorrichtungen somit um ein Fünftel bis ein Drittel niedriger.
Das Verhältnis der Zeitverzögerung bei der Vorrichtung 10, t, , zu den bekannten Vorrichtungen, t, , ist etwa:
Cgn Π+Μη}
t, C (1+M )
do go ο
(3)
und
(0,73-0,57) tdo,
wobei M = die Miller-Konstante der Vorrichtung 10 ist, η
die anzeigt, daß die Rückkopplungskapazität der Vorrichtung etwa 0 ist.
909817/0862
13. Oktober 1978
Xj = 0,5-1,-u
Lef f = 4 ^1
M /^, J #^ 0,10-0,167, und
Leff + 2xj
Cgn/Cgo ^ 0,80-0,67, aus (2)
In typischen Fällen ist χ. P^ 1/ι, so daß die gemäß der Erfindung hergestellte Vorrichtung 10 eine Torkapazität aufweist, die etwa um ein Drittel niedriger als die der bekannten Vorrichtungen ist (C ^ 0,67 C ) und die Betriebszeitverzögerung wird etwa um die Hälfte
reduziert (t, «^ 0,57 t, ).
an do
Im vorangehenden wurde ein Verfahren zur Herstellung einer selbstausgerichteten Torvorrichtung beschrieben und als Beispiel wurde die Herstellung eines Silizium-Torfeldeffekt-Transistors beschrieben. Für den Fachmann ist es unter Zuhilfenahme der der Erfindung zugrunde liegenden Lehre möglich alternative Elemente zu schaffen und die in den Ansprüchen angegebenen Werte den jeweiligen Anforderungen anzupassen. So ist beispielsweise die Erfindung bei der Herstellung von Oxid, Silizium und ähnlichen Projekten anwendbar, bei denen nebeneinander ein oder mehrere Diffusionsbereiche benötigt werden. Desweiteren ist es für den Fachmann im Rahmen der Erfindung ohne weiteres möglich die einzelnen Parameter für die Ätzung, d. h. für die verwendeten Ätzmittel und Ätzzeiten sowie Ätztemperaturen den jeweiligen Anforderungen anzupassen.
13. Oktober 19 78
909817/0862

Claims (1)

  1. 2846460
    NCR CORPORATION Dayton, Ohio (V.St.A.)
    Patentanmeldung Unser Az.: Case 2670
    VERFAHREN ZDR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
    Patentansprüche;
    1. Verfahren zur Herstellung einer Halbleitervorrichtung, bestehend aus Schritten zur Erstellung einer Elektrodenschicht auf einem Halbleitersubstrat und benachbarten Verunreinigungsbereichen in dem genannten Substrat, gekennzeichnet durch die Bildung einer Maske (37) mit einer ersten Begrenzung (38) auf der genannten Elektrodenschicht (36) , durch die Formung der genannten Elektrodenschicht zu einer Elektrode (21) mit einer zweiten Begrenzung (41), die von der genannten ersten Begrenzung in Oberflächenrichtung beabstandet ist ^und unter der genannten Maske (37) angeordnet ist und durch die Verwendung der ersten Begrenzung (38) zur Steuerung der Verunreinigungsimplantation in das Substrat (11) zur Erzeugung eines dotierten Bereiches durch Streuung, der bestimmend für den Verunreinigungsbereich (12) mit einer bestimmten Verbindungstiefe und einer dritten Begrenzung (28) ist, die mit der zweiten Begrenzung (41) ausgerichtet ist,
    13. Oktober 1978
    ■009817/0802
    2. Verfahren, nach Anspruch T , dadurch gekennzeichnet, daß der dotierte Bereich mit dem Verunreinigungsbereich (12) übereinstimmt.
    3. Verfahren nach Anspruch T oder 2, dadurch gekennzeichnet, daß auf der genannten Substratoberfläche eine Isolationsschicht (18) gebildet wird und daß die Elektrode (21) auf der Isolationsschicht erzeugt wird.
    4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Implantation der Verunreinigungen direkt in der Oberfläche (61) vorgenommen werden und daß die erste (38) und die zweite (41) Begrenzung voneinander beabstandet sind, wobei der Abstand ^w = xr ist, wobei x. die Kontakttiefe des Verunreinigungsbereichs (12) ist.
    5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß eine Isolationsschicht (34) auf der genannten Oberfläche mit einer Dicke T erzeugt wird, die den Bereich bedeckt, unter dem der Verunreinigungsbereich (12) erzeugt werden soll und daß die Verunreinigungen durch diese Isolationsschicht implantiert werden und die erste Begrenzung (38) von der zweiten Begrenzung (41) beabstandet ist, wobei der Abstand «£» w = χ. +T ist_, wobei χ. die Kontakttiefe des Verunreinigungsbereichs (12) ist.
    6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß Teile der Isolationsschicht (34) entfernt werden, so daß die Restisolationsschicht (1β) unter der Maske (37) verbleibt.
    13. Oktober 1978 909817/0862
    7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß Teile der Isolationsschicht (34) durch die Anwendung eines flüssigen Ätzmittels entfernt
    werden, durch daß das Isolationsmaterial unterhalb
    der Maske (37) herausgeätzt wird , so daß eine
    Ausnehmung unter der genannten Maske entsteht.
    8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die teilweise Entfernung der Isolationsschicht (34) dadurch bewirkt wird, daß ein feldunterstützte Plasma-Ätzung eingesetzt wird und daß die Maske (37) verwendet wird.
    9. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß Teile der Isolationsschicht (34) unter Verwendung der Maske (37) durch Ionenzermahlung entfernt werden.
    10. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das Isolationsmaterial
    Silikon-Oxyd ist.
    11. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Verunreinigungen vom p-type sind.
    12. Verfahren nach einem der Ansprüche 1 - 10,
    dadurch gekennzeichnet, daß die Verunreinigungen vom η-type sind.
    13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die Verunreinigungen aus Arsen oder Antimon ausgesucht werden.
    13. Oktober 1978 9098 1 7/0862
    14. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Elektrodenschicht (13) aus Silizium besteht.
    15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß das Silizium polycristallines Silizium ist.
    16. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Halbleitervorrichtung ein Feldeffekttransistor (10) mit isoliertem Tor ist und daß die genannte Elektrode eine Torelektrode (21) des Transistors ist und der Verunreinigungsbereich einen Quellenbereich (12) und einen Senkenbereich (13) des Transistors (10) enthält.
    13. Oktober 1978
    909817/0862
DE19782845460 1977-10-21 1978-10-19 Verfahren zur herstellung einer halbleitervorrichtung Withdrawn DE2845460A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/844,164 US4149904A (en) 1977-10-21 1977-10-21 Method for forming ion-implanted self-aligned gate structure by controlled ion scattering

Publications (1)

Publication Number Publication Date
DE2845460A1 true DE2845460A1 (de) 1979-04-26

Family

ID=25291995

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782845460 Withdrawn DE2845460A1 (de) 1977-10-21 1978-10-19 Verfahren zur herstellung einer halbleitervorrichtung

Country Status (4)

Country Link
US (1) US4149904A (de)
JP (1) JPS5466082A (de)
DE (1) DE2845460A1 (de)
NL (1) NL7810373A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2929060A1 (de) * 1979-07-18 1981-02-05 Siemens Ag Verfahren zum herstellen von integrierten mos-halbleiterschaltungen nach der doppel-silizium-gate-technologie
DE3609274A1 (de) * 1986-03-19 1987-09-24 Siemens Ag Verfahren zur herstellung eines selbstjustiert positionierten metallkontaktes

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4268847A (en) * 1977-09-16 1981-05-19 Nippon Electric Co., Ltd. Semiconductor device having an insulated gate type field effect transistor and method for producing the same
US4198250A (en) * 1979-02-05 1980-04-15 Intel Corporation Shadow masking process for forming source and drain regions for field-effect transistors and like regions
JPS55153377A (en) * 1979-05-18 1980-11-29 Matsushita Electronics Corp Production of semiconductor device
US4274193A (en) * 1979-07-05 1981-06-23 Rca Corporation Method for making a closed gate MOS transistor with self-aligned contacts
US4272881A (en) * 1979-07-20 1981-06-16 Rca Corporation Method for making a closed gate MOS transistor with self-aligned contacts with dual passivation layer
US4231811A (en) * 1979-09-13 1980-11-04 Intel Corporation Variable thickness self-aligned photoresist process
JPS5693367A (en) * 1979-12-20 1981-07-28 Fujitsu Ltd Manufacture of semiconductor device
US4329186A (en) * 1979-12-20 1982-05-11 Ibm Corporation Simultaneously forming fully implanted DMOS together with enhancement and depletion mode MOSFET devices
US4347654A (en) * 1980-06-18 1982-09-07 National Semiconductor Corporation Method of fabricating a high-frequency bipolar transistor structure utilizing permeation-etching
US4472874A (en) * 1981-06-10 1984-09-25 Tokyo Shibaura Denki Kabushiki Kaisha Method of forming planar isolation regions having field inversion regions
US4394182A (en) * 1981-10-14 1983-07-19 Rockwell International Corporation Microelectronic shadow masking process for reducing punchthrough
US4420344A (en) * 1981-10-15 1983-12-13 Texas Instruments Incorporated CMOS Source/drain implant process without compensation of polysilicon doping
USRE32800E (en) * 1981-12-30 1988-12-13 Sgs-Thomson Microelectronics, Inc. Method of making mosfet by multiple implantations followed by a diffusion step
US4599118A (en) * 1981-12-30 1986-07-08 Mostek Corporation Method of making MOSFET by multiple implantations followed by a diffusion step
JPS58130575A (ja) * 1982-01-29 1983-08-04 Hitachi Ltd 電界効果トランジスタの製造方法
US4505023A (en) * 1982-09-29 1985-03-19 The United States Of America As Represented By The Secretary Of The Navy Method of making a planar INP insulated gate field transistor by a virtual self-aligned process
US4727044A (en) 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPS61139018A (ja) * 1984-12-10 1986-06-26 株式会社村田製作所 チツプ型電子部品の外部接続用電極を形成する方法
US4656076A (en) * 1985-04-26 1987-04-07 Triquint Semiconductors, Inc. Self-aligned recessed gate process
US4682404A (en) * 1986-10-23 1987-07-28 Ncr Corporation MOSFET process using implantation through silicon
JPH0362568A (ja) * 1989-07-31 1991-03-18 Hitachi Ltd 半導体装置の製造方法
US5523241A (en) * 1989-09-06 1996-06-04 Texas Instruments Incorporated Method of making infrared detector with channel stops
US5227321A (en) * 1990-07-05 1993-07-13 Micron Technology, Inc. Method for forming MOS transistors
US5219782A (en) * 1992-03-30 1993-06-15 Texas Instruments Incorporated Sublithographic antifuse method for manufacturing
US5650343A (en) * 1995-06-07 1997-07-22 Advanced Micro Devices, Inc. Self-aligned implant energy modulation for shallow source drain extension formation
US6346439B1 (en) 1996-07-09 2002-02-12 Micron Technology, Inc. Semiconductor transistor devices and methods for forming semiconductor transistor devices
US5929496A (en) * 1997-12-18 1999-07-27 Gardner; Mark I. Method and structure for channel length reduction in insulated gate field effect transistors
US6884093B2 (en) * 2000-10-03 2005-04-26 The Trustees Of Princeton University Organic triodes with novel grid structures and method of production
US9478467B2 (en) 2014-11-17 2016-10-25 Freescale Semiconductor, Inc. Semiconductor device including power and logic devices and related fabrication methods
CN105762081A (zh) * 2016-05-17 2016-07-13 武汉华星光电技术有限公司 一种薄膜晶体管的制作方法
US11152381B1 (en) * 2020-04-13 2021-10-19 HeFeChip Corporation Limited MOS transistor having lower gate-to-source/drain breakdown voltage and one-time programmable memory device using the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3748187A (en) * 1971-08-03 1973-07-24 Hughes Aircraft Co Self-registered doped layer for preventing field inversion in mis circuits
US3808058A (en) * 1972-08-17 1974-04-30 Bell Telephone Labor Inc Fabrication of mesa diode with channel guard
US3863330A (en) * 1973-08-02 1975-02-04 Motorola Inc Self-aligned double-diffused MOS devices
US4060427A (en) * 1976-04-05 1977-11-29 Ibm Corporation Method of forming an integrated circuit region through the combination of ion implantation and diffusion steps

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP-Z: Japanese J. Appl. Phys., Bd. 11, 1972, S. 134-142 *
US-Z: IBM Technical Disclosure Bulletin, Bd. 18, Nr. 8, Jan. 1976, S. 2743, 2744 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2929060A1 (de) * 1979-07-18 1981-02-05 Siemens Ag Verfahren zum herstellen von integrierten mos-halbleiterschaltungen nach der doppel-silizium-gate-technologie
DE3609274A1 (de) * 1986-03-19 1987-09-24 Siemens Ag Verfahren zur herstellung eines selbstjustiert positionierten metallkontaktes

Also Published As

Publication number Publication date
NL7810373A (nl) 1979-04-24
US4149904A (en) 1979-04-17
JPS5466082A (en) 1979-05-28

Similar Documents

Publication Publication Date Title
DE2845460A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE69121535T2 (de) Feldeffekttransistor mit inverser T-förmiger Silizid-Torelektrode
DE3689158T2 (de) Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür.
DE69209678T2 (de) Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
DE69710745T2 (de) Verfahren zur Herstellung eines selbstjustierten kurzkanal- VMOS feldeffekttransistors
DE69224453T2 (de) Verfahren zur Herstellung von einem LDD-MOSFET
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE69133316T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE69132695T2 (de) CMOS-Verfahren mit Verwendung von zeitweilig angebrachten Siliciumnitrid-Spacern zum Herstellen von Transistoren (LDD) mit leicht dotiertem Drain
DE69128554T2 (de) Verfahren zur Herstellung einer integrierten Schaltungsstruktur mit niedrig dotiertem Drain und eine MOS-integrierte Schaltungsstruktur
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE69506951T2 (de) Methode zur Bildung von Metallsilizidschichten auf Source- und Draingebiete
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
DE3688057T2 (de) Halbleitervorrichtung und Methode zur Herstellung.
DE10255849B4 (de) Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit hoher Permittivität und Verfahren zu deren Herstellung
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
DE19544945A1 (de) PMOS-Feldeffekt-Transistoren mit Indium- oder Gallium-dotierten, eingebetteten Kanälen und N+-Polysilizium-Gates aus polykristallinem Silizium und daraus hergestellte CMOS-Einrichtungen
DE19527131A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE19806838A1 (de) Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben
DE3939319A1 (de) Asymmetrischer feldeffekttransistor und verfahren zu seiner herstellung
DE3311635A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE102004052578A1 (de) Technik zum Erzeugen einer unterschiedlichen mechanischen Verformung in unterschiedlichen Kanalgebieten durch Bilden eines Ätzstoppschichtstapels mit unterschiedlich modifizierter innerer Spannung
DE102014210406B4 (de) Verfahren zur Herstellung eines Transistors mit einem verspannten Kanalgebiet
EP0159617B1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren
DE2839933A1 (de) Integrierte schaltung mit isolierendem substrat

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8136 Disposal/non-payment of the fee for publication/grant