[go: up one dir, main page]

DE3689158T2 - Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür. - Google Patents

Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür.

Info

Publication number
DE3689158T2
DE3689158T2 DE86107825T DE3689158T DE3689158T2 DE 3689158 T2 DE3689158 T2 DE 3689158T2 DE 86107825 T DE86107825 T DE 86107825T DE 3689158 T DE3689158 T DE 3689158T DE 3689158 T2 DE3689158 T2 DE 3689158T2
Authority
DE
Germany
Prior art keywords
strips
layer
strip
polysilicon
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE86107825T
Other languages
English (en)
Other versions
DE3689158D1 (de
Inventor
James Philip Lavine
David Lawrence Losee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eastman Kodak Co
Original Assignee
Eastman Kodak Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eastman Kodak Co filed Critical Eastman Kodak Co
Application granted granted Critical
Publication of DE3689158D1 publication Critical patent/DE3689158D1/de
Publication of DE3689158T2 publication Critical patent/DE3689158T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D44/00Charge transfer devices
    • H10D44/01Manufacture or treatment
    • H10D44/041Manufacture or treatment having insulated gates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0198Integrating together multiple components covered by H10D44/00, e.g. integrating charge coupled devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/03Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

  • Die Erfindung betrifft allgemein ein Verfahren zur Herstellung von Halbleitervorrichtungen mit Dotierungsstoffen, die in einen ersten Streifensatz, der sich unterhalb eines ersten, damit zusammenwirkenden Satzes leitfähiger Streifen befindet, durch Ionenimplantation eingebracht werden. Insbesondere bezieht sich die Erfindung auf ein Verfahren zur Herstellung ladungsgekoppelter Bauelemente.
  • Halbleiter-Bildwandler arbeiten mit halbleitenden Pixeln, die in Abhängigkeit von den von den Pixeln absorbierten Photonen Minoritätsträger anziehen. Die so erzeugten Ladungen werden in einer Potentialmulde gesammelt. Die Ladungsübertragung erfolgt in bekannter Weise durch Transport der gesammelten Ladungen über Zeilen- und Spalten-Schieberegister in eine Ausgabeschaltung. Ladungsgekoppelte Bauelemente (nachstehend "CCD" genannt) ihrerseits sind die bevorzugten Bauelemente für Halbleiter-Bildwandler, und speziell auf diese richtet sich die vorliegende Erfindung. CCDs arbeiten insbesondere mit MOS-Kondensatoren und vorzugsweise mit durch Ionenimplantation eingebrachten Schichtkanälen. Von dem Verfahren der Ionenimplantation und der Ausbildung der entsprechenden Elektroden hängt es ab, ob der CCD-Bildwandler hoch leistungsfähig ist oder nicht.
  • Auf dem Gebiet der zweiphasigen ladungsgekoppelten Bauelemente ist es insbesondere wichtig, daß die Bauelemente so hergestellt werden, daß die Kante der Potentialmulde, die durch den durch Ionenimplantation eingebrachten Streifen gebildet wird, mit der Kante der darüberliegenden Elektrode ausgerichtet ist. Andernfalls entstehen Neben-Potentialmulden und Barrieren für die wirksame Ladungsabgabe, und dies verschlechtert die Leistung des Bauelements.
  • Das US-A-4,035,906 beschreibt ein Verfahren zur Herstellung von CCDs, bei dem die für die Ionenimplantation des ersten zu implantierenden Streifensatzes verwendete Maskierung entfernt wird und für die Ausbildung des ersten Polysiliziumstreifensatzes nicht zur Verfügung steht. Statt dessen werden die Polysiliziumstreifen nach nicht näher bezeichneten Markierungen so positioniert, daß sie gegenüber den implantierten Streifen eine versetzte Anordnung aufweisen - siehe Fign. 2C und 2D. Hierzu muß der von den Polysiliziumstreifen bedeckte Teil des Substrats von seinen implantierten Ionen während des der Isolierung dienenden Oxidationsvorganges (der zwischen den Fign. 2C und 2D stattfindet) durch Diffusion in das darunterliegende Substrat befreit werden. Dies ist unbefriedigend, da die Diffusion nach innen nur schwer zu steuern ist. Ein gewisser Teil des Dotierungsstoffs des N-Typs verbleibt im Oxid, wo er nicht benötigt wird. Schwerwiegender ist jedoch der Nachteil, daß der Dotierungsstoff die Tendenz hat, genau an der Kante der darunterliegenden Elektrode sowohl nach unten als auch nach außen übermäßig zu diffundieren, wie dies nachstehend noch näher erläutert wird. Dies führt zu einer unerwünschten Veränderung der Potentialmulde sowohl des ersten Elektrodensatzes als auch des zweiten, daneben ausgebildeten Satzes. Durch die unerwünschte Potentialveränderung wird in der Tendenz eine ineffiziente Ladungsübertragung bewirkt.
  • Es ist daher bei dieser Technik schwierig, das Ausdiffundieren präzise zu steuern. Diese Schwierigkeiten werden um so größer, je kleiner das CCD ausgebildet ist - was durch die immer kleiner werdenden Abmessungen der integrierten Schaltungen bedingt ist. Denn eine dünnere Isolier-Oxidationsschicht bedeutet kürzere Oxidationszeit und damit eine Verschärfung des Erfordernisses, das Ausdiffundieren exakt zu dem erforderlichen Zeitpunkt zu unterbrechen.
  • In der Zusammenfassung von JP-A-55,18048 ist ein Verfahren zur Herstellung eines Ladungsübertragungs-Halbleiterbauelements nach dem Oberbegriff des Anspruchs 1 beschrieben. Die Veröffentlichung beschreibt ein Verfahren, bei dem Elektrodenkanten mit durch Ionenimplantation eingebrachten Bereichen ausgerichtet sind. Sie enthält jedoch keinerlei Hinweis auf die Steuerung des Ausdiffundierens der implantierten Ionen bezüglich der Kantenausrichtung.
  • EP-A-0,142,186 beschreibt einen besonderen, in der Erfindung verwendeten Verfahrensschritt, bei dem ein freiliegender Oberflächenbereich einer Polysiliziumschicht in ein gegen ein nach folgendes Ätzverfahren resistentes Material umgewandelt wird.
  • Aufgabe der Erfindung ist es nun, das Problem der Ausrichtung der Kante der durch Implantation in ein Halbleitersubstrat eingebrachten Sperrschicht mit der Kante der darüberliegenden Elektrode unter Berücksichtigung des Ausdiffundierens von implantierten Ionen während der weiteren, für die Herstellung von CCDs erforderlichen Produktionsschritte zu lösen.
  • Erfindungsgemäß wird ein Verfahren zur Ausbildung präzise ausgerichteter implantierter Streifen eines Dotierungsstoffs in einem Halbleitersubstrat angegeben, das zur Herstellung einer Halbleitervorrichtung mit über den implantierten Streifen liegenden leitfähigen Streifen vorgesehen ist und das die in Anspruch 1 beschriebenen Arbeitsschritte umfaßt.
  • Damit bietet die Erfindung in vorteilhafter Weise ein Verfahren, mit dem - wo immer dies kritisch ist - eine Kantenausrichtung implantierter Dotierungsstoffe mit darüberliegenden Elektroden wirksamer erzielt werden kann, als dies bisher möglich war.
  • Damit verbunden ist der vorteilhafte Aspekt der Erfindung, daß sie ein Verfahren zur Ausbildung von CCDs mit verbesserter Leistung bereitstellt, indem sie unerwünschte Elektronenfallen vermeidet.
  • Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben. Die Zeichnungen zeigen in:
  • Fig. 1 einen schematischen, vertikalen Schnitt durch einen Teil einer Halbleitervorrichtung bekannten Aufbaus;
  • Fign. 2A bis 2K schematische, vertikale Schnitte durch Teile einer Halbleitervorrichtung, in denen jeweils aufeinanderfolgende Arbeitsschritte der Erfindung dargestellt sind;
  • Fig. 3 eine Ansicht ähnlich Fig. 2K, wobei jedoch als Endelement ein nach dem erfindungsgemäßen Verfahren hergestelltes virtuell-phasiges CCD dargestellt ist;
  • Fig. 4 einen Schnitt durch einen Teil eines CCD-Bauelements, der um etwa 90º gegenüber den Ansichten der Fign. 2A bis 2K gedreht ist;
  • Fig. 5 einen Schnitt ähnlich dem der Fig. 2B, der jedoch eine alternative Ausführungsform darstellt, und
  • Fign. 6 bis 8 Schnitte ähnlich denen der Fign. 2A bis 2C, jedoch für eine andere Ausführungsform der Erfindung.
  • Die nachfolgende Beschreibung bezieht sich in weiten Teilen auf den Aufbau eines CCD des zweiphasigen oder virtuellphasigen Typs mit Polysilizium-Elektrodenstreifen. Außerdem ist die Erfindung bei allen Bauelementen anwendbar, bei denen unterhalb eines leitenden Elektrodenstreifens eine implantierte Sperrschicht (oder bei Bauelementen des P-Leitungstyps eine implantierte Potentialmulde) der Art gewünscht wird, daß das implantierte Material und der Elektrodenstreifen mit ihren Kanten präzise ausgerichtet sind, auch wenn das Bauelement kein CCD ist oder die Elektroden nicht aus Polysilizium bestehen. Zum Beispiel ist die Erfindung auch in Fällen nützlich, in denen der implantierte Dotierungsstoff sich selbst mit der Kante eines Gates ausrichten muß, zum Beispiel bei der Herstellung von vierphasigen CCDs oder von CCDs mit seitlichem Überlauf- Drain.
  • Die richtige Kantenausrichtung der implantierten Bereiche des ersten Satzes leitfähiger Streifen wird zum Teil dadurch bewirkt, daß ein Teil des für die Ionenimplantation verwendeten Maskierungsmaterials als Maskierungskante für die Positionierung der Kante der leitfähigen Streifen herangezogen wird.
  • Fig. 1 stellt das Problem der Verfahren des Standes der Technik dar. Wenn der implantierte Dotierungsstoff 5 aus der Oxidschicht 6 herausdiffundiert, neigt er dazu, in dem Bereich neben dem Kantenbereich 7 der ersten Polysiliziumstreifen 8 übermäßig zu diffundieren und in der Potentialmulde eine unerwünschte Senke D1 zu erzeugen, wie dies im Substrat angedeutet ist. Außerdem tritt bei 9 eine übermäßige Diffusion nach außen auf, wodurch in der Mulde der zweiten, neben dem ersten Streifen ausgebildeten Elektrodenstreifen eine unerwünschte Senke D2 entsteht.
  • Die Fign. 2A bis 2K stellen die Verfahrensschritte anhand der bevorzugten Ausführungsform dar. Dabei weist ein Halbleitersubstrat 10, bestehend vorzugsweise aus einem Einkristall-Silizium des P-Typs mit (nicht dargestelltem) Schichtkanal des N-Typs, eine Schicht 12 aus darauf gewachsenem Gate-Oxid auf (Fig. 2) Anschließend wird eine durchgehende leitfähige Schicht 14 aus Silizium, zum Beispiel dotiertem Polysilizium, gefolgt von einer ersten durchgehenden Maskierungsschicht 16 aus Si&sub3;N&sub4; aufgebracht (Fig. 2B). Das Aufbringen der Schichten 14 und 16 erfolgt in herkömmlicher Weise und braucht hier nicht weiter beschrieben zu werden. Anschließend wird eine zweite durchgehende Maskierungsschicht 18 aus Oxid, zum Beispiel abgeschiedenem Oxid, in einer geeigneten Ionen-Maskierungsstärke, vorzugsweise etwa 5000 Å (1 Å = 0,1 um), aufgebracht. Die Schichten 16 und 18 werden mittels herkömmlicher Fotolack- und Ätztechniken mit einem Maskierungsstreifenmuster 20 versehen, wobei Bereiche der darunterliegenden Schicht 14 freibleiben. Die Streifen 20 verlaufen vorzugsweise in vorbestimmten Abständen parallel zueinander.
  • Anschließend wird auf die gesamte Oberfläche eine dritte Schicht 30 aus einem geeigneten Maskierungsmaterial aufgebracht, die so dick ist, daß sie dadurch ihre planare Form verliert. Vorzugsweise ragen Bereiche 32 der Schicht 30, die mit Streifen 20 in Kontakt stehen, um ein Maß y über die zwischen diesen Streifen 20 liegenden Bereiche der Schicht 30 hinaus. Die Höhe dieser hervorstehenden Bereiche wird so gewählt, daß nach dem Wegätzen der gestrichelt dargestellten Bereiche der Schicht 30 (Fig. 2B) durch die größere Dicke an den abwärts gerichteten Seiten der Streifen 20 Restbereiche 34 stehenbleiben. Das Maß y kann beispielsweise 5000 Å betragen. Geeignet ist jedes Material, das eine derartige Eigenschaft aufweist, zum Beispiel durch chemische Wasserdampfabscheidung aufgebrachtes SiO&sub2;, das bei Beschichtung mit einer Nenndicke von 5000 Å den Vorsprung y erzeugt.
  • Außerdem sollte das Material ein ausreichendes Abschirmvermögen gegen Bor-Ionen bei den Restbereichen 34 sicherstellen (Fig. 2C).
  • Zum Entfernen der in Fig. 2B gestrichelt dargestellten Bereiche sind bei diesem Material verschiedene Ätztechniken geeignet. Zum Beispiel kann hierzu (nicht dargestellt) das reaktive Ionen-Ätzverfahren oder das Plasma-Ätzverfahren durch einen (nicht dargestellten) belichteten und entwickelten Fotolack verwendet werden. Kennzeichnend für derartige Ätzverfahren ist, daß dabei auch Vertiefungen 40 in der Polysiliziumschicht 14 erzeugt werden, da Polysilizium für diese Ätzmittel keine absolute Sperrschicht darstellt. Diese Vertiefungen betragen vorzugsweise höchstens etwa 100 Å.
  • Alternativ zur Verwendung von SiO&sub2; für die Schicht 30 mit darüberliegendem Fotolack kann die Schicht 30 auch selbst aus einem Fotolack bestehen, wenn dieser ein ausreichendes Ionen-Abschirmvermögen besitzt, um das implantierte Bor vom Substrat 10 fernzuhalten.
  • Jetzt ist das Maskierungsmuster für den ersten Ionenimplantationsschritt vollständig ausgebildet. Die Ionenimplantation des ersten Sperrschichtstreifensatzes erfolgt (Fig. 2C) durch herkömmliche Ionenimplantation eines entsprechenden Dotierungsstoffes, zum Beispiel Bor, wie dies schematisch durch die Pfeile 50 angedeutet ist. Die für die Implantation üblicherweise aufgewendete Energie wird so gewählt, daß das Bor unterhalb der Schnittstelle zwischen den Schichten 10 und 12 implantiert wird; dies bedeutet, daß zur Erzeugung z. B. der Hälfte der gewünschten Trennschichtbereiche normalerweise Energien von bis zu 200 keV ausreichen. Die implantierten Streifen sind durch gestrichelte Linien 52 angedeutet. Die von dem Oxid 30 und den Streifen 20 gebildete Maskierung bewirkt, daß der Dotierungsstoff an allen übrigen Stellen ferngehalten wird. Daher fallen die durch Ionenimplantation eingebrachten Streifen mit den Vertiefungen zusammen und sind mit diesen ausgerichtet, so daß sie das Potential in jenen Bereichen der Vorrichtung verändern.
  • Anschließend werden alle Bereiche, mit Ausnahme der Si&sub3;N&sub4;- Bereiche 16, der vorstehend beschriebenen Maskierung entfernt. Dies kann auf einfache Weise dadurch bewirkt werden, daß z. B. die abgeschiedenen Oxide mit gepufferten Fluorwasserstofflösungen entfernt werden. Damit werden nicht nur die vertieften Bereiche 40 des Polysiliziums, sondern auch die daran angrenzenden Bereiche 54 und 56 (Fig. 2D) freigelegt, die zuvor mit dem Oxid 30 in Berührung standen. Auf diesen freiliegenden Flächen 40, 54 und 56 werden Streifen 60 eines ätzresistenten Materials, z. B. thermisch gewachsenes SiO&sub2; oder ein Metallsilizid, aufgebracht, das bei der Musterausbildung im Polysilizium als ätzmittelresistentes Material dient. Diese Oxidstreifen werden dort ausgebildet, wo das Polysilizium vom Bereich 16 der zuvor für die örtliche Begrenzung der implantierten Streifen 52 verwendeten größeren Maske nicht abgedeckt ist. Für die Ausbildung der Streifen 60 lassen sich herkömmliche Verfahren mit Nutzen einsetzen. Wenn die Streifen 60 aus einem Metallsilizid bestehen sollen, kann dies dadurch bewirkt werden, daß auf die gesamte Oberfläche eine Schicht des Metalls für dieses Metallsilizid, zum Beispiel Ti, aufgebracht wird. Anschließend wird das Bauelement bei einer Temperatur geglüht, die ausreicht, um das Silizid entstehen zu lassen, allerdings nur in jenen Bereichen, in denen das Metall mit der freiliegenden Polysiliziumschicht in Berührung steht. Anschließend wird das Metall, das nicht reagiert hat, weggeätzt, so daß die in Fig. 2D dargestellte Ausbildung zurückbleibt.
  • Danach entfernt man die verbleibenden Bereiche 16 der vorherigen Maskierung, zum Beispiel mit heißem H&sub3;PO&sub4; oder mittels eines hoch anisotropen, reaktiven Ionen-Ätzvorganges. Dadurch wird das Polysilizium zwischen den SiO&sub2;-Streifen 60 für ein entsprechendes Ätzmittel freigelegt, während die SiO&sub2;-Streifen 60 ätzmittelresistent sind und die darunterliegende Polysiliziumschicht schützen. Als zweckmäßige Ätzmittel können zum Beispiel Plasma- oder reaktive Ionen-Ätzverfahren genannt werden. In den Fign. 2E und 2F ist das nach dem Wegätzen des freiliegenden leitfähigen Polysiliziums zwischen den Streifen 60 erzielte Ergebnis dargestellt. Die ausgebildeten Rillen 65 können die Streifen 60 etwas hinterschneiden. Zurück bleiben Streifen 70 des leitfähigen Polysiliziums.
  • In Fig. 2F sind die Besonderheiten und Abmessungen der Streifen 60 und 70 noch deutlicher zu erkennen. Der Streifen 60 weist eine Gesamtbreite "x" auf. Durch das Ätzen entsteht auf einer Seite der Streifen 70 eine Oberfläche 75. Je nach verwendetem Ätzmittel wird der SiO&sub2;-Schutzstreifen 60 von der Oberfläche 75 hinterschnitten, wobei der Betrag des Hinterschnitts, gemessen ab dem vertikalen Bereich der Oberfläche 75, mit "x'" bezeichnet ist. Der implantierte Sperrschicht-Streifen 52 besitzt eine Breite "w". Die Kante 80 des Streifens 52 kann gegenüber der vertikalen Ausrichtung mit dem vertikalen Teil der Oberfläche 75 um einen Abstand w' versetzt sein. Als repräsentative Werte für die vorstehenden Abmessungen können genannt werden:
  • x = 2 bis 20 um
  • w = 1 bis 7 um
  • x' = 0 bis 3000 Å
  • w' = 500 bis 2000 Å
  • (Bei Verwendung eines Ätzverfahrens, das keinen Hinterschnitt bewirkt, ist x' = Null.)
  • Die Streifen 60 können dann z. B. mittels gepuffertem Fluorwasserstoff als Ätzmittel entfernt werden, wenn sie aus Siliziumdioxid bestehen. Bestehen die Streifen 60 jedoch aus Metallsilizid, können sie stehenbleiben.
  • Anschließend werden die ganzen Polysiliziumstreifen 70 jeweils oxidiert, zum Beispiel durch Erwärmung in einer geeigneten Atmosphäre. Zum Beispiel werden die Streifen 70 etwa 20 Minuten lang in einer H&sub2;O enthaltenden Umgebungs- Atmosphäre auf etwa 950ºC erhitzt. Das Ergebnis ist eine isolierende Oxidschicht 90 (Fig. 2G). Durch das Erhitzen kann, je nach Stärke der Erhitzung, ein leichtes Ausdiffundieren des Streifens 52 und eine Veränderung der Neigung der Wandflächen 75 verursacht werden. Bei den meisten Erhitzungsvorgängen dieser Art ist nach dem Diffundieren die Kantenausrichtung der Kante 80 gegenüber den vertikalen Bereichen der Oberfläche 75 des Polysiliziumstreifens 70 immer noch gegeben (Fig. 2G).
  • Die Vertiefungen 40 können entweder ganz bis zur Oberfläche 75 reichen oder, wie in Fig. 2G dargestellt ist, kurz davor enden. Im ersteren Fall ergibt sich eine vernachlässigbare Differenz in der vertikalen Ausrichtung zwischen den Kanten des implantierten Streifens 52 nach der Oxidation und der Kanten der Wandfläche 75.
  • Es stehen jedoch auch andere Alternativen für die Implantationsmaske und/oder für das ätzmittelresistente Material zur Ausbildung der Polysiliziumstreifen 70 zur Verfügung. Wenn das zur Ausbildung der ätzmittelresistenten Streifen 60 verwendete Metall Wolfram ist und als Streifen 18 wie ursprünglich beschrieben SiO&sub2; verwendet wird, wird eine Wolframabscheidung aus WF&sub6;-Dampf bei 400º bis 500ºC nur auf den freiliegenden Polysiliziumflächen 40, 54 und 56 stattfinden. Nach Entfernung der SiO&sub2;-Streifen 20 und der Streifen 16 steht das Wolfram nur an jenen Flächen 40, 54 und 64 mit dem Polysilizium in Berührung. Durch das nachfolgende Ätzen wird dann das Ergebnis gemäß Fig. 2E erzielt, wo die Streifen 60 aus Wolfram bestehen und vor dem Oxidationsschritt, der zu dem in Fig. 2G dargestellten Ergebnis führt, entfernt werden.
  • An dieser Stelle ist jedoch nur ein erster Satz implantierter Sperrschichtstreifen mit den entsprechenden darüberliegenden Elektroden an den Kanten ausgerichtet. Ein Zweiphasen-CCD erfordert jedoch noch einen zweiten Satz. Der zweite Satz implantierter Streifen und darüberliegender Elektroden wird wie folgt ausgerichtet: Wie in Fig. 2H zu erkennen ist, bringt man eine Materialschicht 100 im wesentlichen in der gleichen Weise wie die Schicht 30 gemäß Fig. 2B auf die gesamte Oberfläche auf. Das Material wird in der gleichen Weise wie die Schicht 30 mit einem Muster versehen. Die Ionenimplantation erfolgt entsprechend den Pfeilen 110 in Fig. 2I, so daß Streifen 120 nur in den Bereichen des Substrats implantiert werden, die nicht durch das Material der Schicht 100 abgedeckt sind. (Unter den freiliegenden Polysiliziumstreifen 70 findet keine Implantation statt, da die Implantationsenergie für die zweite Implantation geringer ist als für die erste Implantation, z. B. nur etwa 150 keV.) Anschließend werden die Streifen 100 entfernt - Fig. 2J. Schließlich wird der zweite Satz Polysiliziumstreifen aufgebracht, und zwar zunächst als eine Gesamtschicht, die dann so mit einem Muster versehen wird, daß die beabstandeten Streifen 130 stehenbleiben (Fig. 2K). Da die Kanten der Streifen 120 automatisch mit der äußeren Oberfläche der Polysiliziumstreifen 70 ausgerichtet werden, weil die Streifen 70 als Maskierung bei der Implantation dienen, sind die Streifen an ihren Kanten 122 vertikal mit den entsprechenden Kanten der Elektrodenstreifen 130 ausgerichtet.
  • Der erste Streifensatz 70 wird mit einem gemeinsamen Anschluß 270 verbunden, der zweite Streifensatz 130 mit einem gemeinsamen Anschluß 330, womit der Zweiphasen-CCD komplett ist.
  • Nachdem die einwandfreie Kantenausrichtung für den ersten Satz implantierter Streifen und deren entsprechende, darüberliegende Elektroden erzielt ist, ist auch ein virtuellphasiger Elektrodenaufbau unter Verwendung nur des ersten Satzes auf diese Weise ausgebildeter Elektroden möglich.
  • Hierzu wird das Verfahren in dem in Fig. 2J dargestellten Zustand wieder aufgenommen, und es werden die folgenden zusätzlichen Arbeitsschritte ausgeführt: (1) Es werden Streifen 410 von Akzeptor-Dotierungsstoffen, zum Beispiel Bor, die sich über die gesamte Breite der Rillen 400 erstrecken (Fig. 3) in der gesamten freiliegenden Rille 400 (Fig. 2J) durch Ionenimplantation eingebracht. (2) Anschließend erfolgt wahlweise eine Erhitzung, zum Beispiel 30 Minuten bei 950ºC, durch die die Streifen 120 und 410 tiefer in das Substrat diffundieren. (3) Schließlich wird durch die Rillen 400 ein abschließender Streifen 500 eines Donator-Dotierungsstoffs, zum Beispiel Arsen, implantiert. Als Ergebnis erhält man die gestufte Potentialmuldenfolge, wie sie schematisch durch die Linie 510 angedeutet ist.
  • Wie vorstehend erwähnt, kann das Verfahren auch zur Kantenausrichtung einer zur Ausbildung eines seitlichen Überlauf- Drains eingesetzten implantierten Trennschicht verwendet werden. Ein derartiger Aufbau ist in Fig. 4 dargestellt. Dabei ist der Bereich 600 des Substrats 610 der an eine nicht dargestellte Spannungsquelle angeschlossene implantierte Drain. Bei der Schicht 620 handelt es sich um eine Isolations-Oxidschicht; die im Hintergrund sichtbare vorstehende Rippe 630 ist der oxidbeschichtete Polysiliziumstreifen, der eine der CCD-Elektroden enthält. Das vorstehend beschriebene Verfahren bewirkt die Kantenausrichtung der Kante 632 der implantierten Sperrschicht 600 mit der Kante 634 des Polysiliziumstreifens. Die so bewirkte Implantation ist durch die "innerhalb" des Substrats gelegene gestrichelte Linie 640 angedeutet.
  • Eine weitere Alternative für die Verwendung der Restbereiche 34 ist in Fig. 5 dargestellt. Diese Ausführungsform ist dann besonders nützlich, wenn bei dem Prozeß nachfolgende Erhitzungsvorgänge, die ein seitliches Diffundieren des implantierten Dotierungsstoff-Streifens verursachen würden, minimiert werden. Teile, die den zuvor beschriebenen Teilen entsprechen, sind hier mit den gleichen Bezugszeichen bezeichnet, nur ein "a" ist nachgestellt. Wie zuvor beschrieben, wird auch hier eine Schicht 14a aus Polysilizium mit Streifen 20a versehen. Dann wird eine mehrschichtige Schutz- Maskierungsschicht aufgebracht, bestehend in herkömmlicher Weise aus einer planarisierenden Schicht 640, einer Sperrschicht 650, zum Beispiel aus aufgesponnenem Glas, und einer relativ dünnen Fotolackschicht 660. Durch Belichten und Entwickeln der ersten Schicht 660 und Ätzen der Schicht 650 kann die Schicht 640 anisotrop geätzt werden, so daß man das in Fig. 5 dargestellte Ergebnis erhält. Der übrige Prozeß entspricht den im Zusammenhang mit der vorherigen Ausführungsform beschriebenen Verfahren, wobei für die Entfernung der Streifen jeweils geeignete Ätzmittel verwendet werden.
  • Für die Ausbildung von Streifen 70 aus Polysilizium, deren Kanten mit denen der darunter befindlichen implantierten Dotierungsstoff-Streifen ausgerichtet sind, steht noch ein weiteres Verfahren zur Verfügung. Dieses Verfahren ist in den Fign. 6 bis 8 dargestellt. Teile, die denen der oben beschriebenen Ausführungsformen entsprechen, sind dabei mit den gleichen Bezugszeichen bezeichnet, nur ein "b" ist angefügt. Das Verfahren beginnt mit den gleichen Schritten, wie sie in den Fign. 2A bis 2C für die soeben beschriebene Ausführungsform dargestellt sind, mit der Ausnahme, daß es sich bei der Schicht 14b um eine sehr dünne Schicht (1000 Å oder weniger) aus Silizium, zum Beispiel amorphem Silizium, handelt, die auf der Oxidschicht 12b ausgebildet ist, und daß die Streifen 20b vorzugsweise alle aus Si&sub3;N&sub4; bestehen. Jetzt werden Streifen 700 aus Polysilizium oder amorphem Silizium auf die zwischen den Streifen 20b freiliegenden Schichten 12b und 14b aufgebracht. Besonders wichtig ist dabei, daß diese Streifen ausreichend dick sind, um dem nachstehend noch erörterten Ätzen standzuhalten. Die bevorzugte Ablagerung von Silizium an diesen Stellen statt auf dem Si&sub3;N&sub4; ist durch Dampfabscheidung des Siliziums aus SiCl&sub4; + H&sub2; bei einem Druck von etwa 1/100 bar erzielbar. Das abgeschiedene Silizium kann bereits dotiert sein oder aber durch Ionenimplantation dotiert werden. Anschließend werden die Streifen 20b selektiv weggeätzt (Fig. 7). Dann werden die zwischen den Streifen 700 freiliegenden Bereiche der Schicht 14b mittels eines Plasma- oder reaktiven Ionenätzverfahrens weggeätzt. Da die Streifen 700 im Vergleich zu der Schicht 14b ausreichend dick sind, wird durch dieses Ätzverfahren nur der gestrichelte Bereich der Streifen 700 entfernt (Fig. 8).
  • Anschließend kann das CCD mit Vorteil unter Verwendung der Verfahren der zuvor beschriebenen Ausführungsform fertiggestellt werden.
  • Wenn andererseits die Streifen 20b SiO&sub2; enthalten und für ein abhebendes Verfahren dick genug sind, können die Polysiliziumstreifen 700 sowohl auf als auch zwischen den Streifen 20b (nicht dagestellt) abgeschieden werden, wobei die Bereiche auf den Streifen 20b dann beim Wegätzen der Streifen 20b entfernt werden.
  • Beispiel
  • Das folgende Beispiel verdeutlicht zusätzlich den Schutzumfang der Erfindung.
  • Auf einer Polysiliziumschicht 14 mit einer Dicke von 3500 Å wurden mittels des in den Fign. 2A bis 2D dargestellten Verfahrens Streifen 16 aus Si&sub3;N&sub4; mit einer Dicke von 500 Å ausgebildet. Dann wurden Streifen 18 aus SiO&sub2; mit einer Dicke von 5000 Å aufgebracht. Diese wurden mittels eines reaktiven Ionenätzverfahrens durch eine Maske hindurch derart weggeätzt, daß sich Streifen 20 ergaben, und anschließend wurde auf die gesamte Oberfläche eine Schicht 30 aus SiO&sub2; mit einer Dicke von 5000 Å durch Abscheiden aufgebracht. Die Schicht 30 wurde dann durch eine Fotolack-Maske, die in der vorstehend besprochenen Weise belichtet und entwickelt wurde, mittels reaktiver Ionenätzung geätzt, wobei Restbereiche 34 zurückblieben. Als Dotierungsstoff wurde Bor mit 200 keV implantiert, bei einem Expositionsspalt von 3 um zwischen den Oxidstreifen 32. Die abgeschiedenen Oxidschichten wurden dann unter Verwendung eines gepufferten Fluorwasserstoff- Ätzmittels entfernt, wobei die dünnen Si&sub3;N&sub4;-Streifen zurückblieben. Durch Oxidieren des durch das gepufferte Fluorwasserstoff-Ätzmittel freigelegten Polysiliziums wurden ätzmittelresistente Streifen 60 ausgebildet. Anschließend wurden durch Einwirkung von Phosphorsäure bei 150ºC für 30 min. die Nitrid-Streifen 16 entfernt und die freigelegten Polysilizium-Streifen mit einem SF&sub6; enthaltenden Plasma-Ätzverfahren geätzt.
  • Zum Vergleich wurde das Verfahren nach den Fign. 2A bis 2F der US-A-4,035,906 durchgeführt mit dem Ziel, ein CCD ähnlich dem nach vorstehendem Verfahren hergestellten zu erhalten. Hierzu wurden verschiedene 25 Ohm-cm-Halbleiterplättchen des P-Typs mit üblichen Getter- und Kanalsperrverfahren bearbeitet. Anschließend wurde auf der gesamten Oberfläche Phosphor mit einer Konzentration von 1,2 · 10¹² cm&supmin;² durch Ionenimplantation mit 150 keV implantiert und dadurch eine Schichtkanalstruktur ausgebildet.
  • Dann ließ man eine Schicht Siliziumdioxid mit einer Dicke von 1000 Å bei 950ºC in einer feuchten Umgebungsatmosphäre wachsen. Darüber wurde eine Fotolackschicht aufgebracht und mit einem Muster versehen. Durch die Öffnungen in dem Fotolack wurde Arsen in das Oxid implantiert; dabei wurde zur Implantation einer Konzentration von 1,3 · 10¹³ cm&supmin;² eine Ionenenergie von 80 keV verwendet und somit der in Fig. 2B der US-A-4,035,906 dargestellte Zustand hergestellt. Anschließend wurden die Fotolackstreifen entfernt.
  • Als nächstes wurde eine Polysiliziumschicht bei 620ºC auf die gesamte Oberfläche aufgebracht und bei 900ºC 30 Minuten lang mit Phosphor dotiert. Die Polysiliziumschicht wurde dann so mit einem Muster versehen, daß man eine im wesentlichen der Fig. 2C der US-A-4,035,906 entsprechende Struktur erhielt.
  • Dann wurde die Oxidschicht zwischen den Polysiliziumstreifen geätzt, um das implantierte As zwischen den Polysiliziumstreifen zu entfernen. Nach dem Ätzvorgang wurde Isolationsoxid erzeugt und das noch verbleibende implantierte As veranlaßt, in das Substrat zu diffundieren. Hierzu wurden die Halbleiterplättchen 20 Minuten lang in einer feuchten Umgebungsatmosphäre bei 950ºC erhitzt, um den in Fig. 2D der US-A-4,035,906 dargestellten Zustand nachzuvollziehen.
  • Schließlich wurden die Elektroden der zweiten Phase entsprechend der Beschreibung der US-A-4,035,906 hergestellt und durch ein abschließendes Glühen für 30 Minuten bei 1050ºC ein weiteres Abwandern des As in das Substrat bewirkt.
  • Anschließend wurde sowohl bei dem vorstehend beschriebenen erfindungsgemäßen Beispiel als auch bei dem Vergleichsbeispiel mittels des folgenden Verfahrens untersucht, ob unerwünschte Fangmulden vorhanden waren oder nicht.
  • Bei Gate-Spannungen von 0 Volt wurde festgestellt, daß die Potentialmulde im Speicherbereich der Phase 1 der Vergleichs-Halbleiterplättchen bei 12,8 eV lag. Im Übertragungsbereich der Phase 1 betrug das Potential 5,2 eV. Am wichtigsten war jedoch, daß an der Grenze zwischen dem Speicherbereich der Phase 1 und dem übertragungsbereich der Phase 2 eine etwa 3 eV tiefe und 2 um breite Mulde bestand. Diese führte zu einer schlechten Ladungsübertragungs- Leistung.
  • Dagegen ergab sich bei dem vorstehend beschriebenen erfindungsgemäßen Beispiel keine derartige Grenzmulde, und zwar weder zwischen dem Speicherbereich der Phase 1 und dem Übertragungsbereich der Phase 2, noch zwischen dem Übertragungsbereich der Phase 1 und dem Speicherbereich der Phase 2.
  • Zeichnungstext:
  • Prior art = Stand der Technik

Claims (9)

1. Verfahren zur Ausbildung präzise ausgerichteter implantierter Streifen aus einem Dotierungsstoff in einem Halbleitersubstrat, das zur Herstellung einer Halbleitervorrichtung mit über den implantierten Streifen liegenden leitfähigen Streifen vorgesehen ist, dadurch gekennzeichnet, daß in einer Reihe von Arbeitsschritten
a) eine aus einem leitfähigen Material bestehende Schicht (14) auf das Halbleitersubstrat (10) aufgebracht wird,
b) eine erste, mit einem Muster aus Streifen mit senkrechten Seiten versehene Maske (16, 18) auf der leitfähigen Schicht (14) ausgebildet wird, wobei das Streifenmuster im Abstand voneinander liegende erste Streifenabschnitte der leitfähigen Schicht (14) unbedeckt läßt,
c) auf die erste Streifenmaske (16, 18) eine Schicht (30) aus einem Maskierungsmaterial aufgebracht wird, die so dick ist, daß sie dadurch ihre planare Form verliert,
d) eine zweite ein Muster bildende Maske (32, 16, 18) aus durchgehenden, eine der senkrechten Seiten der betreffenden Streifen der ersten Streifenmaske (16, 18) jeweils überlappenden Streifenabschnitten der Maskierungsmaterialschicht (30) hergestellt wird, indem die Maskierungsmaterialschicht (30) so geätzt wird, daß zweite Streifenabschnitte (40) der leitfähigen Schicht (14) und Teile der ersten Streifenmaske (16, 18) freigelegt werden, während Restabschnitte (34) der nichtplanaren Schicht (30) aus Maskierungsmaterial zurückbleiben, die aus dickeren Teilen bestehen und an den jeweils anderen senkrechten Seiten der Streifen der ersten Streifenmaske (16, 18) auftreten,
e) durch die von der zweiten Streifenmaske (32, 16, 18) freigelegten zweiten Streifenabschnitte (40) hindurch Dotierungsstoffstreifen durch Ionenimplantation (52) in das Substrat (10) eingebracht werden,
f) die restliche Maskierungsmaterialschicht (30) entfernt wird, wobei jedoch mindestens ein Teil (16) der ersten Streifenmaske zurückbleibt, derart, daß die gesamten ersten Streifenabschnitte der leitfähigen Schicht (14) erneut freigelegt werden,
g) auf den ersten streifenabschnitten der leitfähigen Schicht (14) zwischen den verbleibenden Abschnitten der ersten Streifenmaske dritte Streifen (60; 700) aus einem Material ausgebildet werden, dessen Dicke so gewählt ist, daß sie bei Durchführung der Schritte h) und i) dritte Streifen (60, 700) ergibt,
h) die zurückbleibenden Abschnitte (16) der ersten Streifenmaske entfernt werden, um die darunterliegende leitfähige Schicht (14) freizulegen, und
i) die darunterliegende leitfähige Schicht (14) dort weggeätzt wird, wo sie durch die dritten Streifen (60, 700) nicht abgedeckt ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das gemäß Schritt a) aufgebrachte leitfähige Material aus Polysilicon besteht.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die gemäß Schritt b) ausgebildeten ersten Streifenabschnitte aus Polysilicon bestehen und daß in Schritt g) die zwischen den verbleibenden Abschnitten befindliche Oberfläche des Polysilicons in ein Material umgewandelt wird, das gegenüber dem gemäß Schritt i) durchgeführten Ätzen resistent ist.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet daß bei der Umwandlung an der Oberfläche befindliches Polysilicon in SiO&sub2; umgewandelt wird.
5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß bei der Umwandlung Polysilicon an der Oberfläche in ein Silicid umgewandelt wird.
6. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die in Schritt a) aufgebrachte Schicht aus Polysilicon besteht und daß die gemäß Schritt g) hergestellten dritten Streifen (700) aus leitfähigem Polysilicon zwischen den verbleibenden Maskenteilen ausgebildet werden, die dicker sind als die abgelagerte Polysiliconschicht (14), derart, daß nach dem Ätzen gemäß Schritt i) eine bestimmte Menge dieser zwischen den Maskenteilen liegenden dritten Streifen (700) aus Polysilicon zurückbleibt und als mit den implantierten Dotierungsstoffstreifen zusammenwirkenden leitfähigen Streifen dient.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die gemäß Schritt b) erhaltene erste Streifenmaske (16, 18) Streifen der leitfähigen Schicht (14) freilegt, die eine geringere Breite als die in Schritt g) erhaltenen dritten Streifen (60, 700) besitzen.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in auf Arbeitsschritt i) folgenden weiteren Arbeitsschritten
j) die Oberfläche der zurückbleibenden dritten Streifen (70) der leitfähigen Schicht (14) oxidiert wird,
k) eine dritte ein Muster bildende Maske über einem Teil der oxidierten zurückbleibenden dritten Streifen (70) und über benachbart den oxidierten zurückbleibenden dritten Streifen (70) befindlichen Teilen des darunterliegenden Substrats (10) so ausgebildet wird, daß Streifenabschnitte des darunterliegenden Substrats unbedeckt bleiben, und
l) ein zweiter Satz von Dotierungsstoffstreifen durch Ionenimplantation in das Substrat dort eingebracht wird, wo Streifenabschnitte des darunterliegenden Substrats gemäß Schritt k) freiliegen.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß in einem weiteren Arbeitsschritt ein zweiter Satz leitfähiger Streifen (130) ausgebildet wird, der gegenüber den verbliebenen dritten Streifen (70) der leitfähigen Schicht (14) isoliert ist, wobei dieser zweite Satz (130) über dem zweiten Satz von implantierten Streifen angeordnet und jeweils an der einen Kante dieser Streifen mit einer Kante eines implantierten Streifens des zweiten Satzes ausgerichtet ist.
DE86107825T 1985-07-01 1986-06-09 Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür. Expired - Fee Related DE3689158T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/750,204 US4613402A (en) 1985-07-01 1985-07-01 Method of making edge-aligned implants and electrodes therefor

Publications (2)

Publication Number Publication Date
DE3689158D1 DE3689158D1 (de) 1993-11-18
DE3689158T2 true DE3689158T2 (de) 1994-05-11

Family

ID=25016940

Family Applications (1)

Application Number Title Priority Date Filing Date
DE86107825T Expired - Fee Related DE3689158T2 (de) 1985-07-01 1986-06-09 Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür.

Country Status (5)

Country Link
US (1) US4613402A (de)
EP (1) EP0207328B1 (de)
JP (1) JP2667390B2 (de)
CA (1) CA1262110A (de)
DE (1) DE3689158T2 (de)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2589003B1 (fr) * 1985-10-18 1987-11-20 Thomson Csf Procede de realisation d'un dispositif a transfert de charge et dispositif a transfert de charge mettant en oeuvre ce procede
US4746622A (en) * 1986-10-07 1988-05-24 Eastman Kodak Company Process for preparing a charge coupled device with charge transfer direction biasing implants
US4732868A (en) * 1987-03-30 1988-03-22 Eastman Kodak Company Method of manufacture of a uniphase CCD
US4742016A (en) * 1987-03-30 1988-05-03 Eastman Kodak Company Method of manufacture of a two-phase CCD
US5134087A (en) * 1987-12-17 1992-07-28 Texas Instruments Incorporated Fabricating a two-phase CCD imager cell for TV interlace operation
USD316631S (en) 1988-08-08 1991-05-07 Hammons Anna J Sports bag for bat and balls
US4910569A (en) * 1988-08-29 1990-03-20 Eastman Kodak Company Charge-coupled device having improved transfer efficiency
FR2641416A1 (fr) * 1988-12-30 1990-07-06 Thomson Composants Militaires Procede de fabrication d'un dispositif a transfert de charges
US4908518A (en) * 1989-02-10 1990-03-13 Eastman Kodak Company Interline transfer CCD image sensing device with electrode structure for each pixel
US5115458A (en) * 1989-09-05 1992-05-19 Eastman Kodak Company Reducing dark current in charge coupled devices
US4974043A (en) * 1989-10-12 1990-11-27 Eastman Kodak Company Solid-state image sensor
US5047862A (en) * 1989-10-12 1991-09-10 Eastman Kodak Company Solid-state imager
US5235198A (en) * 1989-11-29 1993-08-10 Eastman Kodak Company Non-interlaced interline transfer CCD image sensing device with simplified electrode structure for each pixel
US4992392A (en) * 1989-12-28 1991-02-12 Eastman Kodak Company Method of making a virtual phase CCD
US5051832A (en) * 1990-02-12 1991-09-24 Eastman Kodak Company Selective operation in interlaced and non-interlaced modes of interline transfer CCD image sensing device
WO1991015875A1 (en) * 1990-04-04 1991-10-17 Eastman Kodak Company Two phase ccd for interline image sensor
US5060245A (en) * 1990-06-29 1991-10-22 The United States Of America As Represented By The Secretary Of The Air Force Interline transfer CCD image sensing apparatus
US5238864A (en) * 1990-12-21 1993-08-24 Mitsubishi Denki Kabushiki Kaisha Method of making solid-state imaging device
US5286987A (en) * 1991-11-26 1994-02-15 Sharp Kabushiki Kaisha Charge transfer device
JPH05226378A (ja) * 1992-02-17 1993-09-03 Sony Corp 電荷転送素子の製法
US5210049A (en) * 1992-04-28 1993-05-11 Eastman Kodak Company Method of making a solid state image sensor
US5235196A (en) * 1992-07-24 1993-08-10 Eastman Kodak Company Transfer region design for charge-coupled device image sensor
US5314836A (en) * 1992-09-15 1994-05-24 Eastman Kodak Company Method of making a single electrode level CCD
JPH06216163A (ja) * 1992-12-09 1994-08-05 Eastman Kodak Co 電荷結合素子
US5298448A (en) * 1992-12-18 1994-03-29 Eastman Kodak Company Method of making two-phase buried channel planar gate CCD
US5340438A (en) * 1993-06-07 1994-08-23 Eastman Kodak Company Low temperature insitu image reversal process for microelectric fabrication
US5292682A (en) * 1993-07-06 1994-03-08 Eastman Kodak Company Method of making two-phase charge coupled device
US5349215A (en) * 1993-07-23 1994-09-20 Eastman Kodak Company Antiblooming structure for solid-state image sensor
US5516716A (en) * 1994-12-02 1996-05-14 Eastman Kodak Company Method of making a charge coupled device with edge aligned implants and electrodes
US5556801A (en) * 1995-01-23 1996-09-17 Eastman Kodak Company Method of making a planar charge coupled device with edge aligned implants and interconnected electrodes
JPH08264747A (ja) * 1995-03-16 1996-10-11 Eastman Kodak Co コンテナ側方オーバーフロードレインインプラントを有する固体画像化器及びその製造方法
US5612555A (en) * 1995-03-22 1997-03-18 Eastman Kodak Company Full frame solid-state image sensor with altered accumulation potential and method for forming same
US5563404A (en) * 1995-03-22 1996-10-08 Eastman Kodak Company Full frame CCD image sensor with altered accumulation potential
JPH08340051A (ja) * 1995-06-09 1996-12-24 Nittetsu Semiconductor Kk 半導体装置の製造方法
US5719075A (en) * 1995-07-31 1998-02-17 Eastman Kodak Company Method of making a planar charge coupled device with edge aligned implants and electrodes connected with overlying metal
US5837563A (en) * 1996-08-26 1998-11-17 Texas Instruments Incorporated Self aligned barrier process for small pixel virtual phase charged coupled devices
US5726080A (en) * 1996-11-26 1998-03-10 Eastman Kodak Company Method of performing edge-aligned implants
US6160300A (en) * 1999-01-26 2000-12-12 Advanced Micro Devices, Inc. Multi-layer gate conductor having a diffusion barrier in the bottom layer
US6995795B1 (en) 2000-09-12 2006-02-07 Eastman Kodak Company Method for reducing dark current
US7464877B2 (en) 2003-11-13 2008-12-16 Metrologic Instruments, Inc. Digital imaging-based bar code symbol reading system employing image cropping pattern generator and automatic cropped image processor
US7594609B2 (en) 2003-11-13 2009-09-29 Metrologic Instruments, Inc. Automatic digital video image capture and processing system supporting image-processing based code symbol reading during a pass-through mode of system operation at a retail point of sale (POS) station
US7128266B2 (en) * 2003-11-13 2006-10-31 Metrologic Instruments. Inc. Hand-supportable digital imaging-based bar code symbol reader supporting narrow-area and wide-area modes of illumination and image capture
US7490774B2 (en) 2003-11-13 2009-02-17 Metrologic Instruments, Inc. Hand-supportable imaging based bar code symbol reader employing automatic light exposure measurement and illumination control subsystem integrated therein
US6489246B1 (en) 2001-05-01 2002-12-03 Eastman Kodak Company Method for manufacturing charge-coupled image sensors
US6521138B2 (en) * 2001-06-01 2003-02-18 Silicon Integrated Systems Corporation Method for measuring width of bottom under cut during etching process
US7217601B1 (en) 2002-10-23 2007-05-15 Massachusetts Institute Of Technology High-yield single-level gate charge-coupled device design and fabrication
US7893981B2 (en) * 2007-02-28 2011-02-22 Eastman Kodak Company Image sensor with variable resolution and sensitivity
US8866532B2 (en) 2012-04-02 2014-10-21 Semiconductor Components Industries, Llc Passive integrator and method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3911560A (en) * 1974-02-25 1975-10-14 Fairchild Camera Instr Co Method for manufacturing a semiconductor device having self-aligned implanted barriers with narrow gaps between electrodes
US4035906A (en) * 1975-07-23 1977-07-19 Texas Instruments Incorporated Silicon gate CCD structure
US4228445A (en) * 1977-10-27 1980-10-14 Texas Instruments Incorporated Dual plane well-type two-phase ccd
US4229752A (en) * 1978-05-16 1980-10-21 Texas Instruments Incorporated Virtual phase charge transfer device
DE3168688D1 (en) * 1980-11-06 1985-03-14 Toshiba Kk Method for manufacturing a semiconductor device
NL8303467A (nl) * 1983-10-10 1985-05-01 Philips Nv Werkwijze voor het vervaardigen van een patroon van geleidend materiaal.
US4584205A (en) * 1984-07-02 1986-04-22 Signetics Corporation Method for growing an oxide layer on a silicon surface
US4548671A (en) * 1984-07-23 1985-10-22 Rca Corporation Method of making a charge-coupled device imager which includes an array of Schottky-barrier detectors

Also Published As

Publication number Publication date
CA1262110A (en) 1989-10-03
EP0207328A3 (en) 1989-10-18
US4613402A (en) 1986-09-23
EP0207328A2 (de) 1987-01-07
JP2667390B2 (ja) 1997-10-27
EP0207328B1 (de) 1993-10-13
DE3689158D1 (de) 1993-11-18
JPS629671A (ja) 1987-01-17

Similar Documents

Publication Publication Date Title
DE3689158T2 (de) Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür.
DE2502235C2 (de)
DE3788172T2 (de) MIS integrierte Schaltung, wie eine EPROM-Speicherzelle, und Verfahren zu deren Herstellung.
DE3485880T2 (de) Verfahren zur herstellung von halbleiteranordnungen.
DE2745857C2 (de)
DE69133316T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE69032735T2 (de) Verfahren zum Herstellen von Hochspannungs- und Niederspannungs-CMOS-Transistoren in einem einzigen integrierten Schaltungs-Chip
DE3587231T2 (de) Verfahren zum herstellen einer dmos-halbleiteranordnung.
DE2933849C2 (de)
DE3245064C2 (de)
DE4127967C2 (de) MOS-Transistor mit Gate-Drain-Elektrodenüberlapp und Verfahren zu seiner Herstellung
DE4116690C2 (de) Elementisolationsaufbau einer Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE68911715T2 (de) Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren.
DE3688057T2 (de) Halbleitervorrichtung und Methode zur Herstellung.
EP0118709A2 (de) Verfahren zum Herstellen von MOS-Transistoren mit flachen Source/Drain-Gebieten, kurzen Kanallängen und einer selbstjustierten, aus einem Metallsilizid bestehenden Kontaktierungsebene
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2756855A1 (de) Verfahren zum herstellen einer matrix aus speicherzellen mit hoher speicherkapazitaet
DE3588129T2 (de) Verbesserungen von Verfahren zum Herstellen von Chips mit einer integrierten Schaltung und auf diese Art hergestellte Chips
DE3825701A1 (de) Verfahren zur herstellung eines bipolaren transistors
DE2729973C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2921010A1 (de) Verfahren zur herstellung von sowie strukturen fuer vlsi-schaltungen mit hoher dichte
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2703013A1 (de) Verfahren zur bildung eines schmalen spalts bzw. schlitzes in einer materialschicht
DE2640981C2 (de) Verfahren zur Herstellung von Halbleiteranordnungen durch Ionenimplantation

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee