[go: up one dir, main page]

DE3326322C2 - - Google Patents

Info

Publication number
DE3326322C2
DE3326322C2 DE3326322A DE3326322A DE3326322C2 DE 3326322 C2 DE3326322 C2 DE 3326322C2 DE 3326322 A DE3326322 A DE 3326322A DE 3326322 A DE3326322 A DE 3326322A DE 3326322 C2 DE3326322 C2 DE 3326322C2
Authority
DE
Germany
Prior art keywords
solder plate
soldering
precious metal
reducing gas
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3326322A
Other languages
English (en)
Other versions
DE3326322A1 (de
Inventor
Luciano Corsico Mailand/Milano It Gandolfi
Antonio Catania It Grasso
Antonio Palermo It Perniciaro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS ATES Componenti Elettronici SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS ATES Componenti Elettronici SpA filed Critical SGS ATES Componenti Elettronici SpA
Publication of DE3326322A1 publication Critical patent/DE3326322A1/de
Application granted granted Critical
Publication of DE3326322C2 publication Critical patent/DE3326322C2/de
Granted legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/19Soldering, e.g. brazing, or unsoldering taking account of the properties of the materials to be soldered
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/20Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • H10W72/30
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/40Semiconductor devices
    • H10W72/01365
    • H10W72/073
    • H10W72/07311
    • H10W72/07336

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Die Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Löten von Halblei­ terchips auf Träger aus Nicht-Edelmetallen nach dem Ober­ begriff des Anspruchs 1.
Aus der DE-PS 29 39 666 ist ein derartiges Verfahren bekannt, bei dem eine Lötfolie zwischen Träger und Halbleiterplättchen eingelegt wird und anschließend das System auf Löttemperatur erwärmt wird. Aus "Schweißen und Schneiden" 3/1982, Seiten 145 bis 149, ist das Löten von Keramik-Metall-Verbindungen unter oxidierender bzw. Schutzgasatmosphäre bekannt. Aus der US-PS 36 80 196 ist es bekannt, das vorerhitzte Substrat mit einer herkömmlichen Beschichtung mit Goldlot zu versehen, bevor der Chip aufgesetzt wird.
Ferner ist es bekannt, einen metaLlischen Träger aus Nicht- Edel-Material (vorzugsweise Kupfer oder dessen Legierungen) mit Edelmetall (Gold oder Silber) zu plattieren und ein Lot­ plättchen auf diesen metallischen Träger nach seiner Erhit­ zung bis zur Schmelztemperatur des Lotplättchens aufzulegen. Von diesem Lotplättchen wird wiederum der Halbleiterchip aufgenommen.
Dieses Edelmetallplattieren, das notwendig ist, um zu verhin­ dern, daß die Oxidation des darunterliegenden Nicht-Edel­ metalles eine gute Lötung verhindert, stellt einen nicht vernachlässigbaren Kostenfaktor dar, der sich unvermeidbar in den Kosten des Endprodukts niederschlägt.
Aufgabe der Erfindung ist es, ein Lötverfahren zum oben er­ wähnten Zweck zu schaffen, welches das oben genannte Plat­ tieren mit Edelmetall vermeidet und gleichzeitig eine Lötung sehr guter Qualität sicherstellt.
Erfindungsgemäß wird diese Aufgabe durch ein Lötverfahren mit den Merkmalen des Anspruches 1 gelöst.
Das erfindungsgemäße Verfahren sieht also vor, daß die bis jetzt durch das Edelmetallplattieren ausgeführte Anti-Oxida­ tionsfunktion nun einer reduzierenden Gasflamme übertragen wird, die durch Aussetzen der Lötfläche vor und während des Aufbringens des Lotplättchens die Verhinderung jeder Oxida­ tionsprodukte bewirkt und auf diese Weise eine perfekte Lötung sicherstellt. Das technische Endergebnis ist deshalb unverändert, aber die Kosten des Verfahrens genauso wie die des Endprodukts sind deutlich reduziert, da die Verwendung eines teuren Edelmetalles vermieden wird.
Natürlich ist es notwendig, sowohl die Art des Gases als auch die Flammentemperatur sorgfältig auszuwählen; das erstere, um die beste reduzierende Wirkung sicherzustellen, das zweite, um mögliche Verunreinigungen des Halbleiterchips zu verhindern. In diesem Sinne wird gegenwärtig die Verwen­ dung eines Gases auf der Grundlage von Wasserstoff (zum Bei­ spiel 20% Wasserstoff und 80% Stickstoff) bei einer Flam­ mentemperatur unter 570°C bevorzugt.
Sobald die richtige Wahl getroffen wurde, kann das erfin­ dungsgemäße Verfahren bei verschiedenartigen Halbleiterchips in Betracht gezogen werden, sowohl bei integrierten als auch diskreten Bauelementen, wie zum Beispiel einem Transistor.
Außerdem kann es sowohl für die Produktion von einzelnen Bauelementen und Streifen von Bauelementen, die am Ende des Verfahrens voneinander trennbar sind, verwendet werden.

Claims (4)

1. Verfahren zum Löten von Halbleiterchips auf Nicht-Edel­ metall-Träger, bei dem ein Lotplättchen auf einen auf die Schmelztemperatur des Lotplättchens vorgeheizten Träger aus Nicht-Edelmetall aufgebracht wird und anschließend das Halb­ leiterchip auf das Lotplättchen aufgebracht wird, dadurch gekennzeichnet, daß unmittelbar vor und während des Aufbringens des Lotplättchens der metallische Träger einer reduzierenden Gasflamme ausgesetzt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Flamme auf eine Temperatur unter 570°C gehalten wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das reduzierende Gas auf Wasser­ stoff basiert.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das reduzierende Gas aus 20% Wasserstoff und 80% Stickstoff gebildet wird.
DE19833326322 1982-11-19 1983-07-21 Verfahren zum schweissen von halbleiterchips auf traeger aus nicht-edelmetallen Granted DE3326322A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT8224328A IT1210953B (it) 1982-11-19 1982-11-19 Metodo per la saldatura di piastrine di semiconduttore su supporti di metallo non nobile.

Publications (2)

Publication Number Publication Date
DE3326322A1 DE3326322A1 (de) 1984-05-24
DE3326322C2 true DE3326322C2 (de) 1989-12-21

Family

ID=11213116

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833326322 Granted DE3326322A1 (de) 1982-11-19 1983-07-21 Verfahren zum schweissen von halbleiterchips auf traeger aus nicht-edelmetallen

Country Status (9)

Country Link
US (1) US4615478A (de)
JP (1) JPS5994568A (de)
CH (1) CH656021A5 (de)
DE (1) DE3326322A1 (de)
FR (1) FR2536585B1 (de)
GB (1) GB2130946B (de)
IT (1) IT1210953B (de)
NL (1) NL190035C (de)
SG (1) SG89288G (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3905690A1 (de) * 1989-02-24 1990-08-30 Forschungszentrum Juelich Gmbh Verfahren zum flussmittelfreien beschichten, traenken und loeten
US6267782B1 (en) * 1997-11-20 2001-07-31 St. Jude Medical, Inc. Medical article with adhered antimicrobial metal

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB424370A (en) * 1934-01-04 1935-02-20 Carl Banscher Improvements relating to the soldering of aluminium or aluminium alloys
GB891398A (en) * 1957-09-20 1962-03-14 Western Electric Co Improvements in or relating to methods of tinning and soldering zinc-containing surfaces and to solder joints including such surfaces
US3132419A (en) * 1959-06-06 1964-05-12 Takikawa Teizo Method for soldering silicon or a silicon alloy to a diefferent metal
NL271535A (de) * 1960-11-21 1900-01-01
NL260810A (de) * 1961-02-03
US3217401A (en) * 1962-06-08 1965-11-16 Transitron Electronic Corp Method of attaching metallic heads to silicon layers of semiconductor devices
US3378361A (en) * 1965-01-29 1968-04-16 Dexco Corp Method of making a tool for removing material from workpieces and product thereof
US3555669A (en) * 1967-12-15 1971-01-19 Int Rectifier Corp Process for soldering silicon wafers to contacts
DE1803489A1 (de) * 1968-10-17 1970-05-27 Siemens Ag Verfahren zum Herstellen eines Halbleiterbauelementes
US3665590A (en) * 1970-01-19 1972-05-30 Ncr Co Semiconductor flip-chip soldering method
US3680196A (en) * 1970-05-08 1972-08-01 Us Navy Process for bonding chip devices to hybrid circuitry
US3744121A (en) * 1970-08-15 1973-07-10 Asahi Glass Co Ltd Process for soldering difficultly solderable metals, such as si, ge, al, ti, zr and ta
US3735911A (en) * 1971-04-30 1973-05-29 Ibm Integrated circuit chip repair tool
GB1389542A (en) * 1971-06-17 1975-04-03 Mullard Ltd Methods of securing a semiconductor body to a support
JPS4962345A (de) * 1972-10-18 1974-06-17
US3923609A (en) * 1973-12-19 1975-12-02 Ppg Industries Inc Method of joining silicon metal
DE2511210C3 (de) * 1975-03-14 1980-03-06 Brown, Boveri & Cie Ag, 6800 Mannheim Verfahren und Vorrichtung zum Tauchlöten von Halbleiterbauelementen
US4278195A (en) * 1978-12-01 1981-07-14 Honeywell Inc. Method for low temperature bonding of silicon and silicon on sapphire and spinel to nickel and nickel steel and apparatus using such _a bonding technique
DE2923440A1 (de) * 1979-06-09 1980-12-11 Itt Ind Gmbh Deutsche Verfahren zum befestigen und/oder elektrischen verbinden von halbleiterkoerpern und/oder von deren elektrisch leitenden metallteilen
DE2939666C2 (de) * 1979-09-29 1982-07-15 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zur lunkerfreien Verlötung eines metallisierten Halbleiterplättchens mit einem Träger
JPS5666374A (en) * 1979-10-31 1981-06-04 Matsushita Electric Ind Co Ltd Soldering method
JPS6133262Y2 (de) * 1980-08-14 1986-09-29
JPS5747579A (en) * 1980-09-02 1982-03-18 Mitsubishi Electric Corp Solder dipping method

Also Published As

Publication number Publication date
NL190035B (nl) 1993-05-03
FR2536585B1 (fr) 1988-09-23
CH656021A5 (it) 1986-05-30
JPS5994568A (ja) 1984-05-31
NL8302820A (nl) 1984-06-18
FR2536585A1 (fr) 1984-05-25
SG89288G (en) 1989-11-17
IT1210953B (it) 1989-09-29
DE3326322A1 (de) 1984-05-24
NL190035C (nl) 1993-10-01
US4615478A (en) 1986-10-07
GB2130946A (en) 1984-06-13
GB8320040D0 (en) 1983-08-24
GB2130946B (en) 1986-03-12
IT8224328A0 (it) 1982-11-19

Similar Documents

Publication Publication Date Title
DE2944368C2 (de) Verfahren zum Verlöten an sich nicht lötbarer Oberflächen
DE19735904A1 (de) Verfahren zum Bestücken eines Leiterrahmens
EP0605800A1 (de) Verfahren zum Herstellen von Widerständen aus Verbundmaterial und insbesondere nach diesem Verfahren hergestellte Widerstände
DE3332482A1 (de) Kupferlegierung mit hoher oxidationsbestaendigkeit, die sich fuer leiter in halbleitervorrichtungen eignet, und diese legierung enthaltendes verbundmaterial
DE2419157C3 (de) Metallischer Träger für Halbleiterbauelemente und Verfahren zu seiner Herstellung
DE3730764C1 (de) Verwendung von Legierungen aus Zinn und/oder Blei als Weichlote zum Aufbringen von Halbleitern auf metallische Traeger
DE2536153B2 (de) Verfahren zum herstellen mehrschichtiger kontaktstuecke fuer vakuummittelspannungsleistungsschalter
CH646460A5 (de) Verfahren zum belegen eines austenitischen rostfreien stahlmaterials mit einer legierung auf basis von au, pt und/oder pd.
DE69301246T2 (de) Elektrische verbindung zu dickschichtleiterbahnen
DE4123702C2 (de)
DE3326322C2 (de)
DE3312713A1 (de) Silberbeschichtete elektrische materialien und verfahren zu ihrer herstellung
DE3206262C2 (de) Verfahren zur Herstellung von galvanisch selektiv mit Edelmetall beschichteten Bändern als Halbzeug für elektrische Kontakte
DE3040867C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1521539B2 (de) Korrosionswiderstandsfähiges draht- oder stangenförmiges Material und Verfahren zu seiner Herstellung
DE1915148B2 (de) Verfahren zur Herstellung metallischer Hocker bei Halbleiteranordnungen
DE4243141A1 (de) Verfahren zur Herstellung von plattierten Kupferbändern
DE1564069B1 (de) Verbundwerkstoffe fuer elektrische Kontakte
DE3930859C2 (de) Verfahren zum Verlöten wenigstens zweier Elemente
DE2014104A1 (de) Verfahren zur Herstellung von gedruckten Leiterplatten
DE3106193A1 (de) Systemtraeger fuer mit kunststoff umhuellte elektrische bauelemente
DE102019124954A1 (de) Verfahren zum Verbinden eines ersten elektronischen Bauteils mit einem zweiten elektronischen Bauteil
DE3416122A1 (de) Verfahren zum herstellen eines kontaktwerkstoffes
DE1521107A1 (de) Verfahren zum Plattieren von Berylliumkupfer
DE2800436C2 (de) Halbzeug für elektrische Schutzrohrkontakte und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee