DE3340567C2

DE3340567C2 - Spannungswandlerschaltung

Info

Publication number: DE3340567C2
Application number: DE3340567A
Authority: DE
Inventors: Shigeru Atsumi; Sumio Tokio/Tokyo Tanaka
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1982-11-12
Filing date: 1983-11-09
Publication date: 1985-12-05
Also published as: DE3340567A1; JPS5990292A; US4574273A

Abstract

Die Erfindung betrifft eine Spannungswandlerschaltung mit einer Eingangsklemme zur Abnahme eines binären Eingangssignals und einem Torsteuerelement (gate) (11) zur Lieferung eines binären Ausgangssignals entsprechend dem binären Eingangssignal. Ein Ausgangssignal des Torsteuerelements (11) wird über einen Transistor (12) an eine erste Eingangsklemme eines Inverters (14, 15), weiterhin unmittelbar an eine zweite Eingangsklemme des Inverters (14, 15) angelegt, um damit das Ausgangssignal der Spannungswandlerschaltung unverzögert zu stabilisieren. Der Inverter (14, 15) invertiert das Eingangssignal zu einem Binärsignal höherer Spannung. Wenn ein Spannungspegel dieses Binärsignals höherer Spannung einen vorgegebenen Spannungspegel erreicht, während sich der Spannungspegel des Binärsignals höherer Spannung ändert, wird ein Rückkopplungskreis (18) betätigt, um das an der ersten Eingangsklemme des Inverters (14, 15) anliegende Eingangssignal auf eine höhere Spannung zu setzen.

Description

3 4

einer Spannungsausgangsklemme 17, die mit der Aus- Im Hinblick auf die geschilderten Gegebenheiten

gangsklemme des CMOS-Inverters 16 verbunden ist, liegt damit der Erfindung die Aufgabe zugrunde, eine

anliegende Spannung auf 0 V ab. Dabei wird ein p-Ka- Spannungswandlerschaltung zu schaffen, mit welcher

na»-MOS-Transistor 18, der zwischen eine mit der Ver- ein Massespannungspegel (0 V) eines Binäreignais höhe-

sorgungsspannung Vpp beschickte Klemme und den 5 rer Spannung unabhängig vor- einem Stromversor-

Schaltungspunkt 13 eingeschaltet ist und der an seiner gungs-Spannungsbereich unverzögert bzw. augenblick-

Gateelektrode die an der Ausgangskicmme 17 anliegen- lieh und in stabiler Weise erhalten werden kann und bei

de Spannung abnimmt, durchgeschaltet so daß die welcher die Konstruktion- und Fertigungseinschrän-

Spannung am Schaltungspunkt 13 ansteigt Wenn die kungen gemildert sind.

Spannung am Schaltungspunkt 13 die Spannung (Vcc- 10 Diese Aufgabe wird, ausgehend von einer Schaltung

ViA^ übersteigt sperrt der Transistor 12, und die Span- nach dem Oberbegriff des Patentanspruchs 1, mit den

nung am Schaltungspunkt 13 steigt auf die Spannung kennzeichnenden Merkmalen dieses Anspruchs gelöst

Vpp an. Letztere wird dann an die Gateelekirode des im Bei der erfindungsgemäßen Spanmingswandlerschal-

CMOS-lnvertere 16 enthaltenen p-Kanal-MOS-Transi- tung kann der Massepegel des Ausgangssignals von der

store 14 angelegt so daß dieser sperrt Infolgedessen 15 Spannungswandlerschaltung ohne Beeinflussung durch

geht die Spannung an der Spannungsausgangsklemme die Stromversorgungsspannung unverzögert stabilisiert

17 auf eine Größe nahe OV über. werden. Außerdem können dabei die Konstruktions-

In diesem Zustand nimmt das Binärsignal S den logi- und Fertigungseinschränkungen gemildert werden. sehen Pegel »1« an. Das invertierte Ausgangssignal S Wenn die Spannungswandlerschaltung für die Ein-

des Inverters 11 geht auf den logischen tegel»0<c Der 20 Schreiboperation bei einem löschbaren PROM

MOS-Transistor 12 wird dann durchgeschaltet, so daß (EPROM) benutzt wird, läßt sich somit eine Datenein-

die Spannung am Schaltungspunkt 13 von der Spannung Schreibung mit hoher Geschwindigkeit durchf ührea

Vpp abfällt Wenn die Spannung am Schaltungspunkt 13 Im folgenden ist eine bevorzugte Ausführungsform

unter die Schwellenwertspannung des CMOS-Inverters der Erfindung im Vergleich zum Stand der Technik an-

16 abfällt, wird der Ausgangspegel des Inverters 16 in- 25 hand der Zeichnung näher erläutert Es zeigt
vertiert, so daß die Spannung an der Ausgangsklemme Fig. 1 ein Schaltbild einer bisherigen Spannungs-

17 in Richtung auf die Spannung Vpp ansteigt Dabei wandlerschaltung und

verringert sich die Stromzufuhrleistung des MOS-Tran- F i g. 2 ein Schaltbild einer Spannungswandlerschai-

sistors 18 ebenso wie die Spannung am Schaltungspunkt tung gemäß einer Ausführungsform der Erfindung.

13. Als Ergebnis wird die Spannung an der Spannungs- 30 Das besondere Merkmal der Schaltung gemäß F i g. 2

ausgangsklemme 17 schließlich auf die Spannung Vpp besteht darin, daß die Gateelektrode eines n-Kanal-

stabilisiert MOS-Transistors 15 nicht mit einem Schaltungspunkt

Zum unverzögerten Erhöhen der Spannung an der 13, sondern mit der Ausgangsklemme eines Inverters 11

Ausgangsklemme 17 auf die Spannung Vpp muß die am verbunden ist. Bei der Schaltung gemäß F i g. 2 sind die

Schaltungspunkt 13 anliegende Spannung unverzögert 35 den Teilen von F i g. 1 entsprechenden Teile mit densel-

bzw. augenblicklich verringert werden. Zu diesem ben Bezugsziffern wie vorher bezeichnet Die erfin-

Zweck muß der Wirkleitwert (conductance) des MOS- dungsgemäße Spannungswandlerschaltung ist wie folgt

Transistors 12 ausreichend größer sein als derjenige des aufgebaut: Die Source- oder Drainelektrode eines n-

MOS-Transistors 18. Kanal-MOS-Transistors 12 ist an die Ausgangsklemme

Bei der Schaltung nach F i g. 1 kann aus dem binären 40 des Inverters 11 angeschlossen, an die ein Binärsignal S

Eingangssignal S ein Binärsignal höherer Spannung ge- angelegt wird. Die Gateelektrode des Transistors 12 ist

wonnen werden. mit einer Klemme verbunden, an welcher die Stromver-

i| Bei der bisherigen Schaltung nach F i g. 1 steigt die sorgungsspannung Vcc anliegt. Die Sourceelektrode ei-

$ Spannung am Schaltungspunkt 13 unmittelbar nach nes p-Kanal-MOS-Transistors 14 ist mit einer Klemme

'v dem Invertieren des Binärsignals vom logischen Pegel 45 verbunden, an welcher eine Stromversorgungsspan-

»l«auf den logischen Pegel »0« auf die Spannung (Vcc- nung Vpp anliegt während seine Drainelektrode mit

VfA^ an. Die Ansteuerleistung (driving capacity) des η- einer Spannungsausgangsklemme 17 und seine Gate-

%, Kanal-MOS-Transistors 15 ist im Vergleich zu dem Fall, elektrode mit einem Schaltungspunkt 13 verbunden

S! in welchem die Stromversorgungsspannung Vcc unmit- sind, an den die Drain- oder Sourceelektrode des MOS-

H telbar an seine Gateelektrode angelegt wird, unzurei- 50 Transistors 12 angeschlossen ist Die Drainelektrode ei-

p chend. Infolgedessen verlängert sich in nachteiliger nes n-Kanal-MOS-Transistors 15 ist mit der Spannungs-

'Φ Weise die Zeit die nötig ist, um die Spannung an der ausgangsklemme 17 verbunden, während seine Source-

'% Ausgangsklemme 17 auf 0 V zu führen. Dies wird dann elektrode mit einer Klemme, an der eine Massepegel-

?! von Bedeutung, wenn die bisherige Schaltung unter Be- spannung (0 V) anliegt, und seine Gateelektrode mit der

dingungen betrieben wird, bei denen die Sti omversor- 55 Ausgangsklemme des Inverters 11 verbunden sind. Die

ί:ΐ gungsspannung Vcc verringert ist Neben diesem Nach- Sourceelektrode eines p-Kanal-MOS-Transistors 18 ist

j£. teil wird die Spannung an der Ausgangsklemme 17 auf mit einer Klemme verbunden, an welcher die Stromver-

|; eine gegebene Größe stabilisiert, und sie kann nicht auf sorgungsspannung Vpp anliegt, während seine Drain-

ψ\ genau 0 V gesetzt werden, wenn die Versorgungsspan- elektrode mit dem Schaltungspunkt 13 verbunden ist

U nung Vcc nicht einwandfrei eingestellt (set) ist 60 und seine Gateelektrode an die Spannungsausgangs-

Um die Spannung am Schaltungspunkt 13 der bisheri- klemme 17 angeschlossen ist. Die Sperr-Gateelektroden

;^! gen Schaltung unverzögert zu verringern, muß das (back gates) der MOS-Transistoren 12 und 15 sind mit

Wirkleitwertverhältnis zwischen den Transistoren 12 Klemmen verbunden, an denen die Massepegelspan-

und 18 auf eine vorbestimmte Größe oder darüber fest- nung anliegt. Die Sperr-Gateelektroden (back gates)

gelegt werden. Aus diesem Grund ist diese bisherige 65 der MOS-Transistoren 14 und 18 sind an Klemmen an-

Schaltung in nachteiliger Weise verschiedenen Kon- geschlossen, an denen die Stromversorgungsspannung

struktions- und Fertigungseinschränkungen unterwor- Vpp anliegt,

fön Wenn bei der erfindungsgemäßen Spannungswand-

5

lerschaltung das Binärsignal S auf den logischen Pegel Puffer verwendet werden. Bei Verwendung eines UND- »0« gesetzt ist, d. h., wenn ein invertiertes Signal S den oder ODER-Glieds liefert jedoch die Spannungswandlogischen Pegel »1« besitzt, wird auf dieselbe Weise, wie lerschaltung ein Binärsignal höherer Spannung, das in bei der bisherigen Schaltung, eine Spannung am Schal- bezug auf das binäre Eingangssignal invertiert ist tungspunkt 13 auf eine Spannung (Vcc-Vth) gesetzt 5 Bei der beschriebenen Ausführungsform werden p- bzw. geführt In diesem Zustand bleibt der p-Kanal- Kanal- und n-Kanal-MOS-Transistoren als lnverter-MOS-Transistor 14 durchgeschallt Hierbei wird die einheit, ein p-Kanal-MOS-Transistor als Rückkoppdem logischen »1« entsprechende Spannung (d.h. die lungseinheit und ein n-Kanai-MOS-Transistor als Spannung Vcc) unmittelbar an die Gateelektrode des Trenneinheit verwendet Die Invertereinheit und die n-Kanal-MOS-Transistors 15 angelegt, so daß dessen 10 Trenneinheit sind jedoch nicht auf die beschriebene An-Ansteuerleistung (driving capacity) im Vergleich zur Ordnung beschränkt Beispielsweise können die Kanalbisherigen Schaltung um eine der Schwellenwertspan- typen der MOS-Transistoren umgekehrt sein, oder es nung Vth entsprechende Spannung erhöht wird. Infol- kann ein bipolarer Transistor verwendet werden, gedessen wird der MOS-Transistor 15 schnell durchge- Bei der beschriebenen Ausführungsform sind weiter-

schaltet. Die Spannung an der Spannungsausgangs- 15 hin die Stromversorgungsspannung Vcc auf etwa +5 V klemme 17 verringert sich schneller als bei der bisheri- und die Stromversorgungsspannung Vpp auf etwa 21 V gen Schaltung auf 0 V. Der p-Kanal-MOS-Transistor 18 eingestellt. Die Spannungen sind jedoch nicht auf diese schaltet durch, so daß die Spannung am Schaltungs- Werte beschränkt Neben der Verwendung für die erpunkt 13 auf die Spannung Vpp ansteigt, während der wähnte EPROM-Einschreibschaltungsanordnung kann p-Kanal-MOS-Transistor 14 sperrt. Infolgedessen wird 20 die erfindungsgemäüe Spannungswandlerschaltung auf die Spannung an der Spannungsausgangsklemme 17 eine beliebige Schaltungsanordnung angewandt werdicht an OV herangeführt. Wenn dabei das Binärsignal 5 den, um ein binäres Eingangssignal in ein Binärsignal den logischen Pegel »1« besitzt wird die Spannung Vcc einer höheren Spannung umzuwandeln.

von Anfang an an den n-Kanal-MOS-Transistor 15 an- -

gelegt. Die Spannung an der Ausgangsklemme 17 wird 25 Hierzu I Blatt Zeichnungen

daher schnell auf 0 V gesetzt bzw. gebracht Auch wenn die Stromversorgungsspannung Vcc auf einen niedrigen Spannungspegel gesetzt ist, wird sie an die Gateelektrode des n-Kanal-MOS-Transistors 15 angelegt Die Spannung an der Spannungsausgangsklemme 17 kann demzufolge über einen weiteren Bereich der Stromversorgungsspannung als bei der bisherigen Schaltung auf 0 V stabilisiert werden.

Es sei nun angenommen, daß das Binärsignal S auf den logischen Pegel »1« übergeht Das invertierte Signal S geht (dabei) auf den logischen Pegel »0« über. Der MOS-Transistor 12 schaltet durch, und die Spannung am Schaltungspunkt 13 fällt ab. Wenn diese Spannung die Schwellenwertspannung des p-Kanal-MOS-Transistors 14 unterschreitet beginnt dieser durchzuschalten. Zwischenzeitlich wird der n-Kanal-MOS-Transistor 15 mit einer höheren Geschwindigkeit als der MOS-Transistor 14 betätigt. Der n-Kanal-MOS-Transistor 15 sperrt unmittelbar nach dem Übergang des Signals S auf den logischen Pegel »0«. Wenn daher der MOS-Transistor 14 durchzuschalten beginnt steigt die Spannung an der Ausgangsklemme 17 schnell in Richtung auf die Stromversorgungsspannung Vpp an. Der MOS-Transistor 18 sperrt augenblicklich, wodurch die Spannung am Schaltungspunkt 13 in Richtung auf 0 V verringert wird. Um unter diesen Bedingungen die Spannung am Schaltungspunkt 13 zu verringern und die Spannung an der Spannungsausgangsklemme 17 zu erhöhen, muß der Wirkleitwert des MOS-Transistors 12 größer sein als derjenige des MOS-Transistors 18. Der MOS-Transistor 15 wird jedoch nach Maßgabe einer Gate-Vorspannung von 0 V gesperrt, so daß der MOS-Transistor 18 schneller als bei der bisherigen Schaltung in den Sperrzustand versetzt wird. Aus diesem Grund kann ein Hochgeschwindigkeitsbetrieb auch dann gewährleistet werden, wenn die Wirkleitwerte der MOS-Transistoren 12 und 18 geringfügig variieren.

Bei der beschriebenen Ausführungsform wird der In- ·

verter 11 als Torsteuereinheit (gate means) verwendet Die Torsteuereinheit ist jedoch nicht auf diese Anordnung beschränkt. Beispielsweise kann für diesen Zweck auch ein UND-, NAND-, ODER- oder NOR-Glied, dessen Eingangsklemmen kurzgeschlossen sind, oder ein

Claims

1 2 zeichnet, daß die Trenneinheit einen p-Kanal-MOS- Patentansprüche: Transistor aufweist, dessen Drainelektrode mit der Torsteuereinheit und dessen Sourceelektrode mit

1. Spannungswandlerschaltung mit einem Eingang der ersten Eingangsklemme der Invertereinheit verzur Abnahme eines binären Eingangssignals, einer 5 burden sind und dessen Gateelektrode eine konan den Eingang angeschlossenen Torsteuereinheit stante Spannung abnimmt

zur Lieferung eines binären Ausgangssignals ent sprechend dem binären Eingangssignal, einer Inver-

tereinheit mit einer mit der Torsteuereinheit gekoppelten Eingangsklemme zur Umwandlung des von to

der Torsteuereinheit über die Eingangsklemme ge- Die Erfindung betrifft eine Spannungswandlerschal tlieferten binären Ausgangssignals in ein Binärsignal tung, insbesondere zur Umwandlung oder Umsetzung höherer Spannung, wobei die Invertereinheit eine eines Binärsignals in ein solches einer höheren Span-Ausgangsklemme zur Lieferung des umgesetzten nung gemäß dem Oberbegriff des Patentanspruchs 1. Binärsignals höherer Spannung aufweist, einer mit 15 Eine solche Schaltung ist aus der US-PS 42 16 390 beder Eingangsklemme, der Ausgangsklemme der In- kannt

veriereinheii und einer Klemme, an welcher eine Bei einem leistungslosen bzw. nicht-flüchtigen HaIbden nohenPegel des binären Eingangssignals über- leiterspeicher, der als Speicherzellen MOS-Transistoren steigende hohe Spannung anliegt, verbundenen mit freischwebendem bzw. erdfreien (floating) gate ver-Ruckkoppiungseinheit, um einen Spannungspegel 20 wendet, wird für das Einschreiben von Daten eine höheeines Eingangssignais an der Eingangsklemme der re Spannung als eine normale Datenlesespannung be-Inverlereinheit auf die hohe Spannung zu setzen, nutzt Letztere beträgt z. B. +5 V, während die Datenwenn ein Spannungspegel des Binärsignals höherer einschreibspannung etwa +20 V beträgt Spannung einen vorgegebenen Spannungspegel er- Das Dateneinschreibsignal wird durch Spannungsumreicht, und einer zwischen die Torsteuer- und die 25 Wandlung des Lesesignals erhalten. Invertereinheit eingeschalteten Trenneinheit zur F i g. 1 veranschaulicht eine Schaltung, die durch Abelektrischen Trennung der Torsteuereinheit von der Wandlung der Schaltung gemäß F i g. 4 von »ISSCC DI-hohen Spannung, dadurch gekennzeich- GEST OF TECHNICAL PAPERS«, Februar 1982, net, daß die Invertereinheit (14,15) eine erste und S. 183, zur Lieferung eines Binärsignals einer höheren eine zweite Eingangsklemme aufweist, von denen 30 Spannung erhalten wurde. Der Ausdruck »Binärsignal die erste mit der Trenneinheit (12) und die zweite mit höherer Spannung« bezieht sich dabei auf ein Signal, bei dem Ausgang der Torsteuereinheit (11) verbunden dem eine einer logischen »0« entsprechende Spannung ist und daß die Rückkopplungseinheit den Span- dieselbe ist wie diejenige entsprechend einer logischen nungspegel des Eingangssignais an der ersten Ein- »0« des binären Eingangssignals, während eine Spangangsklemme der Invertereinheit (14,15) auf die ho- 35 nung entsprechend einer logischen »1« höher ist als diehe Spannung setzt oder führt, wenn der Spannungs- jenige entsprechend der logischen »1« des binären Einpegel des Binärsignals höherer Spannung den vorge- gangssignals. Beim vorliegenden Beispiel sind eine gebenen Spannungspegel erreicht. Spannung entsprechend einer logischen »1« des binären

2. Schaltung nach Anspruch 1, dadurch gekenn- Eingangssignals auf z.B. 5 V, eine Spannung entsprezeichnet daß die Torsteuereinheit ein Inverter ist 40 chend einer logischen »1« des Binärsignals höherer

3. Schaltung nach Anspruch 1, dadurch gekenn- Spannung auf z.B. 21 V und eine Spannung entsprezeichnet daß die Invertereinheit einen p-Kanal- chend einer logischen »0« sowohl für das binäre EinMOS-Transistor, dessen Sourceelektrode mit einer gangssignal als auch für das Binärsignal höherer Span-Klemme, an der die hohe Spannung anliegt, dessen nung jeweils auf 0 V gesetzt

Drainelektrode mit der Ausgangsklemme und des- 45 Eine Spannung Vcc gemäß Fig. 1 ist als Strom versorsen Gateelektrode mit der ersten Eingangsklemme gungsspannung für Datenauslesung auf +5 V gesetzt verbunden sind, und einen n-Kanal-MOS-Transistor Eine Spannung Ppp als Versorgungsspannung für Daumfaßt, dessen Drainelektrode mit der Ausgangs- teneinschreibung ist auf +21 V gesetzt Gemäß Fig. 1 klemme, dessen Sorceelektrode mit einer Klemme, wird ein Binärsignal 5 einem Inverter Il eingegeben, an der eine Massepegelspannung anliegt und dessen 50 der mit der Versorgungsspannung Vcc gespeist wird. Gateelektrode mit der zweiten Eingangsklemme Wenn das Binärsignal Sauf eine logische »0«(Massepeverbunden sind. gel, d. h. 0 V) gesetzt wird, wird sein invertiertes Signal

4. Schaltung nach Anspruch 1, dadurch gekenn- Sauf eine logische »1« geführt (Spannung Vcc). zeichnet, daß die Rückkopplungseinheit einen p-Ka- Das Signal S wird an die Sourceelektrode eines n-Kanal-MOS-Transistor aufweist, dessen Sourceelektro- 55 nal-MOS-Transistors 12 angelegt an dessen Gate norde mit einer die hohe Spannung führenden Klemme, malerweise die Versorgungsspannung Vcc anliegt Ein dessen Drainelektrode mit der ersten Eingangsklem- Schaltungspunkt (Verzweigung) 13, an welchen die me der Invertereinheit und dessen Gateelektrode Drainelektrode des MOS-Transistors 12 angeschlossen mit der Ausgangsklemme der Invertereinheit ver- ist, liegt an einer Spannung (Vcc- Vth), die durch Subtrabundensind. 60 hieren einer Schwellenwertspannung Vth des MOS-

5. Schaltung nach Anspruch 1, dadurch gekenn- Transistors 12 von der Versorgungsspannung Vcc erhalzeichnet, daß die Trenneinheit einen n-Kanal-MOS- ten wird. Die am Schaltungspunkt 13 liegende Spannung Transistor aufweist, dessen Sourceelektrode mit der wird einem CMOS-Inverter 16 aufgeprägt, welcher die Torsteuereinheit und dessen Drainelektrode mit der Versorgungsspannung Vpp abnimmt und aus einem persten Eingangsklemme der Invertereinheit verbun- 65 Kanal-MOS-Transistor 14 sowie einem n-Kanal-MOS-den sind und dessen Gateelektrode eine konstante Transistor 15 besteht. Wenn die Schwellenwertspan-Spannung abnimmt, nung des CMOS-lnverters 16 entwurfsmäßig niedriger

6. Schaltung nach Anspruch 1, dadurch gekenn- gewählt ist als die Spannung (Vcc-Vth), fällt eine an