DE3128816A1

DE3128816A1 - Arithmetische registereinrichtung

Info

Publication number: DE3128816A1
Application number: DE19813128816
Authority: DE
Inventors: Ljudmil Georgiev Dipl.-Ing. Sofia Dakovski; Nikola Kassabov Dipl.-Ing. Kassabov
Original assignee: Vmei Lenin
Current assignee: Vmei Lenin
Priority date: 1980-07-22
Filing date: 1981-07-21
Publication date: 1982-07-22
Also published as: GB2081480A; IT1171408B; JPS5790752A; BG33404A1; CS560281A1; GB2081480B; IT8148947A0; FR2487547B3; IT8148947A1; US4463441A; FR2487547A1

Description

Die Erfindung betrifft eine arithmetische Registereinrichtung mit der Möglichkeit für eine Rangerweiterung, die zur Datenverarbeitung und zur zeitlichen Speicherung derselben benutzt wird und beim Aufbau von Prozessoren für große, Mini- und Mikroelektronenrechner sowie auch bei selbständigen Ziffernrechnern für die Rechentechnik und Automatik angewendet wird.

Bekannt ist ein Mikroprozessorelement, das eine Rangerweiterung zuläßt und aus Registern, einer arithmetisch-logischen Einrichtung, Eingangs-, Ausgangsinformations- und Steuerschienen und Schienen für die eingehende und ausgehende Übertragung enthält, wobei die einzelnen Elemente des Mikroprozessors auf bestimmte Weise miteinander verbunden sind (I. N. Alexandridis, Bit- slice Mikroprocessor Archi- · tecture, "Computer", 1978, June, New York).

Ein Nachteil dieses Mikroprozessorelementes besteht darin, daß jeweils nur eine Operation ausgeführt werden kann. Außerdem wird die Informationsübertragung zwischen den Registern ebenfalls aufeinanderfolgend realisiert, d.h. nur eine Übertragung in einem bestimmten Augenblick. Die Möglichkeiten der' Mikroprozessoren für den Aufbau von großen Einrichtungen durch ihre Verbindung in einem Massiv, wobei gleichzeitig ein Datenaustausch ausgeführt wird und Operationen in ihnen durchgeführt werden, sind sehr begrenzt.

Die Aufgabe der Erfindung besteht darin, eine arithmetische Registereinrichtung mit der Möglichkeit für eine Rangerweiterung und der parallelen Ausführung von mehreren gleichartigen Operationen über verschiedene Operanden zu schaffen. Die Register der Einrichtung sollen ihre Information für einen beliebig vorgegebenen Austausch parallel austauschen

können. Ebenfalls soll die Einrichtung bessere Möglichkeiten für den Aufbau von großen Digitalrechnern durch die Verbindung von mehreren solchen Einrichtungen besitzen.

Diese Aufgabe wird durch die in den Ansprüchen 1 bis 4 beschriebene Erfindung gelöst.

Die Vorteile der Erfindung bestehen in der Möglichkeit der gleichzeitigen Ausführung von N Operationen (gleichartige) auf den N-Operanden, die sich in den arithmetischen Registern befinden/ und zwar einstellige und zweistellige Operationen. Durch die Steuerung des Austausches zwischen den Registern kann ein beliebiger Parallelaustausch zwischen ihnen erreicht werden, indem bei jedem Zuführungstakt eines Kodesteueraustausches die gleichzeitige Verbindung zwischen allen Registern realisiert wird. Die Pufferregister bieten große Möglichkeiten zur gleichzeitigen Datenein- und -ausgabe in der Einrichtung bei verschiedener Organisation: LiFO, FiFO u.a.. In der Einrichtung können ebenfalls Banddaten verarbeitet werden.

Die Erfindung wird anhand der in der Zeichnung dargestellten Ausführungsbeispiele erläutert; es zeigen:

Figur 1 das Blockschaltbild einer arithmetischen Registereinrichtung ,

Figur 2 das Blockschaltbild des Steuerblocks für den Zwischenregisteraustausch,

Figur 3 eine zweite Variante des Steuerblocks für den Zwischenregisteraustausch, Figur 4 das Blockschaltbild des arithmetischen Registers

der Einrichtung,
Figur 5 die Schaltung der Eingangs-/Ausgangspuffer der

Einrichtung und

Figur 6 die Schaltung eines Prozessors, der aus Einrichtungen gemäß der Erfindung aufgebaut ist.

Die arithmetische Registereinrichtung besteht aus N arithmetischen n-Rangregistern 1, die eine bestimmte Anzahl arithmetischer und logischer Operationen ausführen können, zwei Pufferregistern 2, von denen ein erstes mit der ersten Eingangs-Ausgangs-n-Rangschiene 3 und durch die Informationsschiene 4 mit dem ersten arithmetischen Register 1 verbunden ist, welche Verbindungen durch ihren Anschluß an die Steuerschiene A für die Steuerung des ersten.Eingangs-Ausgangs-Pufferregisters ermöglicht werden.

Das zweite Pufferregister 2 ist mit der zweiten Eingangs-Ausgangsschiene 5 und mit dem letzten arithmetischen Register 1 über die Informationsschiene 6 durch die Verbindung mit der das zweite Pufferregister steuernden Schiene B verbunden. Die Dateneingänge und -ausgänge 7 aller arithmetischen Register sind miteinander durch den Steuerblock 8 für den Zwischenregisteraustausch verbunden, an den die Steuereingänge T der Austauschsteuereinrichtung angeschlossen sind; sie erlauben die verschiedenen gleichzeitigen Verbindungen zwischen allen Registern. Die Eingänge der niedrigsten Trigger der arithmetischen Register sind mit je einer einrangigen Eingangsschiene der Einrichtung von den Schienen CR₁, CR_ ...CR_n- verbunden, während die Ausgänge der höchsten Trigger der arithmetischen Register entsprechend mit einer von den Ausgangsschienen CL₁, CL₃ ...CL der Einrichtung verbunden sind. Die Operationseingangsschienen R für die Kodevorgabe der Operation in der Einrichtung sind gleichzeitig mit allen arithmetischen Registern 1 verbunden.

Der Steuerblock 8 für den Zwischenregisteraustausch der Einrichtung ist in den Figuren 2 und 3 gezeigt. Die Schaltung der Fig. 2 umfaßt die arithmetischen Register 1 der Einrichtung, die Kombinationsschaltung 9 und die Eingangs- |log2 (N+1)| Rangschiene T für die Austauschsteuerung, wobei ein Steuerkode die gleichzeitige Verbindung aller Register 1 erlaubt. Die Inforamtionsein- und -ausgänge der Register 1 sind miteinander wie folgt verbunden:

• -» * η η λ η *

ex J 1, 2, ..., N;

wobei 1, 2 ..., N die Nummern der Register 1 sind, während die Pfeile die Verbindung des Ausganges des ersten Registers mit dem Eingang des Registers bedeuten, auf dessen Nummer der Pfeil weist. Die Ausgänge t.. bis t_, die Ausgänge logischer Elemente der Kombinationsschaltung 9 darstellen, die folgende logische Funktionen realisieren:

t₄ =

^=c<

_N+OiN+1.

sind an Informationsschienen der Register für die Verbindung jedes Registers, mit Ausnahme des ersten, mit seinem nächststehenden und dem ersten angeschlossen. Im Ausführungsbeispiel der Fig. 3 sind die arithmetischen Register 1 außer der im Ausführungsbeispiel der Fig. 2 gezeigten Art, noch mit den Verbindungen

3 —. . .—N

verbunden, von denen jede durch eine Verbindung an einer Ausgangssteuerschiene von der Kombinationsschaltung 9 ermöglicht wird.

Das arithmetische Register 1 der Einrichtung ist in Fig. gezeigt; es besteht aus einem Block RG von Speicherelementen Trigger R bis R , einer logischen Decodierschaltung 10, die

mit den drei Operationseingängen R der Einrichtung und der n-Ranginformationseingangsschiene X des Registers verbunden ist, während die Ausgänge des Decodierers 10 von 0, bis 0_σ

1 ο

Steuereingänge des Triggerblocks RG entsprechend für die Realisierung der Operationen: Aufzeichnung/Lesen, Verstellung nach links eines Rangs, Summieren mit 1, Invertierung, Summe nach Modul zwei, Disjunktion, Konjunktion, Summieren sind. Der Ausgang des ersten Triggers R₁ und der Eingang des letzten Triggers R sind entsprechend mit dem Ausgang CL und dem Eingang CR der Einrichtung verbunden.

Die Eingangs-Ausgangspuffer der Einrichtung sind in Pig. 5 gezeigt. Die erste Eingangs-Ausgangsschiene 3 und die Schiene 4, die das erste Pufferregister 2 mit dem ersten arithmetischen Register 1 verbindet, sind mit je drei Ausgängen des Decodierers 11 verbunden, an den die Eingangsschienen a.. , a„, a.,, die das erste Pufferregister steuern, angeschlossen sind. Das zweite Pufferregister 2 ist analog mit der zweiten Eingangs-Ausgangsschiene 5 und dem letzten arithmetischen Register 1 durch Verbindung mit je drei Eingängen des Decodierers 12, dessen Eingänge an drei den zweiten Puffer steuernde Schienen b₁, b , b angeschlossen sind, verbunden. Die Eingangs-Ausgangsoperationen nur für das erste Pufferregister sind in der Tabelle II beschrieben.

'

Die Wirkungsweise der arithmetischen Registereinrichtung ist, wie folgt:

Bei Zufuhr eines Operationskodes an die Operationsschienen R der Einrichtung führen alle arithmetischen Register diese Operation aus, wobei der erste Operand der Registerinhalt ist, während der zweite Operand der Inhalt seiner Eingangsinformationsschiene ist. Für die Realisierung des in Fig. 4 gezeigten arithmetischen Registers sind die acht Operationen der Tabelle I gezeigt. Wenn z.B. der Operationskode 111 ist, während der Austauschkode, der den Austausch steuernden

Schienen T zugeführt ist, für die Realisierung der Parallelverbindung Ί <- 2 -t- 3 <r- 4 <— 5 -t- 6 <— 7 <-. 8* ist, wenn N =8 ist, so werden in der Einrichtung die Operationen <i> + <i+1> + CR. ,. ,-, . _ - _o tv <1> + <8> .

i—ri IJai - I/ if ·■■ /j

8—»8 realisiert. Der Austauschkode zeigt, wer der zweite Operand eines jeden von den Registern sein wird. Bei der Zuführung eines Austauschsteuerkodes an die Steuerschiene T wird eine von den möglichen gleichzeitigen Verbindungen (Transformationen) zwischen allen arithmetischen Registern realisiert. Z.B. wird bei der Zuführung eines flog2 (N+1)] Rangkodes an die Steuerschiene T in dem Ausführ ungsbei spiel der Fig. 2 eine von allen N+1 Transformationen verwirklicht. Ein beliebiger Zwischenregisteraustausch kann in der Einrichtung bei Zufuhr eines Kodes für eine Nulloperation (Lesen/Aufzeichnung) an die Operationsschienen R und die Zuführung einer bestimmten Kodefolge an die den Austausch steuernden Schienen T realisiert werden, indem die im voraus gewünschte Transformation in einer Folge von Basistransformationen, die bei einem Steuerkode realisiert werden, zerlegt wird. Z.B.muß" für die Realisierung der Transformation 1 ■*— 4 <— 2 <— 5 <— 7 <r- 3 <— 6 <r- "8* muß eine Steuerfolge y_Q, y,., y_ zugeführt werden, indem der Steuerkode y. eine Basistransformation c*. realisiert. ' Bei der Zufuhr eines Steuerkodes an die Schienen für die ■ Steuerung der Pufferregister 2 wird eine Eingangs-Ausgangsoperation der Einrichtung realisiert, wie in Tabelle II gezeigt, die das erste Pufferregister betrifft. Analog gilt die Tabelle auch für das zweite Pufferregister.

Die erfindungsgemäße Einrichtung erlaubt den Aufbau einer k.n.-Rangeinrichtung mit den gleichen Operationen durch die Verbindung von k.n.-Rangeinrichtungen mittels der Eingänge CR und der Ausgänge CL der Einrichtung.

Ein Prozessor, der aus erfindungsgemäßen Einrichtungen aufgebaut ist,.die den Registerblock RB und die mit dem Registerblock RB verbundene Steuereinrichtung U bilden, ist in Fig. 6 gezeigt.

.

Die Vorteile der arithmetischen Registereinrichtung erlauben ihre Benutzung für verschiedene Funktionen in einem Ziffersystem, z.B. als superoperative Registereinrichtung für eine zeitliche Datenspeicherung mit der Möglichkeit der Datenverarbeitung bei verschiedener Organisation - LiFO (stack), FiFO u.a. als arithmetische logische Einrichtung für parallele Operationen (z.B. gleichzeitige Multiplikation von zwei doppelten Ziffern) ohne Operanden, wobei die Zwischenergebnisse sie verlassen, bevor die ganze Operation beendigt ist, als Einrichtung zur Bandverarbeitung der Daten u.a..

Leerseite

Claims

Arithmetische Regxsterexnrichtung mit Registern, einer Operationsschiene für die Vorgabe des Kodes der Operation in der Einrichtung, zwei Eingangs-Ausgangsinformationsschienen sowie Eingangs- und Ausgangsschienen für die Rangerweiterung besteht, dadurch gekenn zeich.net, daß die Register aus einer N-Anzahl gleichartiger arithmetischer n-Rangregister (1) und zwei Pufferregistern (2) für die Dateneingabe und -ausgabe in der Einrichtung und für die Verbindung mit anderen Einrichtungen bestehen, daß das erste Pufferregister (2) mit der ersten Eingangs-Ausgangsinformationsschiene (3) und mit dem ersten arithmetischen Register (1) mittels Steuerschienen (A) für die Steuerung des ersten Pufferregisters verbunden ist, daß das zweite Pufferregister mit der Eingangs-Ausgangsinforinationsschiene

(5) und mit dem letzten arithmetischen Register (1) mittels

Steuerschienen (B) für die Steuerung des zweiten Pufferregisters verbunden ist, daß die arithmetischen Register (1) miteinander durch eine Steuerschaltung für den Zwischenregisteraustausch (8) verbunden sind, an die die Steuereingänge (T) der Einrichtung für die Austauschsteuerung angeschlossen sind, diß die Operationseingangsschienen (R) der Einrichtung gleichzeitig mit allen arithmetischen Registern (1) verbunden sind, und daß ihre niedrigsten und höchsten Trigger mit einer entsprechenden Eingangs- (CR) und Ausgangsschiene (CL) der Einrichtung für die Rangerweiterung von allen solchen 2N Schienen für die Einrichtung verbunden sind.'
2. Arithmetische Registereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Informationsausgang jedes arithmetischen Registers (1), vom zweiten bis zum letzten, mit dem Informationseingang des vorigen Registers verbunden ist, an den ebenfalls der Ausgang des ersten arithmetischen Registers durch eine Erlaubniskombinationsschaltung (9) mit einer Anzahl [log2 (N+1 )J Eingängen, die auch Steuereingänge (T) der Einrichtung für die Steuerung des Austausches zwischen den Registern sind, angeschlossen ist.
3. Arithmetische llegistereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß die arithmetischen Register (1) auch Rückkopplungen hinsichtlich der Informationsübertragung zwischen den Registern aufweisen, wobei die Anzahl der den Austausch steuernden Schienen

(T) [*log2 (2N+1)1 beträgt.
4. Arithmetische Registereinrichtung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet , daß das arithmetische Register (1) aus einem n-Rangtriggerblock besteht, wobei die Ausgänge seiner Trigger die Ausgangsinformations-

schiene (13) des arithmetischen Registers darstellen und es mit der logischen Kombinationsschaltung (10) mit n-Eingangsinformationsschienen verbunden ist, die die Eingangsinformationsschienen (X) des arithmetischen Registers (1) sind, und mit drei Operationsschienen (R) für die Vorgabe des Kodes der Operationen.