IT8148947A1 - Dispositivo a registri aritmetici - Google Patents
Dispositivo a registri aritmeticiInfo
- Publication number
- IT8148947A1 IT8148947A1 ITRM1981A048947A IT4894781A IT8148947A1 IT 8148947 A1 IT8148947 A1 IT 8148947A1 IT RM1981A048947 A ITRM1981A048947 A IT RM1981A048947A IT 4894781 A IT4894781 A IT 4894781A IT 8148947 A1 IT8148947 A1 IT 8148947A1
- Authority
- IT
- Italy
- Prior art keywords
- register
- arithmetic
- input
- bars
- registers
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
- G06F7/575—Basic arithmetic logic units, i.e. devices selectable to perform either addition, subtraction or one of several logical operations, using, at least partially, the same circuitry
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/3804—Details
- G06F2207/3808—Details concerning the type of numbers or the way they are handled
- G06F2207/3828—Multigauge devices, i.e. capable of handling packed numbers without unpacking them
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Analysis (AREA)
- Software Systems (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Executing Machine-Instructions (AREA)
- Advance Control (AREA)
- Complex Calculations (AREA)
- Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
Description
DOCUMENTAZIONE
RILEGATA
SIB 8275? 1
779-IT-8135/LK
f^j??SCRIZIONE dell*invenzione industriale dal titolo: .^^"Dispositivo a registri aritmetici"
della ditta bulgara V M E I "LENI?" con sede a SOFIA (BULGARIA) -? 0-0-0-0-0 -0-0
RIASSUMO
L'invenzione riguarda un dispositivo a registri aritmetici i cuivantaggi consistono nella posssibilit? della esecuzione contemporanea di R operazioni sugli N-operandi cbe si trovano nei registri aritmetici?
Il dispositivo a registri aritmetici ? costituito da un numero N di registri aritmetici (1) di rango n, due registri intermedi o buffer (2), il primo dei quali ? collegato sia con la prima barra (3) dii informazioni di ingresso-uscita sia anche con il primo registro aritmetico per mezzo di barre di comando (A) p?r n comando del primo registro intermedio, mentre il secondo registro intermedio ? collegato sia con le barra (5) di informazioni di ingresso-uscita sia anche con l'ultimo registro aritmetico per mezzo di.barre di comando (B) per il comando del secondo registro intermedio, ed i registri aritmetici sono collegati fra loro per mezzo di un circuito (8) di comando per lo scambio dei registri intermedi, mentre le barre (B) di ingresso di operazione del dispositivo sono collegato contemporaneamente con tutti i registri aritmetici (l),ed i loro elementi di innesco pi? bassi e pi? alti sono collegati con una corrispondente barra di ingresso e di uscita del dispositivo.
DESCHI ??????
L'invenzione riguarda un dispositivo a registri aritmetici con la possibilit? di un amplicamento di rango, il quale viene utilizzato per elaborazione di dati e loro memorizzazione intermedia, e trova applicazione nella costruzione di processori per grandi, mini- e microcalcolatori elettronici nonch? in calcolatori numerici autonomi per la tecnica di calcolo e sistemi automatici.
E' noto un elemento microprocessore il quale pu? venire ampliato di rango (I.N- Alexandridis, Bit- slice Hikroprocessor Architecture, "Computer", 1978, Giugno,New York) e costituito da registri, un dispositivo logico aritmetico, barre di informazione di ingresso, di uscita e di comando,e barre per la trasmissione in entrata ed in uscita, nel qual caso i singoli elementi del microprocessore sono collegati fra loro in maniera determinata-.
L'inconveniente di questo elemento microprocesso re consiste in ci? che pu? venire eseguita solo un'operazione alla volta* Inoltre la trasmissione delle informazioni fra i registri viene parimenti realizzata in successione* cio? solo una trasmissione in un determinato istante. Sono molto limitate le possibilit? dei microprocessori per la strutturazione di grandi apparecchiature tramite il loro collegamento in una struttura massiccia, per cui contemporaneamente venga eseguito uno scambio di dati e vengano effettuate operazioni in essi.
Compito dell?invenzione consiste nel fornire un dispositivo a registri aritmetici con la possibilit? di un ampliamento di rango e della esecuzione parallela di alcune operazioni di tal tipo attraverso diversi operandi* I registri nel dispositivo debbono poter scambiare la loro informazione per un qualsiasi scambio parallelo prestabilito. Parimenti il dispositivo deve possedere migliori possibilit? per la strutturazione di grandi calcolatori numerici mediante il collegamento di al-cuni di tali dispositivi.
Il detto problema viene risolto in quanto ? creato un dispositivo a registri aritmetici il quale ? costituito da registri, una barra di operazione per la immissione del codice dell'operazione nel dispositivo, due barre di informazione di ingresso-uscita, barre di ingresso e di uscita per
1?amplicamento di rango, il dispositivo secondo l'invenzione essendo costituito <? un numero N di eguali registri aritmetici di rango n e due registri intermedi per la immissione ed erogazione di dati -nel dispositivo e. per il collegamento
con altri dispositivi,nel qual caso il primo re-
gistro intermedio ? collegato sia con la prima barra di informazione di ingresso-uscita, sin con il primo registro aritmetico per mezzo di barre di comando per il comando del primo registro intermedio, men-* ?
tre il secondo registro intermedio ? collegato
sia con la barra di informazione di ingresso-uscita sia anche con l'ultimo registro aritmetico per mezzo di barre di comando per il comando del secondo registro intermedio, i registri aritmetici sono collegati reciprocamente per mezzo di un circuito di comando per lo scambio di registri intermedi , al quale sono collegati gli ingressi di comando del dispositivo per il comando di scambio-, le barre di ingresso di operazione del dispositivo sono collegate contemporaneamente con tutti i registri arimetici, mentre i loro elementi di innesco bassi e pi? elevati sono collegati con una corrispondente barra di ingresso e di uscita del dispositivo per l'ampliamento di rango di tutte tali 2N barre per il dispositivo. L'uscita di informazione di ciascun registro aritmetico, dal secondo fino all'ultimo, ? collegata con l'ingresso di informazione del registro precedente al quale ? parimenti collegata l'uscita del primo registro aritmetico tramite un circuito di combinazione di abilitazione con un numero Clog2 (N+l)] di ingressi che sono anche ingressi di comando del dispositivo per il comando dello scambio fra i registri. I registri aritmetici presentano anche retroazioni nei riguardi della trasmissione di informazione fra i registri, nel qual caso il numero delle barre di comando di scambio ammonta a Clog2 (2N+1)], il registro arimetico essendo coun
stituito da/blocco di elementi di scatto di rango n, dove le uscite dei suoi elementi di scatto rappresentano le barre di informazione di uscita del registro aritmetico,e che ? collegato con il circuito logico di combinazione con n barre di informazione di ingresso, che sono le barre di informazione di ingresso del registro aritmetico, e con tre barre di operazione per l?immissione del codice delle operazioni.
I vantaggi dell'invenzion? consistono nella possibilit? della esecuzione contemporanea di N operazioni (del medesimo tipo) su ^-operandi che si trovano nei registri aritmetici, operazioni ad una cifra e a due cifre in questo numero. Mediante il comando dello scambio fra i registri si pu? raggiungere un qualsiasi scambio parallelo fra essi in quanto ad ogni cadenza di adduzione di uno scambio di comando di codice viene realizzato il contemporaneo collegamento fra tutti i registri. .1 registri intermedi offrono grandi possibilit? per la contemporanea immissione ed erogazione di dati nel dispositivo con diversa organizzazione : LiFO, FiFO ecc. Nel dispositivo possono venire elaborati parimenti dati su nastro.
L?invenzione viene illustrata con un esempio di esecuzione che ? mostrato nei disegni annessi, in cui rappresentano: "
la figura 1 uno schema circuitale a blocchi del dispositivo;
la figura 2 uno schema circuitale a blocchi del blocc? di comando dello scambio di registro intermedio del dispositivo;
la figura 3 una seconde variante del blocco di comando dello scambio di registri intermedi ; la figura 4 uno schema circuitale a blocchi del registro aritmetico del dispositivo;
la figura 5 un circuito del registro intermedio di ingresso-uscita del dispositivo; e
la figura 6 un circuito di un processore che ? formato da dispositivi secondo l'invenzione.
Il dispositivo a registri aritmetici ? costitu? to da un numero N di registri aritmetici 1 di rango n i quali possono eseguire un determinato numero di operazioni aritmetiche e logiche, due registri intermedi 2, di cui il primo ? collegato sia con la barra 3 di ingresso-uscita di rango n sia anche con il primoregistro aritmetico 1 attraverso una barrai di informazione, i quali collegamenti vengono consentiti tramite il loro collegamento alle barre di comando A per il comando chi primo registro intermedio di ingresso-uscita, mentre il secondo registro intermedio 2 ? collegato sia con la seconda barra 5 di ingresso-uscita sia anche con l'ultimo registro aritmetico 1 tramite una barra 6 di.informazione, attraverso il collegamento con le due barre B che comandano il secondo registro intermedio. Gli ingressi e.le uscite 7 di dati di tutti 1 registri aritmetici sono collegati fra loro tramite il blocco 8 di comando chilo scambio di registri intermedi, al quale sono collegati gliingressi T di cornando del dispositivo di cornando di scambio e che consentono diversi contempor?nei collegamenti fra tutti i registri? Gli ingressi dell<">'elemento di innesco pi? basso dei registri aritmetici sono collegati ciascuno ad una barra di ingresso ad un rango dei dispositivo ? dalle barre CiL^, ,CK^.?... ....???^, mentre le uscite degli elementi pi? elevati di innesco dei registri aritmetici sono collegati corrispondentemente" con una delle barre di uscita -31^? CiL^. .1 .CL^ del dispositivo. Le barre H di ingresso di operazione per l?immissione di codice dellOperazione nel dispositivo sono collegate contemporaneamente con tutti i registri aritrae?< tici 1.
Il bl?cco di cimando 3 dello scambio di registri intermedi del dispositivo ? mostrato nelle figure 2 ' ? 3- Il circuito della figura 2 comprende i registri aritmetici 1 del dispositivo, il circuito 9 di combinazione e la barra ? di rango a Llog2 (fl+?)} ingressi per il comando di scambios nel qual caso un codice di comando consente il collegamento contemporaneo d? tutti i registri 1. Gli ingressi e le uscite di informazione dei registri l 'sono collegati <'>ira loro come -segue:
/
^?) 1, 2,..., ? <; >?!~ ) 1 2; 3.???* ; 3 1 ?- 2<- f, 4,...?,
3'' , V CiN) '??? ^TFTTTTTN<*>; ^ ?+1) 1-2?-3r-...V'N
dove 1, 2..., ? sono i numeri dei registri 1, mentre le frecce indicano il collegamento dell'uscita
del primo registro con l'ingresso di quello verso
il qui... numero indica la freccia- Le uscite t
1
fino a t^, che rappresentano uscite di elementi
logici del circuito 9 di combinazione, le quali realizzano le funzioni logiche:
N <= </ >2 <Vft>3 <Yt>?W i <; t>2<=0/>2<; t>3 <= C>^3<V >? <* *W>N+* <; t>4<=>S<?>
6 N+ IM-M
sono collegate/barre di informazione dei registri
per il collegamento di ciascun registro, ad eccezione del primo, con il suo prossimo successivo e con
il primo. Nell'esempio di esecuzione secondo la figura 3 i-registri aritmetici 1, oltre che nella
maniera mostrata nell?esempio di esecuzione della figura 2, sono collegati ancora con i collegamenti:
r^t
U^N+ 2 2 , 3 . N ; Si n ) * 1 ?b? 2 3 , . . . 4 , . . . , N ;
N 3
Oi 2N ) ^ - ? 2 ?> ?<? >N ; 2N+ 1 <) >V N
t
ciascuno dei quali viene abilitato per un collegamento ad una benna al comando di uscita del circuito 9 di combinazione-11 registro aritmetico 1 del dispositivo ? mostrato nella figura 4-ed ? costituito da un blocco RG di elementi di memorie-elementi di innesco R^ fino ad RQ* un circuito logico decodificatone 10? che ? collegato con.gli ingressi H di operazione del dispositivo e con la barra X di ingresso di informazione di rango n del registro? mentre le uscite di questo circuito 10 da 0^ fino ad Og sono ingressi di comando del blocco RG di ingresso rispettivamente per la realizzazione delle operazioni: registrazione/lettura; spostamento di un rango verso sinistra; somma con 1; inversione;
so^ma secondo il modulo duejdisgiunzione; congiunzione; somma- La uscita del primo elemento di innesco 8^ e l?ingresso dell?ultimo elemento di innesco sono collegati corrispondentemente con la uscita GL e con l'ingresso CR del dispositivo.
I registri intermedi di ingresso-uscita del dispositivo sono mostrati nella figura 5* La prima barra 3 di ingresso-uscita e la barra 4-, che collega il primo registro intermedio 2 con il primo registro aritmetico 1, sono collegate ogni volta eoa tre uscite del circuito decodificstoz?? 11 ai quale sono collegate le barre di ingresso a1 * ?7? a- che comandano il primo registro intermedio. Il secondo registro intermedio 2 ? collegato analogamente con la seconda barra 5 di ingresso-uscita e con l?ultimo registro aritmetico 1 mediante il collegamento ogni vclta di tre ingressi del circuito deeodificatore 12* i cui ingressi sono collegati a tre barre b^* b,,* b^ che comanda no il secondo registro intermedio. Le operazioni di ingresso-uscita solo per il primo registro intermedio sono indicate nella tabella 2.
Il funzionamento del dispositivo a registri aritmetici ? come segue.
Nell *adduzione di un codice di operazione alle barre S di operazione <fel dispositivo* tutti i registri aritmetici eseguono questa operazione in quanto il primo operando ? il contenuto di registro, mentre il secondo operando ? il contenuto delle barra di informazione di ingresso per esso? Per la realizzazione del registro aritmetico mole
strato nella figura sono mostrate/otto operazioni nella tabella 1- Cos? ad esempio, quando il codice di operazione ? 111, mentre il codice che
di scambio,/? addotto alla barra T che comanda lo scambio, per la realizzazione del collegamento pa, rallelo e 14? 24? 34? 44?* ^? 7^*-8^ Quando ? N s 8, allora nel dispositivo vengono realizzate le operazioniV .i> <+ >+ CRi-}i(3ai= 1,2
<8> -?-CR
Il codice di scambio mostra quale sar? il seconde operando di ciascuno dei registri* nell'adduzione di un codice di comando di scambio alla barra T di comando viene realizzato uno dei possibili collegamenti contemporanei (trasformazioni) fra tutti i registri aritmetici. Cos? ad esempio nella adduzione di un c?dice di rango Clog2 (N-t-l)J alla barra Tei comando nell'esempio di esecuzione secondo la figura 2, viene realizzata una fra tutte le K+l trasformazioni. Un qualsiasi scambio di registro intermedio pu? venire realizzato nel dispositivo con l'adduzione di un codice per una operazione nulla (lettura/registrazi?ne) alle barre R di operazione e l?adduzione di una determinata sequenza di codice alle barre T che comandano lo scambio, in quanto la trasformazione desiderata in precedenza viene decomposta in una successione di trasformazioni di base eh? vengono realizzate con un codice di comando. Ad esempio, per la realizzazione della trasformazione 14-44- 24-5>4r74-34deve venire addotta la sequenza di comando jr i o y in quanto il codice di comando realizza una trasformazione di base. Nell*adduzione di un codice di comando alle barre per il comando del registro intermedio 2 viene realizzata un?operazione di ingresso-uscita del dispositivo? come viene mostrato nella tabella 2 che riguarda il primo registro intermedio. Analoga ? la tabella anche per il secondo registro intermedio.
Il dispositivo secondo l?invenzione consente la strutturazione di un apparecchio di rango k.n con le medesimeoperazioni mediante il collegamento di ?: dispositivi di rango n ,per mezzo degli ingressi CR e delle uscite Cl del dispositivo-Uella figura 6 ? mostrato un processore formato da dispositivi secondo l'invenzione i quali formano il blocco RB dei registri,e dal dispositivo U di comando che ? collegato con il blocco KB di registri.
I vantaggi del dispositivo a registri aritmetici consentono la sua utilizzazione per diverse funzioni in un sistema di cifre eotae: dispositivo e registro superoperativo per la memorizzazione temporale di dati con la possibilit? della loro elaborazione in organizzazione differente, LiFG
Claims (1)
- RIVENDICAZIONI1. Dispositivo a registri aritmetici,il quale ? costituito da registri,;una barra di operazione per la immissione del codice dell'operazione nel dispositivo* due barre di informazione di ingresso-uscita 3, barre di ingresso e di uscita per l'amplis mento di rango* il quale dispositivo ? caratterizzato da ci? che i registri consistono in un numero N di eguali registri aritmetici (l) di rango n e due registri intermedi o buffer (2) per la immissione e la erogazione di dati nel dispositivo e per il collegamento con altri dispositivi* il primo registro intermedio (2) ? collegato sia con la prima barra (3) di informazione di ingresso-uscite sia anche con il primo registro aritmetico (i) per mezzo di barre di comando (A) per il cosando del primo registro intermedio, mentre il secondo registro intermedio ? collegato sia con la barra (5) di informazione di ingresso-uscita? sia anche con l??ltimo registro aritmetico (l) per mezzo di barre di comando (3) per il comando del secondo registro intermedio9 i registri aritmetici (l) sono collegati fra loro per mezzo di un circuito di comando (8) per lo scambio di registro intermedio? al quale sono collegati gli ingressi di comando (T) del dispositivo per il comando di scambio? le barre (?) di ingresso di operazione del dispositivo sono collegate contemporaneamente con tutti i registri aritmetici (1)? mentre i loro elementi di scatto bassi e pi? elevati sono colle gati con una corrispondente barra?di ingresso (CH) e di uscita (CL) del dispositivo pbr l?ampliamento di rango di tutte le dette 2N barre per il dispositivo. .2. Dispositivo a registri aritmetici secondo la rivendicazione 1? caratterizzato da ci? che l?uscita dell?informazione di ciascun registro aritmetico .(1), dal secondo fino all?ultimot ? collegata con l?ingresso di informazione del registro precedente? al quale ? collegata parimenti l'uscita del primo registro aritmetico attraverso un circuito d? combinazione (9)di abilitazione con *Un numero Clog2 (N+l)] di ingressi che sono anche ingressi di comando (T) del dispositivo per il colmando dello scambio fra i registri.5 Dispositivo a registri aritmetici secondo le rivendicazioni 1 e 2, caratterizzato da ci? che i registri aritmetici (1) presentano anche retroazioni nei riguardi della trasmissione di informazior? fra i registri, nel qual caso il numero delle barre (T) che comandano lo scambio ammonta a tlog.2 (2N+1)].4. Dispositivo a registri aritmetici secondo le rivendicazioni da 1 a 3, caratterizzato da ci? che il registro aritmetico (1) ? costituito da un blocco di elementi di scatto di rango nr le uscite dei suoi elementi di scatto rappresentano le barre (13)-di informazione di uscita del registro aritmetico ? ed il circuito logico di combinazione (IO) ? collegato con n barre di informazione di ingresso, le quali sono le barre (X) di informazione di ingresso del registro aritmetico (1), e con tre barre (fi) di operazione per 1*immissione del codice delle operazioni,p.p. V K i f"LENIJP*
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| BG8048568A BG33404A1 (bg) | 1980-07-22 | 1980-07-22 | Registrovo aritmetichno ustrojjstvo |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| IT8148947A0 IT8148947A0 (it) | 1981-07-22 |
| IT8148947A1 true IT8148947A1 (it) | 1983-01-22 |
| IT1171408B IT1171408B (it) | 1987-06-10 |
Family
ID=3907804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT48947/81A IT1171408B (it) | 1980-07-22 | 1981-07-22 | Dispositivo a registri aritmetici |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4463441A (it) |
| JP (1) | JPS5790752A (it) |
| BG (1) | BG33404A1 (it) |
| CS (1) | CS560281A1 (it) |
| DE (1) | DE3128816A1 (it) |
| FR (1) | FR2487547A1 (it) |
| GB (1) | GB2081480B (it) |
| IT (1) | IT1171408B (it) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58106636A (ja) * | 1981-12-18 | 1983-06-25 | Hitachi Ltd | パイプライン演算装置 |
| US5179734A (en) * | 1984-03-02 | 1993-01-12 | Texas Instruments Incorporated | Threaded interpretive data processor |
| GB8517498D0 (en) * | 1985-07-10 | 1985-08-14 | Jesshope C R | Data stack |
| JPH07113884B2 (ja) * | 1985-12-28 | 1995-12-06 | 株式会社東芝 | 論理回路 |
| US5261113A (en) * | 1988-01-25 | 1993-11-09 | Digital Equipment Corporation | Apparatus and method for single operand register array for vector and scalar data processing operations |
| US5150469A (en) * | 1988-12-12 | 1992-09-22 | Digital Equipment Corporation | System and method for processor pipeline control by selective signal deassertion |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3391390A (en) * | 1964-09-09 | 1968-07-02 | Bell Telephone Labor Inc | Information storage and processing system utilizing associative memory |
| US3787673A (en) * | 1972-04-28 | 1974-01-22 | Texas Instruments Inc | Pipelined high speed arithmetic unit |
| US4025771A (en) * | 1974-03-25 | 1977-05-24 | Hughes Aircraft Company | Pipe line high speed signal processor |
| US4159520A (en) * | 1977-01-03 | 1979-06-26 | Motorola, Inc. | Memory address control device with extender bus |
| US4206503A (en) * | 1978-01-10 | 1980-06-03 | Honeywell Information Systems Inc. | Multiple length address formation in a microprogrammed data processing system |
| US4224676A (en) * | 1978-06-30 | 1980-09-23 | Texas Instruments Incorporated | Arithmetic logic unit bit-slice with internal distributed iterative control |
-
1980
- 1980-07-22 BG BG8048568A patent/BG33404A1/xx unknown
-
1981
- 1981-07-20 US US06/284,991 patent/US4463441A/en not_active Expired - Fee Related
- 1981-07-20 CS CS815602A patent/CS560281A1/cs unknown
- 1981-07-21 DE DE19813128816 patent/DE3128816A1/de not_active Withdrawn
- 1981-07-22 IT IT48947/81A patent/IT1171408B/it active
- 1981-07-22 GB GB8122567A patent/GB2081480B/en not_active Expired
- 1981-07-22 FR FR8114288A patent/FR2487547A1/fr active Granted
- 1981-07-22 JP JP56113793A patent/JPS5790752A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| GB2081480A (en) | 1982-02-17 |
| IT1171408B (it) | 1987-06-10 |
| JPS5790752A (en) | 1982-06-05 |
| BG33404A1 (bg) | 1983-02-15 |
| CS560281A1 (en) | 1984-11-19 |
| GB2081480B (en) | 1984-03-28 |
| IT8148947A0 (it) | 1981-07-22 |
| FR2487547B3 (it) | 1983-05-20 |
| DE3128816A1 (de) | 1982-07-22 |
| US4463441A (en) | 1984-07-31 |
| FR2487547A1 (fr) | 1982-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4761755A (en) | Data processing system and method having an improved arithmetic unit | |
| EP0474297B1 (en) | Very long instruction word machine for efficient execution of programs with conditional branches | |
| TWI659427B (zh) | 用於資料路徑內計算操作之裝置及方法 | |
| JPH05508499A (ja) | 特殊目的ブール演算装置のための方法およびその装置 | |
| US3161763A (en) | Electronic digital computer with word field selection | |
| JPS58106636A (ja) | パイプライン演算装置 | |
| IT8148947A1 (it) | Dispositivo a registri aritmetici | |
| GB1445714A (en) | Array processors | |
| US4910700A (en) | Bit-sliced digit-serial multiplier | |
| US6542989B2 (en) | Single instruction having op code and stack control field | |
| Gold et al. | The FDP, a fast programmable signal processor | |
| US5019969A (en) | Computer system for directly transferring vactor elements from register to register using a single instruction | |
| US4133028A (en) | Data processing system having a cpu register file and a memory address register separate therefrom | |
| JPS623461B2 (it) | ||
| JPS60103482A (ja) | ベクトル処理能力を有するデ−タ処理装置 | |
| JPS62156742A (ja) | デ−タ書込み制御方式 | |
| Orbits et al. | Data Flow Considerations in Implementing A Full Matrix Solver with Backing Store on the Cray-1. | |
| US2991456A (en) | Directional data transfer apparatus | |
| JPS5969845A (ja) | デ−タ駆動制御方式 | |
| JPS594049B2 (ja) | コンピュ−タ装置 | |
| SU1103236A1 (ru) | Устройство дл загрузки данных | |
| RU1797108C (ru) | Арифметическое устройство с микропрограммным управлением | |
| JPH0440524A (ja) | 演算装置 | |
| JPS63136232A (ja) | 情報処理装置 | |
| SU767757A1 (ru) | Устройство дл выполнени арифметических и логических операций над словами |