[go: up one dir, main page]

DE3116268C2 - Verfahren zur Herstellung einer Halbleiteranordnung - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung

Info

Publication number
DE3116268C2
DE3116268C2 DE3116268A DE3116268A DE3116268C2 DE 3116268 C2 DE3116268 C2 DE 3116268C2 DE 3116268 A DE3116268 A DE 3116268A DE 3116268 A DE3116268 A DE 3116268A DE 3116268 C2 DE3116268 C2 DE 3116268C2
Authority
DE
Germany
Prior art keywords
layer
epitaxial layer
buried
junction
buried layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3116268A
Other languages
English (en)
Other versions
DE3116268A1 (de
Inventor
Pieter Johannes Wilhelmus 5621 Eindhoven Jochems
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE3116268A1 publication Critical patent/DE3116268A1/de
Application granted granted Critical
Publication of DE3116268C2 publication Critical patent/DE3116268C2/de
Expired legal-status Critical Current

Links

Classifications

    • H10W10/30—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/125—Shapes of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P32/15—
    • H10W10/031—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/859—Complementary IGFETs, e.g. CMOS comprising both N-type and P-type wells, e.g. twin-tub

Landscapes

  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren zur Herstellung einer Halbleiteranordnung mit zwei nebeneinanderliegenden an eine Oberfläche grenzenden Gebieten (12, 16) entgegengesetzter Leitungstypen, die miteinander einen vorzugsweise zu der Oberfläche senkrechten pn-Übergang (9) bilden und deren Dotierungskonzentration zu der Oberfläche hin abnimmt. Nach der Erfindung werden auf einem Halbleitersubstrat (1) nebeneinander n- und p-leitende vergrabene Schichten (2, 6) angebracht, auf denen eine hochohmige epitaktische Schicht (7) angewachsen wird. Durch Erhitzung diffundieren die Dotierungsstoffe aus den vergrabenen Schichten durch die ganze Dicke der epitaktischen Schicht und in das Substrat hinein. Bei passend gewählten Donator- und Akzeptoratomen (z.B. Bor und Phos phor in Silicium) werden in der epitaktischen Schicht n- und p-leitende Gebiete (12, 16) erzeugt, die einen pn-Übergang (9) senkrecht zu der Oberfläche durch Ausgleich der lateralen Diffusionen aus den vergrabenen Schichten bilden.

Description

• 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der gegenseitige Abstand der vergrabenen Schichten (2, 6) und ihre Dotierungskonzentrationen so gewählt werden, daß der pn-übergang (9) in der epitaktischen Schicht (7) senkrecht zu der Oberfläche des Substratgebietes (1) Ist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der erste Dotierungsstoff und der zweite Dotierungsstoff bei jeder Diffusionstemperatur in der epitaktischen Schicht (7) praktisch den gleichen Diffusionskoeffizienten aufweisen.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die erste und die zweite vergrabene Schicht (2, 6) mit praktisch der gleichen Oberflächenkonzentratlon angebracht werden.
5. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die epitaktische Schicht (7) aus Silicium besteht, und daß die eine vergrabene Schicht mit Bor und die andere mit Phosphor dotiert wird.
6. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die beiden vergrabenen Schichten (2, 6) aneinander grenzend angebracht werden.
7. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß das Substratgebiet (1) zunächst über seine ganze Oberfläche mit einer Oberflächenschicht (2) vom ersten Leitungstyp versehen wird, daß dann In einem Teil der Oberfläche ein Dotierungsstoff zur Erzeugung einer Schicht (6) vom zweiten Leitungstyp mit einer die der Oberflächenschicht vom ersten Leitungstyp überschreitenden Dicke eingeführt wird und daß innerhalb des genannten Oberflächenteils die Oberflächenschicht (2) vom ersten Leitungstyp wenigstens im wesentlichen entfernt wird.
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung entsprechend dem Oberbegriff des Patentanspruchs 1.
Ein solches Verfahren 1st bekannt aus »IBM Techn. Disclos. Bull.«, Vol. 16 (Nov. 1973), No. 6, Seiten 1702-1703.
Zur Herstellung von Halbleiteranordnungen, insbesondere zur Bildung monolithischer integrierter Schaltungen, Ist es oft erforderlich, nebeneinander liegende an dieselbe Halbleiteroberfläche grenzende Gebiete entgegengesetzter Leitungstypen zu bilden. So müssen z. B. in Schaltungen, die komplementäre Feldeffekttransistoren mit Isolierter Steuerelektrode enthalten, der η-Kanal- und der p-Kanal-Translstor In nebeneinander liegenden Gebieten verschiedener Lelstungsiypen gebildet werden. In der Praxis werden diese Gebiete dadurch erhalten, das von einem Substratgebiet von einem ersten Leitungstyp ausgegangen wird, In dem der erste Feldeffekttransistor gebildet wird, wobei in diesem Substratgebiet durch Dotierung ein Gebiet vom zweiten entgegengesetzten Leitungstyp gebildet wird, in dem der zweite zu dem ersten komplementären Feldeffekttransistor gebildet wird. Die genannte Dotierung kann z. B. durch Diffusion von der Oberfläche her erfolgen, wobei Im allgemeinen die Dotierungskonzentration vor. der Oberfläche her abnimmt. Dies ist In vielen Fällen ein unerwünschtes Dotierungsprofil. Ein derartiges Profil führt entweder zu einer hohen Schwellwertspannuag des, Feldeffekttran slstors infolge einer hohen Oberflächendotierung oder, wenn letztere niedrig gewählt wird, zu einem hohen Widerstand des diffundierten Gebietes parallel zu der Oberfläche. Letzteres kann zu unerwünschten Erscheinungen, wie z. B. Thyristoreffekten u. dgl. führen.
Es wurde versucht, auf verschiedene Welse das Dotierungsprofil im gewünschten Sinne zu ändern. Nach einem ersten Verfahren kann nach dem Elndlffundieren die Dotierungskonzentration (durch Ausdiffusion In einer evakuierten Kapsel) an der Oberfläche herabgesetzt werden. Dies Ist aber ein komplizierter und teuerer Verfahrensschritt. Auch kann bei der Bildung des zweiten Gebietes durch IonenlmplatatJon außer einem Dotierungsstoff vom zweiten Leitungstyp auch eine gewisse Menge eines Dotierungsstoffes vom ersten Leitungstyp Implantiert werden, wodurch an der Oberfläche durch Ausgleich eine niedrigere Netto-Dotlerungskonzentration erhalten wird. Dies ergibt jedoch den Nachteil, daß die Ladungsträgerbeweglichkeit Infolge der hohen Brutto-Dotlerungskonzentratlon (Donatoren plus Akzeptoren) abnimmt.
Aus der oben genannten Veröffentlichung In IBM Techn. Dlscl. Bull. Ist ein Verfahren bekannt, bei dem in eine epitaktische Schicht durch Diffusion aus nebeneinander liegenden, vergrabenen Schichten Bereiche vom ersten und zweiten Leitungstyp erzeugt werden, die durch Teile des Substrats voneinander getrennt sind. Diese Bereiche weisen je eine vom Substrat bis zur Oberfläche abnehmende Dotierung auf. Außer
ihrem gegenseitigen Abstand führt aber die seitliche Diffusion dieser Bereiche zu einer erheblichen Vergrößerung des beanspruchten Raumes, so daß die Packungsdichte der Schaltung verringert wird. Zum Erreichen einer maximalen Packungsdichte ist es erwünscht, nebeneinander liegende Gebiete entgegengesetzter Leitungstypen zu erzeugen, die miteinander einen pn-Übergang bilden, der zu der Halbleiteroberfläche nahezu senkrecht Ist oder dessen Richtung wenigstens nicht völlig durch laterale Diffusion aus einem der beiden Gebiete bestimmt wird.
Der Erfindung Hegt die Aufgabe zugrunde, ein Verfahren zur Erzeugung zweier nebeneinander liegender aneinander grenzender Gebiete entgegengesetzter
Linie XI-XI dargestellt ist,
Fig. 13 bis 18 schematisch Im Querschnitt in aufeinanderfolgenden Stufen die Herstellung einer anderen Halbleiteranordnung,
Fig. 19 eine Draufsicht auf den Teil der Halbleiteranordnung, der In Fig. 18 im Querschnitt längs der Linie XVIII-XVIII dargestellt Ist, und
F i g. 20 das Schaltbild der Halbleiteranordnung nach den Fig. 18 und 19.
Die Figuren sind schematisch und nicht maßstäblich gezeichnet, wobei insbesondere die Abmessungen in der Dickenrichtung der Deutlichkeit halber übertrieben groß dargestellt sind. Entsprechende Teile sind In der Regel mit denselben Bezugsziffern bezeichnet. In den
Leitungstypen anzugeben, bei dem die Richtung des 15 Querschnitten sind Halbleiterzonen vom gleichen pn-Obergangs zwischen diesen Gebieten innerhalb Leitungstyp in derselben Richtung schraffiert. In den bestimmter Grenzen geregelt werden kann. Draufsichten nach Fig. 12 und 19 sind die Umrisse von
Die genannte Aufgabe wird durch die im Patentan- Metallschichten gestrichelt dargestellt, sprach 1 gekennzeichnete Erfindung gelöst. In FIg. I bis 12 wird die Herstellung einer Halbleiter-
Durch Anwendung des Verfahrens nach der Erfln- 20 anordnung durch Anwendung des \ -^fahrens nach der dung ist es möglich, durch passende Wahl des gegen- Erfindung in aufeinanderfolgenden Stufsn dargestellt, seitlgen Abstandes der vergrabenen Schichten, der
Dotierungsstoffe der vergrabenen Schichten (also der
Diffusionskoeffizienten) und der Dotleningskonzentrationen die Form und die Richtung des pn-Übergangs 25
zwischen den beiden durch Diffusion aus den vergrabe
nen Schichten erzeugten Gebieten Innerhalb bestimmter Grenzen zu beeinflussen und zu steuern. Mit Hilfe dieses Verfahrens können Halbleiteranordnungen verschiedener Art hergestellt werden.
Obgleich für beide vergrabene Schichten Dotierungsstoffe mit bei einer gleichen Temperatur verschiedenen Diffusionskoeffizienten gewählt werden können, weisen bei einer bevorzugten Ausführungsform des Verfahrens
Es handelt sich hier um die Herstellung einer Halbleiteranordnung mit mindestens zwei komplementären Feldeffekttransistoren mit Isolierter Steuerelektrode.
Es wtoi (siehe Fig. 1) von einem einkristallen halbleitenden Substratgebiet 1, im vorliegenden Beispiel einer Sillciumschelbe vom p-Leitungstyp, ausgegangen. Wie nachstehend im Detail beschrieben wird, wird in einen ersten Oberflächenteil des Substratgebietes 1 ein 30 erster Dotierungsstoff zur Bildung mindestens einer ersten vergrabenen Schicht 2 (siehe FI g. 4) von einem ersten (hler vom n-)Leitungstyp eingeführt. Dann wird (siehe Fig. 5) auf dem Substratgeblet 1 eine epitaktische Schicht 7 aufgewachsen und der darüber liegende nach der Erfindung der erste Dotierungsstoff und der 35 Teil der epitaktischen Schicht 7 durch Diffusion aus der zweite Dotierungsstoff bei einer bestimmten Diffusions- ersten vergrabenen Schicht 2 über seine ganze Dicke in temperatur den gleichen Diffusionskoeffizienten in der ein erstes Gebiet 12 vom ersten (n-)Leltungstyp (siehe epitaktischen Schicht auf. Derartige Dotierungsstoffe Fig. 6) mit einer von dem Substratgebiet 1 zu der sind z. B. Phosphor und Bor (In Silicium). Mit Vorteil Oberfläche abnehmenden Netto-Dotierungskonzentrawerden dann außerdem erste und zweite vergrabene 40 tion umgewandelt.
Schichten mit der gleichen Oberflächendotierungskon- Weiterhin wird neben der ersten vergrabenen Schicht
2 durch Einführung eines zweiten Dotierungsstoffes mindestens (siehe Fig.4) eine zweite vergrabene Schicht 6 vom zweiten (p-)Leltungstyp gebildet, 45 wonach durch Diffusion aus der zweiten vergrabenen Schicht 6 der darüber liegende Teil der epitaktischen Schicht 7 über seine ganze Dicke (siehe Fig. 6) in ein zweites Gebiet 16 vom p-Leltungstyp, ebenfalls mit einer von dem Substratgebiet I zu der Oberfläche senkrecht ist. Dies kann, statt durch die Wahl von 50 abnehmenden Nette-Dotierungskonzentration, umge-Dotierungsstoffen mit demselben Dlffuslonskoefflzien- wandelt wird. Dabei werden die erste und die zweite ten und derselben Konzentration, annähernd auch vergrabene Schicht 2 bzw. 6 derart nahe beieinander durch andere geeignet gewählte Kombinationen von aiiGebiucht, daß das erste Gebiet 12 und das zweite Dlffuslonskoeffizlenten und Dotierungskonzentrationen Gebiet 16 über nahezu die ganze Dicke der epitaktierzlelt werden, wobei dann z. B. der Dotierungsstoff mli 55 sehen Schicht 7 aneinander grenzen. Dabei bilden sie dem kleinsten Diffusionskoeffizienten eine größere miteinander einen quer zu der Oberfläche verlaufenden
pn-Übergang 9.
Das Verfahren wird nun Im Detail beschrieben. Es wird von einer p-leltenden Slllclumscheibe 1 mit 60 einem spezifischen Widerstand von z. B. 25 Ω · cm ausgegangen. Eine Oberfläche dieser Scheibe wird durch Implantation von Phosphorionen (Energie 30 keV, Dosis 2 ■ 10IJ Ionen/cm2) mit einer dünnen n-leltenden Schicht 2 (siehe FIg 1) mit einer Dicke von weniger aflderfolgenden Stufen die Herstellung einer Halbleiter- 6S als 0,1 μΐη versehen. Durch thermische Oxidation wird anordnung, die Oberfläche nun mit einer dünnen Slllclu.moxld-
FIg. 12 eine Draufsicht auf den Teil der Halbleiter- schicht 3 mit einer Dicke von etwa 30nm versehen, anordnung, der in Flg. U im Querschnitt längs der Darauf wird eine Photolackschlcht 4 aneebracht. In der
zentration (an der Substratoberfläche) angebracht. In diesem Falle ist der erhaltene pn-Übergang zwischen den beiden angrenzenden diffundierten Gebieten zu der Oberfläche nahezu senkrecht.
In den meisten Fällen wird es bevorzugt, das Verfahren derart durchzuführen, daß der erhaltene pn-Übergang zwischen dem ersten und dem zweiten Gebiet In der epitaktischen Schicht zu der Oberfläche nahezu
Dotierungskonzentration erhält.
Die Packungsdichte von C-MOST-Schaltungen kann durch Anwendung der Erfindung in erheblichem Maße erhöht werden.
Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden Im folgenden näher beschrieben. Es zeigt
Fig. 1 bis 11 schematisch im Querschnitt in aufein-
durch Belichtung und Entwicklung ein Fenster S gebildet wird (siehe Flg. 2). Dann wird die Oberfläche mit Borionen bei einer Energie von ISOkeV und einer Dosis von 3· IO'J Ionen/cm2 beschossen. Die Borionen dringen durch die Oxidschicht 3 hindurch, werden aber von der Photolackschicht 4 zurückgehalten. So wird eine p-leltende Schicht 6 gebildet (siehe Flg. 3), die an der Oberfläche durch das Vorhandensein der n-Typ-Dotierungskonzentratlon der Schicht 2 wenigstens teilweise kompensiert Ist.
Durch Ätzung werden anschließend Innerhalb des Fensters 5 die Oxidschicht 3 und die Schicht 2 entfernt (siehe Flg. 4), wonach die Photolackmaske 4 entfernt wird. Danach wird durch Anwendung allgemein UbIl-
schlcht 8 vorhanden war, wird die Oberflächendoticrung des Gebietes 16 etwas niedriger als die des Gebietes 12 sein, well während der Diffusion das Bor »Ich etwas Im Oxid löst, während dagegen der Phosphor In das Silicium eindringt. Dieser Effekt wird durch die Gate-Oxldatlon noch verstärkt, dadurch würde die Oberflächendotierung des Gebietes 16 einen zu niedrigen Wert für die Schwellwertspannung des n-Kanal-MOS-Translstors und die Oberfiachendotlerung des Gebietes 12 eine zu hohe Schwellwertspannung für den p-Kanal-MOS-Translstor ergeben. Daher wird zunächst eine geringe Menge an Borionen In die Oberfläche beider Gebiete Implantiert, um den Schwellwertspannungen den gewünschten Wert zu geben. Dann wird
eher Techniken eine 5 μιη dicke Schicht 7 aus Silicium is aus der Gasphase eine etwa O1S μιτι dicke poly kristall Ine
epitaktisch auf der Oberfläche angewachsen. Die Schicht 7 wird nicht dotiert und besteht dadurch aus hochohmlgem (p- oder n-leltendem) Silicium. Die Schicht 7 wird durch thermische Oxidation mit einer
Slliciumschlcht 19 auf der ganzen Oberfläche niedergeschlagen, wonach diese Schicht 19 mit Phosphor durch Diffusion oder Ionenimplantation n-leltend gemacht wird. Anschließend wird die Schicht Ί9 durch
etwa 20 nm dicken Schicht 8 aus Siliciumoxid versehen 20 Atzen in Muster gebracht.
(siehe Fig. :5). Auf übliche Weise werden dann durch Implantation
Dann wird (siehe Flg. 6) eine Erhitzung bei 1200° C während 6 Stunden in Stickstoff durchgeführt.
Während dieser Erhitzung diffundieren die Dotlerungs-
rung dienen (siehe Flg. 10). Die Oberflächenteile, die nicht den betreffenden Ionen ausgesetzt werden sollen, werden dabei jeweils durch eine nicht-kritische Maske,
pyrolytlschem SlO2 aufgebracht. In die Kontaktfenüter geätzt werden (siehe Flg. U). Durch Metallisierung 1TiIl z. B. Aluminium und Ätzung werden die Metallschlch-
von Arsenionen die Source- und Drainzonen 22 bzw. 23 des n-Kanal-Translstors und durch Implantation von Borlone-.i die Source- und Drainzonen 20 bzw. 21 des stoffe aus den vergrabenen Schichten 2 und 6 durch die 25 p-Kanai-Translstors erzeugt, wobei die Steuereleki;roganze Dicke der epitaktischen Schicht 7 In das Substrat denschlchten 19 und das Oxidmuster 17 als Masldehlneln, wobei das n-leltende Gebiet 12 und das
p-leltende Gebiet 16 mit zu der Oberfläche hin abnehmenden DotlerungskonzentraUonen erzeugt werden.
Der pn-Übergang 9 zwischen den Gebieten 12 und 16 30 z.B. eine Photolackmaske, abgedeckt, ist zu der Oberfläche nahezu senkrecht, well die Diffu- Schließlich wird über das Ganze eine Schicht
sionskoeffizlenten von Bor und Phosphor bei derselben
Diffusionstemperatur einander praktisch gleich sind,
während auch die Dotierungskonzentrationen der vergrabenen Schichten 2 und 6 einander nahezu gleich 35 ten 24, 25 und 26 erhalten, die Innerhalb der Kontaktsind. Die lateralen Diffusionen aus den Schichten 2 und fenster die Zonen 20-23 und die Steuerelektrode 19 6 kompensieren sich aiso praktisch vöiiig. Zur iiiusirie- kontaktieren. In der Draufsicht nach Fig. !2 sind In rung 1st In Fig. 6 gestrichelt der Verlauf (9') des pn- den Kontaktfenstern diagonale Linien gezeichnet. Übergangs dargestellt, der erhalten werden würde, wenn Die so erhaltenen komplementären MOS-Transistoren
nur die vergrabene Schicht 6 vorhanden wäre (und eine 40 werden voneinander durch einen pn-übergang 9 gen-leltende epitaktische Schicht aufgewachsen wäre). Der trennt, der die epitaktische Schicht In einer zu der Effekt der auftretenden lateralen Diffusion Ist deutlich Oberfläche senkrechten Richtung durchschneidet. Inersichtlich, folge des Fehlens der bei bekannten Strukturen durch Im vorliegenden Beispiel werden in den Gebieten 12 seitliche Diffusion herbeigeführten Ablenkung des pn- und 16 komplementäre Feldeffekttransistoren mit 45 Übergangs wird eine erhebliche Raumeinsparung erhalisollerter Steuerelektrode gebildet. ten.
Anschließend wird ebenfalls durch Anwendung übll- Statt eines p-leitenden Substrats könnte auch ein
eher Techniken eine Siliciumnitridschlcht 11 mit einer n-leltendes Substrat verwendet werden. Der n-Kanal-Dicke von etwa 150 nm auf der Oxidschicht 8 nieder- Transistor würde sich dann In einem Inselförmigen geschlagen (siehe Flg. 7), wonach unter Verwendung 50 p-leltenden Gebiet 16 befinden, das völlig von n-lel»enderselben Maske wie für die Bildung des Fensters 5 dem Material umgeben ist.
eine Photolackmaske 13 angebracht wird. Dann werden Im beschriebenen Ausführungsbeispiel wurden die
unter Verwendung der Photolackschicht 13 und der vergrabenen Schichten 2 und 6 dadurch erhalten, daß Schichten 8 und 11 als Maskierung Borionen 15 (siehe zunächst über die ganze Oberfläche die Schicht 2 ange-Fig. 7) (mit einer Dosis von 3 10" Ionen/cm2 und 55 bracht, dann In einem Teil der Oberfläche die Schicht 6 einer Energie von 25 keV) zur Erzeugung kanalunter- erzeugt und danach die von der Schicht 2 elngenombrechender Gebiete 14 mit erhöhter p-Typ-Dotierungs- mene Oberflächenschicht des Gebietes 6 weggeätzt konzentration implantiert. wurde. Statt dessen können auch die Schichten 2 und 6
Danach wird die Photolackschicht 13 entfernt und durch örtliche Diffusion oder Implantation direkt eine thermische Oxidation bei 11000C während 60 nebeneinander oder In gegenseitiger Überlappung ange-3 Stunden durchgeführt, wodurch auf den nicht mit der bracht werden. Auch können die Schichten 2 und 6 In
einem geringen gegenseitigen Abstand angebracht werden, vorausgesetzt, daß dieser Abstand derartig gering Ist, daß bei der Diffusion die ausdiffundierten
Nun werden die Schichten i 1 und 8 weggeätzt, 65 Gebiete 12 und 16 aneinander grenzen, wonach durch thermische Oxidation eine Gate-Oxid- Fig. 13 bis 19 zeigen in aufeinanderfolgenden Stufen
ein Ausführungsbeispiel des Verfahrens nach der Erfindung, bei dem ein pn-ÜbergangsfeldeffekttransIstor
Nitridschichl 11 überzogenen Teilen der Oberfläche ein teilweise versenktes Oxidmuster 17 mit einer Dicke von etwa 1,1 pm erhalten wird (siehe Fig. 8).
schicht 18 mit einer Dicke von 70 nm erzeugt wird (siehe Fig.9). Da während der Diffusion eine Oxid-
(JlET) In Verbindung mit zwei Feldeffekttransistoren mit Isolierter Steuerelektrode hergestellt wird.
Auf einem n-leltenden Slllclurnsubstrat 31 werden nebeneinander eine hoch dotierte n-leltenOe Schicht 33-4, eine diese Schicht begrenzende und völlig umgebcnde hochdotierte p-leltende Schicht 32 und eine die letztere Schicht völlig begrenzende und umgebende n-leltevide Schicht 33B angebracht. Dann wird auf derselben Oberfläche eine nicht oder schwach dotierte Slllclumschlcht 37 eplkatlsch aufgewachsen, so daß Im Querschnitt die Struktur nach Flg. 13 erhalten wird. Das Anbringen der vergrabenen Schichten 32 und 33/1, B und der epitaktischen Schicht 37 kann z. B. auf gleiche Weise erfolgen wie Im vorhergehenden Beispiel für die Bildung der Struktur nach Flg. 5 beschrieben wurde.
Dann wird, gleich wie bei Flg. 6 des vorhergehenden Beispiels, ein Erhitzungsschritt durchgeführt, bei dem die vergrabenen Schichten 32 und 33/1, B durch die ganze Dicke der epitaktischen Schicht 37 hindurch zu der Oberfläche und In das Substrat eindiffundieren und dabei (siehe Flg. 14) pn-Übergänge 39 bilden, die bei passend gewählten Dotlerungsk.onzentratlonen und DIITuslonskoefflzlenten der für die Erzeugung der vergrabenen Schichten 32 und 33/1, B verwendeten Donator- und Akzeptoratome (vorzugsweise Phosphor und Bor) praktisch zu der Oberfläche senkrecht sind und die n-leltenden Gebiete 133/1, B von dem p-leitenden Gebiet 132 trennen. Das Gebiet 133/1 weist einen praktisch konstanten Querschnitt auf und wird völlig von dem Gebiet 132 umgeben.
Dann wird, wie in Flg. 15 angegeben 1st, das wenigstens teilweise versenkte Oxidmuster 47 auf gleiche Welse wie das Muster 17 des vorhergehenden Beispiels erzeugt. Anschließend wird, ebenfalls auf gleiche Welse wie Im vorhergehenden Beispiel, ein Muster durch eine dünne SiiiciumoxiuSCnichi 48 von der SülcJurnoberfläche getrennter Steuerelektroden 49 aus polykristallinen! Silicium erzeugt, wonach unter Verwendung dieser Steuerelektroden und des Oxidmusters 47 als Maske durch Implantation von Arsenionen die hochdotierten η-leitenden Schichten zur Erzeugung der Source- und Drainzonen 40, 41, 42 und 43 und durch Implantation von Borionen die hochdotierte p-leitende Schicht 44 gebildet werden (siehe Flg. 17). Dabei wird zur Abdeckung der nicht zu implantierenden Gebiete jeweils eine nichtkritische Maske, z. B. eine Photolackmaske, verwendet. Die Implantation zur Erzeugung der Zonen 41 und 42 dient zugleich zur Erzeugung einer ^-Kontaktschicht auf dem Gebiet 133/1.
Dann wird über das Ganze auf pyrolytischem Wege eine Slliciumoxldschlcht 45 niedergeschlagen (siehe Flg. 18) wonach in diese Schicht 45 Kontaktfenster geätzt werden und die Schaltung mit Hilfe von Metallschlchten 50, 51, 52 und 55 kontaktiert wird. Die Umrisse dieser Metallschichten sind In der Draufsicht der Fig. 19 gestrichelt dargestellt, während die Kontaktfenster mit diagonalen Linien versehen sind. Gleich wie in Fig. 12 sind auch in Fig. 19 die polykristallinen Sillciumschlchten kreuzweise schraffiert, während die Grenzen des Oxidmusters 47 durch volle Linien angedeutet sind. Auf der Rückseite der Siliciumscheibe wird zur Kontaktierung der Gebiete 31, 133/1 und 133S eine Metallschicht 53 aufgedampft; das Gebiet 132 ist auf der p+-Schicht 44 mittels der Metallschicht 52 kontaktiert.
Die so erhaltene Schaltung ist schematisch in Fig. 20 dargestellt. Diese Schaltung enthält zwei Feldeffekttransistoren (61, 62) mit Isolierter Gate-Elektrode und einen pn-Übergangsfeldeffekttranslstor 60. Der Übergangsfeldeffekttransistor (JFET) 60 wird durch (siehe Flg. 18) die Source- und Drain-Elektroden 51 und 55 3
mit dem dazwischen liegenden Kanalgeblet 133/1 gebildet, wobei die Steuerelektrodenzone durch das p-leltende Gebiet 132 gebildet wird. Da die pn-Übergänge 39 alle zu der Oberfläche nahezu senkrecht sind, kann durch Anwendung des Verfahrens nach der Erfindung ein Kanalgeblet 133/1 mit sehr kleinem und konstantem Querschnitt (z.B. mit einer Breite von 5μηι) doch mit sehr großer Genauigkeit gebildet werden, dadurch, daß der Effekt lateraler Diffusion praktisch völlig beseitigt ist.
Was die für die Erzeugung der vergrabenen Schichten 2, 6, 32 und 33/1, B zu verwendenden Dotierungsstoffe und -konzentratlonen anbelangt: dazu werden wenigstens In Silicium vorzugsweise Phosphin und Bor, vor allem wegen Ihrer bei allen Temperaturen praktisch gleichen Diffusionskoeffizienten, angewandt. Wie oben aber bereits erwähnt wurde, kann auch bei Silicium mit anderen Donator- und Akzeptoratomen gearbeitet werden, vorausgesetzt, daß die verwendeten Dotierungen den Diffusionskoeffizienten angepaßt werden. Um den Effekt der lateralen Diffusion mehr oder weniger zu kompensieren, wird dann der Aktivator mit dem größten Diffusionskoeffizienten die niedrigste Dotierungskonzentration aufweisen müssen, und umgekehrt. Dadurch, daß diese Parameter dem gewünschten Ergebnis angepaßt werden, können zwischen den durch Diffusion aus den vergrabenen n- und p-leltenden Schichten erzeugten n- und p-Geblete In der epitaktischen Schicht pn-Übergänge gebildet werden, deren Orientierung sich zwischen praktisch senkrecht zu der Oberfläche (bei vollständiger Kompensation der lateralen Diffusion) und der bei unkompensierter einseitiger lateraler Diffusion erhaltenen Form ändert. So kann vom Fachmann die gewünschte »Steuerung« des pn-Übergangs Innerhalb bestimmter Grenzen verwirklicht werden.
Schließlich sei bemerkt, daß für die Erzeugung der vergrabenen Schichten auch andere Dotierungsverfahren als Ionenimplantation, z. B. Diffusion aus der Gasphase oder aus einer dotierten Oxid- oder Glasschicht, angewandt werden können.
Hierzu 4 Blatt Zeichnungen

Claims (1)

Patentansprüche:
1. Verfahren zur Herstellung einer Halbleiteranordnung, bei dem
a) in einen ersten Oberflächenteil eines einkristallinen halbleitenden Substratgebietes (1) ein erster Dotierungsstoff zum Erzeugen mindestens einer ersten vergrabenen Schicht (2) vom ersten Leitungstyp eingeführt wird,
b) in einen zweiten Oberflächenteil des Substratgebietes ein zweiter Dotierungsstoff zum Erzeugen mindestens einer neben der ersten vergrabenen Schicht (2) liegenden zweiten vergrabenen Schicht (6) vom zweiten, entgegengesetzten Leitungstyp eingeführt wird,
c) auf die Oberfläche des Substratgebietes eine epitaktische Schicht (7) aufgewachsen wird und durch EStiusion aus der ersten (2) und zweiten (6) vergrabenen Schicht die darüberliegenden Teile der epitaktischen Schicht über Ihre ganze Dicke in ein erstes Gebiet (12) vom ersten Leitungstyp und ein zweites Gebiet (16) vom zweiten Leitungstyp umgewandelt werden, dadurch gekennzeichnet, daß
d) die beiden vergrabenen Schichten (2, 6) derart nahe beieinander angebracht werden, daß die ersten und zweiten Gebiete (12, 16) über nahezu die ganze Dicke der epitaktischen Schicht (7> aneinander grenzen und einen pn-übergang (9) bilden, und
e) der gegenseitige Abstand und die Dotierungskonzentration der vergrabenen Schichten (2, 6) sowie der erste und der zweiie Dotierungsstoff entsprechend der gewünschten Richtung des pn-Überganges (9) gewählt werden.
DE3116268A 1980-04-29 1981-04-24 Verfahren zur Herstellung einer Halbleiteranordnung Expired DE3116268C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NLAANVRAGE8002492,A NL186662C (nl) 1980-04-29 1980-04-29 Werkwijze ter vervaardiging van een halfgeleiderinrichting.

Publications (2)

Publication Number Publication Date
DE3116268A1 DE3116268A1 (de) 1982-05-19
DE3116268C2 true DE3116268C2 (de) 1986-03-20

Family

ID=19835227

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3116268A Expired DE3116268C2 (de) 1980-04-29 1981-04-24 Verfahren zur Herstellung einer Halbleiteranordnung

Country Status (11)

Country Link
US (1) US4466171A (de)
JP (1) JPS571260A (de)
AU (1) AU544817B2 (de)
CA (1) CA1165012A (de)
CH (1) CH655202A5 (de)
DE (1) DE3116268C2 (de)
FR (1) FR2481518A1 (de)
GB (1) GB2075257B (de)
IE (1) IE51323B1 (de)
IT (1) IT1137566B (de)
NL (1) NL186662C (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3423776A1 (de) * 1983-07-05 1985-01-17 N.V. Philips' Gloeilampenfabrieken, Eindhoven Verfahren zur herstellung einer halbleiteranordnung und nach diesem verfahren hergestellte halbleiteranordnung

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8104862A (nl) * 1981-10-28 1983-05-16 Philips Nv Halfgeleiderinrichting, en werkwijze ter vervaardiging daarvan.
DE3149185A1 (de) * 1981-12-11 1983-06-23 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung benachbarter mit dotierstoffionen implantierter wannen bei der herstellung von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen
JPS5994861A (ja) * 1982-11-24 1984-05-31 Hitachi Ltd 半導体集積回路装置及びその製造方法
US4683488A (en) * 1984-03-29 1987-07-28 Hughes Aircraft Company Latch-up resistant CMOS structure for VLSI including retrograded wells
US4554726A (en) * 1984-04-17 1985-11-26 At&T Bell Laboratories CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
US4677739A (en) * 1984-11-29 1987-07-07 Texas Instruments Incorporated High density CMOS integrated circuit manufacturing process
US4578128A (en) * 1984-12-03 1986-03-25 Ncr Corporation Process for forming retrograde dopant distributions utilizing simultaneous outdiffusion of dopants
JPH0648716B2 (ja) * 1985-11-30 1994-06-22 ヤマハ株式会社 集積回路装置の製法
EP0248988B1 (de) * 1986-06-10 1990-10-31 Siemens Aktiengesellschaft Verfahren zum Herstellen von hochintegrierten komplementären MOS-Feldeffekttransistorschaltungen
US4743563A (en) * 1987-05-26 1988-05-10 Motorola, Inc. Process of controlling surface doping
US4728619A (en) * 1987-06-19 1988-03-01 Motorola, Inc. Field implant process for CMOS using germanium
JPH01161752A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 半導体装置製造方法
US4925806A (en) * 1988-03-17 1990-05-15 Northern Telecom Limited Method for making a doped well in a semiconductor substrate
US5181094A (en) * 1988-09-29 1993-01-19 Mitsubishi Denki Kabushiki Kaisha Complementary semiconductor device having improved device isolating region
US5454258A (en) * 1994-05-09 1995-10-03 Olin Corporation Broad range moisture analyzer and method
US5556796A (en) * 1995-04-25 1996-09-17 Micrel, Inc. Self-alignment technique for forming junction isolation and wells
JP4677166B2 (ja) * 2002-06-27 2011-04-27 三洋電機株式会社 半導体装置及びその製造方法
US7504156B2 (en) 2004-04-15 2009-03-17 Avery Dennison Corporation Dew resistant coatings

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3928091A (en) * 1971-09-27 1975-12-23 Hitachi Ltd Method for manufacturing a semiconductor device utilizing selective oxidation
US3865654A (en) * 1972-11-01 1975-02-11 Ibm Complementary field effect transistor having p doped silicon gates and process for making the same
US3793088A (en) * 1972-11-15 1974-02-19 Bell Telephone Labor Inc Compatible pnp and npn devices in an integrated circuit
US4099998A (en) * 1975-11-03 1978-07-11 General Electric Company Method of making zener diodes with selectively variable breakdown voltages
JPS5286083A (en) * 1976-01-12 1977-07-16 Hitachi Ltd Production of complimentary isolation gate field effect transistor
JPS5370679A (en) * 1976-12-06 1978-06-23 Nippon Gakki Seizo Kk Transistor
JPS5413779A (en) * 1977-07-04 1979-02-01 Toshiba Corp Semiconductor integrated circuit device
US4151010A (en) * 1978-06-30 1979-04-24 International Business Machines Corporation Forming adjacent impurity regions in a semiconductor by oxide masking
US4168997A (en) * 1978-10-10 1979-09-25 National Semiconductor Corporation Method for making integrated circuit transistors with isolation and substrate connected collectors utilizing simultaneous outdiffusion to convert an epitaxial layer
US4373253A (en) * 1981-04-13 1983-02-15 National Semiconductor Corporation Integrated CMOS process with JFET

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3423776A1 (de) * 1983-07-05 1985-01-17 N.V. Philips' Gloeilampenfabrieken, Eindhoven Verfahren zur herstellung einer halbleiteranordnung und nach diesem verfahren hergestellte halbleiteranordnung

Also Published As

Publication number Publication date
CA1165012A (en) 1984-04-03
JPS571260A (en) 1982-01-06
IE51323B1 (en) 1986-12-10
AU6987581A (en) 1981-11-05
IT8121369A0 (it) 1981-04-24
GB2075257A (en) 1981-11-11
FR2481518B1 (de) 1984-11-09
NL8002492A (nl) 1981-12-01
AU544817B2 (en) 1985-06-13
IT1137566B (it) 1986-09-10
US4466171A (en) 1984-08-21
NL186662C (nl) 1992-03-16
CH655202A5 (de) 1986-03-27
DE3116268A1 (de) 1982-05-19
FR2481518A1 (fr) 1981-10-30
IT8121369A1 (it) 1982-10-24
IE810936L (en) 1981-10-29
NL186662B (nl) 1990-08-16
GB2075257B (en) 1984-06-06

Similar Documents

Publication Publication Date Title
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2745857C2 (de)
DE3500528C2 (de) Verfahren zur Bildung eines Paares komplementärer MOS-Transistoren
DE2711562C3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1913052C2 (de) Halbleitervorrichtung
DE2160427C3 (de)
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2253702A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung
DE2941268C2 (de)
DE2926334C2 (de)
DE1808928A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE2160462A1 (de) Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung.
DE2133976A1 (de) Halbleiteranordnung, insbesondere mono hthische integrierte Schaltung, und Ver fahren zu deren Herstellung
DE2533460A1 (de) Verfahren zur einstellung der schwellenspannung von feldeffekttransistoren
DE3841927C2 (de)
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung
DE3423776C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE69131390T2 (de) Verfahren zur Herstellung einer vergrabenen Drain- oder Kollektorzone für monolythische Halbleiteranordnungen
DE2318179C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2058442C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2752335A1 (de) Verfahren zur herstellung eines sperrschicht-feldeffekttransistors
DE3015101C2 (de)
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen
DE3139169A1 (de) Verfahren zur herstellung von feldeffekttransistoren mit isolierter gate-elektrode

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL

8339 Ceased/non-payment of the annual fee