DE2160462A1 - Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung. - Google Patents
Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung.Info
- Publication number
- DE2160462A1 DE2160462A1 DE2160462A DE2160462A DE2160462A1 DE 2160462 A1 DE2160462 A1 DE 2160462A1 DE 2160462 A DE2160462 A DE 2160462A DE 2160462 A DE2160462 A DE 2160462A DE 2160462 A1 DE2160462 A1 DE 2160462A1
- Authority
- DE
- Germany
- Prior art keywords
- mentioned
- transistor
- field effect
- concentration
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H10P95/00—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
- H10D84/817—Combinations of field-effect devices and resistors only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
- H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
-
- H10P30/204—
-
- H10P30/208—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/904—Charge carrier lifetime control
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Power Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Description
Pafsntassessor . *
Α·** PHB-32o170 ^ ·
vom· 3e Dez. I971 "
Halbleiteranordnung und Verfahren zur Herstellung dieser Halbleiteranordnung.
Die Erfindung bezieht sich auf eine Halbleiteranordnung
mit einem Halbleiterkörper mit zwei voneinander getrennten an eine Oberfläche
des Körpers grenzenden Teilen eines Schaltungselemente und einer elektrisch leitenden Schicht oberhalb eines Teiles, des Körpers zwischen
diesen beiden Teilen, wobei die erwähnten beiden Teile, der erwähnte dazwischen liegende Teil des Körpers und die erwÄhnte elektrisch leitende
Schicht Quellen- und Senkenteile, einen Kanalteil und eine Torelektrode einer Feldeffekttransistorstruktur bilden. Die Erfindung bezieht
sich weiterhin auf ein Verfahren zur Herstellung solcher Halbleiteranordnungen,
Bei logischen und anderen Arten Schaltungen wird oft ein Inverter verwendet, der aus einem aktiven IGPET (Feldeffekttransistor
209886/0704
ι -2- PHB. 32170.
mit isolierter Torelektrode) und einem anderen IGFET besteht, dessen
Torelektrode mit der Senke verbunden ist und der als Belastung für den aktiven Transistor dient. Für optimale Wirkung ist die Verstärkung des
Belaatungstransistors vorzugsweise weniger als ein Fünftel, z.B. ein
Zehntel, der Verstärkung des aktiven Transistors. Ein derartiger Verstärkungsunterschied
wird bei bekannten Anordnungen durch verschiedene Geometrien für die beiden Transistoren erhalten. Der Belastungstransistor
wird z.B. mit einem längeren Kanal als der aktive Transistor versehen.
Es ist aber häufig erwünscht, Transistoren herzustellen, die etwa die
durch die angewandte Halbleiterherstellungstechnik erreichbare Mindestabmessung aufweisen. Wenn dieser aktive Transistor und dieser Belastungstransistor verschiedene Geometrien haben, können sie nicht beide diese
Mindest abmessung aufweisen. Die in einer integrierten Schaltung ν,οη einem
derartigen Inverter beanspruchte Oberfläche ist also verhältnismässig gross, wodurch die Ausbeute derartiger Schaltungen, die aus derselben
Halbleiterscheibe einer bestimmten Abmessung hergestellt werden können, · herabgesetzt wird. Dadurch werden diese Anordnungen teuerer. Ferner ist
die Torkapazität des Belastungstransistors nicht so klein wie die einer Anordnung mit einer Mindestoberfläche, so dass die Geschwindigkeit des
Inverters herabgesetzt wird. Die Herabsetzung der Verstärkung durch Vergrösserung
der Dicke des Torisolators des Belastungstransistors wird aber eine erhebliche Erhöhung der Einschaltspannung und der Leistungsaufnahme dieses Transistors zur Folge haben.
In vielen Halbleiteranordnungen kann ein parasitärer Feldeffekttransistor
infolge einer parasitären Transistorwirkung zwischen zwei voneinander getrennten Teilen der verschiedenen Schaltungselemente
der Anordnung vorhanden sein.
209886/0704
2150462
-3- ' PHB. 32170.
Der leitende Kanal des parasitären Transistors wird in dem
zwischen diesen beiden Teilen liegenden Teil des Halbleiterkörpers induziert, wenn an eine aus einer leitenden Schicht bestehende Verbindung
auf einer Isolierschicht über dem erwähnten Teil des Halbleiterkörpers
eine geeignete Spannung angelegt wird. Eine derartige parasitäre Wirkung
kann eine unerwünschte "Verbindung zwischen den beiden Verschiedenen
Schaltungselementen herstellen und/oder einen unerwünscht hohen Leckstrom
in der Anordnung hervorrufen.
Nach der vorliegenden Erfindung ist eine Halbleiteranordnung
der eingangs erwähnten Art dadurch gekennzeichnet, dass eine Konzentration
an implantierten neutralen Ionen und zugehöriger Halbleiterkristallbeschädigung
in mindestens einem Teil des erwähnten Teiles des Körpers unterhalb der leitenden Schicht zur Herabsetzung der Verstärkung
dieser Transistorstruktur vorhanden ist. Die erwähnte Herabsetzung der
Verstärkung ist wenigstens teilweise der Herabsetzung der effektiven
Beweglichkeit von Ladungsträgern in dem die erwähnte Konzentration enthaltenden
Teil zuzuschreiben. ' . " '
. Die effektive Beweglichkeit ist die Beweglichkeit der Ladungsträger,
die durch das Messen der Leitfähigkeit und der zu dem Strom beitragenden Gesamtladung bestimmt wird.
Der Ausdruck "zwei voneinander getrennte Teile eines Schaltungselemente"
umfasst hier sowohl zwei voneinander getrennte Teile desselben Schaltungselements als auch zwei voneinander getrennte Teile verschiedener
Schaltungselementej. sowie einen'Teil eines Schaltungselements,
der von einem Isolierungsteil getrennt ist, der zu einem Schaltungselement
gehört und Schaltungselemente der Anordnung gegeneinander isoliert.
Unter dem Ausdruck "Kanalteil" ist hier der Teil des Halb-
-4- PHB. 3217O.
leiterkörpers zu verstehen, in dem Ladungsträger durch einen leitenden
Kanal zwischen der Quelle und der Senke der Feldeffekttransistorstruktur fliessen wurden. Diese Transistorstruktur kann ein Schaltungselement der
Anordnung oder ein durch parasitäre Transistprwirkung zwischen den erwähnten
beiden Teilen gebildeter parasitärer Transistor sein.
Neutrale Ionen sind Ionen elektrisch unwirksamer Verunreinigungen,
die die Konzentration an freien Ladungsträgern praktisch nicht beeinflussen, d.h., dass sie weder Donatoren noch Akzeptoren sind. Sie
können aus einem inerten Gas, z.B. Neon, und/oder aus einem Element der
Gruppe IV des periodischen Systems, z.B. Zinn, und/oder aus einem Halb- · leiterelement, z.B. Silicium, bestehen. Sie können sogar aus einer Verunreinigung
geringer elektrischer Wirksamkeit, wie z.B. Stickstoff, bestehen. Diese implantierten Ionen können sich an Zwischengitter- oder
Substitutionsstellen im Kristalgitter befinden.
Zugehörige Halbleiterkristallbeschädigung, z.B. in Form
von Dislokationen, kann als "Strahlungsbeschädigung" bezeichnet werden.
Die Herabsetzung der Beweglichkeit der Ladungsträger in dem erwähnten Teil scheint der zugenommenen Streuung der Ladungsträger durch
die vorhandene implantierte Verunreinigung, insbesondere durch den Strah-'
lungsbeschädigungsanteil der implantierten Dotierungskonzentration, zuzuschreiben
zu·sein. Es hat sich herausgestellt, dass, indem auf diese Weise
die effektive Beweglichkeit herabgesetzt wird und ohne dass die Kanalabmessungen
geändert zu werden brauchen, die Verstärkung des Transistors auf z.B. ein Drittel oder sogar ein Zehntel des Wertes beim Fehlen der
erwähnten implantierten Verunreinigung herabgesetzt werden kann.
Die erwähnte Konzentration kann über die ganze Länge des
erwähnten Teiles zwischen den beiden erwähnten Teilen oder kann nur über
209886/0704 '
-5- . PHB. 32170.
einen Teil dieser Länge vorhanden sein.
Die effektive Beweglichkeit von Majoritätsladungsträgern
in dem erwähnten Teil, in dem· sich die erwähnte Konzentration befindet,
beträgt vorteilhaft höchstens ein Drittel oder höchstens ein Zehntel des Wertes beim Fehlen der erwähnten Konzentration. Die erwähnte effektive
Beweglichkeit ist vorzugsweise mindestens ein eine Grössenordnung (Faktor
10) z.B. zwei Grössenordnungen (Faktor 102) niedriger als der Wert beim
Fehlen der erwähnten Konzentration. Auf diese Weise kann die Verstärkung
des Transistors um mindestens eine Grössenordnung herabgesetzt werden.
In einer ersten Ausführungsform wird der erwähnte Feldeffekttransistor
durch eine mögliche parasitäre Transistorwirkung zwischen den
erwähnten beiden Teilen gebildet, wobei der leitende Kanal des parasitären
Transistors in dem erwähnten Teil beim Fehlen der erwähnten Konzentration
induziert werden kann; die Verstärkung dieses parasitären Transistors
wird dann durch das Vorhandensein der erwähnten Konzentration herabgesetzt. In diesem Falle kann die Verstärkung' des parasitären Transistors
durch das Vorhandensein der erwähnten Konzentration auf praktisch null herabgesetzt werden, um die parasitäre Transistorwirkung praktisch
völlig zu beseitigen.
In einer anderen Ausführungsform enthält die erwähnte Halbleiteranordnung
ein Schaltungselement in Form eines Feldeffekttransistors von dem die erwähnten beiden Teile die Quelle und die Senke bilden. Der
erwähnte Transietor kann ein Feldeffekttransistor vom Verärmungstyp sein,
wobei eich der leitende Kanal des Transistors in dem erwähnten Kanalteil
des Körpers befindet, ohne dass dem Tor des Transistors eine Vorspannung zugeführt wird; in dieeem Falle kann der erwähnte Kanalteil z.B. ein mit
einem Dotierungsmittel diffundiertes oder mit einem Dotierungsmittel
209886/070//
-S- PHB. 32170.
implantiertes gesondertes Kanalgebiet eines Feldeffekttransistors mit
isolierter Torelektrode sein. Der erwähnte Transistor kann aber auch ein
Feldeffekttransistor mit isolierter Torelektrode vom Anreicherungstyp sein, wobei der leitende Kanal des Transistors in dem erwähnten Kanalteil
des Körpers beim Betrieb der Anordnung dadurch gebildet wird, dass
der isolierten Torelektrode eine geeignete Vorspannung zugeführt wird;
in dieeem Falle ist der Kanal ohne Vorspannung an der Torelektrode nicht
vorhanden.
Wenn der erwähnte Feldeffekttransistor ein Schaltungselement,
der Anordnung in Form eines Feldeffekttransistors mit isolierter Torelektrode ist, kann die erwähnte implantierte Verunreinigung eine Höchstkonzentration
in einem Teil des Körpers aufweisen, der an die Isolierschicht
unterhalb der Torelektrode grenzt und der also den Kanalteil dieses Transistors bildet. Durch Anbringung der erwähnten Höchstkonzentration
in dem Kanalteil kann die Herabsetzung der Beweglichkeit und der Verstärkung genau geregelt werden.
Die erwähnten beiden Teile können Halbleitergebiete des Körpers und/oder Metallelektroden auf dem Körper sein.
Der Feldeffekttransistor kann, wenn er ein Schaltungselement
der Anordnung ist, in der Halbleiteranordnung zur Lieferung der Schaltfunktion eines Transistors· angeordnet werden. In einer anderen
Ausführungsform sind jedoch die Quelle und die Senke des Feldeffekttransistors
miteinander verbunden, so dass der erwähnte Feldeffekttransistor die Schaltfunktion einer Belastung liefern kann. Ein weiterer
Feldeffekttransistor kann vorgesehen sein und einen Kanalteil enthalten,
der praktisch die gleichen Abmessungen und die gleiche Dotierung wie der andere Feldeffekttransistor, aber praktisch nicht eine' gleiche Konzen-
2Ö9886/07IH
-7- . PHB. 32170.
tration an implantierten neutralen Ionen und zugehöriger Beschädigung
aufweist, wodurch die Verstärkung dieses weiteren Transistors grosser
als die des erwähnten anderen Transistors ist. In diesem Falle enthält
die Halbleiteranordnung zwei Feldeffekttransistoren mit verschiedenen Verstärkungen. Der erwähnte andere Transistor kann als Belastung für den
erwähnten weiteren Transistor in einer zweckmässigen Inverterschaltung
dienen, während die beiden Transistoren eine Abmessung aufweisen können,
die in der Nähe der durch Anwendung dieses Verfahrens erreichbaren Mindestoberfläche liegt.
Nach einem zweiten Merkmal der Erfindung schafft die Erfindung ein Verfahren zur Herstellung einer Halbleiteranordnung, bei dem
zwei voneinander getrennte an eine Oberfläche eines Halbleiterkörpers grenzende Teile eines Schaltungselements angebracht werden, wobei die
Struktur und die Anordnung dieser beiden Teile und eines dazwischen
liegenden Teiles des Körpers derartig sind, dass sie die Quelle und die Senke bzw. einen Kanalteil eines Feldeffekttransistors bilden könnten,
bei welchem erfindungsgemässen Verfahren neutrale Ionen in wenigstens einen Teil des erwähnten Teiles des Körpers implantiert werden, wobei
die Implantation neutraler Ionen und eine etwaige anschliessende Wärmebehandlung
derart durchgeführt werden, dass in der hergestellten Anordnüng in diesem Teil des erwähnten Teiles, eine derartige Konzentration '
an implantierten neutralen Ionen-und zugehöriger Halbleiterkristallbeschädigung
erhalten wird, dass die Verstärkung dieses Transistors auf einen vorher bestimmten Wert herabgesetzt wird, indem die effektive
Beweglichkeit der Ladungsträger in dem die erwähnte Konzentration enthaltenden Teil herabgesetzt wird.
Wie oben erwähnt wurde, können die neutralen Ionen aus einem
209886/07(U
-8- PHB. 32170.
inerten Gas, und/oder einem Element aus der Gruppe IV, z.B. Zinn, und/
oder aus einem Halbleiterelement, wie Silicium, und/oder einer Verunreinigung
geringer elektrischer Wirksamkeit, wie z.B, Stickstoff, bestehen.
,
Der erwähnte Transistor kann ein parasitärer Transistor oder
ein Schaltungselement der Anordnung sein. Die Verstärkung dieses Transistors
und die effektive Beweglichkeit der Ladungsträger in dem erwähnten
Teil können auf diese Weise auf den im Zusammenhang mit dem ersten Merkmal
der Erfindung bereits erwähnten Wert herabgesetzt werden.
Neon ist ein besonders geeignetes neutrales Ion für bestimmte Implantationsbedingungen * weiles genügend leicht is, um über eine
bestimmte Tiefe in den Halbleiterkörper einzudringen, (z.B. über eine
darauf liegende Isolierschicht), während es genügend schwer ist,um eine
erhebliche Strahlungsbeschädigung bei niedrigen Dosen herbeizuführen.
Die Konzentration an durch Ionenimplantation erhaltener
Strahlungsbeschädigung wird durch Ausglühen während einer Wärmebehandlung
herabgesetzt. Eine gegebenenfalls auf dem Halbleiterkörper gleichzeitig
mit und/oder nach der Implantation neutraler Ionen durchgeführte Wärmebehandlung
wird derart geregelt, dass die erwünschte Menge an Strahlungsbeschädigung aufrechterhalten wird, die in der Anordnung als Teil der
implantierten Verunreinigungskonzentration dient.
Die Energie der neutralen Ionen kann derartig sein, dass
die implantierten neutralen Ionen unmittelbar unter der Stelle, an der
der leitende Kanal gebildet wird oder werden muss, eine Höchstkonzentration
aufweisen. Die durch diese implantierten neutralen Ionen herbeigeführte'
Höchststrahlungsbeschädigung wird in geringerer Entfernung von 'der Oberfläche als die Höchstionenkonzentration erzeugt und kann also
209886/0704
-9- PHB. 32170.
an der Stelle, an der der Kanal gebildet wird, einen Höchstwert aufweisen.
Die Strahlungsbeschädigung kann teilweise durch Erhitzung
während der Implantation ausgeglüht werden, in welchem Falle die Implantation
auch eine Ausglühbehandlung umfassen soll. Eine Ausglühbehandlung bei einer niedrigen Temperatur kann aber nach Implantation durchgeführt
werden; die Strahlungsbeschädigung kann also teilweise in einem Schritt
nach dem Implantationsschritt dadurch ausgeglüht werden, dass der Körper
auf eine Temperatur von z.B. höchstens 500*C erhitzt wird.
Wenn der erwähnte Transistor ein Schaltungselement der
Anordnung ist, kann in dem Halbleiterkörper ein weiterer Feldeffekttransistor angebracht werden» der eine höhere Verstärkung und einen
Kanal praktisch der gleichen Abmessungen und der gleichen Dotierung
besitzt, während bei der Implantation neutraler Ionen in wenigstens einen
Teil des Kanals des anderen Feldeffekttransistors eine Implantationsmaskierungsschicht
auf der Oberfläche an der Stelle vorhanden sein kann, an der dieser weitere Transistor gebildet wird oder werden muss.
Ausser neutralen Ionen und zugehöriger Strahlungsbeschädigung
können Donator- und Akzeptorionen in wenigstens einen Teil des Kanal·
teiles des Körpers implantiert werden, z.B. um die Schwellwertspannung des Transistors zu ändern, wenn dieser Transistor ein Schaltungselement
der Anordnung ist.
Nach der vorliegenden Erfindung werden bei einem Verfahren
zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor
als Schaltung«element der Anordnung neutr&le Ionen in einen Halbleiterkörper
an der Stelle implantiert, an der wenigstens ein Teil des
Kanäle des Feldeffekttraneistors gebildet wird, wobei die Implantation
209886/0704
-1Q- PHB. 32170. .
neutraler Ionen und eine etwaige ansohliessende Wärmebehandlung derart
durchgeführt werden, dass in der hergestellten Anordnung in dem betreffenden Teil des erwähnten Kanals eine derartige Konzentration an implantier-1
ten neutralen Ionen und zugehöriger Halbleiterkristallbeschädigung erhalten
wird, dass· die Verstärkung des Transistors auf einen vorher bestimmten
Wert herabgesetzt wird» indem die effektive Beweglichkeit von Ladungsträgern in diesem Teil des Kanals herabgesetzt wird.
Bei einem Verfahren zur Herstellung einer Anordnung, bei der der Feldeffekttransistor derartig ist, dass er durch parasitäre Transistorwirkung
zwischen zwei Teilen der Anordnung gebildet werden könnte, können jedoch die Implantation und die etwaige anschliessende Wärmebehandlung
derart durchgeführt werden, dass die Verstärkung dieses parasitären
Transistors auf ein Mindestmaße herabgesetzt wird.
Die Erfindung wird nachstehend an.Hand der Zeichnungen näher
erläutert. Es zeigern ' - ' ' . · "
Pig. 1 einen Teil eines Schaltbildes mit einem MOST-Inverter
nach der Erfindung (MOST « Metalloxyd-Silicium-Transistor),
Fig. 2 einen Querschnitt durch den Teil des Halbleiterkörper
des Inverters nach Fig. 1, ;.
Fig. 3 einen Querschnitt durch den Teil des Halbleiterkörper
nach Fig. 2 in einer Stufe der Herstellung der Anordnung,
Fig. 4 einen Querschnitt durch einen Teil des HalbleiterkSrpers
einer integrierten Schaltung mit einer parasitären Feldeffekttransistorstruktur
mit herabgesetzter Verstärkung, und
Fig. 5 einen Querschnitt durch den Teil des Körpers nach Fig. 4 in einer Stufe der Herstellung der Anordnung.
Der in Fig. 1 gezeigte Inverter enthält einen aktiven MOS
209886/0704
-11- PHB. J217O.
(Metall-Oxyd-SiliciunO-Transistor T. vom Anreicherungstyp und einen
weiteren MOS-Transistor T vom Anreicherungstyp, dessen Torelektrode
mit der Senke verbunden ist und der als Belastung dient. Die Senke des
Belastungstransistors T„ ist mit der Speiseleitung V und die Quelle ist
mit der Senke des Transistors T. über eine gemeinsame Klemme verbunden.
Der Ausgang E_ des Inverters wird dieser Eingangsklemme entnommen. Der
Invertereingang E wird dem Tor des Transistors T. zugeleitet. Die Verstärkung
des Belastungstransistors T? ist weniger als ein Zehntel der
Verstärkung des aktiven Transistors T .
Der Inverter nach Fig. 1 ist in einer Schaltung integriert,
die einen Halbleiterkörper mit darin angebrachten Senken- und Quellengebieten
2, 3 und 4 enthält, die an eine Hauptoberfläche 5 des Körpers
grenzen. Die Quellen- und Senkengebiete 2» 3 und 4 sind gut leitende
Gebiete vom p-Typ, die in dem Körper von einem Teil eines n-leitenden
Körpers mit hohem spezifischem Widerstand umgeben sind, der das Substratgebiet
der MOS-Transistoren T und T_ bildet.
Das Gebiet 2 dient als Quelle des Transistors T., während
das Gebiet 4 als Senke des Transistors T dient. Das gemeinsame Gebiet
dient als Senke des Transistors T sowie als Quelle des Transistors T„
und stellt somit eine direkte Verbindung zwischen diesen Transistoren her, wie in Fig. 1 dargestellt ist.
Der an die Oberfläche gre-nzende Teil des η-leitenden Substrats
zwischen den Gebieten 2 und 3 und den Gebieten 3 und 4 bildet'
den Kanalteil 11 des Transistors T. bzw. den Kanalteil 12 des Transistors
T . Diese Kanalteile 11 und 12 haben praktisch die gleichen Abmessungen
und die gleiche Donatordotierungskonzentration. An der Oberfläche 5 des
Körpers 1 befindet sich ein Siliciumdioxydmuster 6, das an die Gruppe
2 098 86/070 4
-12- PHB. 32170.
von Gebieten 2, 3 und 4 grenzt; ein dickes Siliciumdioxydmuster 7 erstreckt
sieh rings um das dünne Muster 6· An der Stelle von Oeffnungen
in dem dünnen Muster 6 kontaktieren Metallschichtelektroden 8, 9 und.10
die Quellen- und Senkengebiete 2, 3 "und 4· Eine Metallschicht-Torelektrode
13 des Transistors T. befindet sich auf dem dünnen Siliciumdioxydmuster 6 oberhalb des Kanalteiles 11. Die Senke 10 des Transistors T?
erstreckt sich über das ,dünne Siliciumdioxydmuster 6 und oberhalb des
Kanalteiles 12 zur Bildung der isolierten Torelektrode des mit der Senke
verbundenen Transistors T_. Die Metallschichtelektroden 8, g, 10 und 13
erstrecken sich über das dicke Siliciumdioxydmuster 7 und verbinden die
Transistoren T1 und T^, mit anderen Schaltungselementen der integrierten
Schaltung.
Beim Betrieb, wenn eine negative Spannung an die isolierten
Torelektroden 13 und 10 der Transistoren T. bzw. T„ angelegt wird, wird
ein leitender Kanal vom "p-Typ" durch Inversion in den η-leitenden Kanalteilen
11 und 12 zwischen den Quellen- und Senkengebieten. 2 und 3 und 3
und 4 gebildet., Wie oben erwähnt wurde, ist die Verstärkung des Belastungstransistors
T„ weniger als ein Zehntel der Verstärkung des Transistors T . Durch diese herabgesetzte Verstärkung des Transistors T
kann eine günstigere Wirkung des in den Figuren 1 und 2 gezeigten Inverters erzielt werden. ,
Die Herabsetzung der Verstärkung des Transistors T? wird
durch eine Herabsetzung der effektiven Beweglichkeit von Löchern in dem "p-leitenden", in dem η-leitenden Kanalteil 12 gebildeten Inversions·
kanal erhalten. Diese herabgesetzte effektive Beweglichkeit von Löchern
ist dem Vorhandensein einer grossen Konzentration an implantierten Verunreinigungen
in Form von implantierten Neonionen und zugehöriger SiIi-
209886/0704-
-13- PHB. 32170.
ciumkristallbeschädigung in dem Kanalteil 12 zuzuschreiben. Die Höchstkonzentration
dieser implantierten Verunreinigung tritt in dem Substrat in dem Teil auf, der an das Siliciumdioxydmuster 6 grenzt und unterhalb
des Teiles der Elektrode 10 liegt, der als Torelektrode des Transistors
T1 dient} diese Höchstkonzentration befindet sich also an der Stelle,
an der der leitende Kanal beim Betrieb der Anordnung gebildet wird. Die
Höchstkonzentration an implantierten Neonionen-tritt aber auf einer
Tiefe von etwa 0,2 /um unmittelbar unterhalb der Stelle auf» an der
dieser Kanal gebildet wird. . /
Die Anordnung nach den Figuren 1 und 2 .kann auf folgende
Weise hergestellt werden.
Auf übliche Weise werden Quellen- und Senkengebiete·2, 3 und
4 durch örtliche Bordiffusion in einem η-leitenden Siliciumkörper 1 angebracht,
während ein dickes und ein dünnes SiÜciumdioxydmuster 7 bzw.
61 auf der Oberfläche 5 des Körpers 1 mit Hilfe thermischer Oxydationsverfahren
angebracht werden. Wie in Fig. 3 dargestellt ist, weist das
dicke Siliciumdioxydmuster 7 die gleiche Struktur wie in der hergestellten
Anordnung auf. Die Dicke des Musters 7 beträgt etwa 1 /um. Das dünne
angewachsene Silioiumdioxydmuster 61 weist die Form einer ununterbrochenen
Schicht mit einer Dicke von etwa 1200 i. auf, die sich an der Stelle'
einer Oeffnung in dem dicken Muster 7 befindet, das an die Gruppe diffundierter
Gebiete 2, 3 und 4 grenzt.
Eine dicke Metallschicht 20 wird dann auf dem dünnen Muster
6' oberhalb der Stelle angebracht, an der der Transistor T1 gebildet
wird (siehe Fig. 3). Die Schicht 20 überlappt einigermassen einen Teil
des dicken Musters 7· Die Schicht 20 bildet zusammen mit dem dicken
Muster 7 eine Implantationsmaske, die den untenliegenden Halbleiter mit
209888/0704
-14- PHB. 52170.
dem Kanalteil 11 gegen Implantation während eines anschliessenden Implantationsschrittes maskiert, so dass Ionen nur über die dünne Siliciumdioxydschicht
6' an der Stelle in den Körper implantiert werden, an der diese Schicht nicht von der Schicht 20 bedeckt ist.
Neonionen mit einer Energie von etwa 100 keV und einer
lonendosis in der Grössenordnung von 10 Ionen/cm werden auf die ganze
Oberfläche 5 des Korpers gerichtet, wie mit den Pfeilen in Fig. 3 angedeutet ist. Die Neonionen werden aber nur über die dünne Siliciumdioxydschicht
6' an der S.telle in den Körper implantiert, an der diese Schicht nicht von der Metallschicht 20 bedeckt ist. Auf diese Weise wird eine
implantierte Dotierungskonzentration in Form implantierter Neonio.nen
und zugehöriger Siliciumkristallbeschädigung im Kanalteil 12 angebracht.
Anschliessend wird"der Siliciumkörper einer Wärmebehandlung bei niedriger
Temperatur, z.B. von höchstens 500#C, unterworfen, damit die durch
diese Implantation herbeigeführte Kristallbeschädigung teilweise ausgeglüht wird. Die Struktur wird bei dieser niedrigen Temperatur ausgeglüht, damit die Grosse der in der hergestellten Anordnung beibehaltenen
Beschädigung als Teil der implantierten Dotierungskonzentration im Kanalteil 12 geregelt werden kann.
Die Metallschicht 20 .wird dann durch Aetζen entfernt. Kontaktöffnungen
werden in die Siliciumdioxydschicht 61 geätzt, um die
Gebiete 2, 3 und 4 zu kontaktieren und das in Fig. 2 gezeigte Siliciumdioxydmuster
6 zu bilden. Anschliessend werden auf übliche Weise, z.B. durch Niederschlagen von Aluminium -und durch photolithographische Aetzverfahreri,
Elektroden 8, 9, 10 und 13 angebracht. Auf diese Weise wird
die in Fig. 2 dargestellte Struktur erhalten.
Da ein Teil der Siliciumdioxydschicht 61, durch den die
209886/0704
-15* " PHB,. 32Ϊ7Ο,
Ionenimplantation stattgefunden hat, in der hergestellten Anordnung
beibehalten wird, soll während der ImplantAtion gesichert werden, dass
dieser Sohichtteil nicht derart beschädigt wird, dass die Einschaltspannung
des Belastungstransistors T3 unerwünscht hoch wird.
Die in Fig. 4 gezeigte integrierte Schaltung enthält als
Schaltungselement einen Feldeffekttransistor T und einen Widerstand R*
Der Transistor T ist' gleich dem Transistor T^ der Fig. 2\ wahrend Teile
der Anordnung nach Fig. 4» die denen der Fig. 1 entsprechen, mit den
gleichen Bezugszeichen bezeichnet sind.
Die Senke 9 des Transistors T erstreckt sich über ein dünnes
und ein etwas dickeres Siliciumdioxydmuster 6 bzw* 7 Und oberhalb des
p-leitenden Widerstandsgebietes 30 dee Widerstandes R. Insbesondere
wenn beim Betrieb eine hohe negative Spannung an die Senke 9 angelegt . wird, besteht die Möglichkeit, dass ein p-leitender Kanal an der Oberfläche
des. η-leitenden'Teiles 31 des Körpers zwischen dem Senkengebiet
des Transistors T und dem Widerstandsgebiet 30 des Widerstandes R induziert wird. Die Gebiete 3 und 30 und der Teil 31 bilden also' Quelleri-
und Senkengebiete bzw. ein Zwischenkanalgebiet einer parasitären Transistorstruktur
t der Anordnung. Leitung·eines solchen Kanals eines solchen parasitären Transistors t ist sowohl in bezug auf eine unerwünschte
Verbindung zwischen den Schaltungselementen T und R als auch in bezug auf den unerwünschten Leckstrom irr der Schaltung nicht erwünscht.
In der Anordnung nach Fig. 4 ist die parasitäre Transistorwirkung
also durch die erhaltene sehr niedrige Verstärkung des parasitären Transistors T auf ein Mindestmass beschränkt* Diese niedrige Verstärkung ist dem Vorhandensein einer hohen Konzentration an implantierten
neutralen Ionen und zugehöriger Beschädigung in einem Teil des
209886/07.04'
-16- PHB. 52170.
Teiles 31 in der Nähe des Senkengebietes 3 zuzuschreiben.
Die in Fig. 4 dargestellte Anordnung wird auf übliche Weise
hergestellt, mit dem Unterschied, dass, bevor Kontaktfenster in die
Siliciumdioxydschicht geätzt und die Elektrodenverbindungen angebracht
werden, der Körper einem Beschuss mit neutralen Ionen auf die im vorangehenden Beispiel beschriebene Weise unterworfen wird. Diese Stufe des.
vorliegenden Beispiels ist in Fig. 5 dargestellt. Eine dicke Metallschicht
20 wird auf den· Siliciumdioxydmustern 6' und 7 angebracht, ausgenommen
oberhalb eines Teiles des Teiles 31 in der Nähe des Senkengebietes
3· Die Metallschicht 20 bildet eine Implantationsmaske, die den untenliegenden Halbleiter gegen Implantation während der Implantation
mit neutralen Ionen maskiert. Wenn Neonionen auf die Oberfläche 5 des
Körpers 1 gerichtet werden, werden auf diese Weise die Neonionen in dem
Teil des Teiles 31» der weder von der. Schicht 20, noch von der Siliciumdioxydschicht
7.bedeckt ist, in den Körper 1 implantiert. Die Neonionen weisen eine Energie von etwa 100 keV auf.
Auf diese Weise wird eine hohe implantierte Dotierungskonzentration
in Form implantierter Neonionen und zugehöriger Siliciumkristallbeschädigung in einem Teil des Teiles 31 in der Nähe des Senkengebietes
3 angebracht. _ -
Eine Ausglühbehandlung ist nicht erforderlich. Erwünschtenfalls
kann aber die Strahlungsbeschädigung teilweise durch Erhitzung ■ auf eine niedrige Temperatur, z.B. weniger als 5000C, ausgeglüht werden.
Die verbleibende Konzentration an StrahlungsbeSchädigung ist derartig,
dass die parasitäre Wirkung zwischen den Gebieten 3 und 30 zusammen mit
dem Effekt der implantierten Neonkonzentration praktisch beseitigt wird»
Es dürfte einleuchten, dass sich die Erfindung nicht auf
209886/07CU
-17- PHB. 32170.
die beschriebenen Beispiele beschränkt und dass für den Fachmann viele
Abwandlungen möglich sind. So können z.B.'statt Jfeonionen Ionen von
Zinn, Silicium oder sogar Stickstoff implantiert werden.
209886/0704
Claims (20)
1.1 Halbleiteranordnung mit einem Halbleiterkörper mit zwei
voneinander getrennten an eine Oberfläche des Körpers grenzenden Teilen eines Schaltungselements und mit einer elektrisch leitenden Schicht
oberhalb eines Teiles des Körpers zwischen diesen beiden Teilen, wobei die erwähnten beiden Teile, der erwähnte dazwischen liegende Teil des
Körpers und die erwähnte elektrisch leitende Schicht Quellen- und Senkenteile, einen Kanalteil und eine Torelektrode der Feldeffekttransistorstruktur
bilden, dadurch gekennzeichnet, dass eine Konzentration an implantierten neutralen Ionen und zugehöriger Halbleiterkristallbeschädigung
in wenigstens einem Teil des erwähnten TeileB des Körpers unterhalb der leitenden Schicht zur Herabsetzung der Verstärkung der
erwähnten Transistorstruktur vorhanden ist.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die effektive Beweglichkeit der Ladungsträger in dem
erwähnten Teil, in dem die erwähnte Konzentration vorhanden ist, höchstens ein Drittel des Wertes beim Fehlen der erwähnten Konzentration
ist. .
3. Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet^,
dass die effektive Beweglichkeit der Ladungsträger in dem erwähnten Teil, in dem die erwähnte Konzentration vorhanden ist, mindestens eine
Grössenordnung (Faktor TO) niedriger als der Wert beim Fehlen der erwähnten
Konzentration ist,
4. Halbleiteranordnung nach einem der vorangehenden Ansprüche,
dadurch gekennzeichnet, dass die erwähnte Feldeffekttransistorstruktur ein parasitärer Transistor zwischen den beiden erwähnten Teilen ist,
wobei der leitende Kanal des erwähnten parasitären Transistors in dem
209886/0704
-19- ' PHB. 32170.
erwähnten Teil des Körpers beim Fehlen der erwähnten Konzentration induziert
werden kann, und wobei die Verstärkung dieses parasitären Transistors durch das Vorhandensein der erwähnten Konzentration herabgesetzt
wird.
5. . Halbleiteranordnung nach Anspruch 4» dadurch gekennzeichnet,
dass die Verstärkung des erwähnten parasitären Transistors durch das Vorhandensein der erwähnten Konzentration auf praktisch null herabgesetzt
wird.
6. Halbleiteranordnung nach einem der Ansprüche 1 bis 3» dadurch
gekennzeichnet, dass die erwähnte Struktur eine Feldeffekttransistorstruktur
ist, die als Schaltungselement in der Anordnung verwendet wird,-
7. Halbleiteranordnung nach Anspruch 6, dadurch gekennzeichnet,
dass der Transistor ein Feldeffekttransistor mit isolierter Torelektrode ist, und dass die erwähnte Konzentration in einem an die Isolierschicht
unterhalb der Torelektrode grenzenden Teil des Halbleiterkörpers einen Höchstwert aufweist.
8. . Halbleiteranordnung nach Anspruch 6 oder 7» dadurch gekennzeichnet,
dass die Tor- und Senkenelektroden des Feldeffekttransistors miteinander verbunden sind, so dass der Feldeffekttransistor die Schaltfunktion
einer Belastungsimpedanz liefern kann.
9. Halbleiteranordnung nach einem der Ansprüche β bis 8, dadurch
gekennzeichnet, dass ein weiterer Feldeffekttransistor vorgesehen
ist, der einen Kanalteil mit praktisch den gleichen Abmessungen wie der andere Feldeffekttransistor enthält, der praktisch nicht eine solche
Konzentration an implantierten neutralen Ionen und zugehöriger Beschädigung aufweist, wodurch die Verstärkung dieses weiteren Transistors
grosser als die des erwähnten anderen Transistors ist.
209886/0704
-20- PHB. 32170.
10. Verfahren zur Herstellung einer Halbleiteranordnung, in der zwei voneinander getrennte und an eine Oberfläche eines Halbleiterkörpers
grenzende Teil eines Schaltungselemente angebracht werden und eine elektrisch leitende Schicht oberhalb des zwischen diesen beiden
Teilen liegenden Teiles des Körpers angebracht wird, wobei die erwähnten beiden Teile, der Teil des Körpers und die erwähnte leitende Schicht
Quellen- und Senkenteile, einen Kanalteil und eine Torelektrode eines Feldeffekttransistors bilden, dadurch gekennzeichnet, dass durch Implantation
neutraler Ionen und eine etwaige anschliessende Warmebehandlung
eine derartige Konzentration an inplantierten neutralen Ionen und zugehöriger
Halbleiterkristallbeschädigung in wenigstens einem Teil des erwähnten Teiles des Körpers erhalten wird, dass die Verstärkung dieser
Transistorstruktur herabgesetzt wird.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass neutrale Ionen eines inerten Gases implantiert werden.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass Neonionen implantiert werden.
1J. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass
neutrale Ionen von Zinn in einen Teil des Siliciumkörpers implantiert
werden.
14·. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass
neutrale Ionen von Silicium in einen Teil des Siliciumkörpers implantiert werden.
15· Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass
Stickstoffionen.implantiert werden.
16. . Verfahren nach einem der Ansprüche 10 bis 15» dadurch gekennzeichnet,
dass die Konzentration an implantierten neutralen Ionen
209886/07CU BADOBiBlNM.
-21- PHB. 32170
und zugehöriger Beschädigung teilweise dadurch ausgeglüht wird, dass
der Körper nach dem Implantationsschritt auf eine Temperatur von höchstens
5OU0G erhitzt wird.
17· Verfahren nach einem der Ansprüche 10 bis 16, dadurch gekennzeichnet,
dass die Energie der neutralen Ionen genügend hoch ist,,
um eine Höchstkonzentration an implantierten neutralen Ionen in einem Teil zu erzeugen, der unterhalb des Kanals der erwähnten Transistorstruktur
liegt und praktisch daran grenzt. . - .
18. Verfahren nach einem der Ansprüche 10 bis 16, dadurch gekennzeichnet,
dass die Feldeffekttransistorstruktur durch einen parasitären Transistor zwischen den erwähnten beiden Teilen gebildet wird,
und dass die Implantation und die etwaige anschliessende Wärmebehandlung demrt durchgeführb werden, dass die Verstärkung dieses parasitären
Transistors auf ein Mindestmass herabgesetzt wird.
19. Verfahren nach einem der Ansprüche 10 bis Ib, dadurch gekennzeichnet,
dass der erwähnte Feldeffekttransistor ein Schaltungselement
der hergestellten Anordnung ist; dass in dem Halbleiterkörper ein weiterer Feldeffekttransistor angebracht wird, der eine höhere Verstärkung
und einen Kanal praktisch der gleichen Abmessungen axifweist,
und dass während der Implantation neutraler Ionen in wenigstens einen
Teil des Kanals des anderen Feldeffekttransistors eine Implanbationsmaskierungsschicht
auf der Oberfläche an der Stelle vorhanden 1st,- an der der erwähnte weitere Feldeffekttransistor gebildet wird.
20. Verfahren zur" Herstellung einer Halbleiteranordnung nach
Anspruch 1, bei dein ein B'eldeffekbtransistor angebracht wird, dadurch
gekennzeichnet» da;j:j neutrale Ionen an der Stelle in einen HaLbIet fcerer
Ι.πρΑ mti \.<r (; v/erdens an der mindestem? ein Teil des K an al υ des
BAD ORIGINAL
^J 0 9 8.067 0^0/«
-22- PHB. 32170*
Feldeffekttransistors angebracht wird, wobei die Implantation neutraler
Ikonen und eine etwaige anschliessende Wärmebehandlung derart durchgeführt
werden, dass in der hergestellten Anordnung in dem betreffenden Teil des erwähnten Kanals eine derartige Konzentration an implantierten neutralen
Ionen und zugehöriger Halbleifcerkristallbeschädigung" angebracht wird,
dass die Verstärkung des Transistors dadurch auf einen vorher bestimmten
Wert herabgesetzt wird, dass die effektive Beweglichkeit der Ladungsträger in dem betreffenden Teil des Kanals herabgesetzt wird.
BAD ORIGINAL 2 0 9 Ü IVB / 0 7 0 U
Leerseite
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB3512271 | 1971-07-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2160462A1 true DE2160462A1 (de) | 1973-02-08 |
| DE2160462C2 DE2160462C2 (de) | 1982-05-13 |
Family
ID=10374091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2160462A Expired DE2160462C2 (de) | 1971-07-27 | 1971-12-06 | Halbleiteranordnung und Verfahren zu ihrer Herstellung |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US3969744A (de) |
| JP (1) | JPS5121750B1 (de) |
| BE (1) | BE776319A (de) |
| CA (1) | CA933671A (de) |
| CH (1) | CH544410A (de) |
| DE (1) | DE2160462C2 (de) |
| FR (1) | FR2147016B1 (de) |
| GB (1) | GB1345818A (de) |
| IT (1) | IT943189B (de) |
| NL (1) | NL161922C (de) |
| SE (1) | SE377862B (de) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4053925A (en) * | 1975-08-07 | 1977-10-11 | Ibm Corporation | Method and structure for controllng carrier lifetime in semiconductor devices |
| DE2537559C3 (de) * | 1975-08-22 | 1978-05-03 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung mit einem Junction-Feldeffekttransistor und einem komplementären MIS-Feldeffekttransistor |
| US4080718A (en) * | 1976-12-14 | 1978-03-28 | Smc Standard Microsystems Corporation | Method of modifying electrical characteristics of MOS devices using ion implantation |
| US4257826A (en) * | 1979-10-11 | 1981-03-24 | Texas Instruments Incorporated | Photoresist masking in manufacture of semiconductor device |
| JPS5812493A (ja) * | 1981-07-14 | 1983-01-24 | Matsushita Electric Ind Co Ltd | カラ−テレビジヨンカメラ |
| US4391651A (en) * | 1981-10-15 | 1983-07-05 | The United States Of America As Represented By The Secretary Of The Navy | Method of forming a hyperabrupt interface in a GaAs substrate |
| JPS5869124A (ja) * | 1981-10-20 | 1983-04-25 | Toshiba Corp | 半導体集積回路 |
| US4656493A (en) * | 1982-05-10 | 1987-04-07 | General Electric Company | Bidirectional, high-speed power MOSFET devices with deep level recombination centers in base region |
| JPH0612823B2 (ja) * | 1982-05-10 | 1994-02-16 | ゼネラル・エレクトリック・カンパニイ | 二方向性の電力用高速mosfet素子 |
| DE3605516A1 (de) * | 1985-02-21 | 1986-09-04 | Canon K.K., Tokio/Tokyo | Optisches funktionselement sowie optische funktionsvorrichtung |
| US5250445A (en) * | 1988-12-20 | 1993-10-05 | Texas Instruments Incorporated | Discretionary gettering of semiconductor circuits |
| JPH0526226A (ja) * | 1991-07-23 | 1993-02-02 | Nissan Motor Co Ltd | 軸方向移動型ピロボールブツシユ |
| JPH05275692A (ja) * | 1992-03-25 | 1993-10-22 | Sony Corp | 半導体装置およびその製造方法 |
| JP3541958B2 (ja) * | 1993-12-16 | 2004-07-14 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US6455903B1 (en) * | 2000-01-26 | 2002-09-24 | Advanced Micro Devices, Inc. | Dual threshold voltage MOSFET by local confinement of channel depletion layer using inert ion implantation |
| DE10261307B4 (de) * | 2002-12-27 | 2010-11-11 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer Spannungsoberflächenschicht in einem Halbleiterelement |
| US20080180160A1 (en) * | 2007-01-31 | 2008-07-31 | Infineon Technologies Ag | High voltage dual gate cmos switching device and method |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3341754A (en) * | 1966-01-20 | 1967-09-12 | Ion Physics Corp | Semiconductor resistor containing interstitial and substitutional ions formed by an ion implantation method |
| US3540925A (en) * | 1967-08-02 | 1970-11-17 | Rca Corp | Ion bombardment of insulated gate semiconductor devices |
| US3515956A (en) * | 1967-10-16 | 1970-06-02 | Ion Physics Corp | High-voltage semiconductor device having a guard ring containing substitutionally active ions in interstitial positions |
| GB1261723A (en) * | 1968-03-11 | 1972-01-26 | Associated Semiconductor Mft | Improvements in and relating to semiconductor devices |
| JPS5211199B1 (de) * | 1970-05-27 | 1977-03-29 | ||
| JPS4831036A (de) * | 1971-08-26 | 1973-04-24 |
-
1971
- 1971-07-27 GB GB3512271A patent/GB1345818A/en not_active Expired
- 1971-12-04 NL NL7116693.A patent/NL161922C/xx active
- 1971-12-06 CA CA129348A patent/CA933671A/en not_active Expired
- 1971-12-06 DE DE2160462A patent/DE2160462C2/de not_active Expired
- 1971-12-06 SE SE7115630A patent/SE377862B/xx unknown
- 1971-12-06 CH CH1773771A patent/CH544410A/de not_active IP Right Cessation
- 1971-12-06 IT IT71005/71A patent/IT943189B/it active
- 1971-12-06 BE BE776319A patent/BE776319A/xx unknown
- 1971-12-09 JP JP46099145A patent/JPS5121750B1/ja active Pending
- 1971-12-09 FR FR7144223A patent/FR2147016B1/fr not_active Expired
- 1971-12-13 US US05/207,138 patent/US3969744A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB1345818A (en) | 1974-02-06 |
| JPS5121750B1 (de) | 1976-07-05 |
| SE377862B (de) | 1975-07-28 |
| CA933671A (en) | 1973-09-11 |
| DE2160462C2 (de) | 1982-05-13 |
| CH544410A (de) | 1973-11-15 |
| IT943189B (it) | 1973-04-02 |
| FR2147016B1 (de) | 1976-06-04 |
| NL7116693A (de) | 1973-01-30 |
| AU3637771A (en) | 1973-06-07 |
| NL161922C (nl) | 1980-03-17 |
| US3969744A (en) | 1976-07-13 |
| NL161922B (nl) | 1979-10-15 |
| BE776319A (fr) | 1972-06-06 |
| FR2147016A1 (de) | 1973-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3853778T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements. | |
| DE3019850C2 (de) | ||
| DE69332619T2 (de) | Verfahren zur Herstellung von einem Feldeffektbauelement mit einem isolierten Gatter | |
| DE3012363C2 (de) | Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen | |
| EP0239652B1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor | |
| DE69015666T2 (de) | MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich. | |
| DE2160427C3 (de) | ||
| DE2512373B2 (de) | Isolierschicht-Feldeffekttransistor mit tiefer Verarmungszone | |
| DE3334337A1 (de) | Verfahren zur herstellung einer integrierten halbleitereinrichtung | |
| DE2160462A1 (de) | Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung. | |
| DE2754229A1 (de) | Leistungsbauelement vom mosfet-typ und zugehoeriges herstellungsverfahren | |
| DE2734694A1 (de) | Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung | |
| DE3002051A1 (de) | Verfahren zur herstellung von komplementaeren mos-transistoren hoher integration fuer hohe spannungen | |
| DE2553838B2 (de) | Verfahren zur herstellung von anreicherungs-feldeffektransistoren | |
| DE2253702A1 (de) | Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung | |
| DE2726003A1 (de) | Verfahren zur herstellung von mis- bauelementen mit versetztem gate | |
| DE2047777A1 (de) | Oberflachenfeldeffekttransistor mit einstellbarer Schwellspannung | |
| DE3116268C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE1614356B2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterbaugruppe mit komplementären Feldeffekttransistoren und Material zur Durchführung des Verfahrens | |
| DE2404184A1 (de) | Mis-halbleitervorrichtung und verfahren zu deren herstellung | |
| DE2500047A1 (de) | Verfahren zur herstellung von metalloxid-halbleitereinrichtungen | |
| DE69415500T2 (de) | Verfahren zur Herstellung eines Halbleiterbauteils mit vergrabenem Übergang | |
| DE2605830A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
| DE3324332A1 (de) | Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat | |
| DE4101130A1 (de) | Mos-feldeffekttransistor und verfahren zu dessen herstellung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| D2 | Grant after examination | ||
| 8339 | Ceased/non-payment of the annual fee |