DE3106167A1

DE3106167A1 - Digitales wiedergabesystem mit veraenderbarer geschwindigkeit unter benutzung eines digitalen tiefpassfilters

Info

Publication number: DE3106167A1
Application number: DE19813106167
Authority: DE
Inventors: Masao Kanagawa Yokohama Kasuga
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1980-02-22
Filing date: 1981-02-19
Publication date: 1982-01-07
Also published as: GB2070365A; US4366471A; JPS56119909A; GB2070365B; DE3106167C2

Description

;-; . 31oe167

Die Erfindung betrifft ein System zur Wiedergabe von Digitalsignalen mit einstellbarer Frequenz/ die sich von der Frequenz unterscheiden kann, mit der die Digitalsignale von ursprünglichen analogen Signalen abgeleitet wurden.

Die Ausgabe einer Vielzahl aufgezeichneter Signale als kombiniertes Signal zur tiberschrelbung in ein einziges Ausgabeband erfordert eine präzise Geschwindigkeitskontrolle zum Einstellen der Geschwindigkeit eines Bandes mit Bezug auf ein anderes Band, damit die Bedienungsperson den genauen Ubergangspunkt von einem "Material" zum anderen bestimmen kann, so daß diese Materialien ohne Diskontinuitäten miteinander verbunden werden können.

UbI Icherweise wird das ursprüngliche analoge Signal abgetastet und in ein digitales Signal gewandelt und dann als Impulskodenioduliorte Datenmenge (PCM-Daten) in einem Speicher gespeichert. Die gespeicherten Daten werden aus dem Speicher mit einstellbarer Frequenz ausgelesen, so daß die Bedienungsperson den genauen Verbindungspunkt bestimmen kann. Da die ursprüngliche Abtastfrequenz in bekannter Weise mindestens dem Doppelten der Bandbreite des Analogsignals entspricht, kann die Bandbreite? des wiodergegebenon Signals die obere Frequenzgrenze einer Bandbreite übersteigen, der die Abtastfrequenz der ausgelesenen Daten entsprechen sollte ., fall« die WiedergfibeciesehwimHgköit Kleiner a la die Geschwindigkeit ist, mit der das ursprüngliche Signal in den Speicher eingelesen wurde. Die überhalb der oberen Grenze liegenden Frequenzbestandteile verursachen dann eine "Überfalt-Verzerrung" (fold-over distortion) im wiedergegebenen Signal.

Ein weiteres Problem ergibt sich bei der Wiedergabe mit veränderbarer Geschwindigkeit von abgetasteten Daten durch

1 30061/0497

die Tatsache, daß Analog-Tiefpaßfilter in einer Anzahl erforderlich sind, die den verschiedenen Wiedergabegeschwind igkei ten entspricht, um das reproduzierte Digitalsignal zu glätten. _r

Es ist demgemäß ein Ziel der vorliegenden Erfindung, ein System zur Wiedergabe eines Analogsignals zu schaffen, das in Form von abgetasteten Daten in einem Speicher aufgespeichert ist und zwar mit einer einstellbaren Geschwindigkeit, die sich von der Geschwindigkeit unterscheiden kann, mit der das analoge Signal abgetastet und in den Speicher eingelesen wurde, wobei das System kein Überfalt-Verzerrungsrauschen enthalten soll, das sich infolge der Unterschiede zwischen Aufzeichnungs- und Wiedergabeabtastfrequenzen ergeben kann.

Erfindungsgemäß umfaßt das erwähnte System eine Taktquelle zur Erzeugung von Taktimpulsen, die mit einer Frequenz auftreten, die der Geschwindigkeit entspricht, mit der die abgetasteten Daten in den Speicher eingelesen sind, einen Binärzähler zum Zählen der Taktimpulse zur Erzeugung eines ersten binären Ausgangssignals, das den Zählwert der Taktimpulse darstellt, eine Einrichtung zur Erzeugung eines zweiten binären Ausgangssignals, das die veränderbare Geschwindigkeit bezeichnet ,und eine Einrichtung zum Erfassen einer Gleichheit zwischen dem ersten und zweiten binären Ausgangssignal zur Rückstellung des binären Zählers auf einen Anfangszählwert und zum Auslesen der gespeicherten Daten aus dem Speicher in Abhängigkeit von dem Auftreten der erfaßten Gleichheit. Das System enthält ferner ein digitales Tiefpaßfilter zum Eliminieren eines Hochfrequenzbestandteils des analogen Äquivalents der abgetasteten Daten, wobei die Grenzfrequenz des Filters in Abhängigkeit von dem Wert des zweiten binären Ausgangssignals so veränderbar

130061/0497

*— 7 —

ist, daß die Grenzfrequenz im wesentlichen der halben Frequenz entspricht, bei der die erfaßte Gleichheit auftritt. Ein Digital/Analogwandler ist vorgesehen, um ein gefiltertes Signal vom digitalen Tiefpaßfilter mit Konstantfrequenz in ein entsprechendes Analogsignal zu wandeln.

Das zweite binäre Ausgangssignal wird vorzugsweise von einer Schaltung abgeleitet, die einen von Hand betätigbaren variablen Widerstand umfaßt, der zwischen den Ausgangsklemmen einer Spannungsquelle angeschlossen ist und bei dem der Abgriffpunkt mit einem Analog/Digitalwandler verbunden ist, um ein Binärsignal zum Vergleich mit dem ersten vom Zähler abgeleiteten binären Ausgangssignal zu entwickeln. Eine Koinzidenz oder eine Gleichheit des ersten und des zweiten Ausgangssignals wird durch einen Digitalkomparator erfaßt, wobei das Ausgangssignal des Komparators in Abständen auftritt, die ein ganzzahliges Vielfaches des Taktimpulszyklus sind, d.h. dem Verhältnis des ersten zum zweiten Ausgangssignal. Dieses ganzzahlige Vielfache wix'd entsprechend der von Hand betätigten Einstellung des veränderbaren Widerstands verändert, so daß die Wiedergabegeschwindigkeit des Systems sich kontinuierlich in einem Bereich von der ursprünglichen Aufzeichnungsgeschwindigkeit bis annähernd zur Geschwindigkeit Null verändern kann.

Das digitale Tiefpaßfilter ist ein Tiefpaßfilter mit variabler Frequenz mit üblicher Auslegung, das einen programmierbaren Festwertspeicher PROM und einen Digital-Multiplikator enthält. Der PROM wird mit digitalen Multiplikations-Parametern geladen, die in Abhängigkeit von der zweiten Binärzahl oder den variablen Geschwindigkeitssteuerungsdaten so adressiert sind, daß die adressierten Parameter zum Multiplikator die abgetasteten Daten zu Null werden lassen, deren Analogäquivalent eine Frequenz-

130061/0497

Bandbreite besitzt, die über der Hälfte der Abtastfrequenz liegt, mit der die abgetasteten Daten aus dem Speicher ausgelesen werden, wodurch ein Überfalt-Verzerrungsrauschen aus dem Ausgangssignal des digitalen Tiefpaßfilters automatisch übereinstimmend mit der handbetätigten Einstellung des veränderbaren Widerstandes eliminiert wird. Obwohl die Daten aus dem Speicher mit variabler Abtastfrequenz ausgelesen werden, wird der Digital/Analog-Wandler mit konstanter Frequenz zur Digital/Analogwandlung der aus dem Speicher ausgelesenen Daten betrieben. Diese konstante Frequenz entspricht vorzugsweise der ursprünglichen Abtastfrequenz. Mit dem Ausgang des Digital-Analogwandlers ist ein analoges Tiefpaßfilter verbunden, um das Quantenrauschen auszufiltern, das im Ausgangssignal des Digital/ Analogwandlers enthalten ist. Da die ausgegebenen Daten mit konstanter Frequenz abgetastet sind, ergibt sich der Vorteil, daß nur ein Tiefpaßfilter erforderlich ist, auch wenn die Wiedergabegeschwindigkeit verändert wird.

Die Erfindung wird nachfolgend anhand der Zeichnung beispielsweise näher erläutert; in der Zeichnung zeigt:

Fig. 1 ein Blockschaltbild einer erfindungsgemäßen

Ausführung,

Fig. 2 eine graphische Darstellung des Frequenzansprechverhaltens des digitalen Tiefpaßfilters nach Fig. 1 bei dargestellten Auslese-Abtastfrequenzen von 1/2, 1/4, 1/8 und 1/16 der Aufzeichnungs-Abtastfrequenz fs,

Fig. 3a bis 3e Darstellungen von Wellenzügen in der

Schaltung nach Fig. 1,

130061/0497

Fig.4 eine Abwandlung der Ausführung nach

Fig. 1,

Fig. 5 eine Darstellung einer weiteren Ausführung

der Erfindung, in der die Wiedergabegeschwindigkeit in Abhängigkeit von der Bewegungsgeschwindigkeit des Handeinstellknopfes und von dem Einstellpunkt des Einstellknopfes geändert wird, und

Fig. 6 eine Darstellung einer Abwandlung der

Ausführung nach Fig. 5.

Das digitale Aufzeichnungs- und Wiedergabesystem mit veränderbarer Geschwindigkeit nach Fig. 1 enthält einen Speicher mit wahlfreiem Zugriff RAM 10, in dem digitalmodulierte Signale in einer Zeilen und Spalten enthaltenden Matrix von Speicherplätzen gespeichert werden. Die Digitalsignale werden von einer Analog-Programmquelle 12 abgeleitet, die beispielsweise ein übliches Bandgerät oder eine andere Musikprogrammquelle sein kann. Ein Analog/Digitalwandler 14, beispielsweise ein PCM-Kodierer (Impulskode-Modulationswandler) ist am Ausgang der Programmquelle 12 angeschlossen, um die ursprünglichen Analogsignale in Abhängigkeit von Taktimpulsen mit der Taktfrequenz fs abzutasten, welche über die Leitung 17 von einer Zeitbasis-Taktquelle 16 zugeleitet werden. Die Taktquelle 16 gibt ferner Taktimpulse über Leitung 19 mit einer Frequenz ab, die im wesentlichen der ursprünglichen Abtastfrequenz fs entspricht. Wie dem Fachmann bekannt, ist die Äbtastfrequenz fs mindestens das Doppelte der Bandbreite des Analogsignals. Die abgetasteten und digitalgewandelten Daten werden in den RAM 10 in Abhängigkeit von den Taktimpulsen, die über die Leitung 19 kommen, eingeschrieben.

130061/0497

Ein digitales Tiefpaßfilter 18 mit variabler Frequenz ist in herkömmlicher Weise ausgelegt, und zwar kann es vom Begrenzt-Intervallrespons-Typ FIR oder vom ünbegrenzt-Intervallrespons-Typ HR sein,und ist mit dem Ausgang des RAM 10 verbunden. Wie weiter bekannt, umfaßt das digitale FIR-Tiefpaßfilter 18 einen programmierbaren Festwertspeicher PROM 20 und einen Digital-Multiplikator 22, der eine Multiplikation der vom RAM 10 erhaltenen Daten mit den vom PROM 20 erhaltenen Daten ergibt, um die Signalbestandteile zu eliminieren, die über der Grenzfrequenz liegen, die durch Adreßdaten bestimmt werden, welche dem PROM zugeführt werden.

Mit dem Ausgang des Filters 18 ist ein zweiter Speicher mit wahlfreiem Zugriff RAM oder auch Zwischenspeicher verbunden,um die gefilterten Daten mit der Abtastfrequenz fs zu speichern und die gespeicherten Daten mit einer Frequenz auszulesen, die gemäß der Einstellung eines handbetätigten Potentiometers oder veränderbaren Widerstands 26 veränderbar ist, welches zwischen einer Gleichspannungs-

27
quelle und Erde angeschlossen ist. Die aus dem Speicher ausgelesenen Daten werden durch einen Digital/Analogwandler 28 unter dem Einfluß von über die Leitung 19 zugeführten Taktimpulsen in ein Analogsignal gewandelt und einem Analog/ Tiefpaßfilter 30 und von da einer Ausgangsklemme 32 zugeführt, die mit einer nicht dargestellten Verwerteschaltung verbunden ist. Das Ausgangssignal des RAM 24 kann auch in ein RAM 34 ein gelesen werden, um die aus dem RAM 24 ausgelesenen Daten mit variabler Geschwindigkeit für spätere Rückgewinnung zu speichern.

Ein 5-Bit-Binärzähler 36 ist vorgesehen, um die von der Taktquelle 16 abgegebenen Zeitbasis-Taktimpulse zu zählen; der Zähler 36 erzeugt in Abhängigkeit von jedem Zählvorgang eine Binärdarstellung des Zählwertes. Der Zähler 36 gibt

130061/0497

seinen binären Zählwert über eine Vielzahl von Leitungen weiter, die mit seinen fünf Zählstufen verbunden sind, an erste Eingänge eines Digitalkomparators 38. Die analoge Geschwindigkeitssteuerspannung, die an der Abgreifklemme des variablen Widerstandes 26 entsteht, wird an einen Analog/Digitalwandler 40 angelegt, in welchem die Eingang-Analogspannung in ein 5-Bit-Digitalsignal gewandelt wird, das einem Zwischenspeicher 42 zugeführt wird. Der Digital-Komparator 38 erhält die zwischengespeicherten Daten vom Zwischenspeicher 42, und zwar werden sie an seine zweiten Eingänge angelegt, um einen Vergleich zwischen den binären Zähldaten vom Zähler 36 durchzuführen, und der Komparator gibt bei auftretender Koinzidenz ein Koinzidenzsignal ab. Dieses Koinzidenzsignal wird dem Zähler 36 und dem Zwischenspeicher 42 zugeleitet, um die jeweils gespeicherten Inhalte zu löschen und außerdem wird dieses Koinzidenzausgangssignal benutzt, um die im RAM 24 gespeicherten Daten auszulesen.

Da die Bandbreite des Analog-Äqufe/alents der im RAM 10 gespeicherten Daten die Hälfte der Abtastfrequenz fs ist, sollte die Grenzfrequenz des digitalen Filters 22 im wesentlichen der halben Frequenz entsprechen, mit der die Ausgangsdaten aus dem RAM 24 ausgelesen werden, um die höheren Frequenzbestandteile zu eliminieren, die sonst eine Überfalt-Verzerrung verursachen könnten. Zu diesem Zweck wird ein Umsetzer (translator) 44 mit dem Ausgang des Zwischenspeichers 42 verbunden, um die gespeicherten Binärdaten in zugeordnete Adreßdaten umzusetzen, so daß die aus den PROM 20 in Abhängigkeit von den Adreßdaten ausgelesenen Daten die Digitalsignale zu Null machen, deren Analog-Äquivalente die Überfalt-Verzerrung erzeugen würden.

Wie in Fig. 2 dargestellt, reicht die Bandbreite des ursprünglichen Analogsignals von Null bis 1/2 fs; dieser Wert

130061/0497

ist mit I bezeichnet. Wenn die Lesefrequenz des Speichers 24 so geändert wird, daß die Frequenzen jeweils beispielsweise 1/2 fs, 1/4 fs, 1/8 fs und 1/16 fs sind, ändert sich die Grenzfrequenz des Digitalfilters 18 jeweils auf 1/4 fs, 1/8 fs, 1/16 fs bzw. 1/32 fs, wie es in Fig. 2 mit den Bezugszeichen II, III, IV und V angezeigt ist.

Der Betrieb oder die Wirkungsweise der Ausführung nach Fig. wird nun anhand der Zeitdarstellung nach Fig. 3a bis 3e erklärt. Zur Vereinfachung sind nur die 3 Bit vom geringstmächtigen Bit (LSB; einschließlich dargestellt. Bei einem gegebenen Einstellwert des Potentiometers 26,der durch "010" repräsentiert wird, koinzidiert das Ausgangssignal des Zählers 36 mit den in dem Zwischenspeicher 42 (Fig. 3d) gespeicherten Daten beim zweiten Taktimpuls "2" (Fig. 3a), so daß der Komparator 36 ein Koinzidenz-Ausgangssignal (Fig. 3b) abgibt, das den Zähler 36 (Fig. 3c) und den Zwischenspeicher 42 löscht. Wenn die von Hand betätigte Einstellung ungeändert bleibt-, bleibt auch der Inhalt des Zwischenspeichers 42 ungeändert. Wenn die handbetätigte Einstellung vor dem Auftreten des vierten Taktimpulses "4" auf "100" geändert wird, löscht das Koinzidenzausgangssignal, das mit dem vierten Taktimpuls auftritt, den Zwischenspeicher 42, der dann mit "100" geladen wird und den Zähler 36 auf den Wert "000" und erneuert auch den Inhalt des Umsetzers 44 (Fig. 3e).

Danach tritt Koinzidenz nach jedem vierten Taktimpuls auf, um den Zähler 36 zu löschen, während der Zwischenspeicher 42 und der Umsetzer 44 jeweils ihre gespeicherten Werte beibehalten, falls die handbetätigte Geschwindigkeitseinstellung bei "1OO" verbleibt.

Wenn der Geschwindigkeitseinstellwert auch weiter während des Zeitintervalls zwischen den aufeinanderfolgenden Komparator-Ausgangssignalen unverändert bleibt, erzeugt der Komparator

130061/0497

weiter einen Ausgangsimpuls nach jeweils vier Taktimpulsen und damit wird der RAM 24 mit einer Frequenz von 1/4 fs ausgelesen und die Grenzfrequenz des Digitalfilters 18 wird 1/8 fs. Wenn der Geschwindigkeitseinstellwert in dem genannten Intervall geändert wurde/ wird der Inhalt des Zwischenspeichers 42 auf beispielsweise einen erneuerten Wert "100" nachgestellt, wodurch der Umsetzer 44 seine Adreßdaten von "010" auf "011" ändert, so daß die aus dem PROM 20 ausgelesenen Daten jetzt dem neuen Verhältnis der zwischengespeicherten Inhalte zum Inhalt des Zählers 36 entsprechen. Der Intervall zwischen aufeinanderfolgenden Ausgangsimpulsen des Komparators 38 ändert sich ebenfalls in Abhängigkeit vom neuen Einstellwert, so daß die Daten aus dem Speicher 24 mit einer Frequenz ausgelesen werden, die der neuen Geschwindigkeitseinstellung entspricht.

Da die "Überfalf-Bestandteile des an den RAM 24 anliegenden Signals vor dem Anlegen entfernt wurden, ergibt sich kein Überfalt-Verz'errungsrauschen in den Daten, die aus dem RAM 24 mit einer Frequenz ausgelesen werden, die geringer als die Abtastfrequenz fs ist. Die nun aus dem Speicher 24 ausgelesenen Daten werden in ein Analogsignal gewandelt mit einer Frequenz, die vorzugsweise vom Standpunkt des Quantenrauschens gleich der Abtastfrequenz fs ist. Da der Digital/Analogwandler 28 mit konstanter Frequenz zur Digital/Analogwandlung abgetastet wird, ist nur ein Tiefpaßfilter 30 zum Ausglätten des Quantenrauschens im Ausgangssignal des Konverters 28 erforderlich.

Nach der bisherigen Beschreibung werden die Lesegeschwindigkeit der gespeicherten Daten und die entsprechende Grenzfrequenz des Digitalfilters 18 in diskreten Stufen geändert. Offensichtlich kann jedoch das Ausmaß jeder Veränderung so klein gehalten werden, daß die Auslesegeschwindigkeit fast kontinuierlich von Null an bis zu einem Maximalwert geändert

130061/0497

werden kann, der der Abtastfrequenz fs entspricht.

Wie in Fig. 4 gezeigt ist, kann der RAM 24 auch weggelassen werden, wenn der Ausgang des !Comparators 38 mit dem RAM verbunden wird, um die Daten mit der reduzierten Frequenz statt mit der Abtastfrequenz fs auszulesen. Bei dieser Abänderung wird der Ausgang des Digitalfilters 18 mit variabler Frequenz direkt mit dem Digital/Analogwandler 2 8 und dem Ausgangs-RAM 34 verbunden.

Fig. 5 zeigt eine weitere Abänderung der Ausführung nach Fig. 1, und zwar ist hier eine Differentiatorschaltung 50 mit der Geschwindigkeits-Einstellklemme des veränderbaren Widerstandes 26 verbunden. Der Differentiator 50 ergibt ein Aus gangs sign al, das sich in Abhängigkeit der Bewegungsgeschwindigkeit des Steuerknopfes des variablen Widerstandes 26 ändert. Das Ausgangssignal des Differentiators wird an einen Eingang eines Additionskreises 52 angelegt, dessen anderer Eingang mit dem Spannungseinstellpunkt des veränderbaren Widerstandes 26 verbunden ist, so daß sich ein kombiniertes Analogspannungssignal als Eingangssignal für den Analog/Digitalwandler 40 ergibt. Wenn der variable Widerstand 26 bei einer gegebenen Einstellung gehalten wird, erzeugt der Analog/Digitalwandler ein entsprechendes Digitalsignal, wie bereits beschrieben, um das ursprüngliche Analog-Programmsignal mit der gewünschten Geschwindigkeit wiederzugeben. Durch die zusätzlich eingefügte Differentiatorschaltung 50 enthält das Ausgangssignal des Additionskreises 52 einen Anteil, der die Bewegungsgeschwindigkeit des Abgreifpunktes beim variablen Widerstand 26 darstellt, so daß die Lesegeschwindigkeit des Systems auch entsprechend der handbetätigten Bewegung des Steuerknopfes des Widerstandes 26 verändert werden kann.

130061/0497

Eine weitere Abwandlung der Ausführung nach Fig. 5 ist in Fig. 6 dargestellt. Hier ist ein zweiter veränderbarer Widerstand 60 vorgesehen, dessen Abgriffpunkt mit dem Eingang einer Differentiatorschaltung 62 verbunden ist. Der Ausgang der Differentiatorschaltung 62 liegt an einem Eingang eines Additionskreises 64, der an seinem anderen Eingang ein Signal von dem Abgriffpunkt des ersten veränderbaren Widerstands 26 empfängt, so daß die kombinierte Spannung dem Analog/Digitalwandler 40 zugeführt wird. So kann die Bedienungsperson unabhängig jeden der beiden veränderbaren Widerstände 26 und 60 bedienen. Die Einstellung des veränderbaren Widerstandes 26 ergibt eine vorbestimmte Lesegeschwindigkeit des Systems in einer 1:1-Entsprechung zwischen jedem Einstellpunkt des veränderbaren Widerstands 26 und der Lesegeschwindigkeit, wie bereits beschrieben. Andererseits gestattet der veränderbare Widerstand 60 die Erzeugung eines Signals, das die Geschwindigkeit der Bewegung des Abtastpunktes unabhängig von dem Geschwindigkeitseinstellpunkt am veränderbaren Widerstand 26 repräsentiert.

130061/0497

Leerseite

Claims

Patentansprüche

System zur Wiedergabe eines Analogsignals, das in Form abgetasteter Daten in einer Speichereinrichtung gespeichert ist, mit einer variablen Geschwindigkeit, die sich von der Geschwindigkeit unterscheiden kann, mit der das Analogsignal abgetastet und in den Speicher eingelesen ist, dadurch gekennzeichnet , daß eine Taktquelle (16) zur Erzeugung von Taktimpulsen mit einer Wiederholfrequenz vorgesehen ist, die im wesentlichen der Frequenz (fs) entspricht, mit der die abgetasteten Daten in die Speichereinrichtung (10, 24)

130061/0497

eingespeichert sind, daß ein Binärzähler (36) zum Zählen der Taktimpulse und zur Erzeugung eines ersten binären Ausgangssignals vorgesehen ist, welches den Zählwert der Taktimpulse repräsentiert, daß eine Einrichtung (26, 40) vorgesehen ist zur Erzeugung eines zweiten binären Ausgangssignals, das die veränderbare Geschwindigkeit repräsentiert, daß eine Einrichtung (38) zum Erfassen einer Gleichheit zwischen dem ersten und dem zweiten binären Ausgangssignal vorgesehen ist, um den Binärzähler (36) zu einem Anfangszählwert zurückzustellen und die gespeicherten Daten aus der Speichereinrichtung (10, 24) in Abhängigkeit vom Auftreten der erfaßten Gleichheit auszulesen, daß ein digitales Tiefpaßfilter (18) zum Eliminieren von Hochfrequenzbestandteilen aus dem Analogäquivalent der abgetasteten Daten vorgesehen ist, dessen Grenzfrequenz in Abhängigkeit von dem Wert des zweiten Binärausgangssignals so veränderbar ist, daß die Grenzfrequenz im wesentlichen der Hälfte der Frequenz entspricht, mit der die erfaßte Gleichheit auftritt, und daß ein Digital/Analogwandler (28) zum Wandeln des gefilterten Ausgangssignals des digitalen Tiefpaßfilters mit Konstantfrequenz (fs) in ein entsprechendes Analogsignal vorgesehen ist.
2. System nach Anspruch 1, dadurch gekennzeichnet, daß die Konstantfrequenz, mit der das Analogsignal gewandelt wird, der Frequenz der Taktquelle (16) entspricht.
3. System nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß hinter den Ausgang des Digital/ Analogwandlers (28) ein Analog-Tiefpaßfilter (30) geschaltet ist.

130061/0497
4. System nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet , daß das digitale Tiefpaßfilter die aus der Speichereinrichtung ausgelesenen abgetasteten Daten mit der Frequenz aufnimmt, mit der die erfaßte Gleichheit auftritt.
5. System nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet , daß die Speichereinrichtung einen ersten Speicher (10) umfaßt, in den die abgetasteten Daten mit der Frequenz (fs) der Taktquelle (16) eingeschrieben werden, sowie einen zweiten Speicher (24) umfaßt, daß ferner eine Einrichtung (19) vorgesehen ist, um die gespeicherten Daten aus dem ersten Speicher (10) in das digitale Tiefpaßfilter (18) mit der Frequenz (fs) der Taktquelle (16) auszulesen und des Ausgangssignals des digitalen Tiefpaßfilters (18) in den zweiten Speicher (24) mit der Frequenz der Taktquelle einzuschreiben und daß eine Einrichtung vorgesehen ist, um die gespeicherten Daten aus dem zweiten Speicher (24) mit der Frequenz auszulesen und in den Digital/Analogwandler (28) einzulesen, mit der die erfaßte Gleichheit auftritt.
6. System nach Anspruch 1,2 oder 3, dadurch gekennzeichnet , daß die Einrichtung zur Erzeugung des zweiten binären Ausgangssignals einen von Hand einstellbaren veränderbaren Widerstand (26) umfaßt, der zwischen den Klemmen einer Spannungsquelle angeschlossen ist, sowie einen Analog/Digitalwandler (40) zum Wandeln der am Abgriffpunkt des veränderbaren Widerstands (26) anliegenden Spannung in ein entsprechendes Digitalsignal und einen Zwischenspeicher (42) zum Speichern des Digitalsignals in Abhängigkeit von der erfaßten Gleichheit.

130081/0497
7. System nach Anspruch. 6, dadurch gekennzeichnet, daß zusätzlich ein Differentiator (50) vorgesehen ist zum Differenzieren der an dem Abtaetpunkt.

des veränderbaren Widerstands (26) anliegenden Spannung und eine Einrichtung (52) zum Kombinieren der an dem Abtastpunkt entwickelten Spannung und der differenzierten Spannung zur Weitergabe an den Analog/Digitalwandler (40).
8. System nach Anspruch 6, dadurch gekennzeichnet, daß weiter ein zweiter von Hand einstellbarer veränderbarer Widerstand (60) vorgesehen ist, der zwischen den Klemmen einer Spannungsquelle liegt, sowie ο In Differentialen (62) zum Differenzieren tier am AIiLööL-punkt des zweiten veränderbaren Widerstandes (60) entwickelten Spannung und eine Einrichtung (64) zum Kombinieren der differenzierten Spannung des Abtastpunktes des zweiten veränderbaren Widerstandes (60) mit der am Abtastpunkt des ersten veränderbaren Widerstands entwickelten Spannung zur Weitergabe an den Analog/ Digitalwandler (40).

130081/0497