DE3103160A1

DE3103160A1 - Nichtfluechtiger eprom mit erhoehtem wirkungsgrad

Info

Publication number: DE3103160A1
Application number: DE19813103160
Authority: DE
Inventors: Eliyahou Dr. 94022 Los Altos Calif. Harari
Original assignee: Individual
Current assignee: Individual
Priority date: 1980-04-07
Filing date: 1981-01-30
Publication date: 1982-01-21
Also published as: JPS56155574A; GB2073484A; DE3103160C2; US4328565A; JPS5951753B2; GB2073484B

Description

Die Erfindung betrifft einen nichtflüchtigen EPROM und insbesondere einen solchen EPROM mit einem

schwebenden bzw. schwimmenden oder potentialfreien Gate zum Steuern des Schreibens und Lesens jeder Zelle.

Eine herkömmliche Einrichtung ist in Fig. IA dargestellt. Ohne Ladung am schwebenden Gate ll^F ist diese Einrichtung normalerweise in ihrem niedrigen Schwellenzustand (V_ = +1,0V) Sie kann auf einen hohen Schwellenzustand(V_T^+5 V) programmiert werden durch Anlegen einer hohen Spannung V an die Drain 12Od und das Steuergate ll^C, wobei V_n typisch

15 V und V_ typisch 20-25 V betragen bei einer Sourcespannung von V=OV und einer Substrat-Vorspannung V_n = OV. Das Verschieben der Schwellenspannung wird durch Injektion heißer Elektronen in dem Drain-Abschnürungsbereich des Kanals

130063/0610

erreicht, wie das schematisch durch Pfeile unter dem schwebenden Gate llAF in Fig. IA dargestellt ist. Die injizierten Elektronen werden ständig an dem schwebenden Polysilizium-Gate ll^F eingefangen, das von dem Substrat und dem Steuergate mittels dielektrischer Filme 126C und 126F isoliert ist. Der Film 126F besteht üblicherweise aus»1000 A* thermischen Oxids. Das Vorhandensein überschüssiger Elektronen am schwebenden Gate llAF erfordert, daß V^ eine immer positiver werdende Spannung wird, um die Inversions- bzw. Schwellenspannung zu erreichen. Eine in ihren hohen Schwellenzustand geschriebene Zelle leitet nicht, wenn V„ = +5V während des Lesezyklus. Alle Einrichtungen in der Speicheranordnung können durch Beleuchten der Anordnung mit ultraviolettem Licht gelöscht werden. Dieses Licht gibt den eingefangenen Elektroden ausreichend Energie, damit sie aus dem schwebenden Polysilizium in die SiO -Schichten darüber oder darunter entweichen können zur Sammlung in dem Substrat oder durch das schwebende Gate, was als interne Fotoemission bezeichnet wird. Andererseits kann die Anordnung durch Anlegen eines starken elektrischen Feldes zwischen dem schwebenden Gate und dem Steuergate oder dem Substrat gelöscht werden, wodurch sich eine momentane Elektronenleitung durch den entsprechenden SiOp-FiIm ergibt, was als Fowler-Nordheim-Leitung bezeichnet wird.

Drei Schlüsselfaktoren steuern den Wirkungρgrad des selektiven Einschreibens in eine Speicheranordnung unter Verwendung der Einrichtung gemäß Fig. IA. Der erste ist die Stärke der kapazitiven Kopplung zwischen dem schwebenden Gate und dem Steuergate (C ₁ in Fig. IB). Dies hängt von der geometrischen Überlappung zwischen den beiden Gates und von der Dicke und der Breclmngszahl des Isolierfilms 126c zwischen den beiden ab. Beda\ierlicherweise besteht, ■worin dieser Film zu dünn gemacht wird, die Möglichkeit von Kurzschlüssen zwischen den beiden Gates, insbesondere wenn

130063/0610

ein hoher Spannungszustand während des Einschreibens vorliegt. Der zweite und der dritte Faktor sind die Kanallänge L zwischen Source und Drain und die Kanal-Dotierungskonzentration P. Umso kurzer L und umso höher P sind, umso wirkungsvoller wird der Mechanismus der Injektion von heißen Elektronen. Jedoch kann eine kurze Länge L einen Durchgriff zwischen Source 12OS und Drain 120D auslösen, wenn die Drain in dem hohen Spnnnungszustand äst-und kann eine hohe Dotierung P einen Übergangs-Lawlnendurchbruch auslösen, auch während des hohen Spannungszustandes. Beide Erscheinungen müssen in einer Speicheranordnung unbedingt vermieden werden.

Herkömmlich wurde implizit oder explizit auch angegeben, daß die parasitären Kapazüt äten von dem Steuergate ll4C und dem schwebenden Gate ll4F zur Source 120 S und Drain 120D den Betrieb der Zelle 110 nachteilig beeinflussen und mit kritischen Selbstausrichtungstechniken aufs Äußerste verringert werden müssen. Insbesondere ist die Seitenkapazität C,^ zwischen dem schwebenden Gate ll^F und der Drain 120 D aufs Äußerste zu verringern, die ermöglicht, daß das schwebende Gate H¹ItF dem Potential an der Drain 120D folgt. Während des Einschreibens zeigt wegen des hohen Wertes von VU jede nichtadressierte Zelle in der gewählten Spalte einen niederpegeligen Zustand (etwa 10 AA) aufgrund der C,.. -Kopplung der Drain mit den schwebenden Gates der nichtadressierten Zellen bzw. der Zellen ohne Zugriff, wodurch bestimmte dieser Zellen etwas durchgeschaltet werden. Ein 64K-EPROM (256 Zeilen und 256 Spalten) besitzt im ungünstigsten Fall einen parasitären Strom aufgrund dieses Effektes von einigen Milliampere, ein Betrag, der über dem Schreibstrom der adressierten Zelle liegt (1 mA) . Ströme dieser Größenordnung können die Datenleitungsspannung laden und Fehler aufgrund des verringerten Schreibwirkungsgrades axislösen. Diese Bedingung

130063/0610

wird mit "Drain-Durchschalten" bezeichnet.

Es ist Aufgabe der Erfindung, einen sicher betreibbaren EPROM anzugeben.

Gemäß der Erfindung werden bisher als nachteilig angesehene Eigenschaften eines EPROM-Aufbaus vorteilhaft verwendet zum Erreichen einer nichtflüchtigen EPROM-Anordnung,bei der ein schnellerer Lesezyklus möglich ist unter gleichzeitigem Vermeiden des Drain-Durchschaltens von Bit-Zellen, die mit der gleichen Drainleitung verbunden sind, wie die Bit-Zelle, die ausgelesen wird und bei der ein wirksamerer Schreibzyklus möglich ist ohne Verzicht auf den Wirkungsgrad und die Geschwindigkeit des Lesens. Bei der vorliegenden Einri chtung wird im Gegensatz vor herkömmlichen Einrichtungen di.e. Kapazität C₁ (Fig. IB) zwischen Drain und schwebendem Gate absichtlich stark erhöht zum Verbessern des Schreib- und Lesewirkungsgrades und wird der Drain-Durchschalt-Zustand vermieden durch im wesentlichen Entkoppeln des schwebenden Gates von dem Source-Diffusionsbereich. Weiter erreicht die Einrichtung ein schwebendes Gate, das eine höhere kapazitiv gekoppelte Spannung erreichen kann als es bisher möglich war zum weiteren Verbessern des Wirkungsgrades des Schreibzyklus.

Gemäß der Erfindung weist eine wiederprogrammierbare nichtf.lüchtige EPROM-ZeI 1 e ein Halbleitersubstrat mit einem Sourcebereich und einem Drainbereich, ein schwebendes Gate, das so angeordnet ist, daß ein wesentlicher Teil des schwebenden Gates über dem Drainbereich, jedoch diesem gegenüber isoliert ist, wobei der Rest des schwebenden Gates sich über einen Abschnitt des Kanalbereiches,diesem gegenüber jedoch isoliert, zwischen Drain und Source erstreckt, und

auf,
ein Steuergate, das gegenüber sowohl dem schwebenden Gate-

130063/0610

auch
bereich als dem Rest des Kanalbei~eiches zwischen Source und Drain isoliert ist, sich jedoch über beide erstreckt, wobei der Abschnitt des Steuergates, der sich nicht über dem schwebenden Gate befindet, enger zu dem Abschnitt des Kanalbereiches zwischen Source und Drain positioniert ist, der nicht durch das schwebende Gate bedeckt ist, als der Abschnitt des Steuergates, der das schwebende Gate überlagert.

Gemäß der Erfindung ist der Abschnitt des schwebenden Gates, der den Drainbereich überlagert, absichtlich stärker mit dem Drainbereich gekoppelt als bei herkömmlichen Anordnungen mit schwebendem Gate, bei denen absichtlich versucht wird, diese Kopplungskapazität aufs Äußerste zu verringern, um zu ermöglichen, daß das Potential des schwebenden Gates enger dem Drainpotential folgt, als dies bisher bei herkömmlichen Kopplungskapazitäten erreicht worden ist. Das Ergebnis ist eine Erhöhung der vertikalen Feldstärke, die die heißen Elektronen von dem Abschnürungsbereich des Kanals zum schwebenden Gate während des Programraierens der Zelle beschleunigt -· Gleichzeitig und überraschend ist weiterhin vorteilhaft, daß trotz der strengeren kapazitiven Kopplung zwischen der Drain und dem schwebenden Gate während des Lesebetriebes der Kanal zwischen der Source und der Drain in zugriffsfreien Zellen nicht durch das Drain-Durchschalten leitend sind, da lediglich ein Teil des Kanalbereiches von dem schwebenden Gate überdeckt ist, während der restliche Bereich des Kanalbereiches, der von dem Steuergate der Einrichtung überdeckt ist, nichtleitend ist aufgrund des niedrigen Potentials dieses Stcuergates.

Ein Ausführungsbeispiel der Erfindung, das ein dünnes Tunnelungs-Dielektrikum verwendet, wie ein Siliziumdioxid oder ein Siliziumnitrid, wird einfach neu programmiert durch Absenken des Potentials an dem Steuergate auf einen niedrigen Pegel (ins-

130063/0610

besondere -2OV), während die Source, die Drain und das Substrat auf OV gehalten werden. Die Elektronen des schwebenden Gates (für eine Anreicheixings-Itf-Kanal-Einrichtung) werden von dem schwebenden Gate in das Substrat der Einrichtung abgelenkt bzw. verschoben, wodurch die jeweilige Zelle entprograminiert wird.

Während des Entprogrammierens einer bestimmten Zelle wird ein Entladen aller anderer Zellen, die das gleiche Steuergate besitzen, verhindert durch Anlegen einer positiven Spannung von etwa +20V an die entsprechenden Drains. Dies verhindert, daß ein starkes Feld über das schwebende Gate zum Substrat erzeugt wird, wodurch verhindert wird, daß die Ladung aller dieser anderen schwebenden Gates geändert wird. Andererseits können alle einem gegebenen Steuergate-Aufbau zugeordneten schwebenden Gates simultan gelöscht werden durch Halten der Spannung an jedem der Drains auf der Spannung des Substrats.

Bei einem Ausführungsbeispiel der Erfindung wird ein Bereich eines dünnen Oxids unterhalb eines Abschnittes des schwebenden Gates über dem Kanalbereich gebildet. Dieser Bereich des dünnen Oxids ermöglicht, daß das schwebende Gate wiederprogrammierbar ist unter VerAiondung einer Elektronen-Durchtunnelung mit einem relativ hohen Spannungsimpuls, der dem schwebenden Gate durch entweder dessen Drainkapazität oder dessen Steuergatekapazität zugeführt wird.

Die Erfindung bezweckt also die Angabe eines dichteren nichtflüchtigen EPROM. Weiter gibt die Erfindung einen nichtflüchtigen EPROM mit hoher Tnjcktionsladungsdichte pro angelegter Schreibspannung an. Weiter gibt die Erfindung einen in' chtf lüchtigen EPROM mit hoher Alisteuerkapazität an. Weiter gibt d.i e Erfindung einen nichtflüchtigen EPROM mit wirksamerer Tnjcktionsladungssteuerung an. Weiter gibt die Er-

130063/0610

findung einen nichtflüchtigen EPROM mit wirksamerem Injektionseinschreiben an. Weiter gibt die Erfindung einen nichtflüchtigen EPROM mit größerem Leseschwellenwert-Fenster an. Weiter gibt die Erfindung einen nichtflüchtigen EPROM mit größerem Lesestrom pro angelegtem Volt der Zugriffsspannung an. Schließlich gibt die Erfindung einen nichtflüchtigen EPROM mit getrennten Kanalabschnitten für den Zugriff und für die Injektionsladung an. Schließlich gibt die Erfindung einen nichtflüchtigen EPROM an, der keine niederpegeligen parasitären Ströme während des Schreibens oder Lesens besitzt. Schließlich gibt die Erfindung einen nichtflüchtigen EPROM an, der elektrrisch programmierbar und elektrisch löschbar ist.

Die Erfindung Tind die Arbeitsweise des schwebenden Gates wird mit Bezug auf die in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigen Fig. IA eine Schnittansicht einer herkömmlichen Speicherzelle,
Fig. IB schematisch eine Ansicht der Ansteuerkapazitaten der Zelle gemäß Fig. IA,

Fig. 2A eine Seiten-Schnittansicht der Speicherzelle gemäß der Erfindung unter Darstellung der Kapazität C zwischen dem schwebenden Gate und der d2

Drain mit oder ohne Maßnahme bezüglich der Tunnel-Löschung unter Verwendung eines dünneren Abschnittes 2I5F eines Gate-Dielektrikums als bei dem Rest des Gate-Dielektrikums,

Fig. 2B eine schematische Ansicht der Ansteuerkapazitaten der Zelle gemäß Fig. 2A, wobei die Kapazität C,„ nur bei dem Ausführungsbeispiel mit Tunnel-Löschung vorhanden ist,

Fig. 3A eine Schnittansicht dreier Zellen mit Ausführungsform einer einzigen Diffusion bei dem erhöhten schwebenden Ansteuer-Gate gemäß Fig. 2 mit oder ohne Vorsehen der Tunnel-Löschung,

130063/0610

Fig. 3B in Aufsicht eine 3 x 3 - Anordnung des Ausführungsbeispiels mit einem Diffusionsbereich gemäß Fig. 3A,

Fig. ^ eine Darstellung der Beziehung zwischen der Spannung des schwebenden Gates und dem Verhältnis C,/C

für die Einrichtung gemäß der Erfindung und für herkömmliche Einrichtungen, wobei C die Kapazität zwischen Drain und schwebendem Gate und C die

Kapazität zwischen Steuergate und schwebendem Gate sind,

Fdg. 5A-5G eine Verfahrensschritt-Sequenz zum Bilden der hochdichten Anordnung gemäß derErfindung,

Bei der folgenden ausführlichen Erläuterung der Erfindung werden bestimmte definierte Ausdrücke verwendet, nämlich:

Vwd = Drain-Schreibspannung

Vwc = Steuergate-Schreibspannung

Vrc = Steuergate-Lesespannung

Vrd = Drain-Lesespannung.

Der nd chtfliiclitige EPROM 210 gemäß Fig. 2A besitzt ein schwebendes Gate 214F, das den größten Teil der Drain 220D überlagert zum so Bilden einer Kapazität C „ zwischen Drain und schwebendem Gate und das den Kanalabschnitt 218 F neben der Drain 220 D unter Bildung der Kapazität C überlappt. Das

^ 21 ^iC erstreckt .si ch über das schwebende Gate unter Hi 1 dung der Kapazität C _Q Λν^τϊ e bei der herkömmlichen

C ti

130063/0610

AS

Zelle 110. Jedoch besitzt das Steuergate 2l4C zusätzlich einen Abschnitt 2l4C, der sich nach unten in Richtung auf den Kanalabschnitt 2l8C neben der Source 220S erstreckt, um so eine Kapazität Czwischen dem Steuergateabschnitt 2l4C und dem Kanalabschnitt 2l8C zu bilden. Während des Schreibens erreicht die Drain-Schreibspannung Vwd ein Beschleunigungsfeld von der Source 220S zur Drain 220D und verteilt auch wieder die restlichen Elektronen am schwebenden Gate 214F über Reihenkopplungskapazitäten C^g. und C (Fig. 2B). Eine negative Ladung sammelt sich auf dem Teil des schwebenden Gates 214F an, das den Teil der Kapazität Cj2 über der Drain 220D aufweist,und eine positive Ladung sammelt sich auf dem Abschnitt des schwebenden Gates 2l4F an, das den Teil der Kapazität C über den Kanalabschnitt 218F aufweist, wodurch ein Inversionsbereich im Kanalabschnitt 2l8F gebildet wird. Im wesentlichen wird der Drain-Diffusionsbereich 220D als zweites Steuergate zum Erzeugen nicht nur eines strengen bzw. starken elektrischen Querfeldes zwischen der Source 220S und der Drain 220D abhängig von der Schreibspannung Vwd, die an die Drain in Übereinstimmung mit der Schreibspannung Vwc an dem Steuergate angelegt ist, sondern auch eines strengen bzw. starken Querfeldes über das Oxid 226F verwendet zur verbesserten Injektion heißer Elektronen von dem Kanalabschnitt 2l8 F zum schwebenden Gate 2l4F.

Die Steuergate-Schreibspannung Vwc, die an das Steuergate 2l4C angelegt ist, invertiert den Kanalabschnitt 2l8C über die Kapazität C._p , um so den Leitungsweg über den Kanal 2l8 der adressierten Zelle zu vervollständigen. Die Steuergate-Schreibspannung Vwc unterstützt auch das Ausbilden der Inversion im Kanalabschnitt 218F unter dem sclwebenden Gate 214f über die Dielektrikas 226C und 226F mittels der Kapazität C ". Elektronen von der Source 220S

c*i

nerden in Querrichtung (lateral) längs der beiden Inver-

130083/0 610

sionsbereiche des Kanals 2l8 durch die Drain-Schreibspannung Vwd beschleunigt. Ein winziger Bruchteil dieser heißen Elektroden wird über das Dielektrika 226F in das schwebende Gate 21AF injiziert durch das elektrische Querfeld 22*tF über die Kapazität C,« t ^das durch die Steuergate-Schreibspannung Vwc und durch die Drain-Schreibspannung Vwd erzeugt ist, die mit dem schwebenden Gate durch die Kapazität C " gekoppelt sind. Es ist wichtig festzustellen, daß die Injektion heißer Elektronen im wesentlichen nur in dem Abschnürungsbereich des Kanals 2l8F auftritt, d.h., innerhalb höchstens 1 um weg von dem Drain-Diffusionsbereich. Dieser Umstand wird vorteilhaft bei der hochdichten Anordnung gemäß den Fig. JA und JB verwendet, um eine zufällige Schreibstörung zu verhindern, wie das weiter unten erläutert werden wird.

Während des Lesens besitzen Zellen, die mit Q., der Ladung am schwebenden Gate 2l4F, programmiert worden sind, einen hohen Schwellenwert und bleiben nichtleitend bzw. gesperrt. Jedoch leiten unprogrammierte Zellen ohne Q. sehr leicht abhängig von den niedrigeren Zugriffsspannungen Vrc und Vrd. Die erhöhte Ansteuerkapazität in den Zellen 210 gegenüber der herkömmlichen Zelle 110 aufgrund der absichtlichen Erhöhung des Wertes der Kapazität C_J2 gegenüber der herkömmlichen Zelle 110 ergibt eine Ladung Q. höherer Dichte auf dem schwebenden Gate 21*lF und eine stärkere Kanal-Steuerung ohne entsprechende Erhöhung des Zellenbereiches oder der Zugriffsspannungen.

Reihcnkanalsteuerung

Die Reiheiisteuerung des Kanals 218 über zwei unabhängige Kapazitäten C_₂ und C. « verhindert einen niederpegeligen Drain-Durchschalt-Strom über teilweise adressierte Zellen, d.h., über Zellen zu denen lediglich über Vwd Zugriff besteht , jedoch nicht über ein entsprechendes Vwc. Eine N-Kannl-

130063/0610

Inversion muß in beiden Kanalabschnitten 2l8C.durch Vrc, der Lesespannung, die an das Steuergate 2l4C während des „ Lesens angelegt ist, und im Kanal abschnitt 2l8F durch Vrd^ der Drain-Spannung, die an der Drain 22OC während des Lesens angelegt ist, und Vrc zum Tragen bzw. Führen des Kanalstroms erreicht werden.

Ein Oberflächen-Durchgriff über den Kanal 218 wird in Zellen ohne Zugriff ·., d.h., in Zellen, an die weder Vrc

noch Vrd angelegt ist und bei Zellen mit teilweisem Zugriff, d.h., bei Zellen,an die lediglich Vrd angelegt ist, aufgrund der Abwesenheit mindestens einer der erforderlichen Reiheninversionen vermieden. Die Länge des Kanals 218 kann daher unter die Durchgriff»Frenze der herkömmlichen Zelle 110 verkürzt werden. Die Aufteilung des Kanals 218 in zwei unabhängige Abschnitte 2l8C und 2l8F für die Zugriffssteuerung erhöht die Entwurfswahl verschiedener Dotierungspegel in jedem Abschnitt. Der Dotierungspegel und damit die Kanalinversions-Schwe 11enspannung irgendeines oder beider Kanalabschnitte kann zum Folgen jeder Entwurfsanwendung verringert, oder auch erhöht, werden. Beispielsweise erreicht ein erniedrigter Schwellenwert im Abschnitt 2l8C eine erhöhte Zellenansteuerung während des Lesens ohne nachteilige Beeinflussung des Schreibwirkungsgrades,der proportional von den Dotierungskonzentrationen im Abschnitt 218F abhängt.

Ausführungsbeispiel· hoher Dichte mit einem Diffusionsbereich

Die Dichte der EPIiOM-Anordnung kann durch Verwendung einer einfachen bzw. einzigen Diffusion bzw. eines einzigen Diffusionsbereiches 320 (Fig. 3A,3B) erhöht · werden, die entweder als Source oder als Drain wirkt, abhängig von den Spannungsbeziehungen zwischen den benachbarten Diffusionsbereichen 32OL und 32OR. Jeder Diffusionsbereich 320,wie

130063/0610

die Diffusionsbereiche 32OL,320 und 32OR in der Anordnung 34O_/ bilden eine Bit-Leitung, die von allen sie überlappenden schwebenden Gates J\h.¥ geteilt wird. Die Steuergates 314A,314B,314C usw. laufen senkrecht zu den Diffusionsbereichen 32O und steuern die Kanalleitung durch Kanalabschnitte 3¹OC' und 3I8F zwischen jeweils zwei Diffusionsbereichen 320. Jeder Diffusionsbereich 320 besitzt einen Kanalabschnitt 3I8C und 318F auf jeder Seite. Der Raum bzw. Abstand 3^9 zwischen benachbarten Zeilen, wie zwischen den Zeilen J\hh. und J\hQ.^ ist ein Isolierbereich, der gebildet wird durch entweder selbst_ausgerichtete Kanals topp-Ionenimplantation, dem sich verlängerte Oxidation anschließt, oder durch konventionelle Isolation durch Isoplanarverfahren. Die erste Isoliertechnik, d.h., die Kanal 6 topp-Ionenimplantation ist vorzuziehen, da sie eine höhere Anordnungsdichte und eine planarere bzw. ebenere Topographie erreicht, wobei die schwere Kanals topp-Borionenimplantation vorteilhaft während des Schreibens verwendet werden kann, da sie die Kanal-Dotierungskonzentration an den Rändern des Kanals als Ergebnis der lateralen bzw. Querdiffusion der implantierten Verunreinigungen von dem Isolierbereich in den Kanalbereich während anschließender !locht emp er aturverarbeitung wesentlich erhö'ht. Die Kanalränder werden daher der Bereich, in dem die Programmierung vorzugsweise erfolgt. Mit einer schweren Kanals topp-Isolierungsimplantation kann die Kanaldotierung in dem Rest des Kanals JIl&F 318c gerade ausreichend niedrig bleiben, um eine etwaspositive Einrichtungsschwellenspaiiming für eine N-Kanal-Anreicherungs-Einrichtungsart zu erreichen.

Jeder Dif fu.si onsborei ch 320 i .st an einer Durchgangsstelle 337 alle 8 oder l6 Zeilen JIk mit einer Metalleitung 335 kontaktiert, die parallel ku dem Diffu.si orisberei ch verliiuft. Die horköminl i ehe /oll.« 110 erfordert dagegen eine

130063/0810

Durchgangsöffnung alle zwei Zellen,und jeder nichtgeöffnete Durchgang hat verheerende Anordnungsfehler zur Folge. Tm ■ Gegensatz wird jeder Durchgang box der Anordnung 3^0 von 8 oder 16 Zellen geteilt, wobei ein nichtgeöffneter Durchgang keinesfalls verheerend ist, da er lediglich den Diffusionsbereich-Bitleitungs-Widerstand etwas erhöht, was bei dem Schaltungsentwurf berücksichtigt werden kann. Das Ergebnis ist eine Erhöhung derZellendichte und ein wesentlicher Vorteil gegenüber der herkömmlichen Anordnung.

Die Verfahrenssequenz, die bei dem dargestellten Ausführungsbeispiel der Einrichtung 310 verwendet ist, ist ein Verfahren mit zwei Polysilizium-Pegeln, das einen untenliegenden Drain-Diffusionsbereich unterhalb des schwebenden Gate "$\hY erfordert, der in dem Verfahren früher vorzusehen ist. Dies erfordert einen zusätzlichen Maskierungsschritt, jedoch kann das zusätzliche Diffundieren als weiterer Pegel zur Zwischenverbindung zur Verwendung bei einer dichten peripheren Schaltungsanordnung verwendet werden (ein selbst_ausgerichtetes Standard-Verarbeiten ermöglicht keine Diffusionen, die unter Polysilizium laufen). Das volle Verfahren für ein Ausführungsbeispiel mit dichter Anordnung wird weiter unten näher erläutert.

Die Anordnung 3^0 erfordert besondere Schreib- und Lesespannungszustände, um sicherzustellen, daß kein zufälliges Programmieren oder fehlerhaftes Auslesen stattfindet. Gemäß Fig. 3B wird, wenn die Zelle A in ihren hohen Schwellenspannungszustand zu programmieren ist, die Spalte 335»und damit der darunter liegende Drainbereich 320, da die Spalte 335 mit der Drain 320 über den Durchgang 337 verbunden ist, auf +15V, d.h., Vwd = l^V, gebracht, wobei alle anderen Spalten auf OV sind. Die Steuergate-Zeile 3l4A wird auf ' K-I-20V, d.h., Vwc = +20V, gebracht, wobei alle anderen Zeilen auf OV sind. Die Zelle A₀ besitzt nun die richtigen FeId-

ILt

130063/0610

-**- 3103180

bedingungen für die Injektion heißer Elektroden, d.h., ein horizontales Feld von der Source 32OL zur Drain 320 und ein vertikales Feld von dem N-Kanal zwischen Source 32OL und Drain 320 und dem schwebenden Gate "^XkF unter dem Gate 314, und wird durch die Injektion von Ladung auf dem schwebenden Gate 31^F programmiert. Die Zelle B besitzt die richtige Vwd-Spannung, d.h., die Drain-Schreibspannung, jedoch keinen Kanalstrom, da die Spannung an dem Steuergate 3±k& niedrig ist. Die Zelle A₁ besitzt einen invertierten Kanal, jedoch kein beschleunigendes Horizontalfeld, da 335L und Vwd an der Drain 32OL niedrig sind. Die Zelle A ist die einzige Zelle außer der Zelle A₀ mit sowohl beschleunigendem Horizontalfeld zwischen Source und Drain und invertiertem Kanal mit einem starken Feld zur Injektion heißer Elektronen. Wegen einer niedrigen Spannung (OV) an der Drain 32OR und der nichtsymmetrischen Art der Zelle 3IO besitzt jedoch die Zelle A„ kein schwebendes Gate, das den Kanal-Durchgriffsbereich überlappt, der bei den angegebenen Spannungsbedingungen innerhalb annähernd 1 /c m vom Diffusionsbereich 320 auftritt. Daher werden irgendwelche heiße Elektronen, die von dem Kanal injiziert werden, unschädlich am Steuergate 31^A statt an dem schwebenden Gate der Zelle A gesammelt. Weiter ergibt sich, daß die nichtsymmetrische Art des Aufbaus 3IO ein elektrisches Feld über C„ zur Folge hat, das sehr viel kleiner für die Zelle A ist als für die Zelle A , da das schwebende Gate der Zelle A über die Kapazität C mit dem Diffusionsbereich 32OR gekoppelt ist, der auf OV ist, während das schwebende Gate der Zelle A_Q kapazitiv mit dem Diffusionsbereich 320 gekoppelt ist, der auf +I5V ist.

Aus der obigen Beschreibung ergibt sich, daß die Erfindung vorteilhaft die nichtsymmetrische Art der Einrichtung 310 \ .-rwcndet hat, um eine sehr dichte Ausführung dor Anordnung

130063/0610

zu ermöglichen. Beim Herstellen der Anordnung muß darauf geachtet werden, daß das schwebende Gate 3l'iF »ich nicht nälicr

als 0,5 - 1,0 Ia. m an den linksseitigen Diffusionsbereich 320 annähert, d.h., der Kanal unter dem Steuergateabschnitt 31^C muß ausreichend lang sein und dessen Dotierungskonzentration muß richtig eingestellt sein, um ein zufälliges Schreiben einer Zelle während des Schreibzyklus einer benachbarten Zelle zu vermeiden.

Es ist festzuhalten, daß dann, wenn die Zelle derart hergestellt ist, daß C ' ^C, durch Wahl der Filmdicke und der Uberlappungsbereiche der Dielektrika, Vwd statt Vwc die dominierende Spannung während des "Schreibens" ist und daher die Spannung Vwc auf +5V gebracht werden kann, nämlich gleich wie Vrc. Dies hat den Vorteil, beim Schaltungsentwurf, daß die gesamte Zeilen-Decodierschaltungsanordnung nun so ausgebildet sein kann, daß sie in dem niederen Spannungsbereich für sowohl Schreiben als auch Lesen arbeitet.

Das Lesen der Zelle A kann auf verschiedenen Wegen erfolgen. Ein Weg ist,alle Spalten 335 auf +5V anzuheben mit der Ausnahme von 335L, die auf OV ist. Die Zeilenleitung 314A wird ebenfalls auf +5V gebracht, wobei alle anderen Zeilen auf OV sind. Wenn die Zelle Ap in dem niedrigen Schwellenzustand ist, entlädt sie 335 auf OV über den Reihenkanal zwischen 335 (Drain) und 335L (So\irce). Der Spannungsabfall an 335 wird durch einen Ladungs-Abfrageverstärker am Unterende der Spalte erfaßt, der verriegelt wird, nachdem die Spannung auf der Leitung 335 oder äquivalent dazu die Spannung an der Drain 320, einige lOOmV unter +5V abgefallen ist. Die Zelle A leitet nicht, weil deren Source 320 nicht um eine vollständige Transistor-Schwellenspanmang unter deren Steuergate-Spannung

130063/0810

abfallen kann.

Wenn die Zelle A_Q in ihrem hohen Schwellenzustand ist, leitet sie nicht unter den Bedingungen, die vorstehend erläutert worden sind, wobei 335 oder 320 auf H-5V gelassen sind. Der Abfrageverstärker kann den Spannungsabfall an 335 mit dem über eine Bezugszelle ähnlich der Zelle A vergleichen. Wegen des zusätzlichen Freiheitsgrades bei der vorliegenden Einrichtung 210,310 (Fig. 2 bzw. 3) kann der Schaltungsentwerfer der Bezugszelle eine mehr oder weniger überlappende Kapazität zwischen schwebendem Gate und Drain C,„ verleihen als ' den Zellen der Anordnung, wodurch der Auslösepunkt des Abfrageverstärkers auf einen Zwischenpegel zwischen die "0"- und "1"-Z\istände wirksam einstellbar ist ohne Notwendigkeit komplizierter Einrichtungen, um auf dem Chip einen Zwischenspaimungspegel zu erzeugen, wobei dieser Spannungspegel auf jeden Fall wesentlich empfindlicher bezüglich Herstellverfahrenssehwankungen ist. Es ist jedoch festzustellen, daß das erläuterte Verfahren für das Schreiben und das Lesen lediglich eine der verschiedenen möglichen Alternativen ist.

Das Löschen aller Zellen in der Anordnung 3^0 erfolgt wie bei herkömmlichen Einrichtungen mit schwebendem Gate durch Ultraviolettbestrahlung- Ein anderes Ausführurl ,gsbei spiel, das weiter unten erläutert worden wird, ermöglicht ein elektrisches Löschen auf Kosten zusätzlicher Verarbeitungsschritte .

Kv\iahte vct'tci ] te Kapaζί tä_t_onj_

Bei jeder Einrichtung mit schwellendem Gate kann deren Spannung von den Spannungen und Kapazitäten abgeleitet werden, die körperlich damit gekoppelt sind. Bei der herkömmlichen Einrichtung 110 ergibt pich diese Spannung (vgl. Fig. IB) gc-iäß:

130063/0610

Q„_ + (V C _Λ + V C „+ V₁C,. ) FG c el s si d dl

In der Gleichung-(1) ist Q_„ die überschüssige Ladung (für Elektronen negativ) an dem schwebenden Gate. Für eine typische Einrichtung 110 ergeben sich folgende Werte: ^c _ci ^{= 10 c}o' ^cfi ^{= 5 c}o' ^csi ⁼ °'^{5 c}o' ^cdi ⁼ °'^{5 c}o' ^vobei

C eine Kapazitätseinheit ist, deren Größe von der Dicke und der Dielektrizitätskonstante der dielektrischen Isolation um llAF abhängt. Mit Q_x,^ = O (nichtprogrammierte Einrichtung) ergibt sich aus (1):

Lesen (V_ß = V^ = ₅V, : V_pG _J1Q = ₃,3V (la)

^VS = ^VB - V
Schreiben <V_D = V_G = I₅V : _{= gy {lb)}

v_s = v_B = OV) ^{FG 110}

Im VergMch dazu ergibt sich für die Zelle 210 gemäß der Erfindung die Spannung des schwebenden Gates (vgl. Fig. 2B) zu:

Q_FG ^{+ (V}c^Cc2 ^{+ V}b^Cf2 ^{+ V}d^Cd2> _f2)

^VPG210= (C_{c2 +}C_{f2 +}C_d2)

Bei einer typischen Einrichtung 210 ergeben sich unter Verwendung der gleichen Einheit C folgende Werte:

^Cc2 = ^{12 C}0' ^Cf2 = ²'5 C₀, C₁₂ = 10 C₀. C ist relativ zu C . erhöht wegen des zusätzlichen Bereiches

Cu C ·*·-

des schwebenden Gates über der Drain. C₀ ist kleiner als C , da lediglich die Hälfte dos Kanals (21ÖF) mit 214 F gekoppelt ist. C ist erhöht wegen der beabsichtigten Drain-Uberlappung.

Es ist ΛίοίΐβΓ festzuhalten, daß das Dielektrikum zwischen 2l4F

130063/0S10

und der Drain thermisch auf einem Einkristall-Silizium gewachsen ist und daher dünner gemacht werden kann und daher eine höhere Kapazität pro Flächeneinheit besitzen kann als bei dem die Kapazität C _Q bildenden Dielektrikum, das auf einem polykristallinen Silizium-Werkstoff für das schwebende Gate gewachsen ist. C _o ist Null, da das schwebende Gate nicht den Source-Diffusionsbereich überlappen muß. Diese Werte ergeben für den Fall Q^p = 0 aus der Gleichung (2):

Lesen	<^VD-	V - C -	5V :	^VFG210 *	4,5V	(2a)
	^vs =	^VB ^β	OV)
Schreiben	<^VD	= v_c	= 15V :	^VFG210 ⁼	13,5V	(2b)
	^vs	= *B	= OV)

Für maximale Ansteuerung während des Lesens sollte V„« so groß wie möglich sein, um den Kanal II8 oder 2l8F stark zu invertieren. Für die gleiche Transistor-Kanalbreite und -länge zeigen die Gleichungen (la) und (2a), daß die Zelle 210 eine erhob 1 ich bessere Anstom.'ruiig besitzt als die

2 Zelle 110, wobei «lie Ansteuerung proportional zu (V.,« - V.) ist, wobei V die Schwellonspannung dos schwebenden Gates von ungefähr +1,0V ist.

Tn ähnlicher Weise sollte für ein maximales Injektionsfeld während des Programmierens V so hoch wie möglich sein, wobei dies, wie sich aus den Gleichungen (Ib) und (2b) ergibt, für dje Anordnung 210 höher ist als für die Anordnung 110. Zusätzlich ist, da V„_„._ um 3,7V höher ist als die wirksame Überschüsse ge Ladung Q„ ,, die am linde des Programmierinipulses gespeichert ist, um das Äquivalent von 3,7V in der Zelle 210 höher gegenüber der Zelle 110, d.h., (las Spannungnft'iist.or zwischen «Irin "()"- und dem " 1 "-Zustand wird um 3>7V erhöht, was die N iehtfl üchti-gkei t verbessern kann. Es ergibt sich aus dor obigen Erläuterung, diiß der

130063/0610

verbesserte Lese- und Schreib-Wirkungsgrad der Zellen 210, 3IO für eine kleinere bzw. hochdichtere Zelle oder für niedrigere Betriebsspannungen ausgenutzt werden kann.

Die Gleichung (2) stellt auch die weiter oben stehenden Ausführungen bezüglich der Entwi ckluiigsflexibilität klar durch Andern von V„_ an der Bezugszolle des Abfrageverstärkers durch einfaches Erhöhen oder Erniedrigen der Cjo~ Komponente.

Fig. h zeigt,daß bei einem Verhältnis von C, zu C ,das größer

ei c

als die herkömmliche Grenze ist, der erfindungsgemäße Aufbau die Spannung an dem schwebenden Gate um einige Volt während der Programmierungs-Betriebsart der Zelle erhöht und um IV erhöht während der Lesebetriebsart der Zelle. Die herkömmliche Zelle arbeitet mit einem Verhältnis von C ,/C von weniger

de

als 0,2. Daher ergibt sich die Beziehung der Spannung an dem schwebenden Gate zur Drain-Spannung von 5V beispielsweise während des Lesebetriebs wie gemäß den drei Punkten an dem linken Abschnitt der unteren Kurve in Fig. 4. Bei dem Aufbau gemäß der Erfindung ändert sich die Spannung ain schwebenden Gate von etwas unter kV bis auf etwas unter 5V für eine Drain-Spannung von 5V während des Lesens. Bei dem herkömmlichen Aufbau schwankt dagegen die Spannung des schwebenden Gates zwischen 3 und etwa 3

In ähnlicher Weise erreicht während des Programmierbetriebes ein herkömmlicher Aufbau eine Spannung von etwa 9- HV an dem schwebenden Gate, wenn, das Kapazitätsverhältnis C,/C unter 0,2 ist. Bei dem Aufbau gemäß der Erfindung ergibt sich jedoch (-ine Spannung für das .schwebende Gate von etwa 11,5 bis l4v für eine Drain-Spannung von I5V während des Programmierbetriebes. Diese höheren Spannungen zeigen den Unterschied zwischen dem herkömmlichen Aufbau und dem erfindungsgemäßen Aufbau und insbesondere · . . während des Pro-

130063/0810

grammierbetricbcs zeigt die Zunahme des Tnjcktionswirkungsgrades während des Programmierens und des Kanal-Steilheitswertes während des Lesens der Zelle.

Elektrisches Löschen:

Bei einem großen Anwendungsbereich ist es unbequem, ultraviolettes Licht zum Löschen der Ladung Q₁,- auf dem schwe-

e la

benden Gate zu verwenden. Die Zellen 210,310 können so geändert werden, daß das Löschen elektrisch durchgeführt werden kann. Dies kann dadurch erfolgen, daß ein kleiner Bereich 21fjF, 315F, 567F hinzugefügt wird, in dem das Dielektrikum zwischen dem schwebenden Gate 2l4 und dem Substrat 218 ausreichend dünn ist, damit eine Elektronenleitung durch Durchtunnelung bei Hochfeldbedingungen möglich ist. Der Durchtunnelungsstrom ist exponentiell abhängig von dem über 3I5F angelegten elektrischen Feld. Beispielsweise kann, wenn 10V angelegt sind, der Bereich 315^ eine Stromdichte von 1 mA/cm leiten, während er dann, wenn 8V angelegt

2 sind, lediglich einen Strom von lnA/cm leitet. Die sehr starke Feldabhängigkeit wird vorteilhaft bei dem folgenden Ausführungsbeispiel verwendet, um ein zufälliges Programmieren odor Löschen in iiichtgewählten Zollen zu verhindern.

Das Schreiben kann wie bei den Einrichtungen 210 und 3IO durch Injektion heißer Elektronen zusammen mit etwas Durchtunneln erfolgen. Wie bei der Einrichtung 210,310 tritt keine Injektion heißer Elektronen in teilweise gewählten Zellen axif, wobei zusätzlich keine Tunnelung in diesen Zellen ermöglicht wird, da V unter dem Schwellenfeld für ein wirksames Tunnel η liegt, wenn lediglich nur eine, jedoch nicht beide Sxjaimungen V_ und V„ auf der hohen Programmierspannung sind. Beispielsweise sei angenommen, daß die Dicke und die Dielektrizitätskonstante von 215F derart ist, daß

V₁,,, yV überKchroitim muß, mit V - OV, um ein Durchtunneln i¹ u hi

130063/0610

zu erreichen. Aus der Gleichung (2) mit der Annahme C = 2 C_Q ergibt sich, daß eine programmierte Zellle V„_G = 13_t5'^v besitzt, wie zuvor, undein Durchtunneln erreicht, während eine Zelle mit teilweisem Zugriff V_pG = 6,8V mit V_c = I5V und V_ = OV, oder V„_ = 5,7V mit V^ = OV und V-. = 15V besitzt,

L) Jf la C JJ

wobei dies jeweils zu niedrig ist, um ein Durchtunneln zu erreichen. Wieder wird hier die Drain-Kopplungskapazität C,_o vorteilhaft verwendet: Zum Erhöhen des Feldes an der gewählten Zelle und zu dessen Inhibieren bzw. Sperren bei allen anderen nichtgewählten Zellen der Anordnung.

Das Löschen wird durch Anlegen eines Pulses mit typisch -20V an 31^ und durch Erden bzw. an Masse legen aller Spalten-Diffusionsbereiche 320 erreicht, wobei auch das Substrat 3II geerdet ist bzw. an Masse liegt. Aus der Gleichung (2) ergibt sich dann, für die Zellen längs der Zeile mit Zugriff:

+ (-20 χ 12 C) /Q

Bei Q_„ = 0 (nieinprogrammiert) ist das Löschfeld schwach,jedoch Jr U

tritt das Löschen durch Durchtunnelung (Elektronenejektion) weiterhin auf und. wird zugelassen, um den Schwellenwert des Kanalabschnittes 3I8F in den Verarmungsbereich zu bringen (dies wird jedoch nicht für den Reihen-Kanalabschnitt 318C zugelassen, der in dem Anreicherungsbereich verbleibt). Wenn Q._pc negativ ist (programm i csrte Einrichtung), erhöht das Feld aufgrund der überschüssigen Elektronen auf dem schwebenden Gate das Tunnelungs-Löschcn sehr stark,bis alle derartigen überschüssigen Elektronen zur vollständigen Löschung entfernt worden sind. Dies dauert typisch 1-10/is.

Der Aufbau der Zelle und der Speicheranordnung gemäß der Erfindung wird gemäß der folgenden Verarbeitungsschrittsequenz durchgeführt.

130063/0610

-22-

In einem Ausführungsbeispiel beginnt das Verfahren mit einem P-Siliziumsubstrat 53o mit einem spezifischen Widerstand von annähernd 1oit- cm und mit einer Kristallorientierung ^ 1oo^ (Fig. 5A) .

Anfangs wird ein Maskierungsoxid gewachsen unter Verwendung von Standardoxidierungstechniken bis zu einer Dicke

von etwa 2000 A. Fenster werden dann durch dieses Oxid hindurch gebildet zu dem darunter liegenden Substrat in der Form langer Streifen.

Eine ausgewählte Verunreinigung, d.h. ein Dotierungsmittel wie Arsen oder Phosphor wird dann in dem Substrat durch diese Öffnungen angeordnet zur Bildung mehrer Source-Drain-Bereiche (52o DL, 52oD und 52ODR in Fig. 5A) der zu bildenden Zellen unter Verwendung üblicher Dotierungstechniken wie Diffusion oder Ionenimplantation. Typischerweise ist die Dotierungskonzentration dieser Bereiche derart, daß diese Bereiche eine N⁺-Leitfähigkeit besitzen, d.h. eine Dotie-

18 ^

rungskonzentration über 1o Atome/cm , Jeder Bereich kann als Source oder als Drain wirken, abhängig von seiner Vorspannung, weshalb jeder dieser Bereiche als Source-Drain-Bereich bezeichnet wird.

Als nächstes wird der Aufbau oxidiert, bis etwa 1000 A Silizium in jedem Source-Drain-Bereich 520 verbraucht sind zum Ansteuern des Dotiermittels und zur Bildung einer Stufe in dem Silizium für zukünftige Maskenausrichtung. Das Silizium unter dem Maskierungsoxid oxidiert wesentlich langsamer als das Silizium in einem Source-Drain-Bereich. An diesen Schritt schließt sich ein Abstreifen des gesamten Oxids von der Wafer an.

Als nächstes wird ein Gateoxid 526F mit einer Dicke von 200-1000A, abhängig von den Schaltungsbedingungen, über der Oberfläche der Wafer gewachsen.

130063/0610

-VS-

An den Gate-Oxidierungsschritt schließt sich das Implantieren einer Γ-Verunreinigung (vorzugsweise Bor) durch das Gate-Oxid 526F an zum Dotieren des Kanalbereiches, wie des Bereiches 518L oder 518 zwischen jeden direkt benachbarten Paaren von Source-Drain-Bereichen 520 mit einer Oberflächen-

12 13 2

konzentration von 1o bis 10 Verunreinigungsatome pro cm Diese Implantation tritt bei etwa 50 keV auf. Der tatsächliche Dotierungspegel in den Kanalbereichen hängt von dem erwünschten Einrichtungsschwellenwert und der erwünschten Programmierungsspannung ab.

In Anschluß an die Bor-Implantation wird polykristallines Silizium 514 über der Oberseite der Wafer bis zu einer Dicke

ο
von etwa 1000-3000A unter Verwendung üblicher Polysilizium-

Niederschlagungstechniken niedergeschlagen (vgl. Fig. 5B).

Das polykristalline Silizium wird dann in den N - Leitfähigkeitstyp umgesetzt mittels üblicher Dotierungstechniken. Typischerweise wird Phosphor zum Dotieren des Polysiliziums verwendet, obwohl auch andere N-Dotiermittel bzw. -Dotierstoffe gegebenenfalls verwendet werden können.

Das polykristalline Silizium 514 wird anschließend maskiert und unter Verwendung üblicher Techniken geäzt zur Bildung mehrerer Streifen, wobei jeder Streifen wie der Streifen 514F parallel und direkt über einem Teil eines einzig entsprechenden N -Source-Drain-Bereichs, wie des Bereichs 52OD, ist. Jeder Streifen überlagert nicht nur einen entsprechenden Source-Drain-Bereich, sondern überlagert auch einen Teil des Kanalbereichs 518 links dieses Diffusionsbereichs (wobei der Begriff "links" sich auf die linke Seite des diffundierten N⁺-Source-Drain-Bereichs 520 bezieht, wenn dieser Bereich in dem Querschnitt wie gemäß Fig. 3A oder Fig. 5C betrachtet wird).

130083/0610

Fig. 5C zeigt den Aufbau, wie er nun vorliegt, mit dem · P-Substrat 5 30, in dem die N -Source-Drain-Bereiche, wie beispielhaft durch den Bereich 52OD dargestellt, ausgebildet sind, wobei ein Gate-Oxid 526F über die Oberfläche der Einrichtung gebildet ist, wobei schwebende Gates aus polykristallinem Silizium, wie beispielhaft das Gate 514F, über dem Source-Drain-Bereich 520 ausgebildet sind, derart, daß ein Teil des schwebenden Gates 514F sich über den Kanalbereich 518L zwischen dem Source-Drain-Bereich 52OD und dem Source-Drain-Bereich 52oDL erstreckt, und wobei P-Kanalbereiche 518L und 518 auf der linken und der rechten Seite des Source-Drain-Bereiches 52o gebildet sind.

Die polykristallinen Sliziumstreifen 514F, 514FL und 514FR beispielsweise, erstrecken sich längs der Oberfläche der Ein-

130063/0610

3i ^:

richtung und werden einem zweiten Maskierungs- und -Atz-Betriebsschritt unterworfen zum Abgrenzen bzw. Bestimmen der seitlichen oder Querabmessungen jedes schwebenden Gates 514 (die drei Streifen 5l'iFL,5lAF und 51'aFR sind lediglich beispielhaft, selbstverständlich ist lediglich ein kleiner Teil einer gesamten Spei cheranordnung zu DarstellungKZwec/ken wiedergegeben und crstreckcri κ i cli Aufbauten ähnlich den dargestellten beiderseits oder an allen Seiten der in beispielsweise in Fig. 5A-5G und Fig. 3A·, Fig. 3B dargestellten Anordnung). Jedoch wird zunächst die Anordnung in ansich bekannter Weise oxidiert, um eine Oxidschicht 526C ausgewählter Dicke (typisch annähernd lOOOA) über der freiliegenden Oberseite jedes Streifens 51^^F aus polykristallinem Silizium zu bilden.

In Anschluß an die Bildung des Oxids 526C wird eine zweite polykristalline Siliziumschicht 5l4C bis zu einer Dicke von annähernd 2OOO-5OOOA* niedergeschlagen. Die Schicht ^\kC weist im . Anschluß an einen Maskierungs- und Atzschritt die Gate-Elektrode für eine Zeile von Speicherzellen auf. Der sich ergebende Aufbau ist im Querschnitt in Fig. 5D dargestellt und ist in Aufsicht in Fig. $E wiedergegeben. Zu diesem Zeitpunkt überdeckt die zweite polykristalline Siliziumschicht 51'iC die Oberseite der Einrichtung wie ein Blatt. Unter diesem Blatt sind Streifen aus polykristallinem Silizium 5l4FL,51*iF und 5IAFR (Fig. 5E) angeordnet und unter zumindest einem Teil jedes dieser Streifen ist ein entsprechender Source-Drain-Bereich wie 52ODL, 52OD bzw. 52ODR angeordnet.

Vor dem KiicliHcii dt-.s Oxid« 5^60 wird die F, i iir i eh i.ung bei <?i iifin Ausi'üIiiU!i};;sb(M kj> i el einer Ox i d-Ätzung unterworfen zum toilwoi.sen Wegätzen bis 200Λ dos Gate-Oxid 526F in den freiliegenden Bereichen zwischen Streifen ^lkFL·,^^^ und 5l'^jl^?R aixs polykristallinen! Silizium. Die zweite Oxidschicht

130063/0610

wird darm auf der Einrichtxmg gewachsen. Das Oxid 526C weist das Zwischenelektroden-Isolieroxid zwischen den schwebenden Gates 514FL, 514F und 514FR (Fig. 5C,5D) und der zu bildenden zweiten polykristallinen Siliziumschicht ^IkC auf, von der die Steuergate-Elektroden gebildet werden.

Der y.xim Hilden der Oxidschi cht !j1(>C verwendete Oxid i orungs-VerfiihrensKchritt kann auch zum im wesentlichen VeiTingern (]or norkonzcntrati on in dem Kanallicrcich verwendet werden, der nicht durch die schwebenden· Gates ¹JIkVL^IkF und fJl'iFR überdeckt ist_/unter vorteilhafter Ausnutzung der Bor-Rückverteilung in das gewachsene Oxid. Dies verringert in günstiger Weise die Schwellenspannung dieses Teils des Kanals, der nicht unter den Bereichen der schwebenden Gates 514FL,514F und 5I⁷IFR liegt,und erhöht dadurch die Durchlässigkeit bzw. Steilheit (transconductance) dieses Teils des Kanals.

Andererseits kann die Zwi schein.¹1 ek Irodon-Isol icruiig ^iGC durch Njedersclilagon von Siliciumnitrid oder andorerseits durch einen Verbund aufbau gebildet \v orden, wie c^r durch ei nc linrzc Oxidation gebildet wird, nil die sieh der Nicdorf c-lil. ii'· von S i I i y. i iiiiin i tr i <1 rnusch 1 i efit.. I)ci;ui. igo S.nnlw i rh-

130063/0610

Aufbauten wurden auf dem Gebiet der Halbleitertechnik bereits angegeben.

In Anschluß an die Bildung des Dielektrikums 526C wird eine zweite leitende Schicht 514C niedergeschlagen. Diese Schicht kann aus polykristallinen) Silizium bestehen oder aus irgendeiner Form eines Silizids niedrigen spezifischen Widerstands oder einem feuerbeständigen Metall, das einer anschließenden Oxidierung widerstehen kann. Vorzugsweise v/eist diese Schicht polykristallines Silizium auf.

In Anschluß an die Bildung der zweiten polykristallinen Siliziumschicht 514C wird die Einrichtung maskiert und

geätzt zur Bildung von Streifen der polykristallinen SiIi- ί

ziumschicht 514C senkrecht zu den zuvor gebildeten poly- j

kristallinen Siliziumstreifen 514 FL, 514F und 514FR. Das |

Ätzverfahren wird fortgesetzt durch das Dielektrikum 526C !

und die polykristallinen Siliziumstreifen 514FL, 514F und '_t

514 FR zum Freilegen des darunter liegenden Gate-Oxids 526F. Als Ergebnis ergibt sich ein Aufbau wie gemäß der Aufsicht in Fig. 5G, bei dem jedoch die Metalleitungen 5 35 nicht vorgesehen sind.

Sehr wesentlich kann das erläuterte Bor-Feldimplantieren zwischen den Source-Drain-Berei chen 52oDL, 52oD und 52oDR gegebenenfalls bei diesem Schritt des Verfahrens durchgeführt werden. Beispielsweise kann das Bor zu diesem Zeitpunkt durch die freiliegenden Bereiche des Gateoxids 5 26F zwischen den Streifen 514C zum wirksamen Implantieren nur in Bereichen 539 ioneniinplantiert werden (vgl. Fig. 5E). Dadurch wird um etwa die Hälfte die Ubergangskapazitat des Diffusionsbereiohes 52OD, beispielsweise, verringert,

130063/0610

wobei bei dem Kanalbereich und dem Feld, da lediglich die rechte Seite jedes Diffusionsbereiches 520 (Fig. 5D) wegen der Feld-Ionenimplantation stark P-dotiert ist, dennoch ein geeigneter Schutz gegen Leckwege erreicht ist.

In diesem Schritt wird das Bor mit etwa 1 bis 5x10 Atomen

2
pro cm implantiert. Die Borimplantat]on ist automatisch selbstausgerichtet auf die komplentäre Fläche von ersten und zweiten polykristallinen Sliziumschichten (514F, 514C,) wie das durch Bereiche 539 in der Fig. 5E dargestellt ist. Die N -Diffusionsbereiche 52OD überkompensieren z.B. automatisch das Bor in jenen Flächen, in denen Bereiche 52OD zur Ionenimplantation freigelegt worden sind. Das P-Bor verhindert eine Feldinversion bei hohen Programmierspannungen, die an die Drain- und Gate-Elektrode 52OD bzw. 514C angelegt sind, und verbessert auch dio Kanal-Dotierung an den Rändern 520 (Fig. 5E) der Kanalbereiche jeder Einrichtung mit schwebendem Gate, um so wiederum den Programmierwirkungsgrad zu erhöhen. Dies tritt auf, weil die Injektion heißer Elektronen in einem höher dotierten Bereich des Kanals wirksamer ist als in etwa ärmer dotierten Bereichen des Kanals. Gleichzeitig ist jedoch, weil lediglich die Rande/529 jedes Kanals zwischen beispielsweise den Source-Drain-Bereichen 52OD und 52ODR (Fig. 5E) eine höhere Dotierungskonzentration besitzen, die Steilheit der Kanalbereiche 518C¹ und 518F, beispielsweise, nicht verringert.

Ein isolierender thermischer Oxidationssehritt wird als nächstes durchgeführt, um eine isolierende thermische Oxidschicht von etwa 1000-5000 A Dicke über der Oberseite und die Feldbereiche der Einrichtung zu wachsen. Diese Oxidierung oxidiert auch die Soitenbereiche von ersten und zweiten polykristallinen Siliziumschichten (514FL, 514F _f 514FR und 514C), die durch den Ätzvorgang freigelegt sind, der die zweite polykristalline Siliziumschicht 514C in Steuergate-Streifen und die erste polykristalline Siliziumschicht in isolierte schwebende Gates bildet bzw.

aufteilt. 130083/0610

-Vf-

Uber dem thermischen Oxid, das in der Zeichnung nicht darfjoHtGllt ist, wird als nächstes ein phosphordotiertes Pyroglas niedergeschlagen, das mittels übli eher thermischer Verarbeitung gesintert und "rückgeflossen" ist. Das phosphordotierte Glas erreicht einen zusätzlichen Schutz der Einrichtung gegen unerwünschte Verunreinigungen bzw. Verschmutzungen, die die elektrischen Eigenschaften der Einrichtung ändern.

Der REst des Verfahrens ist üblich.

In Fig. 5F ist der vollständige Aufbau vor dem Niederschlag der KratzschutzRchicht dargestellt. Die Schicht 534 ist ein rückgeflossenes phosphordotiertes Glas zum Glätten der Oberflächentopographie, und die Schicht 535 weist Metallleiter auf, die parallel zu den Source-Drain-Bereichen (z.B.52OD) und über den entsprechenden Source-Drain-Bereich (52oDL) verlaufen. Ein Kontakt wird zwischen jeder Metalleitung 535 und dem unter dieser Leitung liegenden Source-Drain-Bereich 520 alle 8-16 Zellen erreicht, wie das durch den Durchlaß 537 in Fig. 5G dargestellt ist, wobei eine Aufsicht dieser Anordnung in Fig. 5F wiedergegeben ist. Dieses Merkmal erhöht die Anordnungs-Packungsdichte sehr stark durch Verringern der Anzahl der Durchlässe, die zum Kontaktieren jedes Source-Drain-Bereiches 520 erforderlich sind.

Die obige Erläuterung bezog sich auf lediglich die Bildung programmierbarer Einrichtungen in der Anordnung. Transitoren, die in der Peripherie der Einrichtung zum Decodieren, Puffern und für logische Betriebsschritte verwendet werden, werden in üblicher Weise unter Verwendung entweder der ersten polykristallinen Siliziumschicht oder

130063/0610

der zweiten polykristallinen Siliziumschicht oder der Metallisierung für die Gate-Elektroden hergestellt. Diese Einrichtungen können auch zusätzliche Maskierungsschritte erfordern, wie für die Bildung von Transistoren mit zu den Gates selbst ausgerichteten Sources und Drains. Die periphere Schaltungsanordnung kann selbstverständlich unter Verwendung üblicher isoplanaer MOS-Technik hergestellt werden.

Die Verarbeitungsschritte bzw. Herstellschritte für eine elektrisch .löschbare Einrichtung (im Gegensatz zu der vorstehend erläuterten Ultraviolett-löschbaren Einrichtung) ist identisch dem vorstehend erläuterten mit der Ausnahme eines zusätzlichen Maskierungsschrittes zwischen der Implantation von Bor zur Bildung der Source-Drain-Bereiche 520 der Einrichtung und der Niederschlagung von polykristallinem Silizium, von dem die schwebenden Gateelektroden 514F usw. gebildet werden. Die Flächen für das dünne Durchtunnelungs-Dielektrikum werden in dem Oxid 526F unter den schwebenden Gates 514FL, 514F und 514FR, beispielsweise (Fig. 5C), die den Kanalbereich überdecken, der von den Moiirco-DraJ n-Boreichon 'S2ODI,, ^rj20D und ^cj2oDT< on! ί ernt 1st , qebi. .Ldet. Da:; Gatoox Ld ^r>26F wird dann in diesen dei ini-ert.en Bereichen bis zu dom darunter liegenden Silizium weggeätzt und der Aufbau wird dann von neuem oxidiert zur Bildung eines Gateoxids von etwa 5ο-150Α.

Alternativ wird ein thermisches Nitrid bis zu einer Dicke

σ
von etwa 5o-1ooA in dem freiliegenden Bereich gewachsen. Die zuvor beschriebene mit dem Niederschlagen der ersten polykrisi nllinon Si 1 i ziumsclii chi: beqinnono Vorarbei tungssoejuenz folql. dann.

130063/0610

Als Merkmal des letzteren alternativen Ausführungsbeispiels wird jede Fläche des Tunnelungs-Oxids, das freiliegt, wenn die polykristalline Siliziumschicht 514 definiert wird und geätzt wird bis zu einer Dicke, bei der keine Tunnelung auftreten kann, während der folgenden Oxidation der Wafer oxidiert zur Bildung des Zwischenelektroden-Isolieroxids 526C.

Die erläuterte Einrichtung führt zu einer insbesondere dichten und konvpakten Anordnung. Vorzugsweise ist gemäß der Erfindung das Verhältnis der Kapazität C, zwischen Drain und schwebendem Gate und der Kapazität C zwischen schwebendem Gate und Steuergate größer als o,3. Herkömmlich wurde dieses Verhältnis vorzugsweise auf höchstens o,1 gehalten. Fig. 4 zeigt, wie erläutert, die wirksame Erhöhung des Potentials des schwebenden Gates als Ergebnis der Erhöhung des Verhältnisses dieser beiden Kapazitäten.

Der erfindungsgemäße Aufbau verhindert im Gegensatz zu herkömmlichen Aufbauten das Drain-Durchschalten während des Lesebetriebes. Von weiterem Interesse ist es, daß diese Anordnung auch die Forderungen nach höherer effektiver Gatespannung aufgrund einer positiven Ladung des schwebenden Gates nach einer Deprograminierung vermeidet und daher einen Betrieb auf den rechtsseitigen Abschnitten der Programmier-Wirkungsgradkurve vermeidet, dadurch, daß kein N-Bereich wie bei herkömmlichen Anordnungen unter dem schwebenden Gate vorgesehen ist. Zusätzlich kann der Aufbau gemäß der Erfindung ein Steuergate lediglich zum Durchschalten des Kanals direkt unter dem Steuergate und nicht unter dem schwebenden Gate verwenden. Weil das schwebende Gate durch die Drainspannung gesteuert wird, kann die Drain sowohl horizontale als auch das vertikale Beschleunigungs-

130063/0810

3*

und Injektionsfeld zur Verwendung während des Programmierens des schwebenden Gates erreichen.

Selbstverständlich sind noch andere Ausführungsformen möglich.

Patentanwalt

V \i_v-«jiAV

130063/0610

Claims

Los Altos, Calif. 94o22 USA

Ansprüche:

- mit einem Halbleitersubstrat einschließlich eines Sourcebereiches und eines Drainbereiches, dadurch gekennzeichnet,
daß die EPROM-Zelle aufweist:

ein schwebendes Gate (2l4F),das derart positioniert ist, daß ein wesentlicher Abschnitt des schwebenden Gates (21AF), über dem Drainbereich (220D) diesem gegenüber isoliert angeordnet ist und daß der Rest des schwebenden Gates (2l4F)sich über einen Teil des Kanalbereichs zwischen der Drain und der Source diesem gegenüber isoliert erstreckt, und

ein Steuergate (21'iC), das sich über sowohl das schwebende Gate (21^F) als auch den Rest des Kanalbereiches zwischen Source und Drain diesen gegenüber isoliert erstreckt, derart, daß derjenige Abschnitt (2l4C) des Steuergates, der sich nicht über· dem schwebenden Gate

130063/0610

310316!

erstreckt, enger an den Abschnitt des Kanalbereiches zwischen Source und Drain positioniert ist, der nicht von dem schwebenden Gate überdeckt ist als derjenige Abschnitt des Steuergates (2l4C), der das schwebende Gate (21AF) überlagert.

2. Aufbau nach Anspruca I₁ gekennzeichnet durch eine Kapazität (C,) zwischen Drain und schwebendem Gate und eine Kapazität (C ) zwischen schwebendem Gate und Steuergate, wobei das Verhältnis

von C,/C mindestens etwa O₁I ist. de

3» Aiifbau nach Anspruch 1 oder 2, dadurch gekonnzeichnet, daß das Verhältnis der Kapazität C, zwischen dem Drainbereich und dem schwebenden Gate zur Kapazität C zwischen dem schwebenden Gate und dem Steuergate mindestens etwa 0,3 ist.

k. Aufbau nach einem der Ansprüche 1-31 dadurch gekennzeichnet, daß das schwebende Gate eine erste Schicht aus polykristallinein Silizium aufweist, die von dem darunter liegenden Substrat durch eine erste dielektrische Schicht isoliert ist, und daß das Steuergate eine zweite Schicht .'ins T/oii.erwork.stoff aufweist, die von der ersten Schicht .ms polykristallinen! Silizium durch oin zweites Dielektrikum isoliert ist.

5· Aufbau nach Anspruch 4, dadurch gekennzeichnet, daß die zweite leitende Schicht eine zweite Schicht aus polykristallinen! Silizium axif weist.

G. Aufbau nach einem dor Ansprüche 1-51 dadurch gokomizei chnet,

130063/0610

daß der Kann] bereich zwischen den Source-Drain-Berei cliori (520) einen Miitelabsclmitt aufweist, der eine erste ausgewählte Dot j crungskonzeiitration besitzt, die zum Verringern der Schwellenspannung gewählt ist, die zum Durchschalten der Zelle erforderlich ist, wobei die Ränder des Kanalbereiches neben dem Feld der Einrichtung höher dotiert sind zum Erhöhen des Wirkungsgrades der Injektion heißer Elektroden von dem Kanal in das schwebende Gate während des Programraierens der Zelle.

7. Nichtflüchtige Viederprogrammierbare EPROM-Anordnung mit MxN Speicherzellen, wobei M eine erste ausgewählte ganze Zahl ist, die einer Anzahl von Spalten von Speicherzellen in der Anordnung entspricht, und wobei N eine zweite ausgewählte ganze Zahl ist, die der Anzahl der Zeilen in. der Anordnung entspricht, dadurch gekennzeichnet,
daß.'-die Anordnung aufweist:

ein Halbleitersubstrat eines ersten Leitfähigkeitstyps, in dem eine erste Mehrheit von M+l Streifen von Source-Drain-Bereichen (5²O) entgegengesetzten Leitfähigkeitstyps ausgebildet sind,

eine zweite Mehrheit von MxN Bereichen des ersten Leitfähigkeitstyps, wobei N-Bereiche des ersten Leitfähigkeitstyps isoliert, jedoch über einem entsprechenden der Source-Drain-Bereiehe (520) gebildet sind, wobei jeder der N-Bereiche (^IkF) des ersten Leitfähigkeitstyps über einem Teil eines entsprechenden der Source-Drain-Bere Lche (520) und üb ei* einem Teil (vines Kanalbereiches in dom Substrat (530) neben dem Source-Drain-Bereich (520) gebildet ist, voduixh jeder der ersten leitenden Bereiche elektrisch von dem darunter liegenden Source-Drain-Bereich (520) und dem darunter liegenden Kanalbereich isoliert ist,
eine Isolierung (526C), die über der Mehrheit aus den

130063/0610

M χ N-Bereichen des Leiterwerkstoffs gebildet ist, eine dritte Mehrheit von N-Streifen (5l4C) aus Leiter-' werkstoff, die in einer Richtung senkrecht zu den M+l-Streifen der Source-Drain-Bereiehe (520) gebildet sind, wobei die Streifen (51^C) aus Leiterwerkstoff die zweite Mehrheit der M χ N-Hereiche aus Leiterwerkstoff überlagern und von diesen isoliert sind, wobei M-Bereiche in Zeilenform der zweiten Mehrheit der M χ N-Bereiche des Leitermaterial unter einem der Streifen des Leitermaterials liegen, jedoch diesem gegenüber isoliert sind, eine Isolierung (33^) über der dritten Mehrheit der N-Streifen (51AC) aus Leiterwerkstoff, eine vierte Mehrheit aus M+1-Leiterstreifen (535)» die auf der Isolierung (53*0, die erste Mehrheit der Source-Drain-Bereiche (520) in eindeutiger Zuordnung überlagernd und parallel dazu, gebildet sind, und eine Einrichtung zur elektrischen Verbindung jedes der vierten Mehrheit der N+1-Leiterstreifen (535) mit einem entsprechenden der ersten Mehrheit der N+l Streifen der Source-Drain-Bereiche (52O)₁ wobei die Einrichtung zur elektrischen Verbindung ausgewählte elektrisch leitende Wege aufweist, die zwischen jedem der vierten Mehrheit der Leiterstreifen (535) und der darunter liegenden entsprechenden der Source-Drain-Bereiche (520). gebildet ist, wobei jeder der leitenden Wege von dem benachbarten leitenden Weg, der den leitenden Streifen mit dem darunter liegenden Source-Drain-Bereich (52Ο) verbindet, um mindestens k der dritten Mehrheit der N-Streifen aus Leiterwerkstoff getrennt ist, wobei k eine ausgewählte ganze Zahl ist.

8. Aufbau nach Anspruch 7»
dadurch gokcnnzei chriet,
daß k mindestens 8 beträgt.

9- Aufbau nach Anspruch 8 oder 9i
dadurch gckojuiv.ei chnet,

130063/0610

daß jede der Zellen der Anordnung der Speicherzellen aufweist

einen Abschnitt eines ersten Source-Drain-Bereiches, der durch einen Bereich des ersten Leiterwerkstoffes überlagert ist, der von dem ersten Source-Drain-Bereich isoliert ist, wobei der Bereich des ersten Leiterwerkstoffes einen wesentlichen Abschnitt des ersten Source-Drain-Bereiches und einen wesentlichen

c Abschnitt eines Kanalbereiches neben dem ersten ource-

Drain-Bereich überlagert,

eine Isolierung (526C) über dem Bereich des ersten Leiterwerkstoffs ,

ein leitendes Gate, das von dem Bereich des ersten Leiterwerkstoffs isoliert ist, jedoch den Bereich des ersten Leiterwerkstoffes überlagert, wobei' sich das leitende Gate über einen Abschnitt des Kanalbereiches erstreckt,S der nicht von dem Bereich des ersten Leiterwerkstoffes überdeckt ist, wobei das leitende Gate (51^C) sich näher an den Kanalbereich in dem Abschnitt erstreckt, in dem der Kanalbereich (518L) nicht von dem Bereich des ersten Leiterwerkstoffs (5l4F) überlagert ist, eine Isolierung (53^)» die das leitende Gate überlagert^ und einen zweiten Source-Drain-Bereich am anderen Ende des Kanalbereichs (518,518L).

10. Aufbau nach Anspruch 9»
gekennzeichnet durch

einen ersten Bereich zum Anlegen eines ersten Potentials an den ersten Source-Drain-Bereich, eine Einrichtung zum Anlegen eines zweiten Potentials an das leitende Gate und

eine Einrichtung zum Erfassen des Zustandes des Kanalbereiches unter dem leitenden Gate und des Bereiches des ersten Leiterwerkstoffes während des Anlegens des zweiten Potentials an das leitende Gate und des ersten Potentials an den Source-Drain-Bereich.

130063/0610

11. Aufbau nach Anspruch 9 oder 10,
dadurch gekennzeichnet,

daß ein Abschnitt der Isolierung unterhalb des Bereiches des ersten Leiterwerkstoffes selektiv dünner ist als
die anderen Abschnitte der Isolierung, um so das Durchtunneln von Elektronen durch den dünneren Abschnitt der Isolierung von dem Dereich des ersten Leiterwerkstoffes r,u dem darunter liegenden Substrat zu <:rmögl i chen.

130063/0610