DE3038571A1 - Zenerdiode - Google Patents
ZenerdiodeInfo
- Publication number
- DE3038571A1 DE3038571A1 DE19803038571 DE3038571A DE3038571A1 DE 3038571 A1 DE3038571 A1 DE 3038571A1 DE 19803038571 DE19803038571 DE 19803038571 DE 3038571 A DE3038571 A DE 3038571A DE 3038571 A1 DE3038571 A1 DE 3038571A1
- Authority
- DE
- Germany
- Prior art keywords
- region
- area
- epitaxial layer
- semiconductor
- breakdown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 35
- 230000015556 catabolic process Effects 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 21
- 235000012431 wafers Nutrition 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000002513 implantation Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/20—Breakdown diodes, e.g. avalanche diodes
- H10D8/25—Zener diodes
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Element Separation (AREA)
Description
. Philips' Gloa'arcpt.nisbiisi'sn, Eindhoven
20-6-1980 y D. PHN 9598
Zenerdiode.
Die Erfindung bezieht sich auf eine Halbleiteranordnung
mit einer Zenerdiode, die einen Halbleiterkörper mit einem an eine Oberfläche des Körpers grenzenden ersten
Halbleitergebiet von einem ersten Leitungstyp, einem ebenfalls an diese Oberfläche grenzenden innerhalb des ersten
Gebietes liegenden zweiten Gebiet vom zweiten entgegengesetzten Leitungstyp und einem in Abstand von der Oberfläche
liegenden von dem zweiten und wenigstens seitlich von dem ersten Gebiet begrenzten dritten Gebiet vom ersten Leitungstyp
mit einer höheren Dotierungskonzentration als wenigstens der seitlich begrenzende Teil des ersten Gebietes enthält,
wobei das dritte Gebiet in Projektion völlig innerhalb des
zweiten Gebiets liegt und wobei das zweite Gebiet mit dem ersten und dem dritten Gebiet einen an der Oberfläche enden—
den im wesentlichen parallel zu der Oberfläche verlaufenden pn-Übergang bildet.
Eine Halbleiteranordnung mit einer Zenerdiode der beschriebenen Art ist aus der US-PS 3345221 bekannt.
Unter Zenerdioden sind in der vorliegenden Armeiäung
in allgemeinen Sinne Dioden mit einer sehr genau bestimmten
und reproduzierbaren Durchschlagspannung zu verstehen,die zun
Erzeugen einer Bezugs spannung verwendet werden. Es- ist im allgemeinen in der Praxis nicht von wesentlicher Bedeutung, ob
dabei der Durchschlag durch Lawinenvervielfachung oder durch
den vor allem bei kleinen Durchschlagspannungen (<^ 6Vj in den
' Vordergrund tretenden "Zener"-Effekt herbeigeführt wiird.
Eine Zenerdiode mit der beschriebenen Struktur kann als diskrete Diode, aber auch als Element einer monolithischen
integrierten Schaltung verwendet werden. Der
grosse Vorteil dieser Struktur ist der, dass der Durchschlag infolge der dort vorhandenen Dotierungskonzentrationen und
-gradienten an dem sich zwischen dem zweiten und dem
dritten Gebiet befindenden Teil des pn-Ubergangs auftritt,
130018/0747
19-6-1980 2fQ PHN
so dass Durchschlag an der Oberfläche vermieden wird. Dadurch
wird im allgemeinen eine genau bestimmte Durchschlagspannung
auf reproduzierbare Weise erhalten.
Bei diesen bekannten Zenerdioden wird von einem homogen dotierten Substrat ausgegangen, in dem durch Dotierung
von aussen her entweder durch Diffusion oder durch Implantation oder durch eine Kombination dieser beiden
nacheinander das dritte Gebiet von gleichen Leitungstyp wie das Substrat und das zweite Gebiet von dem des Substrats
entgegengesetzten Leifcungstyp erzeugt werden. Die Reihenfolge
der Erzeugung des zweiten und des dritten Gebietes kann erwünschtenfalls auch umgekehrt werden. Bei diesem
Herstellungsverfahren wird eine Vielzahl von Halbleiteranordnungen
zugleich aus derselben Halbleiterscheibe gebil-
Die Anmelderin hat jedoch gefunden, dass unter Umstanden dJLo Genauigkeit und die Reproduzierbarkeit der
Durchschlagspannung der beschriebenen Dioden zu wünschen
übrig lassen. Die Anmelderin ist dabei zur Einsicht gelangt, dass ein Zusammenhang zwischen einerseits dem Genauigkeit-
und Reproduzierbarkeitsgrad der Durchschlagspannung und andererseits der Grosse der Halbleiterscheibe, aus der die
Dioden gebildet werden, besteht. Je nachdem die Halbleiterscheibe, von der ausgegangen wird, einen grösseren Durchmesser
aufweist, stellt sich heraus, dass die Genauigkeit und die Reproduzierbarkeit der Durchschlagspannung abnehmen.
Dies ist an sich ein überraschendes Ergebnis,
weil sich unter Berücksichtigung der Struktur der obenbeschriebenen
bekannten Zenerdioden erwarten liesse, dass die Halbleiterscheibe, ans der das Substrat gebildet wird, die
Durchschlagspannung nicht oder nahezu nicht beeinflusst.
Der Durchschlag tritt ja nicht zwischen dem zweiten Gebiet und dem Substrat, sondern zwischen dem zweiten Gebiet und
dem höher als das Substrat dotierten dritten Gebiet auf.
. Die Erfindung hat die Aufgabe, eine Halbleiteranordnung
mit einer Zenerdiode zu schaffen, bei der genaue und reproduzierbare Durchschlagspannungen erhalten werden
können, ungeachtet des Durchmessers der Halbleiterscheibe,
130018/0747
20-6-1980 y U PHN 9598
von der ausgegangen -wird.
Dazu ist eine Halbleiteranordnung der eingangs beschriebenen Art nach der Erfindung dadurch gekennzeichnet,
dass das erste Gebiet aus einer epitaktischen Schicht
besteht, die auf einem hochdotierten Substrat vom ersten Leitungstyp mit einer höheren Dotierungskonzentration als
die epitaktische Schicht angewachsen ist, -wobei die epitaktische Schicht eine derartige Dotierung und Dicke aufweist,
dass der differentielle Widerstand der Diode auch bei
Durchschlag positiv ist.
Es hat sich herausgestellt, dass Halbleiteranordnungen
mit Zenerdioden mit der beim ersten Anblick unnötig verwickelten Struktur nach der Erfindung auch auf
Halbleiterscheiben mit einem Durchmesser von 76 mm oder
grosser mit genauen und reproduzierbaren Durchschlagspannungen
hergestellt werden können. Die Tatsache, dass dies bei der bekannten Struktur ohne epitaktische Schicht in
viel geringerem Masse der Fall ist, lässt sich vermutlich auf folgende Weise erklären. Da das dritte Gebiet in der
Praxis durch Dotierung (implantation und/oder Diffusion) von ausser her in dem Substrat angebracht wird, bestimmt
die vom Substrat gelieferte Hintergrunddotierung in nicht unbedeutendem Masse den Dotierungsgradienten des dritten
Gebietes am pn—übergang und damit die Durchschlagspannung.
Halbleiterscheiben mit einem Durchmesser bis zu etwa 50 mm
lassen sich noch mit einer derart homogenen Dotierungskonzentration herstellen, dass die daraus erhaltenen Substrate
die erforderliche Gleichmässigkeit aufweisen. Bei grösseren Halbleiterscheiben mit z.B. einem Durchmesser
von 7^ mm ist dies, wie gefunden wurde, nicht mehr möglich,
so dass die aus derselben Halbleiterscheibe hergestellten Dioden gegenseitige Abweichungen in der Durchschlagspannung
aufweisen. Bei den Zenerdioden nach der Erfindung wird jedoch das erste Gebiet durch eine epitaktische Schicht gebildet,
deren Dotierung viel besser eingestellt und viel homogener gemacht werden kann, so dass der genannte Nachteil
vermieden wird.
Zenerdioden, bei denen das homogene Substrat
130018/0747
-19-6-1980 y £ PHN 9598
durch eine epitaktische Schicht oder ein hochdotiertes :
Substrat ersetzt ist, weisen manchmal bei Durchschlag eine TJnregelmässigkeit auf, die wahrscheinlich einem auftretenden
negativen differentiellen Widerstand zuzuschreiben ist, wie er auch z.B. bei einer sogenannten "IMPATT"-Diode
(auch als Lawinendiode bezeichnet) auftritt, in der diese Erscheinung zum Erzeugen von Hochfrequenzspannungen
oder -strömen benutzt wird. Dies steht naturgemäss völlig im Widerspruch zu den einer Zenerdiode gestellter Anforde—
rungen. Die genannte Erscheinung hängt wahrscheinlich mit
dem Auftreten eines zu grossen Ausbreitungswiderstandes zwischen dem zweiten Gebiet und dem hochdotierten Substrat
zusammen, Daher muss, wie bereits erwähnt wurde, die epitaktische Schicht eine derartige Dicke und Dotierung
aufweisen, dass der differentielle Widerstand auch bei
Durchschlag stets positiv ist.
Obgleich sich das dritte Gebiet bis zu dem Substrat erstrecken kann, wird vorzugsweise das dritte Gebiet
völlig vom zweiten Gebiet und von der epitaktischen Schicht begrenzt.
Die epitaktische Schicht weist vorteilhafterweise
eine Dicke von mindestens 10 μπι und höchstens 35 P-m und
einen spezifischen Widerstand von mindestens 0,5-ft-cm und
höchstens 2 il .cm auf. Damit können z.B. in Silizium Durch-Schlagspannungen
zwischen 12V und 120 V erhalten werden.
Der spezifische Widerstand des hochdotierten Substrats ist zum Erhalten eines möglichst niedrigen Reihenwiderstandes
vorzugsweise höchstens 0,012X1 .cm.
Es sei weiter noch bemerkt, dass Diodenstrukturen
der obenbeschriebenen Art an sich für "IMPATT" Dioden und für Kapazitätsdioden bekannt sind. Diese Anordnungen sind
jedoch von der Anordnung nach der Erfindung ganz verschieden und sollen Anforderungen erfüllen, die zu den an
Zenerdioden gestellten Anforderungen im Widerspruch stehen.
So soll im Gegensatz zu einer Zenerdiode eine "IMPATT"-Diode bei Durchschlag gerade einen negativen differentiellen
Widerstand aufweisen, während eine Kapazitätsdiode neben einer bestimmten gewünschten Kapazitäts-Spannungskennlinie
130018/0747
19-6-1980 J^fc PHN 9598
vorzugsweise eine hone Durchschlagspannung, die aber nicht
genau bestimmt zu sein braucht, aufweisen soll. Für die
Wirkung dieser Anordnungen ist weiter im Gegensatz zu der Erfindung die Feldverteilung über die epitaktische Schicht von besonderer Bedeutung.
Wirkung dieser Anordnungen ist weiter im Gegensatz zu der Erfindung die Feldverteilung über die epitaktische Schicht von besonderer Bedeutung.
Einige Ausführungsformen der Erfindung sind in
der Zeichnung dargestellt und werden im folgenden näher
beschrieben. Es zeigen:
beschrieben. Es zeigen:
Fig. 1 schematisch im Querschnitt eine Halbleiteranordnung mit einer Zenerdiode nach der Erfindung,
Fig. 2 schematisch eine Draufsicht auf die Anordnung nach Fig. 1,
Figuren 3 bis 5 schematisch Querschnitte durch
die Anordnung nach der Erfindung in aufeinanderfolgenden
Stufen der Herstellung, und
Fig. 6 schematisch im Querschnitt eine andere
Ausführungsform der Anordnung nach der Erfindung.
Ausführungsform der Anordnung nach der Erfindung.
Die Figuren sind der Deutlichkeit halber schematisch und nicht massstäblich gezeichnet, wobei insbesondere
die Abmessungen in der Dickenrichtung übertrieben
gross dargestellt sind. Halbleitergebiete vom gleichen Leitungstyp
sind in derselben Richtung schraffiert; entsprechende Teile sind in den Figuren im allgemeinen mit denselben
Bezugsziffern bezeichnet.
In Fig. 1 ist schematisch ein Querschnitt durch eine diskrete Zenerdiode nach der Erfindung dargestellt.
Die Diode enthält einen Halbleiterkörper mit einem ersten Halbleitergebiet 1 von einem ersten Leitungstyp (im vorliegenden
Beispiel vom n-Leitungstyp), das an eine Oberfläche
h des Halbleiterkörpers grenzt. leiter ist ein ebenfalls an die Oberfläche k grenzendes innerhalb des ersten
Gebietes 1 liegendes zweites Gebiet 2 vom zweiten entgegengesetzten Leitungstyp (im vorliegenden Beispiel also vom
p-Leitungstyp) vorhanden. Die Anordnung enthält weiter noch
ein in Abstand von der Oberfläche 4 liegendes völlig vom
ersten Gebiet 1 und vom zweiten Gebiet 2 begrenztes drittes Gebiet 3 vom ersten (im vorliegenden Beispiel also vom
n-)Leitungstyp mit einer höheren Dotierungskonzentration
n-)Leitungstyp mit einer höheren Dotierungskonzentration
130018/0747
19-6-1980 ξ/ ^- PHN 9598
als das erste Gebiet 1· Dieses dritte Gebiet 3 liegt in
Projektion völlig innerhalb des zweiten Gebietes 2, da das zweite Gebiet 2 das dritte Gebiet 3 allseitig überlappt.
Das zweite Gebiet 2 bildet mit dem ersten Gebiet 1 und dem dritten Gebiet 3 einen an der Oberfläche k endenden im
wesentlichen parallel zu der Oberfläche verlaufenden pn-übergang 5· Der Teil des pn-Übergangs zwischen dem zweiten
Gebiet 2 und dem dritten Gebiet 3 ist in der Figur mit 5A bezeichnet; der Teil zwischen dem zweiten Gebiet 2 und
dem ersten Gebiet 1 ist mit 5B bezeichnet. Da die Dotierungskonzentration
des Gebietes 3 höher als die des Gebietes 1 ist, tritt beim Anlegen einer genügend hohen Spannung
in der Sperrichtung über dem pn-übergang 5 Durchschlag des Teiles 5A des pn-Ubergangs und nicht des Teiles 5B auf,
so dass Oberflächendurchschlag vermieden wird.
Bei bekannten Zenerdioden dieses Typs wird das erste Gebiet 1 durch ein homogenes Substrat gebildet. Dabei
treten aber die in der Einleitung genannten Probleme auf.
Nach der Erfindung enthält jedoch das erste Gebiet eine epitaktische Schicht 1, die auf einem hochdotierten
Substrat 6 vom ersten (n-)Leitungstyp mit einer höheren
Dotierungskonzentration als das erste Gebiet 1 abgelagert ist. Im vorliegenden Beispiel wird das dritte Gebiet 3
völlig vom zweiten Gebiet 2 und von der epitaktischen Schicht 1 begrenzt. Dabei weist die epitaktische Schicht
eine derartige Dotierung und Dicke auf, dass der differentielle Widerstand der Diode auch bei Durchschlag stets
positiv ist. Die Oberfläche h ist teilweise mit einer Iso—
lierschicht 7 überzogen; über ein Fenster in der Isolierschicht 7 schliesst sich eine Kontaktelektrode 8 an das
Gebiet 2 an, während auf der anderen Seite das Substrat durch eine Metallschicht 9 kontaktiert wird.
Die beschriebene Zenerdiode weist eine Durchschlagspannung
auf, die von den angewandten Dotierungskonzentrationen und von den bei der Herstellung verwendeten
Diffusijns- und Implantationsparametern abhängig ist. Die
Durchschlagspannung gleichzeitig in einer grossen Anzahl
130018/0747
19-6-1980 1/ g PHN 9598
aus derselben Halbleiterscheibe hergestellter Dioden weist
eine sehr geringe Streuung auf und ist auch bei konstant gehaltenen Herstellungsbedingungen sehr gut reproduzierbar.
Die beschriebene Diode kann auf folgende ¥eise hergestellt werden (siehe Figuren 3 bis 5)· Es wird von
einer Halbleiterscheibe 6 aus η-leitendem Silizium mit einem Durchmesser von 76 mm, einer Dicke von 380 μηι und
einem spezifischen Widerstand von z.B. 0,008(1 .cm ausgegangen.
Darauf wird auf übliche ¥eise eine η-leitende Siliziumschicht mit einer Dicke von z.B. 30 pm und einem
spezifischen Widerstand von 1,5 (I .cm epitaktisch angewachsen. Diese Schichtdicke und Dotierung sind für Dioden
mit einer Durchschlagspannung von etwa 30 V oder höher geeignet;
im allgemeinen wird zum Erhalten von Durchschlagspannungen von weniger als 30 V vorzugsweise eine epitak—
tische Schicht mit einer etwas geringeren Dicke von z.B.
bis 25 pm und einem etwas niedrigeren spezifischen Widerstand
von z.B. 0,6 Ω .cm gewählt. In den Figuren ist der
Deutlichkeit halber nur eine Diode dargestellt, obgleich zu gleicher Zeit eine Vielzahl von Dioden auf einer Halbleiterscheibe
hergestellt wird.
Auf der Oberfläche der Schicht 1 wird nun z.B. durch thermische Oxidation eine Schicht 7 aus Siliziumoxid
mit einer Dicke von etwa 0,45 um angewachsen (siehe
Fig. 3). Darin wird dann ein Fenster 10, z.B. ein quadratisches Fenster mit Seiten von 180 μπα und abgerundeten
Ecken, geätzt (siehe die Draufsicht nach Fig. 2).
In dem Fenster wird eine sehr dünne (etwa 0,05 pm
dicke) Oxidschicht 11 angewachsen. Dann werden Phosphorionen (siehe Fig. k) durch die dünne Oxidschicht 11 hindurch in
das Siliziumgebiet implantiert, wobei die Oxidschicht 7 genügend dick ist, um gegeti diese Implantation zu maskieren.
Die Energie der Phosphorionen ist etwa 70 keV und die Dosis beträgt 6.10 Ionen/cm2.. Dabei wird das η-leitende Gebiet
3 erhalten, das höher als die Schicht 1 dotiert ist.
Nach einer Ausglühbehandlung von etwa 30 Minuten
bei 900cC in Stickstoff wird während etwa 16 Stunden bei
130018/0747
19-6-1980 y ty* PHN 9598
1200°C das Gebiet 3 weiter eindiffundiert. Danach wird
(siehe Fig. 5) in die auf der Schicht 1 vorhandene Oxidschicht
ein Fenster 12 mit Seiten von etwa 220 μΐη geätzt;
das Gebiet 3 liegt symmetrisch innerhalb dieses Fensters (siehe auch Fig. 2).
Anschliessend wird unter Verwendung der Oxidschicht 7 als Maske Bor bei einer Temperatur von etwa
12000C eindiffundiert, um das p-leitende Gebiet 2 zu erhalten.
Die Diffusion erfolgt bei einer derartigen Oberflächenkonzentration,
dass das Gebiet 2 völlig p-leitend wird, wobei das Gebiet 3 an der Oberfläche umdotiert wird. Die
Dicke des Gebietes 2 beträgt nach Beendigung der beschriebenen Vorgänge etwa 2 pm; das Gebiet 3 erstreckt sich von
der Oberfläche her bis zu einer Tiefe von etwa k pm in dem
Körper. Schliesslich wird die Dicke der Halbleiterscheibe durch Schleifen und Ätzen auf etwa 120 μια herabgesetzt und
werden die Kontaktelektroden 8 und 9 angebracht. Dann wird die Halbleiterscheibe durch Ritzen und Brechen oder auf
andere Weise in einzelne Dioden unterteilt und werden die Dioden auf übliche Weise fertigmontiert.
Die so erhaltene Diode wies eine Durchschlagspannung von 30 V auf und die Durchschlagspannungen auf
einer und derselben Halbleiterscheibe hergestellter Dioden wiesen, wie gefunden wurde, eine sehr geringe Streuung
auf, während auch die Durchschlagspannung auf gleiche
Weise erhaltener Dioden sehr gut reproduzierbar war. Die Höhe der erhaltenen Durchschlagspannung ist, wie oben bereits
erwähnt wurde, von den Herstellungsparametern abhängig, die vom Fachmann beliebig geändert werden können.
So kann z.B. bei gleichbleibender Dicke und Dotierung der epitaktischen Schicht und bei übrigens auch gleichbleibenden
Herstellungsbedingungen die Durchschlagspannung
durch Herabsetzung der Dosis der zum Erzeugen des dritten Gebietes 3 implantierten Ionen herabgesetzt werden, und umgekehrt.
Die Erfindung ist nicht auf das beschriebene Ausführungsbeispiel beschränkt. So kann das zweite Gebiet
2 statt durch Diffusion auch durch Ionenimplantation er-
130018/0747
19-6-1980 X'/ö PHN
zeugt werden. Umgekehrt kann das Gebiet 3 auch durch Diffusion
erhalten werden. ¥eiter kann die Zenerdiode auch einen Teil einer integrierten Schaltung bilden. Statt Silizium
kann auch Germanium oder ein anderes Halbleiter—
III V material, wie z.B. eine A B -Verbindung, verwendet werden.
Schliesslich sei noch bemerkt, dass das dritte Gebiet sich erwünschtenfalls auch bis zu dem Substrat erstrecken
kann, wie in Fig. 6 angedeutet ist, wodurch ein sehr niedriger Reihenwiderstand erhalten wird.
10
130018/0747
Leerseite
Claims (2)
- 20-6-1980 \/6 PHN 95983036571PATENTANSPRÜCHE:hy Halbleiteranordnung mit einer Zenerdiode, die einen Halbleiterkörper mit einem an eine Oberfläche des Körpers grenzenden ersten Halbleitergebiet von einem ersten Leitungstyp, einem ebenfalls an diese Oberfläche grenzenden innerhalb des ersten Gebietes liegenden zweiten Gebiet vom zweiten entgegengesetzten Leitungstyp und einem in Abstand von der Oberfläche liegenden vom zweiten und wenigstens seitlich vom ersten Gebiet begrenzten dritten Gebiet vom ersten Leitungstyp mit einer höheren Dotierungskonzentration als wenigstens der seitlich begrenzende Teil des ersten Gebietes enthält, wobei das dritte Gebiet in Projektion völlig innerhalb des zweiten Gebietes liegt und wobei das zweite Gebiet mit dem ersten und dem dritten Gebiet einen an der Oberfläche endenden im wesentlichen parallel zu der Oberfläche verlaufenden pn-übergang bildet, dadurch gekennzeichnet, dass das erste Gebiet aus einer epitaktischen Schicht besteht, die auf einem hochdotierten Substrat vom ersten Leitungstyp mit einer höheren Dotierungskonzentration als die epitaktische Schicht abgelagert ist,wobei die epitaktische Schicht eine derartige Dotierung und Dicke aufweist, dass der differentielle Widerstand der Diode auch bei Durchschlag positiv ist.
- 2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass das dritte Gebiet völlig vom zweitenGebiet und von der epitaktischen Schicht begrenzt wird.3· Halbleiteranordnung" nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass-die Dicke der epitaktischen Schicht mindestens 10 /um und höchstens 35/um beträgt und dass ihr spezifische Widerstand mindestens 0,5-^'Cm und höchstens 2SLt cm beträgt.h. Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der spezifische Widerstand des Substrats höchstens 0,012.TZ. cm beträgt.130018/0747
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL7907680A NL7907680A (nl) | 1979-10-18 | 1979-10-18 | Zenerdiode. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3038571A1 true DE3038571A1 (de) | 1981-04-30 |
| DE3038571C2 DE3038571C2 (de) | 1985-11-21 |
Family
ID=19834032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3038571A Expired DE3038571C2 (de) | 1979-10-18 | 1980-10-13 | Zenerdiode |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4419681A (de) |
| JP (1) | JPS5662374A (de) |
| CA (1) | CA1155968A (de) |
| DE (1) | DE3038571C2 (de) |
| FR (1) | FR2468208A1 (de) |
| GB (1) | GB2061003B (de) |
| IT (1) | IT1194705B (de) |
| NL (1) | NL7907680A (de) |
| SE (1) | SE8007199L (de) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4441114A (en) * | 1981-12-22 | 1984-04-03 | International Business Machines Corporation | CMOS Subsurface breakdown zener diode |
| JPS5988871A (ja) * | 1982-11-12 | 1984-05-22 | バ−・ブラウン・コ−ポレ−ション | 高安定低電圧集積回路表面下降状ダイオ−ド構造体及びその製造方法 |
| US4833509A (en) * | 1983-10-31 | 1989-05-23 | Burr-Brown Corporation | Integrated circuit reference diode and fabrication method therefor |
| US4589002A (en) * | 1984-07-18 | 1986-05-13 | Rca Corporation | Diode structure |
| JP2527160B2 (ja) * | 1985-11-22 | 1996-08-21 | 三菱電機株式会社 | 電界効果型半導体装置 |
| CH673352A5 (de) * | 1987-03-30 | 1990-02-28 | Bbc Brown Boveri & Cie | |
| US4979001A (en) * | 1989-06-30 | 1990-12-18 | Micrel Incorporated | Hidden zener diode structure in configurable integrated circuit |
| DE4130247A1 (de) * | 1991-09-12 | 1993-03-18 | Bosch Gmbh Robert | Halbleiteranordnung und verfahren zu deren herstellung |
| DE69228046T2 (de) * | 1991-12-16 | 1999-07-01 | Koninklijke Philips Electronics N.V., Eindhoven | Zener-Diode mit Bezugs- und Schutzdiode |
| JP4016595B2 (ja) * | 2000-12-12 | 2007-12-05 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
| US6791161B2 (en) * | 2002-04-08 | 2004-09-14 | Fabtech, Inc. | Precision Zener diodes |
| CN104362182B (zh) * | 2014-11-19 | 2017-04-05 | 桑德斯微电子器件(南京)有限公司 | 一种平面双结型稳压二极管芯片及其生产工艺 |
| WO2018074228A1 (ja) * | 2016-10-18 | 2018-04-26 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP6642507B2 (ja) | 2016-10-18 | 2020-02-05 | 株式会社デンソー | 半導体装置およびその製造方法 |
| US10910501B2 (en) * | 2018-09-05 | 2021-02-02 | Monolith Semiconductor, Inc. | Stucture and method for SIC based protection device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3345221A (en) * | 1963-04-10 | 1967-10-03 | Motorola Inc | Method of making a semiconductor device having improved pn junction avalanche characteristics |
| DE2420156A1 (de) * | 1973-04-27 | 1974-11-07 | Motorola Inc | Halbleiter-bezugsspannungselement |
| US3909119A (en) * | 1974-02-06 | 1975-09-30 | Westinghouse Electric Corp | Guarded planar PN junction semiconductor device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3417299A (en) * | 1965-07-20 | 1968-12-17 | Raytheon Co | Controlled breakdown voltage diode |
| DE2207654B2 (de) * | 1972-02-18 | 1974-02-14 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Verfahren zum Herstellen einer Zenerdiode |
| JPS5068079A (de) * | 1973-10-17 | 1975-06-07 | ||
| IN144488B (de) * | 1974-02-11 | 1978-05-06 | Rca Corp | |
| US4106043A (en) * | 1975-07-31 | 1978-08-08 | National Research Development Corporation | Zener diodes |
| NL7513161A (nl) * | 1975-11-11 | 1977-05-13 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleider- inrichting, en inrichting vervaardigd volgens de werkwijze. |
-
1979
- 1979-10-18 NL NL7907680A patent/NL7907680A/nl not_active Application Discontinuation
-
1980
- 1980-09-18 US US06/188,198 patent/US4419681A/en not_active Expired - Lifetime
- 1980-10-09 CA CA000362088A patent/CA1155968A/en not_active Expired
- 1980-10-13 DE DE3038571A patent/DE3038571C2/de not_active Expired
- 1980-10-15 GB GB8033236A patent/GB2061003B/en not_active Expired
- 1980-10-15 IT IT25365/80A patent/IT1194705B/it active
- 1980-10-15 SE SE8007199A patent/SE8007199L/ not_active Application Discontinuation
- 1980-10-15 FR FR8022073A patent/FR2468208A1/fr active Granted
- 1980-10-15 JP JP14310580A patent/JPS5662374A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3345221A (en) * | 1963-04-10 | 1967-10-03 | Motorola Inc | Method of making a semiconductor device having improved pn junction avalanche characteristics |
| DE2420156A1 (de) * | 1973-04-27 | 1974-11-07 | Motorola Inc | Halbleiter-bezugsspannungselement |
| US3909119A (en) * | 1974-02-06 | 1975-09-30 | Westinghouse Electric Corp | Guarded planar PN junction semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| IT1194705B (it) | 1988-09-22 |
| JPS5662374A (en) | 1981-05-28 |
| US4419681A (en) | 1983-12-06 |
| FR2468208A1 (fr) | 1981-04-30 |
| DE3038571C2 (de) | 1985-11-21 |
| IT8025365A0 (it) | 1980-10-15 |
| GB2061003A (en) | 1981-05-07 |
| NL7907680A (nl) | 1981-04-22 |
| FR2468208B1 (de) | 1983-12-30 |
| GB2061003B (en) | 1983-08-10 |
| SE8007199L (sv) | 1981-04-19 |
| CA1155968A (en) | 1983-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2160427C3 (de) | ||
| DE1944793C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
| DE2845062C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE2823967C2 (de) | ||
| DE68928087T2 (de) | Substratsstruktur für zusammengesetztes Halbleiterbauelement | |
| DE3038571C2 (de) | Zenerdiode | |
| DE3116268C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE1130932B (de) | Verfahren zur Herstellung kleinflaechiger pn-UEbergaenge in Halbleiter-koerpern von einem Leitfaehigkeitstyp von Halbleiteranordnungen, z. B. Dioden oder Transistoren | |
| DE2749607A1 (de) | Halbleiteranordnung und verfahren zu deren herstellung | |
| DE1764847B2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| DE2133979C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE3888663T2 (de) | Bipolare Halbleiteranordnung mit einer leitenden Rekombinationsschicht. | |
| DE2155816A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung | |
| DE69511343T2 (de) | Verfahren zur Herstellung eines für IGBT geeigneten Halbleiterplättchens | |
| DE69229927T2 (de) | Integrierte Struktur einer bipolaren Leistungsanordnung mit hoher Stromdichte und einer schnellen Diode und Verfahren zu ihrer Herstellung | |
| DE3423776A1 (de) | Verfahren zur herstellung einer halbleiteranordnung und nach diesem verfahren hergestellte halbleiteranordnung | |
| DE2904480A1 (de) | Integrierte halbleiterschaltung und verfahren zu ihrem herstellen | |
| DE3123610A1 (de) | "selbstausrichtendes mos-herstellungsverfahren" | |
| DE69014018T2 (de) | Halbleiteranordnung-Wannenoberfläche mit einer gleichmässigen Dotierung und Verfahren zur Herstellung. | |
| DE3408285A1 (de) | Schutzanordnung fuer einen feldeffekttransistor | |
| DE2704471C2 (de) | Verfahren zur Isolation von Halbleitergebieten | |
| DE2627922A1 (de) | Halbleiterbauteil | |
| DE2527076B2 (de) | Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE3046855A1 (de) | Grenzschichtfeldeffekttransistor und verfahren zu dessen herstellung | |
| CH653482A5 (de) | Verfahren zur herstellung einer integrierten schaltung mit einem feldeffekttransistor und durch ein derartiges verfahren hergestellte schaltung. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| D2 | Grant after examination | ||
| 8363 | Opposition against the patent | ||
| 8339 | Ceased/non-payment of the annual fee |