DE3021880C2

DE3021880C2 -

Info

Publication number: DE3021880C2
Application number: DE3021880A
Authority: DE
Inventors: Peter Dr.-Ing. 2000 Hamburg De Draheim
Original assignee: Philips Patentverwaltung GmbH
Current assignee: Philips Intellectual Property and Standards GmbH
Priority date: 1980-06-11
Filing date: 1980-06-11
Publication date: 1988-08-18
Also published as: DE3021880A1

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung für einen Analog-Digital-Umwandler nach dem Pipeliningprinzip mit einer Grobumwandlungs- und einer nachgeschalteten Feinumwandlungsstufe, in denen das analoge Eingangssignal mit Schaltschwellenspannungen verglichen wird und zeitlich nacheinander im Takt (T) abgetastet als digitales Ausgangssignal an den Ausgängen abnehmbar ist, die Schaltschwellenspannungen mit Hilfe von Spannungsteilern erzeugt werden und für jede Schaltschwelle ein Komparator mit getaktetem Speicher und danach eine Verknüpfungsschaltung angeordnet sind, an deren Ausgang das digitale Ausgangssignal abnehmbar und hinter den Verknüpfungsschaltungen der Grobumwandlungsstufe eine Digital-Analog-Umwandlungsstufe angeordnet ist, die ein analoges Signal an eine Differenzverstärkerstufe liefert, der weiterhin das analoge Eingangssignal verzögert zugeführt wird und die das analoge Eingangssignal für die Feinumwandlungsstufe liefert, nach Patent . . . (Patentanmeldung P 29 40 228.6).

Dieses Hauptpatent befaßt sich mit dem Einsatz von Differenzverstärkern zwischen der Grob- und der Feinumwandlungsstufe, und zwar werden zwei Differenzverstärker verwendet, um die Genauigkeitsanforderungen an die Einhaltung enger absoluter Toleranzgrenzen für die Verstärkung eines einzelnen Differenzverstärkers lediglich auf die Genauigkeitsanforderungen an die Einhaltung von relativen Toleranzgrenzen zweier gleichartiger Differenzverstärker einzuschränken, wodurch eine Verwirklichung dieses Prinzips in einer monolithisch integrierten Schaltung erleichtert wird.

Dabei wurde die absolute Verstärkungsanforderung von 16fach ±3% für einen Differenzverstärker auf eine relative Verstärkungsdifferenz von ±3% zwischen zwei Differenzverstärkern herabgedrückt.

In der älteren Anmeldung wurde nicht dargelegt, in welcher Weise das Eingangssignal den Differenzverstärkern zwischen Grob- und Feinkonvertern verzögert zugeführt wird, da es nicht Gegenstand der Anmeldung war. Dies kann aber durch Vorschaltung einer sogenannten Track- and Hold-, d. h. Übernahme- und Halteschaltungsanordnung, geschehen, die vor dem Eingang, wie in der älteren Anmeldung beschrieben, geschaltet ist und vom gemeinsamen Takt geschaltet wird, eine in der Analog-Digital-Umwandlungstechnik durchaus bekannte Maßnahme.

Eine derartige Track- and Hold-Schaltung besteht aus mindestens zwei oder, wie in der Fig. 1 gezeigt, aus drei parallelen Zweigen, z. B. aus Schaltern S 1, S 2 und S 3, Ladekondensatoren C 1, C 2 und C 3, Entkopplungsverstärkern D 9, D 10 und D 11 und hinter den Entkopplungsverstärkern angeordneten weiteren Schaltern S 4, S 5 und S 6. Die sechs Schalter können z. B. mit drei aus dem Systemtakt T hergeleiteten Takten T 1, T 2 und T 3 (Mehrphasentakt) folgendermaßen geschaltet werden:

Takt T 1

Die Schalter S 1 und S 5 sind geschlossen. Die Schalter S 2, S 3, S 4, S 6 sind offen. Das Eingangssignal am Punkt E 1 wird dem Kondensator C 1 zugeführt und dieser wird während der Zeit τ 1, in der der Schalter S 1 geschlossen ist, aufgeladen.

Takt T 2

Die Schalter S 2 und S 6 sind geschlossen. Die Schalter S 1, S 3, S 5, S 4 sind offen. Das Eingangssignal wird nun während der Zeit τ 2 auf den Kondensator C 2 geladen und das schon auf den Kondensator C 1 geladene Signal wird weiterhin gehalten.

Takt T 3

Die Schalter S 3 und S 4 sind geschlossen. Die Schalter S 1, S 2, S 5, S 6 sind offen. Das Eingangssignal wird nun auf den Kondensator C 3 geladen und das auf den Kondensator C 1 gespeicherte Signal fließt über den Entkopplungsverstärker D 9 und den nun geschlossenen Schalter S 4 zum Ausgang, Punkt E, ab.

Takt T 1

Die Schalter S 1 und S 5 sind geschlossen. Die Schalter S 2, S 3, S 4, S 6 sind geöffnet. Das auf dem Kondensator C 2 geladene Signal fließt über D 10 und S 5 zum Punkt E ab und C 1 wird erneut geladen. . . . Der Zyklus beginnt von neuem.

Diese Schaltung dieser Schaltungsanordnung bewirkt, daß das analoge Eingangssignal U 1 in zeitdiskrete Werte zerlegt am Ausgang, Punkt E, vorliegt (Fig. 2). Darüber hinaus ist es auch noch um zwei Takte gegenüber dem Eingangssignal verzögert.

Durch diese Verzögerung wird bewirkt, daß die Geschwindigkeitsanforderung an die Verstärker verkleinert ist, da für die Verstärkungsoperation zwei Takte mehr Zeit zur Verfügung steht.

Werden, wie in Fig. 1 gezeigt, noch drei weitere Schalter S 7, S 8 und S 9, die zu getrennten Ausgängen E 2, E 3 und E 4 führen, parallel zu den Schaltern S 4, S 5 und S 6 hinzugefügt und werden diese auch von der in der Fig. 1 angegebenen Taktanordnung geschaltet, so wird erstens eine Signalaufspaltung und zweitens eine Signalverzögerung um einen Takt gegenüber dem Ausgang, Punkt E, an den Ausgängen E 2, E 3 und E 4, die auch zu einem gemeinsamen Ausgang zusammengefaßt werden können, erhalten.

Die Übernahme- und Halte-Schaltungsanordnung kann also einerseits zur Verkleinerung der Geschwindigkeitsanforderungen an Verstärkerschaltungen und andererseits zur zeitlichen Verzögerung in Pipelining-Schaltungen verwendet werden.

Die Aufgabe der vorliegenden Erfindung besteht nun darin, die Geschwindigkeit der Analog-Digital- bzw. der Digital-Analog-Umwandlung zu erhöhen. Diese Aufgabe wird für eine Schaltungsanordnung der eingangs genannten Art nach der Erfindung dadurch gelöst, daß zu den beiden Differenzverstärkern nach der Patentanmeldung P 29 40 228.6 mindestens ein dritter Differenzverstärker parallel in einer Übernahme- und Halte-Schaltungsanordnung geschaltet ist, wobei sowohl der nichtinvertierende Ausgang des ersten Differenzverstärkers über einen Schalter als auch der nichtinvertierende Ausgang des dritten Differenzverstärkers über einen Schalter mit dem positiven Ausgangspunkt zu verschiedenen Zeitaugenblicken im Takt verbunden werden und vor die interne Klemme eine weitere Eingangs-Übernahme- und Halte-Schaltungsanordnung bis zur Eingangsklemme eingeschaltet ist und die nichtinvertierenden Eingänge des ersten und des dritten Differenzverstärkers über zu verschiedenen Zeitaugenblicken im Takt sich schließende Schalter mit den Ausgängen der entsprechenden Differenzverstärker in der Eingangs-Übernahme- und Halte-Schaltungsanordnung verbunden sind.

Die Erfindung bringt also die Einfügung einer Übernahme- und Halte-Schaltungsanordnung an der betreffenden Übergangsstelle zwischen der Grobumwandlungsstufe und der Feinumwandlungsstufe.

In weiterer Ausgestaltung der Erfindung kann sowohl die Eingangs- als auch die Differenzverstärker-Übernahme- und Halteschaltungsanordnung aus je drei parallelen Zweigen mit drei Differenzverstärkern bestehen, die über vom Takt gesteuerte Schalter geschaltet werden.

Dieser neuen Zwischenstufe werden also sowohl das analoge Eingangssignal als auch das digital-analog-rückgewandelte Signal der Grobumwandlungsstufe zugeführt.

Durch die Anwendung einer Übernahme- und Halte-Schaltungsanordnung an der betreffenden Stelle und auch vor der bisherigen Eingangsklemme E kann die Geschwindigkeit der Umwandlung nun mindestens verdoppelt werden. Die Einhaltung einer relativen Verstärkungsabweichung zwischen den einzelnen Differenzverstärkern an dieser Stelle kann weiterhin auf ±3% gehalten werden, wenn die Differenzverstärker in integrierter Schaltungstechnik auf einem einzigen Chip aufgebaut werden.

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird im folgenden näher beschrieben. Es zeigen

Fig. 1 eine sogenannte Track- and Hold- bzw. Übernahme- und Halte-Schaltungsanordnung,

Fig. 2 eine graphische Darstellung der Zerlegung eines Analog-Signales,

Fig. 3 ein vollständiges Schaltbild der Erfindung.

In der Schaltungsanordnung nach Fig. 1 sind die Ausgänge E 2, E 3 und E 4 getrennt und führen an die entsprechenden nichtinvertierenden Eingänge der Differenzverstärker D 1, D 3 und D 4, wie in Fig. 3 gezeigt. Im gleichen Takt, wie oben genannt, werden auch die nichtinvertierenden Ausgänge dieser Differenzverstärker nun auf die Ausgangssammelleitung geschaltet, d. h. auf den positiven Ausgangspunkt C, und zwar über die Schalter S 10, S 11 und S 12, so daß jeweils zu einem Zeitaugenblick ein Differenzverstärker mit seinem Ausgang an den Punkt C geschaltet ist. Die Kombination von Schaltern in der Eingangs-Übernahme- und Halte-Schaltungsanordnung als auch in dieser Differenzverstärker-Übernahme- und Halte-Schaltungsanordnung mit dem gemeinsamen Takt T ist die folgende: Zum Zeitaugenblick τ 1 sind die Schalter S 1, S 5, S 7 und S 12 geschlossen, zum Zeitaugenblick τ 2 die Schalter S 2, S 6, S 9 und S 11 und zum Zeitaugenblick τ 3 die Schalter S 3, S 4, S 8 und S 10. Auf diese Weise wird erreicht, daß nur ein Differenzverstärker ein Ausgangssignal auf den Punkt C abgeben muß und die anderen beiden Differenzverstärker in den verbleibenden weiteren zwei Takten, in denen sie nicht auf den Punkt C geschaltet sind, die Differenzenbildung vornehmen können. Da damit die Geschwindigkeitsanforderung an die einzelnen Differenzverstärker verkleinert ist, kann die Gesamtschaltung, bestehend aus drei Differenzverstärkern, sehr viel schnellere Eingangssignale verarbeiten als ein einzelner Differenzverstärker.

In Fig. 3 ist die Grobumwandlungsstufe mit GADU/DAU bezeichnet. Durch diese Bezeichnung soll zum Ausdruck kommen, daß in dieser Grobumwandlungsstufe ein analoges Eingangssignal, wie oben anhand der Fig. 2 beschrieben, in ein digitales Ausgangssignal umgewandelt wird, aber auch gleichzeitig das digitale Ausgangssignal wiederum in ein analoges Signal umgewandelt wird, das mit Hilfe eines Differenzverstärkers als Eingangssignal für die Feinumwandlungsstufe dient, die mit FADU bezeichnet ist.

Die Eingangsspannung, also das analoge Eingangssignal nach Fig. 2, wird zwischen dem gemeinsamen Bezugspunkt, z. B. Masse, und der Klemme E 1, wie links unten in Fig. 3 eingezeichnet, angelegt. Der Eingang der Grobumwandlungsstufe GADU/DAU besteht im gezeigten Ausführungsbeispiel aus parallel geschalteten Differenzverstärkern K 1, K 2, K 3 bis K 15. Es sind also fünfzehn Eingangsstufen vorhanden. Der eine Eingang dieser vergleichenden Differenzverstärker ist mit der Klemme E verbunden und der andere Eingang mit jeweils einem Abgriff aus einer Spannungsteilerkette, die aus Widerständen bestehen kann, oder, wie in diesem Ausführungsbeispiel gezeigt, aus FETs mit der Bezeichnung TS 1, TS 2 bis TS 16. Dieser Spannungsteiler ist zwischen eine Bezugsspannung UB 3 und eine Bezugsspannung UB 1 geschaltet, wobei z. B. UB 3 + 2 V und UB 1 + 5 V sein kann. Um die Widerstandswerte der FET TS 1 bis TS 16 entsprechend ihren Sollwerten korrigieren zu können, sind Steueranschlüsse S 1, S 2, S 3 bis S 16 vorhanden, die mit Steuerschaltungen verbunden sein können, wie in der älteren Anmeldung nach P 29 24 746.9 gezeigt, jedoch für die Funktion dieser Erfindung ohne Bedeutung sind.

Entsprechend dem Amplitudenwert der Eingangsspannung, die an der Klemme E anliegt, werden zu einem bestimmten Zeitaugenblick z. B. die vergleichenden Differenzverstärker K 1, K 2 und K 3 angesteuert, wenn z. B. die Differenz zwischen zwei jeweils benachbarten Schwellwertspannungen

beträgt und in dem betreffenden Zeitpunkt ( Augenblick) der Amplitudenwert des analogen Eingangssignals etwa 2,6 V beträgt.

(2 V + 3 × 0,1875 V + d; 0 < d < 0,1875 V).

Zum Taktzeitpunkt läuft ein Takt T an die Takteingänge der nachgeschalteten Flip-Flops F 1, F 2, F 3 bis F 15. In dem angegebenen Beispiel werden die drei Flip-Flops F 1, F 2, F 3 gesetzt, während die anderen gelöscht werden. Die Verknüpfungsgatter G 1, G 2, G 3 bis G 14 reagieren entsprechend und an ihren Ausgängen liegt zusammen mit dem invertierten Ausgang des Flip-Flops F 1 und dem nichtinvertierten Ausgang des Flip-Flops F 15 der Amplitudenwert in digitaler Form (also als Eins oder Null bzw. High oder Low) im 1-aus-16-Code vor. Diese genannten Ausgänge werden auf die Eingänge des ROM der Grobumwandlungsstufe geführt, wo in an sich bekannter Weise der Dualcode erzeugt wird, so daß an dem Ausgang des ROM die vier höherwertigen Bits b 7 bis b 4 des Digitalwertes abgenommen werden können.

Auf diese Weise ist es möglich, wenn die Taktfrequenz doppelt so groß ist oder größer als die höchste, im analogen Eingangssignal vorkommende Frequenz ist, das Eingangssignal ohne Informationsverfälschung zu digitalisieren.

Die Feinumwandlungsstufe FADU wandelt nur analog-digital um. Ihre Signaleingangsklemme ist mit C bezeichnet. Die vergleichenden Differenzverstärker sind hier K 21, K 22, K 23 bis K 36, die nachgeschalteten Flip-Flops F 21, F 22, F 23 bis F 36 und die Verknüpfungsgatter G 22 bis G 34. Auch hier ist ein ROM in gleicher Weise wie bei der Grobumwandlungsstufe angeordnet und es werden die vier niederwertigen Bits b 3 bis b 0 am Ausgang dieses zweiten ROM am Ende der Feinumwandlungsstufe FADU verfügbar.

Der vergleichende Differenzverstärker K 36 und das dessen Ausgang abtastende Flip-Flop F 36 und dessen Ausgangssignal AF werden nicht zur direkten Umwandlung des analogen Eingangssignals in ein digitales Ausgangssignal benötigt, sondern nur als Erkennschaltungsanordnung für die in der älteren Patentanmeldung nach P 29 24 746.9 beschriebene Fehlerkorrekturschaltung und hat, wie überhaupt die ganze Fehlerkorrekturschaltung, für den Gegenstand dieser Anmeldung keine Bedeutung. Das Pipeliningprinzip einer Analog-Digital-Umsetzung beruht darauf, daß zunächst in einer ersten Umwandlungsstufe (Grobumwandlungsstufe) das analoge Signal mit Schwellwertspannungen in groben Spannungssprüngen verglichen und dabei digital gewandelt wird und anschließend - nach einer gewissen Zeitverzögerung t 2 - die Differenz zwischen der höchsten, vom analogen Eingangssignal überschnittenen Schwellwertspannung und der um die Zeitspanne t 1 verzögerten analogen Eingangsspannung fein digital gewandelt wird. Um dies mit vergleichenden Differenzverstärkern gleicher Konstruktion und Empfindlichkeit wie in der Grobumwandlungsstufe tun zu können, muß die Differenz entsprechend verstärkt werden.

In der Einleitung wurde bereits darauf hingewiesen, daß zwischen der Grobumwandlungsstufe und der Feinumwandlungsstufe eine Rückumsetzung des digitalen Ausgangssignals der Grobumwandlungsstufe in ein analoges Signal erfolgen muß, um ein Differenzsignal (C-B) mit dem analogen Eingangssignal für die Grobumwandlungsstufe als Eingangssignal C für die Feinumwandlungsstufe FADU zu erhalten.

Dazu war es bekannt bzw. in der älteren Anmeldung bereits beschrieben, hinter die Verknüpfungsglieder G 1, G 2, G 3 bis G 14 der Grobumwandlungsstufe GADU entsprechend angeordnete FET T 1, T 2, T 3 bis T 15 als DAU einzuschalten, an deren Gates das digitale Signal im 1-aus-16-Code lag und an deren Ausgänge ein analoges Signal abgegriffen werden konnte, das dem digitalen Wert zu dem betreffenden Zeitpunkt entspricht.

Gezeigt ist diese bereits auch in der älteren Anmeldung nach P 29 24 746.9 vorhandene Leitung, die mit den Source-Anschlüssen der FET T 0 bis T 15 verbunden ist, während die Drain-Anschlüsse dieser FET jeweils an dem Spannungsteiler angeschlossen sind, und zwar jeweils an den einer Schaltschwelle zugeordneten.

Während der Gegenstand nach der älteren Anmeldung nach P 29 24 746.9 nur einen Differenzverstärker an der Übergangsstelle zwischen der Grobumwandlungsstufe GADU/DAU und der Feinumwandlungsstufe FADU zeigte, sind nach der älteren Anmeldung nach P 29 40 228.6 zwei Differenzverstärker angeordnet, und zwar die mit den Bezeichnungen D 1 und D 2, deren absolute Verstärkungsgrade untereinander gleich sein müssen, aber keinen bestimmten, eng vorgeschriebenen Wert haben müssen.

Die Anmeldung zeigt, wie oben beschrieben, vier Differenzverstärker D 1, D 2, D 3 und D 4. Die invertierenden, also mit Minus bezeichneten Anschlüsse, liegen an den bereits oben beschriebenen Transistoren T 0 bis T 15, und zwar jeweils an den Source-Anschlüssen und somit am Ausgang eines DAU 1. Der nichtinvertierende Eingang des Differenzverstärkers D 2 liegt an den Source-Anschlüssen weiterer als Schalter angeordneter FET's, die in Fig. 3 mit TB 1 bis TB 15 bezeichnet sind, die einen DAU 2 bilden. Die Drain-Anschlüsse dieser FET TB 1 bis TB 15 liegen nicht an der jeweils zugehörigen, d. h. der zuletzt von der Eingangsspannung überschrittenen Schaltspannungswelle, sondern an der jeweils nächsthöheren. Die Gate-Anschlüsse sind jedoch mit den entsprechenden von DAU 1 verbunden. So liegt z. B. der Drain-Anschluß des FET TB 1 an dem Verbindungspunkt der Anschlüsse der nächsthöheren Schaltschwelle zwischen den Transistoren im Spannungsteiler TS 2 und TS 3. Entsprechend liegt der Drain-Anschluß des FET TB 2 an der nächsthöheren Schaltschwelle, also an der Verbindungsstelle zwischen den Anschlüssen der Spannungsteilertransistoren TS 3 und TS 4.

Die Ausgänge der Differenzverstärker sind nun nicht wie bei dem Differenzverstärker OP 1 in Fig. 1 der älteren Anmeldung nach P 29 24 746.9 auf Masse bezogen, sondern frei, die negativen Ausgänge jedoch miteinander verbunden.

Der zweite Differenzverstärker D 2 schafft an seinen Ausgängen zwei neue Bezugsspannungsquellen:
Am positiven Ausgang A die mit UB 2 bezeichnete Bezugsspannungsquelle und am negativen Ausgang mit der Klemme B die mit UB 4 bezeichnete Bezugsspannungsquelle. Zwischen diesen beiden Bezugspannungsquellen sind die mit ihren Drain- und Source-Anschlüssen in Reihe geschalteten Transistoren T 21, T 22 bis T 36 als Spannungsteiler geschaltet, der an seinen Abgriffen die Schwellwertspannungen für die vergleichenden Differenzverstärker der Feinumwandlungsstufe liefert. Die Gate-Anschlüsse S 21 bis S 36 können, wie in der älteren Anmeldung nach P 29 24 746.9 für S 1 bis S 15 beschrieben, von einer möglicherweise angeschlossenen Fehlerkorrekturschaltung angesteuert werden. Der Spannungsteiler kann auch aus Widerständen bestehen.

Damit gibt der Differenzverstärker D 2 die Schwellwertspannungen für die Feinumwandlungsstufe, also den Fein-Analog-Digital-Umwandler, vor.

Die negativen Ausgänge der Differenzverstärker D 1, D 3 und D 4 mit dem negativen Ausgang des Differenzverstärkers D 2 und somit mit der "unteren" Bezugsspannungsquelle UB 4 verbunden sind, bezieht sich der positive Ausgang C der Differenzverstärker D 1, D 3 und D 4, also das analoge Eingangssignal der Feinumwandlungsstufe, auf den Fußpunkt des Spannungsteilers in der Feinumwandlungsstufe. Zwischen dem positiven Schaltungspunkt C und dem negativen Ausgang B der Differenzverstärker D 1, D 3 und D 4 wird ein Lastwiderstand R geschaltet, dessen Größe dem Summenwiderstand des Spannungsteilers entspricht. Dadurch sind die Ausgänge aller Differenzverstärker gleich belastet.

Durch Einsatz von jeweils zwei Differenzverstärkern D 1 und D 2, D 3 und D 2 sowie D 4 und D 2 zu bestimmten Zeiten gelingt es, die Referenzspannungen für den Feinkonverter abhängig von dem Verstärkungsgrad der Differenzverstärker zu machen, von dem auch die Höhe des Eingangssignals für den Feinkonverter abhängt.

Claims

1. Schaltungsanordnung für einen Analog-Digital-Umwandler nach dem Pipeliningprinzip mit einer Grobumwandlungs- und einer nachgeschalteten Feinumwandlungsstufe, in denen das analoge Eingangssignal mit Schaltschwellenspannungen verglichen wird und zeitlich nacheinander im Takt (T) abgetastet als digitales Ausgangssignal an den Ausgängen abnehmbar ist, die Schaltschwellenspannungen mit Hilfe von Spannungsteilern erzeugt werden und für jede Schaltschwelle ein Komparator mit getaktetem Speicher und danach eine Verknüpfungsschaltung angeordnet sind, an deren Ausgang das digitale Ausgangssignal abnehmbar und hinter den Verknüpfungsschaltungen der Grobumwandlungsstufe eine Digital-Analog-Umwandlungsstufe angeordnet ist, die ein analoges Signal an eine Differenzverstärkerstufe liefert, der weiterhin das analoge Eingangssignal verzögert zugeführt wird und die das analoge Eingangssignal für die Feinumwandlungsstufe liefert, nach Patentanmeldung P 29 40 228.6, dadurch gekennzeichnet, daß einem ersten Differenzverstärker (D 1) mindestens ein weiterer Differenzverstärker (D 3) parallel in einer Übernahme- und Halte- Schaltungsanordnung geschaltet ist, wobei sowohl der nichtinvertierende Ausgang des ersten Differenzverstärkers (D 1) über einen Schalter (S 10) als auch der nichtinvertierende Ausgang des weiteren Differenzverstärkers (D 3) über einen Schalter (S 11) mit dem positiven Ausgangspunkt (C) zu verschiedenen Zeitaugenblicken im Takt (T) verbunden werden und vor die interne Klemme (E) eine weitere Eingangs-Übernahme- und Halte-Schaltungsanordnung bis zur Eingangsklemme (E 1) eingeschaltet ist und die nichtinvertierenden Eingänge des ersten (D 1) und des dritten Differenzverstärkers (D 3) über zu verschiedenen Zeitaugenblicken im Takt (T) sich schließende Schalter (S 7 und S 8) mit den Ausgängen der entsprechenden Differenzverstärker (D 11 und D 10) in der Eingangs-Übernahme- und Halte-Schaltungsanordnung verbunden sind.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß sowohl die Eingangs- als auch die Differenzverstärker-Übernahme- und Halte-Schaltungsanordnung aus je drei parallelen Zweigen mit drei Differenzverstärkern (D 9, D 10, D 11 und D 1, D 3, D 4) besteht, die über vom Takt (T) gesteuerte Schalter (S 1, S 5, S 7, S 12; S 2, S 6, S 9, S 11 und S 3, S 4, S 8, S 10) geschaltet werden.