DE3737279C2

DE3737279C2 -

Info

Publication number: DE3737279C2
Application number: DE3737279A
Authority: DE
Inventors: Donald A. Kerth; David R. Austin Tex. Us Welland
Original assignee: Crystal Semiconductor Corp
Current assignee: Crystal Semiconductor Corp
Priority date: 1986-11-12
Filing date: 1987-11-03
Publication date: 1989-08-17
Also published as: FR2606564A1; GB2198305A; FR2606564B1; JPH0424887B2; US4804863A; GB8726408D0; JPS63283226A; DE3737279A1; GB2198305B

Description

Die vorliegende Erfindung betrifft eine Schaltungsanord nung zum Erzeugen einer treppenstufenartigen Spannungs wellenform an einem Signalausgangsanschluß nach dem Oberbegriff des Anspruchs 1, ein Verfahren zum Erzeugen einer treppenstufenartigen Spannungswellenform mittels einer derartigen Anordnung nach dem Oberbegriff des An spruchs 5 und ein Verfahren zum Erzeugen einer Gruppe von Gleichspannungsbezugsspannungen mittels einer der artigen Schaltungsanordnung nach dem Oberbegriff des Anspruchs 6.

Bei elektronischen Systemen ist es häufig wünschenswert, eine Gruppe von genauen Bezugsspannungen zur Verfügung zu haben. Ein derartiges elektronisches System ist der Blitz-A/D-Umsetzer. Bei einem herkömmlichen Blitz-A/D- Umsetzer werden typischerweise 2ⁿ-genaue Bezugsspannun gen für einen Vergleich mit einer unbekannten analogen Eingangsspannung benötigt, wobei n die Anzahl der digi talen Bits des Umsetzers ist. Eine herkömmliche Schal tungsanordnung zum Erzeugen der benötigten Bezugsspan nungen enthält 2ⁿ⁺¹ Widerstände, die in Reihe zwischen zwei zur Verfügung stehenden Bezugsspannungen (eine dieser Bezugsspannungen kann Erde sein) angeschlossen sind. Die Serienschaltung der Widerstände teilt die Differenz zwischen den beiden zur Verfügung stehenden Bezugsspannungen in 2ⁿ zusätzliche Bezugsspannungen. Bei einem 6-Bit-Blitz-A/D-Umsetzer können beispielsweise 65 Widerstände in Reihe zwischen Erde und einer verfüg baren +3,0-V-Bezugsspannung angeschlossen sein, um 64 zusätzliche Bezugsspannungen zwischen Erde und +3,0 V bereitzustellen. Für die Genauigkeit des A/D-Umsetzungs vorgangs ist es wichtig, daß die inkrementellen Diffe renzen zwischen diesen zusätzlichen Bezugsspannungen so genau wie möglich sind.

Um die Anforderungen an die Kosten, die Größe und die Zuverlässigkeitsgesichtspunkte, wenn nur möglich, zu befriedigen, ist es im allgemeinen vorteilhaft, elek tronische Schaltkreise, wie den Blitz-A/D-Umsetzer, unter Verwendung der Bearbeitungstechnik für monolithi sche integrierte Schaltkreise herzustellen. Bei der gegenwärtigen Herstellungstechnik für monolithische integrierte Schaltkreise ist es jedoch unpraktisch, eine Reihe von Widerständen herzustellen, bei den die Wider standsverhältnisse hinreichend genau sind, um einen Blitz-A/D-Umsetzer zur Verfügung zu stellen, der eine Auflösung von mehr als 9 Bits aufweist.

Eine gattungsgemäße Schaltungsanordnung zum Erzeugen einer treppenstufenartigen Spannungswellenform ist aus der DE 25 17 852 A1 bekannt. Der erste Kondensator der bekannten Schaltungsanordnung hat einen unveränderli chen Kapazitätswert. Der zweite Kondensator liegt an einer unveränderlichen Spannung mit einem Anschluß und ist auch mit seinem anderen Anschluß nicht umschaltbar.

Eine als Blitz-A/D-Umsetzer arbeitende Schaltungsanordnung ist bekannt aus dem Standard-Handbuch "Electronics Engineer's Reference Book, 5. Auflage, Herausgeber: Butterworth & Co. (Publishers) Limited, 1. Ausgabe 1983, Nachdruck 1984, Seite 31/11. Die aus dieser Entgegenhaltung bekannte Schaltungsan ordnung wird im einzelnen unter Bezugnahme auf Fig. 1 in der nachfolgenden Beschreibung erörtert.

Gegenüber diesem Stand der Technik liegt der vorliegen den Erfindung die Aufgabe zugrunde, eine Schaltungsan ordnung der eingangs genannten Art so weiterzubilden, daß sie zum Erzeugen von hochgenauen Gleichspannungs bezugsspannungen geeignet ist und als monolithische integrierte Schaltung realisierbar ist.

Diese Aufgabe wird bei einer Schaltungsanordnung nach dem Oberbegriff des Patentanspruchs 1 durch die im kenn zeichnenden Teil des Patentanspruchs 1 angegebenen Merk male gelöst.

Bevorzugte Weiterbildungen ergeben sich aus den Unter ansprüchen 2 bis 4 sowie aus den rückbezogenen Verfah rensansprüchen 5 und 6.

Das Verfahren und der Schaltkreis sind insbesondere für die Verwendung in einem Blitz-A/D-Umsetzer geeignet, der als ein CMOS monolithischer integrierter Schaltkreis realisiert wird. Bei einer derartigen Anwendung kann die Erfindung anstelle einer langen Reihe von seriell ver bundenen Widerständen verwendet werden, welche her kömmlicherweise für die Erzeugung einer Vielzahl von Be zugsspannungen verwendet wird, die bei dem Umsetzer schaltkreis erforderlich sind. Und vorteilhafterweise sind die durch das Verfahren und die Schaltungsanordnung gemäß der vorliegenden Erfindung erzeugten Spannungen typischerweise genauer als diejenigen, die durch eine herkömmliche Widerstandsreihe erzeugt werden, und sie ermöglichen daher, daß Blitz-A/D-Umsetzer mit höherer Auflösung durch monolithische integrierte Schaltkreise hergestellt werden können.

Gemäß einem Gesichtspunkt der Erfindung enthält der Schalt kreis zum Erzeugen einer Gruppe von Gleichspannungsbezugs spannungen eine Schalteinrichtung zum Aufladen eines ersten Kondensators auf eine verfügbare Bezugsspannung und dann Entladen des Kondensators auf einen virtuellen Erdungsverbin dungspunkt an dem invertierenden Eingang eines Differenzver stärkers. Der Differenzverstärker hat einen verhältnismäßig großen Rückkopplungskondensator, der zwischen seinem Ausgang und seinem Eingang angeschlossen ist. Ein Schalter ist eben falls zwischen dem Ausgang des Differenzverstärkers und dem invertierenden Eingang des Differenzverstärkers angeschlos sen. Ein wiederholtes Aufladen und Entladen des ersten Kon densators resultiert in der Erzeugung einer treppenstufenar tigen Spannungswellenform an dem Ausgang des Differenzver stärkers. Die Spannungszunahme von Schritt zu Schritt ist praktisch identisch für alle Stufen. Wenn die treppenstufen artige Wellenform nach einer gewünschten Anzahl von Stufen vervollständigt ist, wird der Schalter, der zwischen dem Aus gang des Differenzverstärkers und dem invertierenden Eingang des Differenzverstärkers angeschlossen ist, kurzzeitig ge schlossen, um die Ausgangsspannung des Differenzverstärkers auf seine niedrigste Spannung zurückzusetzen, und der näch ste Zyklus der Erzeugung der treppenstufenartigen Wellenform wird begonnen. Die Eingänge einer Mehrzahl von Abtast- und Halteschaltkreisen mit einheitlicher Verstärkung sind mit dem Ausgang des Differenzverstärkers verbunden. Jedem der Ab tast- und Halteschaltkreise wird ein unterschiedliches Abtast signal von einem Steuer- und Zeitgeberschaltkreis zugeführt, um die verschiedenen Spannungsstufen der treppenstufenartigen Spannungswellenform abzutasten. Damit stellen die Ausgänge der Abtast- und Halteschaltkreise eine Gruppe von genauen Gleich spannungsbezugsspannungen bereit.

Gemäß einem anderen Gesichtspunkt der Erfindung kann die treppenstufenartige Spannungswellenform bei elektronischen Systemen für Zwecke verwendet werden, die verschieden sind von der Erzeugung von Gleichspannungsbezugsspannungen, die den gleichen Abstand aufweisen. Für derartige andere Zwecke brauchen die obenerwähnten Abtast- und Halteschaltungen nicht vorgesehen zu werden.

Ein Ausführungsbeispiel des Verfahrens und der Schaltungs anordnung gemäß der Erfindung wird im folgenden anhand einer detaillierten Beschreibung der dargestellten Ausführungs form in Verbindung mit den Zeichnungen beschrie ben. Es zeigt

Fig. 1 ein elektrisches Schaltbild, das einen Blitz-A/D-Um setzer nach dem Stand der Technik zeigt;

Fig. 2 ein elektrisches Schaltbild eines Schaltkreises zum Erzeugen von Bezugsspannungen gemäß der vorliegenden Erfindung;

Fig. 3 ein Zeitdiagramm, das der Funktionsweise des Bezugs spannungsschaltkreises nach Fig. 2 zugeordnet ist;

Fig. 4 ein elektrisches Schaltbild, das Einzelheiten einer Ausführungsform eines Offset-Einstellschaltkreises zeigt, der in dem Bezugsspannungsschaltkreis nach Fig. 2 enthalten ist.

Es wird nun Bezug auf die Fig. 1 genommen und dort ist ein 6-Bit-Blitz-A/D-Umsetzer nach dem Stand der Technik darge stellt. 65 Widerstände R 1 bis R 65 sind in Reihe zwischen einer Bezugsspannung VH und einer Bezugsspannung VL angeschlossen. Die Widerstände R 2 bis R 64 sind derart ausgebildet, daß sie jeweils denselben Widerstandswert aufweisen, und die Wider stände R 1 und R 65 sind derart ausgebildet, daß sie einen Wi derstand aufweisen, der halb so groß ist wie derjenige der anderen Widerstände.

Für eine unipolare Arbeitsweise ist der Anschluß VL mit Erde verbunden und der Anschluß VH ist mit einer +3,0-Volt-Bezugs spannung verbunden. (Für eine bipolare Arbeitsweise kann der Anschluß VL mit einer Bezugsspannung von -1,5 V verbunden werden, während der Anschluß VH mit einer Bezugsspannung von +1,5 V verbunden ist.) Bei dem unipolaren Fall stellen die Widerstandsverbindungspunkte, die mit V 1 bis V 64 bezeichnet sind, eine Gruppe von Referenzspannungen bereit, deren Werte einen Bereich von etwas oberhalb von 0 V bis etwas unterhalb von VH umfassen. Jeder der Bezugsspannungsverbindungspunkte V 1 bis V 64 ist mit einem nicht-invertierenden Eingang eines aus einer Gruppe von 64 Spannungskomparatoren COMP 1 bis COMP 64 verbunden. Ein Eingangsanschluß VIN, an dem eine unbekannte analoge Eingangsspannung anliegt, ist mit einem invertieren den Eingang jeweils eines Spannungskomparators COMP 1 bis COMP 64 verbunden. Dann wird die unbekannte analoge Eingangs spannung gleichzeitig mit den Bezugsspannungen verglichen, die an den Verbindungspunkten V 1 bis V 64 erzeugt werden. Jeder der Ausgänge der Spannungskomparatoren COMP 1 bis COMP 64 ist mit einem entsprechenden getakteten Verriegelungsspeicher LATCH 1 bis LATCH 64 verbunden. Die Ausgänge der Verriegelungs speicher LATCH 1 bis LATCH 64 stellen eine 64-Bit-Digital-Dar stellung der unbekannten Analogspannung dar, die an den Ein gangsanschluß VN angelegt wird. Diese 64-Bit-Digital-Darstel lung wird einem getakteten Kodierer 10 zugeführt, der die di gitale Darstellung in einem 64-Bit-Binärkode an Ausgängen B 0 bis B 5 kodiert.

Gemäß dem vorangehenden setzt der Schaltkreis nach Fig. 1 eine unbekannte analoge Eingangsspannung bei jedem Taktzyklus in einen 6-Bit-Binärkode um. Die Genauigkeit der Umsetzung hängt von der Genauigkeit der Bezugsspannungen ab, die an den Verbindungspunkten V 1 bis V 64 erzeugt wird. Eine Erhöhung der Auflösung des Blitz-A/D-Umsetzers auf 8 Bits erfordert die Erzeugung von 256 genauen Bezugsspannungen und eine Erhöhung der Auflösung auf 10 Bits würde die Erzeugung von 1024 genauen Bezugsspannungen erfordern.

Es wird nun Bezug auf Fig. 2 genommen und die Schaltungs anordnung gemäß der vorliegenden Erfindung zum Erzeugen von genauen Bezugsspannungen ist dort dargestellt. Der Bezugs spannungsschaltkreis wird allgemein mit dem Bezugszeichen 12 gekennzeichnet.

Ein erster Kondensator CI weist einen Anschluß auf, der mit einem gemeinsamen Anschluß eines zweipoligen Schalters 14 ver bunden ist. Der andere Anschluß des ersten Kondensators CI ist mit dem gemeinsamen Anschluß eines zweipoligen Schalters 16 verbunden. Bei der bevorzugten Ausführungsform ist der erste Kondensator CI derart ausgebildet, daß er eine nominale Kapazität von 0,5 pF aufweist; andere Werte können jedoch ver wendet werden.

Ein Pol des Schalters 14 ist mit einer ersten Bezugsspannung VREF verbunden und der andere Pol des Schalters 14 ist mit einer Erdungsbezugsspannung verbunden, die in Fig. 2 als Erde dargestellt ist.

Es sollte bemerkt werden, daß die Erdverbindungen in Fig. 2 durch eine Verbindung mit einer anderen Bezugsspannung, wie beispielsweise mit einer Bezugsspannung von -1,5 V, ersetzt werden kann. Bei der dargestellten Ausführungsform, bei der die zweite Bezugsspannung als Erde definiert ist, ist ein typischer Wert für VREF +3,0 V.

Ein Pol des Schalters 16 ist mit einem Verbindungspunkt 18 verbunden und der andere Pol des Schalters 16 ist mit Erde verbunden. Die Schalter 14 und 16 arbeiten in Abhängigkeit von einem Paar von nicht-überlappenden Taktsignalen P 1 und P 2, die von einem Steuer- und Zeitgeberschaltkreis 30 ab gegeben werden, und sie sind derart ausgebildet, daß der erste Kondensator CI auf VREF aufgeladen wird, wenn das Takt signal P 1 einen hohen Pegel aufweist (ein "hoher" Pegel be deutet eine logische "1" mit typischerweise 5,0 V). Alterna tiv hierzu ist, wenn das Taktsignal P 1 einen niedrigen Pegel aufweist (eine logische "0" von nahe bei -5,0 V) und das Taktsignal P 2 einen hohen Pegel aufweist, der erste Kondensa tor CI zwischen Erde und dem Verbindungspunkt 18 angeschlossen.

Eine herkömmliche Ausgestaltung der Schalter 14 und 16, die für die Herstellung in einem CMOS monolithischen integrierten Schaltkreis geeignet ist, ist in Fig. 2 dargestellt. Die Aus gestaltung des Schalters 16 enthält N-Kanal-Transistoren 20 und 22 und die Ausgestaltung des Schalters 14 enthält einen Anreicherungs-(enhancement)-Mode-N-Transistor 24, einen Anreicherungs-Mode-P-Kanal-Transistor 26 und einen CMOS-Inver ter 28. Jeder der anderen Schalter, die in dem Bezugsspannungs schaltkreis 12 enthalten sind, kann in ähnlicher Weise in einem CMOS integrierten Schaltkreis herkömmlicher Weise her gestellt werden.

Der invertierende Eingang eines Differenzverstärkers 32 ist mit dem Verbindungspunkt 18 und der Ausgang des Differenz verstärkers 32 ist mit einem Verbindungspunkt 34 verbunden.

Ein zweiter Kondensator CF ist zwischen den Verbindungspunk ten 34 und 18 angeschlossen. Der zweite Kondensator CF ent hält einen Kondensator 36, der parallel zu einem veränderba ren kapazitiven Element 38 angeschlossen ist. Bei der dar gestellten Ausführungsform ist der Kondensator 36 derart aus gebildet, daß er eine nominale Kapazität annähernd 31 pF auf weist, und das variable kapazitive Element 38 ist derart aus gebildet, daß es bis zu einem Maximalwert von annähernd 2 pF variabel ist; damit ist der zweite Kondensator CF von etwa 31 pF bis 33 pF einstellbar.

Zwischen den Verbindungspunkten 34 und 18 ist auch ein Schal ter 40 angeschlossen, der als Antwort auf eine logische "1" eines Rücksetzsignals RST eine niedrige Impedanz aufweist. Das Rücksetzsignal RST wird von dem Steuer- und Zeitgeber schaltkreis 30 abgegeben.

Ein Offset-Spannungsschaltkreis 42 weist einen Ausgang auf, der mit einem als VOFFSET bezeichneten Verbindungspunkt ver bunden ist. Eine Ausführungsform des Offset-Spannungsschalt kreises 42 wird nachfolgend in Verbindung mit Fig. 4 be schrieben. Der Offset-Spannungsschaltkreis 42, der durch den Steuer- und Zeitgeberschaltkreis 30 gesteuert wird, stellt eine einstellbare Vorspannung für den nicht-invertierenden Eingang des Differenzverstärkers 32 bereit.

Bei der bevorzugten Ausführungsform ist der Verbindungspunkt 34 mit jeweils einem Eingang von 64 herkömmlichen einheit lich verstärkenden Abtast- und Halte-(unity-gain-sample- and- hold)-Schaltkreisen verbunden, die im nachfolgenden als S/H 1 bis S/H 64 bezeichnet werden. Den Abtast- und Halteschaltkrei sen S/H 1 bis S/H 64 sind Signale SMPL 1 bis SMPL 64 zugeordnet, von denen jedes bewirkt, daß der ihm zugeordnete Abtast- und Halteschaltkreis die Spannung an dem Verbindungspunkt 34 ab tastet. Die Signale SMPL 1 bis SMPL 64 werden in dem Steuer- und Zeitgeberschaltkreis 32 erzeugt. Jeder der Abtast- und Halteschaltkreise S/H 1 bis S/H 64 gibt ein entsprechendes Ausgangssignal ab und diese Ausgangssignale werden hier als V 1′ bis V 64′ bezeichnet.

Weitere zwei herkömmliche einheitlich verstärkende Abtast- und Halteschaltkreise, die mit S/HL und S/HH bezeichnet wer den, weisen in ähnlicher Weise Eingänge auf, die mit den Verbindungspunkten 34 verbunden sind. Den Abtast- und Halte schaltkreisen S/HL und S/HH werden Abtastsignale CMPL bzw. CMPH von dem Steuer- und Zeitgeberschaltkreis 30 zugeführt.

Der Ausgang des Abtast- und Halteschaltkreises S/HL ist mit dem invertierenden Eingang eines Spannungskomparators 44 ver bunden, dessen nicht-invertierender Eingang mit Erde verbun den ist. Der Ausgang des Spannungskomparators 44 stellt ein Signal OFFRESLT zur Verfügung, das als Eingangssignal dem Steuer- und Zeitgeberschaltkreis 30 zugeführt wird.

Der Ausgang des Abtast- und Halteschaltkreises S/HH ist mit dem invertierenden Eingang eines Spannungskomparators 46 ver bunden, dessen nicht-invertierender Eingang mit der ersten Bezugsspannung VREF verbunden ist. Der Ausgang des Spannungs komparators 46 stellt ein Signal GAINRESLT zur Verfügung, das ebenfalls als ein Eingangssignal dem Steuer- und Zeitgeber schaltkreis 30 zugeführt wird.

Die Arbeitsweise des Bezugsspannungsschaltkreises 12 wird nachfolgend in Verbindung mit dem Zeitdiagramm nach Fig. 3 beschrieben. Wie es in Fig. 3 dargestellt ist, geht das Rücksetzsignal RST kurzzeitig zu Beginn eines Arbeitszyklus auf einen hohen Pegel und bewirkt, daß der Schalter 40 kurz zeitig eine niedrige Impedanz zwischen dem invertierenden Eingang und dem Ausgang des Differenzverstärkers 32 aufweist. Wenn für ein Beispiel der Arbeitsweise angenommen wird, daß der Offset-Spannungsschaltkreis 42 an den nicht-invertieren den Eingang des Differenzverstärkers 32 0 V anlegt, und die kapazitive Kopplung und die Wirkungen der Offset-Spannungen nicht betrachtet werden, wird der Verbindungspunkt 34 0 V an nehmen. Wenn danach der Schalter 40 in einem Zustand hoher Impedanz ist, bewirkt das Abtastsignal SMPL 1, daß der Abtast- und Halteschaltkreis S/H 1 die Spannung an dem Verbindungs punkt 34 abtastet und diese Spannung zu dem Ausgang V 1′ durchschaltet. (Diese wäre selbstverständlich bei den vor gegebenen Bedingungen des Beispiels 0 V.) Während des ersten Teils des Zeitspaltes, der in Fig. 3 mit t 1 bezeichnet ist, wird auch das Taktsignal P 1 auf einem hohen Pegel gehalten, was bewirkt, daß der erste Kondensator CI auf die erste Be zugsspannung VREF aufgeladen wird. Nachfolgend nimmt das Taktsignal P 1 einen niedrigen Pegel an und nach einer Ver zögerung nimmt das Taktsignal P 2 einen hohen Pegel an und bewirkt, daß die Schalter 14 und 15 den ersten Kondensator CI zwischen Erde und dem invertierenden Eingang des Differenz verstärkers 32 anschließen.

Der Aufbau des Differenzverstärkers 32 ist derart, daß der Verstärker versucht, eine virtuelle Erde an seinem invertie renden Eingang aufrechtzuerhalten. Damit bewirkt die Verbin dung des ersten Kondensators CI mit dem invertierenden Ein gang des Differenzverstärkers 32, daß die Ladung an dem Kon densator CI entladen wird, wobei die Größe dieser Ladung gleich ist der Kapazität des ersten Kondensators CI mal dem Wert der ersten Bezugsspannung VREF. Da aber der invertie rende Eingang des Differenzverstärkes 32 nur eine virtuelle Erde ist, anstelle einer wahren Erde, wird bewirkt, daß eine gleiche, aber entgegengerichtete Ladung dem zweiten Konden sator CF hinzugefügt wird. Gemäß dem grundsätzlichen Prinzip, daß die Ladung an einem Kondensator gleich ist der Kapazität mal der Spannung an dem Kondensator, ist eine sich ergebende Änderung der Ausgangsspannung des Differenzverstärkers 32 gleich der ersten Bezugsspannung VREF, multipliziert mit dem Verhältnis der Kapazität des ersten Kondensators CI zu der Kapazität des zweiten Kondensators CF. Bei der dargestell ten bevorzugten Ausführungsform ist dieses Kapazitätsverhält nis derart ausgebildet, daß es ¹/₆₄ ist, und deshalb wird die Spannung an dem Verbindungspunkt 34 sich um einen Betrag er höhen, der gleich ist ¹/₆₄ der ersten Bezugsspannung VREF. Die Spannungszunahme ist in Fig. 3 als der erste Schritt ober halb von Erde dargestellt und wird in Fig. 3 als Zeitschlitz t 2 bezeichnet. Bei der bevorzugten Ausführungsform beträgt der Zeitschlitz t 2 ungefähr 3 µs. Während des Zeitschlitzes t 2 bewirkt das Abtastsignal SMPL 2, daß der Abtast- und Halte schaltkreis S/H 2 die Spannung an dem Verbindungspunkt 34 ab tastet. Die Ausgangsspannung V 2′ wird dann eine Gleichspan nung sein, die einen Wert von ¹/₆₄ der ersten Bezugsspannung VREF aufweist.

Nachdem das Taktsignal P 2 seinen niedrigen Pegel angenommen hat, aber noch während des Zeitschlitzes t 2 bewirkt das Takt signal P 1 erneut, daß die Schalter 14 und 16 derart einge stellt werden, daß der nun entladene erste Kondensator CI wieder auf die erste Bezugsspannung VREF aufgeladen wird. Zu Beginn des Zeitschlitzes t 3 wird in derselben Weise wie zu vor die Ladung des ersten Kondensators CI zu dem zweiten Kondensator CF übertragen, was bewirkt, daß der Verbindungs punkt 34 hinsichtlich seiner Spannung wieder um ein weiteres ¹/₆₄ der ersten Bezugsspannung VREF zunimmt. Dieser Vorgang wird wiederholt, bis n Schritte über der niedrigsten Span nung erzeugt worden sind. Für die dargestellte Ausführungs form ist n gleich 64. Das Rücksetzsignal RST nimmt am Ende der n + 1 Zeitschlitze einen hohen Pegel an und bewirkt, daß der Schalter 40 eine niedrige Impedanz längs des zweiten Kon densators CF zur Verfügung stellt. Dieser zweite Kondensator CF wird damit entladen und der Verbindungspunkt 34 geht auf 0 V. Der Vorgang der Erzeugung der treppenstufenartigen Spannungswellenform wird dann für den nächsten Zyklus wie derholt.

Gemäß dem Vorangehenden wird festgestellt, daß die Ausgangs spannungen V 1′ bis V 64′ als eine Gruppe von Bezugsgleich spannungen verwendet werden können, wobei die Differenz hin sichtlich der Spannung zwischen einer beliebigen Bezugs spannung und ihren Nachbarn fast gleich ist zu derjenigen jeder anderen Bezugsspannung.

Wie es in Fig. 3 dargestellt ist, ist es nicht notwendig, daß die Dauer jedes Schrittes der treppenstufenartigen Wel lenform identisch ist; es sollte jedoch offensichtlich sein, daß die relativen Zeitverhältnisse des Taktsignals P 1, des Taktsignals P 2 und des Rücksetzsignals RST derart eingestellt werden können, daß jeder Zeitschlitz identisch ist, falls dies gewünscht wird.

Bei bestimmten Anwendungsfällen ist es vorteilhaft, daß die Gesamtdifferenz zwischen dem höchsten Schritt der treppen stufenartigen Spannungswellenform und der zweiten Bezugs spannung fast genau gleich ist der Größe der ersten Bezugs spannung VREF. Ein Vorgang zum Einstellen dieser gesamten Spannungsdifferenz wird nachfolgend beschrieben. Zuerst wird ein iterativer Vorgang verwendet, um die Offset-Spannung des Differenzverstärkers 32 derart einzustellen, daß sie nahe bei 0 ist. Um diesen Vorgang zu beginnen, wird bewirkt, daß der Schalter 40 kurzzeitig in seinem Zustand mit nie driger Impedanz ist. Wenn der Schalter 40 sich in dem Zustand hoher Impedanz befindet, stellt der Offset-Spannungsschalt kreis 42 dann eine Gleichspannungsvorspannung VOFFSET an dem Verbindungspunkt zur Verfügung, die hinreichend negativ ist, um zu bewirken, daß jeder positive Offset an dem Verbindungs punkt 34 auf eine Spannung eingestellt wird, die leicht ne gativer als Erde ist. Der Verbindungspunkt 34 wird dann durch den Abtast- und Halteschaltkreis S/HL abgetastet und die ab getastete Spannung wird durch den Spannungskomparator 44 mit Erde verglichen. Der Spannungskomparator 44 ist ein herkömm licher hochpräziser Komparator mit vermindertem Offset. Wenn der invertierende Eingang des Spannungskomparators 44 negati ver als Erde ist, weist das Signal OFFRESLT einen hohen Pe gel auf und der Steuer- und Zeitgeberschaltkreis wird bewir ken, daß der Offset-Spannungsschaltkreis 42 die Vorspannung VOFFSET an dem Verbindungspunkt iterativ erhöht. Nachdem der Verbindungspunkt 34 in die Nähe von 0 V (innerhalb eines zu lässigen Fehlerbands von beispielsweise + oder -¹/₄ LSB) ge kommen ist, bewirkt der Spannungskomparator 44, daß das Sig nal OFFRESLT einen niedrigen Pegel annimmt. Der Steuer- und Zeitgeberschaltkreis 30 veranlaßt dann, daß der Offset-Spannungs schaltkreis 42 die Spannung an VOFFSET aufrechterhält, die die gewünschte Offsetvorspannung darstellt.

Nachdem der Offset eingestellt worden ist, wird die treppen stufige Wellenform an dem Verbindungspunkt 34 erzeugt, wie es vorstehend beschrieben wurde. Die Spannung an der obersten Stufe wird durch den Abtast- und Halteschaltkreis S/HH abge tastet und die abgetastete Spannung wird durch den Spannungs komparator 46 mit VREF verglichen. Wenn die Spannung an dem Verbindungspunkt 34 kleiner ist als diejenige der ersten Be zugsspannung VREF wird das Signal GAINRESLT einen hohen Pegel aufweisen und umgekehrt wird, wenn die Spannung an dem Verbin dungspunkt 34 größer ist als diejenige der ersten Bezugsspan nung VREF, das Signal GAINRESLT einen niedrigen Pegel aufwei sen. Der Steuer- und Zeitgeberschaltkreis 30 wird veranlassen, daß die Kapazität des zweiten Kondensators CF iterativ ein gestellt wird, bis das Signal GAINRESLT anzeigt, daß eine ma ximale Genauigkeit erreicht worden ist.

Bei Anwendungen, wie beispielsweise als ein Blitz-A/D-Umset zer, ist es im allgemeinen wünschenswert, daß der niedrig ste Spannungsschritt sich nicht bei der zweiten Bezugsspan nung (Erde in diesem Fall) befindet, sondern es kann statt dessen wünschenswert sein, die gesamte Gruppe von Bezugs gleichspannungen um eine Größe nach oben zu verschieben, die ungefähr ¹/₂ LSB äquivalent ist. Zu diesem Zweck wird die Vorspannung an dem Verbindungspunkt VOFFSET um etwa ¹/₂ LSB erhöht. (Die Verstärkung des Differenzverstärkers im Hin blick auf den nicht-invertierenden Eingang ist ungefähr 1+ CI/CF, oder ungefähr 1 + ¹/₆₄ bei der dargestellten Ausfüh rungsform.) Alternativ hierzu kann es wünschenswert sein, die gesamte Gruppe von Gleichspannungsbezugsspannungen nach unten um etwa ¹/₂ LSB zu verschieben. Zu diesem Zweck wird die Spannung an dem Verbindungspunkt VOFFSET um ungefähr ¹/₂ LSB vermindert. Es sollte jedoch festgestellt werden, daß, wenn die Vorspannung an VOFFSET verändert wird, es notwendig sein kann, die Spannungsdifferenz von Stufe zu Stufe durch erneutes Einstellen des Wertes des zweiten Kondensators CF erneut einzustellen.

Es wird nun Bezug auf die Fig. 4 genommen, in der Einzelheiten einer Ausführungsform des Offset-Spannungsschaltkreises 42 dargestellt sind. Der Offset-Spannungsschaltkreis 42 enthält einen Kondensator CFB, der zwischen dem Anschlußpunkt VOFFSET und Erde angeschlossen ist, und einen Schalter 48, der parallel zu dem Kondensator CFB angeschlossen ist. Zum Zweck der Opti mierung der Gleichtaktunterdrückungsmerkmale des Bezugsspan nungsschaltkreises 12 ist der Kondensator CFB derart ausge bildet, daß er eine Kapazität aufweist, die annähernd gleich ist derjenigen des Kondensators 36.

Ein Kondensatorfeld 50 ist ebenfalls mit dem Verbindungspunkt VOFFSET verbunden. Das Kondensatorfeld 50 enthält eine erste Gruppe von Kompensatoren, die die Kondensatoren 52 A, 52 B, 52 C und 52 D umfaßt. Bei der bevorzugten Ausführungsform sind die Kapazitäten dieser Kondensatoren ungefähr 0,89 pF, 0,48 pF, 0,25 pF bzw. 0,14 pF. Schalter 54 A bis 54 D ermöglichen, daß ein Anschluß jeweils einer der Kondensatoren 52 A bis 52 D wahlweise entweder mit Erde und mit der ersten Bezugsspannung VREF verbunden wird. Das Kondensatorfeld 50 umfaßt weiterhin einen Kondensator 56, der seriell zwischen dem Verbindungs punkt VOFFSET und einer zweiten Gruppe von 15 Kondensatoren 58 bis 72 angeschlossen ist. Der Kondensator 56 hat eine Ka pazität von ungefähr 0,17 pF. Die Kapazitäten der Kondensa toren 58 bis 72 weisen einen Wertebereich von ungefähr 0,14 pF bis 4,34 pF auf. Jeder der Kondensatoren 58 bis 72 hat einen Anschluß, der mit einem Verbindungspunkt 74 verbunden ist. Der andere Anschluß jedes der Kondensatoren 58 bis 72 kann wahlweise über 15 Schalter 76 bis 90 entweder mit Erde oder mit der ersten Bezugsspannung VREF verbunden werden. Ein Schalter 92 ist zwischen dem Verbindungspunkt 74 und Er de angeschlossen und wird durch das Rücksetzsignal RST ge steuert. Jeder der in dem Offset-Spannungsschaltkreis 42 ent haltenen Schalter wird durch den Steuer- und Zeitgeber schaltkreis 30 gesteuert.

Wenn die Schalter 54 A bis 54 D und 76 bis 90 eine Stellung aufweisen, wie sie in Fig. 4 gezeigt ist, werden alle Kon densatoren, die in dem Offset-Spannungsschaltkreis 42 ent halten sind, auf Erde entladen, wenn das Rücksetzsignal RST einen hohen Pegel annimmt, mit Ausnahme des Kondensators 52 A, der auf die erste Bezugsspannung VREF aufgeladen wird. Um anfänglich zu bewirken, daß die Spannung an dem Verbindungs punkt VOFFSET um einen Betrag negativ wird, der ausreichend ist, um jede positive Offsetspannung des Differenzverstärkers 32 zu überwinden, wird veranlaßt, daß der Schalter 54 A von der ersten Bezugsspannung VREF auf Erde umschaltet. Wenn der Schalter 48 in dem Zustand einer hohen Impedanz ist, bewirkt das Umschalten des Kondensators 52 A von VREF auf Erde, daß eine negative Spannung an den Verbindungspunkten VOFFSET an gelegt wird. Die Spannung an VOFFSET kann dann inkrementell von einem derartigen negativen Wert durch wahlweises Schalten der Kondensatoren 54 B bis 54 D von Erde bis auf die erste Be zugsspannung VREF erhöht werden. Es ist wünschenswert, daß eine derartige Spannungseinstellung derart gemacht werden kann, daß sie in kleinen Schritten durchgeführt werden kann. Je kleiner die geschaltete Kapazität ist, desto kleiner ist die Auswirkung der Spannung von VOFFSET. Es besteht jedoch eine praktische Grenze, wie klein die Kondensatoren in mono lithischen integrierten Schaltkreisen hergestellt werden können. Um diese Schwierigkeit zu mindern, werden die Konden satoren 58 bis 72 größer gemacht, als es andernfalls wünschens wert wäre, aber die Wirkung auf VOFFSET beim Schalten dieser Kondensatoren wird dadurch vermindert, daß sie mit dem Verbin dungspunkt VOFFSET über den Kondensator 56 statt unmittelbar verbunden werden.

Bei dem Bezugsspannungsschaltkreis 12 nach Fig. 2 ist das ver änderbare kapazitive Element 38 in derselben Weise ausgebil det wie das Kondensatorfeld 50, jedoch werden unterschiedli che Steuersignale von dem Steuer- und Zeitgeberschaltkreis 30 verwendet, um wahlweise die schaltbaren Anschlüsse der Kondensatoren darin entweder mit Erde oder mit dem Verbin dungspunkt 32 zu verbinden. Zusätzlich sollte bemerkt werden, daß das veränderbare kapazitive Element 38 nicht verwendet wird, um eine Gleichspannungsvorspannung einzustellen, sondern es wird statt dessen dazu verwendet, die Kapazität des zwei ten Kondensators CF einzustellen und damit die Spannungsdif ferenz zwischen den Stufen.

Bei einem MOS monolithischen integrierten Schaltkreis wird die an dem Verbindungspunkt VOFFSET auf diese Weise erzeugte Vorspannung mit der Zeit abfallen, wenn die Ladung des Kon densators CFB infolge von PN-Übergangsleckströmen abfließt. Es ist daher notwendig, die Vorspannung an dem Verbindungs punkt VOFFSET gelegentlich neu zu erzeugen. Ein verhältnis mäßig schnelles Verfahren zum Erneuern der Offsetvorspannung wird nachfolgend beschrieben. Wenn eine vollständige Eichung und Offset-Einstellung durchgeführt worden ist, wie es oben beschrieben ist, speichert ein in dem Steuer- und Zeitgeber schaltkreis 30 enthaltener Speicher digital Informationen, die die endgültige Verbindung jedes der Schalter 54 A bis 54 D und der Schalter 76 bis 90 betreffen. Wenn es erwünscht ist, die Spannung an VOFFSET zu erneuern - was so oft durchgeführt werden kann, wie bei jedem treppenstufenartigen Wellenform zyklus -, wird das Rücksetzsignal RST kurzzeitig auf einen hohen Pegel gebracht, währenddessen jeder der Schalter 54 A bis 54 D und jeder der Schalter 76 bis 90 in seine ungeeichte Ausgangsposition gebracht wird und dadurch dieselbe Ausgangs ladung auf jeden dieser Kondensatoren gebracht wird. Wenn das Rücksetzsignal RST den niedrigen Pegel angenommen hat, verbin det der Steuer- und Zeitgeberschaltkreis 30 unter Verwendung seines digitalen Speichers wieder alle Kondensatoren des Off setspannungsschaltkreises 42 derart, wie sie in dem geeichten Zustand waren.

Es ist eine bevorzugte Ausführungsform der vorliegenden Erfindung beschrieben worden. Es sollte für auf diesem Ge biet tätige Durchschnittsfachleute offensichtlich sein, daß verschiedene Änderungen bei dem beschriebenen Verfahren und dem beschriebenen Schaltkreis durchgeführt werden können, ohne von den Gedanken und dem Schutzbereich der Erfindung abzuweichen. Beispielsweise kann es in vielen Anwendungs fällen zum Vorspannen des nicht-invertierenden Eingangs des Differenzverstärkers 32 ausreichend sein, diesen Eingang einfach mit Erde zu verbinden (oder mit der zweiten Bezugs spannung, falls diese von Erde verschieden ist). Und selbst verständlich kann die Anzahl der Schritte der treppenstufen artigen Wellenform und die Anzahl der Abtast- und Halte schaltkreise gemäß den besonderen Erfordernissen des elektro nischen Systems, in dem die Erfindung verwendet wird, verän dert werden.

Claims

1. Schaltungsanordnung zum Erzeugen einer treppenstufen artigen Spannungswellenform an einem Signalausgangs anschluß,
mit einen Differenzverstärker (32), dessen Ausgang mit dem Signalausgangsanschluß (34) verbunden ist,
einer Einrichtung (42) zum Vorspannen des nicht- invertierenden Eingangs des Differenzverstärkers (32),
einem ersten Kondensator (CF), der zwischen dem in vertierenden Eingang und dem Ausgang des Differenz verstärkers (32) angeschlossen ist, und
mit einer Schalteinrichtung (40), die parallel zu dem ersten Kondensator (CF) angeschlossen ist und die einem Ausgangssignal des Steuer- und Zeitgeberschalt kreises (30) zugeordnet ist, um wahlweise eine nied rige Impedanz zwischen dem invertierenden Eingang und dem Ausgang des Differenzverstärkers (32) bereit zustellen, wobei die treppenstufenartige Spannungs wellenform an dem Signalausgangsanschluß (34) abge nommen werden kann,
dadurch gekennzeichnet,
daß der erste Kondensator (CF) hinsichtlich seines Kapazitätswertes einstellbar ist,
daß ein Steuer- und Zeitgeberschaltkreis (30) zum Steuern der Arbeitsweise der Schaltungsanordnung vor gesehen ist,
daß eine Einrichtung vorgesehen ist, die den Aus gangssignalen des Steuer- und Zeitgeberschaltkreises (30) zugeordnet ist, zum Umschalten eines Anschlusses eines zweiten Kondensators (CI) zwischen einer ersten Bezugsspannung (VREF) und einer zweiten Bezugsspan nung, und
daß eine weitere Einrichtung vorgesehen ist, die den Ausgangssignalen des Steuer- und Zeitgeberschalt kreises (30) zugeordnet ist, zum Umschalten des an deren Anschlusses des zweiten Kondensators (CI) zwi schen dem invertierenden Eingang des Differenzver stärkers (32) und der zweiten Bezugssspannung.

2. Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch eine Mehrzahl von Abtast- und Halteschaltkreisen (S/H 1 bis S/H 64), wobei der Eingang jedes der Ab tast- und Halteschaltkreise (S/H 1 bis S/H 64) mit dem Ausgang des Differenzverstärkers (32) verbunden ist, und wobei die Abtast- und Halteschaltkreise (S/H 1 bis S/H 64) den Ausgangssignalen des Steuer- und Zeit geberschaltkreises (30) zugeordnet sind, um aufein anderfolgend ein treppenstufenartiges Signal an dem Ausgang des Differenzverstärkers (32) abzutasten, wobei eine Gruppe von Bezugsspannungen an den Aus gängen der Mehrzahl von Abtast- und Halteschaltkrei sen (S/H 1 bis S/H 64) abgenommen werden kann.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Einrichtung (42) zum Vor spannen des nicht-invertierenden Eingangs des Diffe renzverstärkers (32) eine Verbindung zwischen dem nicht-invertierenden Eingang und Erde enthält.

4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekenn zeichnet, daß die Einrichtung zum Vorspannen des nicht-invertierenden Eingangs des Differenzverstär kers (32) folgende Merkmale aufweist:

a. einen dritten Kondensator (CFB), der zwischen dem nicht-invertierenden Eingang des Differenzverstär kers (32) und der zweiten Bezugsspannung ange schlossen ist,
b. eine Schalteinrichtung (48), die einem Ausgangs signal des Steuer- und Zeitgeberschaltkreises (30) zugeordnet ist, um wahlweise eine niedrige Impe danz zwischen den Anschlüssen des dritten Konden sators (CFB) bereitzustellen,
c. ein variables Kapazitätselement (50), das eine Mehrzahl von Kondensatoren enthält, wobei jeweils ein Anschluß der Mehrzahl der Kondensatoren mit dem nicht-invertierenden Eingang des Differenzver stärkers (32) verbunden ist, und
d) eine Schalteinrichtung, die den Ausgangssignalen des Steuer- und Zeitgeberschaltkreises (30) zuge ordnet ist, um wahlweise den anderen Anschluß jedes der Mehrzahl von Kondensatoren entweder mit der ersten Bezugsspannung (VREF) oder der zweiten Bezugsspannung zu verbinden.

5. Verfahren zum Erzeugen einer treppenstufenartigen Spannungswellenform mit n Stufen oberhalb der nied rigsten Spannung der Wellenform, mittels einer Schal tungsanordnung nach einem der Ansprüche 1, 3 und 4, gekennzeichnet durch

a. Anlegen einer niedrigen Impedanz zwischen den An schlüssen des ersten Kondensators (CF) während einer Dauer, die ausreicht, um eine im ersten Kon densator (CF) gespeicherte Ladung zu entladen,
b. Entfernen der niedrigen Impedanz von dem ersten Kondensator (CF),
c. Aufladen des zweiten Kondensators (CI) auf eine erste Spannung, wobei das Verhältnis der Kapazi tät des ersten Kondensators (CF) zu der Kapazität des zweiten Kondensators (CI) wenigstens so groß wie n ist,
d. Übertragen im wesentlichen der gesamten Ladung von dem zweiten Kondensator (CI) auf den ersten Kon densator (CF) und
e. Wiederholen der Schritte c. und d. mit denselben Ladungspolaritäten zusätzlich n-1mal, wobei die treppenstufenartige Spannungswellenform zwischen den Anschlüssen des ersten Kondensators (CF) be reitgestellt wird.

6. Verfahren zum Erzeugen einer Gruppe von Gleichspan nungsbezugsspannungen mittels einer Schaltungsanord nung nach einem der Ansprüche 2, 3 und 4, gekennzeich net durch

a. Anlegen einer niedrigen Impedanz zwischen den An schlüssen des ersten Kondensators (CF) während einer Dauer, die ausreicht, um jede in dem ersten Kondensator (CF) gespeicherte Ladung zu entladen,
b. Entfernen der niedrigen Impedanz von dem ersten Kondensator (CF),
c. Aufladen eines zweiten Kondensators (CI) auf eine erste Spannung und dann
d. Übertragen im wesentlichen der gesamten Ladung in dem zweiten Kondensator (CI) zu dem ersten Konden sator (CF),
e. Abtasten der Spannung, die zwischen den Anschlüs sen des ersten Kondensator (CF) bereitgestellt wird, mit einem ausgewählten, aus einer Mehrzahl von Abtast- und Halteschaltkreisen (S/H 1 bis S/H 64) und
f. Wiederholen der Schritte c., d. und e. in einer Häufigkeit, die um 1 kleiner ist als die Anzahl der Abtast- und Halteschaltkreise (S/H 1 bis S/H 64) unter Verwendung eines anderen ausgewählten aus der Mehrzahl von Abtast- und Halteschaltkreisen (S/H 1 bis S/H 64) für jede derartige Wiederholung, wobei eine Gruppe von Gleichspannungsbezugsspan nungen an den Ausgängen der Abtast- und Halte schaltkreise (S/H 1 bis S/H 64) bereitgestellt wird.