DE2912328C3 - Speichersystem mit stabil arbeitender Signalabtastschaltung - Google Patents

Description

den der Transistoren Q₂ und Qj sind mit einer zugehörigen Blind-Wortleitung DlV bzw. Vorauf ladeleitung POL verbunden. Die Source-Elektrode des Transistors O3 ist mit Erde verbunden.

Wie in Fig. 1 zu sehen, sind die Source und Drain -, jedes der Vorauflade-Feldeffekttransistqren Qp₀ mit der zugehörigen Datenleitung DL oder DL bzw. einer gemeinsamen Versorgungsleitung SL, an die die Versorgungsspannung Voogeliefert wird, verbunden.

Ein Voraufladesignal CE₀ wird über eine gemeinsame Voraufladeleitung POL von einer Impulsschaltung PCi her auf die Gate-Elektroden der Transistoren Qpo gegeben. Falls der hohe Pegel des Signals CEo größer als (Vod+Vt), beispielsweise gleich (V_dd+2Vt), wie in F i g. 4 gezeigt, ist, werden die Datenleitungen auf den Wert Vdd voraufgeladen.

Jeder der Vorverstärker PA weist ein Flip-Flop mit einem Paar kreuzgekoppelter Feldeffekttransistoren Qi und Qi auf. Die Drains der Transistoren Q\ und Qi sind mit den Datenleitungen DL bzw. den Datsnleitungen DL verbunden. Die Gates der Transistoren Qi und Q\ sind jeweils mit den Drains der Transistoren Qi bzw. Qi verbunden. Die Sources der Transistoren Qi und Q\ sind in Verbindungspunkten 70, die Halteknotenpunkte genannt werden, miteinander und außerdem mit einer 1=, Vorverstärkerleitung PAL verbunden, an welche die Halteknotenpunkte der Verstärker PA gemeinsam angeschlossen sind.

Die Leitung PAL ist mit der Source eines Feldeffekttransistors Qp\ verbunden, an dessen Drain jo die Versorgungsspannung Vqd angeschlossen ist. Der Transistor Qp\ lädt die Leitung PAL vor, wenn ein Voraufladesignal CEu das von einer Impulsschaltung PCz her über eine Leitung PIL auf sein Gate gegeben wird, hoch ist Das Signal CEi ist so ausgelegt, daß die Differenz zwischen dem Voraufladepegel der Leitung PAL und demjenigen der Datenleitung DL und DL kleiner als_ die Schwellenspannung Vt der Transistoren Qi und Qi ist Beispielsweise wird der hohe Pegel des Signals CEi, wie in F i g. 4 gezeigt, so eingestellt, daß er gleich (V_DD+2Vi) ist, wie dies auch für das Signal CE₀ der Fall ist Der Voraufladepegel der Leitung PAL ist Vdd Volt, und die Transistoren Qi und Qi sind nicht-leitend

Die Leitung PAL ist mit einer Erdleitung GL über einen Feldeffekttransistor Qd 1 verbunden, an dessen Gate über eine Entladesteuerleitung DCL ein von einer Impulsschaltung PC2 gelieferter Spannungsimpuls VP geliefert wird. Während der Voraufladezeit ist der Wert des Spannungsimpulses VP, wie in F i g. 4 gezeigt, tief und deshalb der Transistor Qo 1 nicht-leitend.

Wenn eine mit einer bestimmten Datenleitung DL verbundene Speicherzelle MC ausgelesen werden soll, werden die mit der Speicherzelle verbundene Wortleitung Wund die mit den Datenleitungen DL verbundene Blind-Wortleitung DW selektiv freigeschaltet Wenn eine mit einer bestimmten Datenleitung DL verbundene Speicherzelle Λ/C ausgelesen werden soll, werden die mit der Speicherzelle MC verbundene Wortleitung W und die mit den Datenleitungen DL verbundene t>o Blind-Wortleitung DW selektiv freigeschaltet Die Spannungen der ausgewählten Wortleitung W und Blind-Wortleitung DW werden, wie in F i g. 4 gezeigt hoch. In jedem der beiden Fälle werden eine Speicherzelle und eine Blindzeüe gleichzeitig ausgewählt

Eine Speicherzelle AiC senkt wenn sie ausgelesen wird, die Spannung der entsprechenden Datenleitung auf eine von zwei möglichen Spannungen ab, welche von den in der Speicherzelle gespeicherten Signalen abhängen.

Eine Blindzelle DC senkt, wenn sie ausgelesen wird, die Spannung der entsprechenden Datenleitung auf einen Wert zwischen den zwei möglichen Spannungen ab.

Um das Arbeiten der Vorverstärker PA ingangzusetzen, ist es notwendig, die Differenz zwischen der Spannung der Leitung PAL und derjenigen der Datenleitungen DL und DL größer als_ die Schwellenspannung Vr der Transistoren Qi und Qi zu machen.

Der Wert des Spannungsimpulses VP wird angehoben, nachdem eine Wortleitung Wund eine Blind-Wortleitung DWausgewählt sind, wie dies in Fig.4 gezeigt ist. Solange der Spannungsimpuls VP nicht wesentlich höher wird als die Schwellenspannung Vr wird der Transistor Qo ι aus den unten erläuterten Gründen nicht leitend.

Eine Halteschaltung LCH schaltet zeitweise einen niedrigen Widerstand (Rl) und zeitweise einen hohen Widerstand (Rn) zwischen das Gate des Transistors Qd ι und die Erdleitung GL Die Halteschaltung LCHumfaßt wechselseitig kreuzgekoppelte Transistoren Qs und Qd2- Die Drain des Transistors Qs ist mit der Entladesteuerleitung DCL an einen Punkt 60 nahe des Gates des Transistors Qo ι verbunden. Die Sources der Transistoren Qsund Qd₂ sind mit der Erdleitung GL an einem Punkt 50 in der Nähe des Punktes 40 verbunden, wo die Source des Transistors Qd ι angeschlossen ist. Das Gate des Transistors Qd2 ist mit der Drain des Transistors Qs verbunden. Das Gate des Transistors Qs und die Drain des Transistors Qd2 sind beide mit der Source eines Transistors Qp₂ in einem Punkt 61 verbunden. Die Drain des Transistors Qp₂ wird mit der Versorgungsspannung Vdd und sein Gate durch eine Impulsschaltung PCa mit einem Voraufladesignal CE₂ versehen. Das Voraufladesignal CE2 ist ebenso wie die Voraufladesignale CEo und CEi im Voraufladezeitraum hoch und lädt den Punkt 61 auf eine Spannung (Vdd— Vt) auf. Deshalb befindet sich während der Voraufladung das Gate des Transistors Qy auf hohem Wert, so daß der Transistor Qs leitend ist und einen kleinen Widerstand (Rl) von ungefähr 1 kO hat Infolgedessen werden die Entladesteuerleitung DCL und die Erdleitung GL durch den niedrigen Widerstand nebeneinander geschaltet Ein in der Leitung DCL angeordneter Widerstand Rt stellt den Ersatzgesamtwiderstand des in Wirklichkeit über die Leitung DCL verteilten Widerstands dar und beträgt ungefähr gleich 1 kil Deshalb wird während der Ladeperiode das Gate des Transistors Qd 1 mit einer Spannung von ungefähr

- Vl versehen, wobei Vl die Spannung des unterei

Pegels des Impulses VP ist Infolgedessen wird dei Transistor Qd 1 nicht leitend, wenn der untere Pegel Vj weniger als 1 Volt beträgt

Wenn der Spannungsimpuls VP auf den hohen Wen von Vdd Volt zu steigen beginnt steigt proportional zui Spannung des Impulses VP die Spannung im Punkt 60 Wenn die Spannung im Punkt 60 auf mehr als 1 V0I1 ansteigt, wird der Transistor Qd 1 leitend. Gleichzeitig wird der Transistor Qd2 ebenfalls leitend. Infolgedesser fällt die Spannung im Punkt 61 rasch auf Erdpotentia ab, weshalb der Transistor Qs nicht-leitend wird. Er hai einen hohen Widerstand (R_H). Die Halteschaltung LCh wird daher vom Gate des Transistors Qd 1 praktisch entkoppelt Die Spannung am Gate des Transistors Qd

wird daher rasch gleich der Spannung des Impulses VP. Wenn der Impuls VP weiter ansteigt, steigt die Spannung im Punkt 60 ebenfalls an.

Wenn die Vorverstärkerleitung PAL entladen ist, verstärken die Vorverstärker PA die Spannungsdifferenzen zwischen zwei entsprechenden Datenleitungen. Nach Beendigung der Verstärkung werden alle Steuersignale auf ihre Werte während der Voraufladeperiode zurückgeführt.

Wie oben ausgeführt, ist der Transistor Qo\ wirksam nicht-leitend, bis der Spannungswert des Impulses VP größer als 1 Volt ist. Dies bedeutet, daß die Schwellenspannung des Transistors Qo ι vermöge der Halteschaltung wirksam angehoben ist.

Um das obige Arbeiten sicherzustellen, werden die zwei Pegel Vl und Vh des Impulses VP und die Schwellcnspannung Vi so eingestellt, daß sie die folgende Ungleichung erfüllen:

Die Schaltungen PQ bis PC₄ sind in Punkten 10,20,30 bzw. 400 mit der Erdleitung GL verbunden. Diese Schaltungen liefern Spannungsimpulse, deren Werte von der Spannung der Erdspannungsleitung CL an den Punkten, wo sie jeweils angeschlossen sind, abhängen. Die Spannung der Erdleitung GL ist wegen des verteilten Widerstands der Leitung und wegen des Stromflusses durch sie nicht eindeutig bestimmt. Die Widerstände R\ bis Rs stellen Gesamtwiderstände als Ersatzwiderstände für den verteilten Widerstand der Leitung GL dar.

Mit der Leitung GL sind auch noch verschiedene andere Schaltungen verbunden, welche Steuersignale für das Auslesen aus den und Einschreiben in die Speicherzellen erzeugen, diese Schaltungen sind jedoch aus Gründen der Einfachheit weggelassen. Wenn einige der Schaltungen, die an die Leitung GL angeschlossen sind, arbeiten, fließt Strom durch die Leitung GL und erzeugt einen Spannungsabfall längs dieser Leitung. Deshalb schwankt beispielsweise der untere Pegel V/. des Spannungsimpulses VP abhängig davon, wieviele der Schaltungen arbeiten, und ist in der Regel nicht gleich 0 Volt.

Bei obiger Ausführungsform leitet der Entladetransistor Q_D ι nicht, wenn der untere Pegel Vl des Impulses VP größer als 0,5 Volt, was gleich der Schwellenspannung Vj des Transistors ist, aber kleiner als 1 Volt ist. Daher wird bei obiger Ausführungsform das Entladen durch den Transistor Qp ι trotz der Spannungsdrift der Erdleitung GL stabil gesteuert.

Bei obiger Ausführungsform sprechen die Impulsschaltungen PCi bis PCt, auf entsprechende Taktsignale an, welche durch eine Schaltung geliefert werden, die aus Gründen der Einfachheit in F i g. 1 nicht gezeigt ist. Die Schaltungen PCi bis PCt, lassen sich durch den Fachmann unter Hinzuziehung der folgenden Literatur ohne Schwierigkeiten verwirklichen:

1) IEEE Journal of Solid State Circuit, Bd. SC-8, Nr. 5, S. 292-331,1973,10.

2) William N. Carr et al., »MOS/LSI Design & Application«, McGraw Hill.

3) Robert H. Crawford, »MOS-FET in Circuit Design«, McGraw Hill.

Eine weitere Ausführungsform der Erfindung erhält man, indem man die Halteschaltung LCHder Fig. 1 zu einer Halteschaltung LCH'der F i g. 5 abwandelt.

Elemente mit den gleichen Bezugssymbolen wie in Fig. 1 bezeichnen gleiche Elemente wie in Fig. 1. Das Gate des Feldeffekttransistors Qs' ist über eine Leitung 200 mit der Leitung PAL verbunden und wird gleichzeitig auf die Spannung Vdd voraufgeladen, wenn die Leitung PAL durch den Transistor Qp\ (Fig. 1) voraufgeladen wird. Während der Voraufladeperiode ist der Transistor Qs leitend und der Transistor Qo\ wird durch den niedrigen Ein-Zustand-Widerstand (Ri) des Transistors Qs nebengeschlossen. Wenn der Spannungsimpulswert ansteigt und der Spannungswert der Leitung DCL im Punkt 60 größer als die Schwellenspannung des Transistors Qo ι wird, wird der Transistor Qd ι leitend und die Leitung PAL beginnt zu entladen, womit der Spannungswert der Leitung PAL auf Erdpegel zu fallen beginnt. Entsprechend dem Abfall der Spannung auf der Leitung PAL wird der Widerstand des Transistors Qs größer und damit auch die Spannung im Punkt 60. Schließlich wird der Transistor Qo \ voll leitend und der Transistor Q_s' voll nicht-leitend. Die Halleschaltung LCH' wird von der Leitung DCL wirksam entkoppelt.

Aus der Beschreibung oben ergibt sich, daß die Entladesteuerleitung DCL und die Halteschaltung LCH bzw. LCH' eine Signaltransformationsschaltung bilden, welche das durch die Impulsschaltung PC2 gelieferte Impulssignal in ein anderes Impulssignal transformiert, dessen Werte höher oder niedriger als die Schwellenspannung des Entladetransistors Qd\ liegen, je nachdem, ob der von der Schaltung PC₂ gelieferte Impuls höhere oder niedrigere Werte hat.

Die Erfindung kann auch auf Speichersystem angewandt werden, welches P-Kanal-Feldeffekttransistoren verwendet.

Hicizi! 2 Β!::«'. Zeichnungen

Claims (11)

Patentansprüche:

1. Speichersystem, mit einer Vielzahl von Datenleitungen, an die eine Vielzahl von Speicherzellen angeschlossen ist; mit an die Vielzahl von Datenleitungen angeschlossenen Abtasteinrichtungen zur Ermittlung ihrer Spannungen, wobei das Arbeiten der Abtasteinrichtung von einem Spannungspegel eines Halteknotenpunktes in der Weise abhängt, daß die Abtasteinrichtung gesperrt ist, wenn der Spannungspegel am Halteknotenpunkt in einem ersten Spannungsbereich liegt, und daß die Abtasteinrichtung freigeschaltet ist, wenn der Spannungspegel am Halteknotenpunkt in einem zweiten Spannungsbereich liegt; mit einer an den Halteknotenpunkt schließbaren ersten Voraufiadeeinrichtung zur Aufladung des Halteknotenpunktes auf einen ersten Spannungspegel innerhalb des ersten Spannungsbereiches; mit einer an den Halteknotenpunkt angeschlossenen ersten Entladeeinrichtung zur Entladung des Halteknotenpunktes und Verschiebung seiner Spannung vom ersten Spannungspegel zu einem zweiten Spannungspegel innerhalb eines zweiten Spannungsbereiches, wobei die erste Entladeeinrichtung entlädt, wenn ein auf ihre Steuerelektrode gegebenes Signal einen Pegel über einer vorgegebenen Schwellenspannung oberhalb einer ersten Referenzspannung hat, der am Ausgang der ersten Entladeeinrichtung anliegt; mit einem Generator zur Erzeugung eines ersten Impulssignals mit einem ersten und einem zweiten Pegel, wobei der erste Pegel um einen Betrag, der kleiner als die Schwellenspannung ist, höher als eine am Generator anliegende zweite Referenzspannung ist und wobei der zweite Pegel um einen Betrag, der größer als die Schwellenspannung ist, höher als die zweite Referenzspannung ist, welche sich gegenüber der ersten Referenzspannung von Zeit zu Zeit ändert; und mit einer an die Steuerelektrode der ersten Entladeeinrichtung und den Generator angeschlossenen Transformationseinrichtung zur Lieferung eines Signals für die Steuerelektrode der ersten Entladeeinrichtung in Abhängigkeit vom ersten Impulssignal, dadurch gekennzeichnet, daß die Transformationseinrichtung (PCA, LCH)das erste Impulssignal in ein zweites Impulssignal umwandelt, das einen Pegel unterhalb bzw. oberhalb der Schwellenspannung bezüglich der ersten Referenzspannung besitzt, wenn das erste Impulssignal den ersten bzw. zweiten Pegel aufweist.

2. Speichersystem nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Pegel höher ist als der erste Pegel und die Schwellenspannung.

3. Speichersystem nach Anspruch 2, dadurch gekennzeichnet, daß die Transformationseinrichtung (PCA, LCH) eine Einrichtung zur Lieferung eines Signals ist, das einen dritten bzw. einen vierten Pegel hat, wenn das erste Impulssignal einen ersten bzw. einen zweiten Pegel hat, wobei das Verhältnis des dritten Pegels zum ersten Pegel kleiner ist als das Verhältnis des vierten Pegels zum zweiten Pegel.

4. Speichersystem nach Anspruch 3, dadurch gekennzeichnet, daß die Transformationseinrichtung (PC 4, LCH) eine den Ausgangsanschluß des Generators (PCI) mit der Steuerelektrode der ersten Entladeeinrichtung (QDi) verbindende widerstandsbehaftete (R 6) Eingangsleitung (DCL) und eine mit der Eingangsleitung nahe der Steuerelektrode der ersten Entladeeinrichtung verbundene Halteeinrichtung (LCH) umfaßt, die zur

j Eingangsleitung einen ersten Widerstand bzw. einen zweiten Widerstand parallelschaltet, wenn das erste Impulssignal den ersten Pegel bzw. den zweiten Pegel hat, wobei der zweite Widerstand gi ößer als der erste Widerstand ist.

ίο

5. Speichersystem nach Anspruch 4, dadurch

gekennzeichnet, daß die Halteeinrichtung (LCH) eine erste Schalteinrichtung (QS), die im eingeschalteten Zustand den ersten Widerstand und im ausgeschalteten Zustand den zweiten Widerstand hat, und ferner eine mit der ersten Schalteinrichtung verbundene Signaleingabeeinrichtung (QP2, QD2) zur Lieferung eines Signals an ihre Steuerelektrode umfaßt, welches die erste Schalteinrichtung in Abhängigkeit davon ein- und ausschaltet, ob das erste Impulssignal den ersten oder den zweiten Pegel hat.

6. Speichersystem nach Anspruch 5, dadurch gekennzeichnet, daß die Signaleingabeeinrichtung eine mit der Steuerelektrode der ersten Schalteinj richtung (QS) verbundene zweite Voraufladeeinrichtung (QP2) zur Aufladung dieser Steuerelektrode auf eine die erste Schalteinrichtung schaltende Spannung, und eine mit der Steuerelektrode der ersten Schalteinrichtung verbundene zweite Entla-

jo deeinrichtung (QD 2) umfaßt, die diese Steuerelektrode entlädt, wenn das erste Impulssignal den zweiten Pegel hat.

7. Speichersystem nach Anspruch 6, dadurch gekennzeichnet, daß die zweite Entladeeinrichtung

J5 eine zweite Schalteinrichtung (QD 2) umfaßt, die eine mit der Steuerelektrode der ersten Schalteinrichtung (QS) verbundene Eingangselektrode, eine mit der ersten Entladeeinrichtung (QD 2) verbundene Ausgangselektrode und eine an die Eingangsleitung (DCL) nahe der ersten Entladeeinrichtung angeschlossene Steuerelektrode aufweist.

8. Speichersystem nach Anspruch 5, dadurch gekennzeichnet, daß die Signaleingabeeinrichtung (QP2, QD2) den Halteknoten (70) mit der

■4Ϊ Steuerelektrode der ersten Schalteinrichtung (QS) verbindet.

9. Speichersystem nach Anspruch 8, dadurch gekennzeichnet, daß die erste Voraufladeeinrichtung (QPi) zur Voraufladung des Halteknotens (70)

V) und der Steuerelektrode der ersten Schalteinrichtung (<?5;dient (F i g. 5).

10. Speichersystem nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß mit der ersten Entladeeinrichtung (QDi) und mit dem Generator

r> (PC2) eine gemeinsame Spannungsleitung (CL) verbunden ist, daß die erste Entladeeinrichtung eine erste Schalteinrichtung umfaßt, welche zwischen ihrer Eingangs- und Ausgangselektrode leitet, wenn das auf ihre Steuerelektrode gegebene Signal größer

ho ist als die Schwellenspannung, wobei die Eingangsund die Ausgangselektrode mit dem Halteknoten (70) bzw. der Spannungsleitung verbunden sind, und daß der erste Pegel des von dem Generator erzeugten ersten Impulssignals von der Spannung

h^ri auf der Spannungsleitung abhängt.

11. Speichersystem nach Anspruch 10, dadurch gekennzeichnet, daß eine dritte Voraufladeeinrichtung (QPO) mit jeder der Datenleitungen (DL, DL)

verbunden ist und die Datenleitungen auf die erste Spannung auflädt

Die Erfindung bezieht sich auf ein Speichersystem nach dem Oberbegriff des PA 1.

Ein in jüngerer Zeit entwickelter monolithischer Speicher umfaßt eine Anzahl von Speicherzellen, von denen jede einen Feldeffekttransistor und eine Kppazität enthält, sowie einen Differenzleseverstärker mit einer aus Feldeffekttransistoren aufgebauten Flip-Flop-Schaltung. Der Verstärker differenzverstärkt die Spannungen eines Paares von Datenleitungen und ermittelt das in einer ausgewählten der Speicherzellen gespeicherte Signal. Die Flip-Flop-Schaltung weist einen Halteknotenpunkt auf, welcher auf eine bestimmte Spannung voraufgeladen wird, bevor die Flip-Flop-Schaltung mit ihrem Verstärkungsvorgang beginnt. Die Datenleitungen werden ebenfalls auf nah jzu die gleiche Spannung voraufgeladen. Vor dem Verstärkungsvorgang sind die Transistoren, welche die Flip-Flop-Schaltungen bilden, im Aus-Zustand. Bei diesen Gegebenheiten wird das in einer der Speicherzellen gespeicherte Signal ausgelesen und die Spannung auf einer der Datenleitungen ändert sich entsprechend dem ausgelesenen Signal. Dann wird ein Entladefeldeffekttransistor, der mit dem Halteknotenpunkt der Flip-Flop-Schaltung verbunden ist, eingeschaltet.

Infolgedessen sinkt die Knotenspannung auf 0 Volt ab und die Flip-Flop-Schaltung beginnt mit ihrem Verstärkungsvorgang. Das Schalten des Entladetransistors wird durch einen Spannungsimpuls gesteuert, der von einer Impulsschaltung geliefert wird, die in der Peripherie des Speicherzellenbereichs sitzt. Sobald der Spannungsimpuls höher als die Schwellenspannung VV des Transistors wird, wird der Transistor leitend. Der Transistor muß leitend werden, nachdem das in der Speicherzelle gespeicherte Signal auf eine entsprechende Datenleitung ausgelesen worden ist.

Bei dem bekannten Speichersystem kommt es oft vor, daß es nicht richtig arbeitet, wenn die Schwellenspannung VVklein ist

Zur Entwicklung eines Speichers mit höherer Packungsdichte ist es notwendig, die Größe der in dem Speicher verwendeten Transistoren zu vermindern. Ebenso ist es notwendig, die Versorgungsspannung Von, welche an die Transistoren geliefert wird, zu vermindern, um eine.i dielektrischen Durchbruch der Transistoren wegen der Größenverminderung zu vermeiden. Gleichzeitig ist es notwendig, die Schwellenspannung Vt der Transistoren zu vermindern, um ein schnelles Arbeiten weiterhin zu gewährleisten. Die Schaltgeschwindigkeit eines Feldeffekttransistors ist in etwa proportional der Größe (Vo- Vt)", wobei Vc, die Gate-Spannung und η eine zwischen 1,0 und 2,0 experimentell bestimmte Zahl ist. Wenn die Gate-Spannung Vc nahezu gleich der Versorgungsspannung Vi_m angenommen wird, ist bei Verwendung einer niedrigeren Versorgungsspannung eine niedrigere Schwellenspannung ^wünschenswert, um weiterhin ein schnelles Arbeiten zu haben.

Wenn der mit der Flip-Flop-Schaltung verbundene Entladefeldeffekttransistor eine niedrige Schwellenspannung hat, besteht wegen der Spannungsdrift des an sein Gate gelieferten Spannungsimpulses die Gefahr, daß er auch dann leitend wird, wenn er nicht-leitend sein soll. Infolgedessen beginnt der Halteknotenpunkt der Flip-Flop-Schaltung sich während eines unerwünschten Zeitraumes zu entladen, und die Schaltung führt ihren Verstärkungsvorgang durch und entlädt damit die Datenleitungea Das Ausgangssignal der Flip-Fiop- -, Schaltung in dem Zeitraum, wo das verstärkte Signal nachgewiesen werden sollte, ist wegen der oben beschriebenen Fehlfunktion abgesenkt

Zu der Spannungsdrift der Spannungsimpulse kommt es aus mehreren Gründen, von denen einer der folgende

in ist.

Die Impulsschaltung, welche den Spannungsimpuls liefert, ist mit einer gemeinsamen Erdungsleitung verbunden und liefert einen Spannungsimpuls mit einem Wert, der von der Spannung auf der gemeinsamen

Γ) Erdungsleitung in dem Punkt, wo die Impulsschaltung daran angeschlossen ist, abhängt Der Widerstand der Erdungsleitung ist nicht vernachlässigbar, und es sind mehrere andere periphere Schaltungen mit der Erdungsleitung verbunden. Jede periphere Schaltung erzeugt einen Stromfluß durch die Erdungsleitung, während die Schaltung arbeitet Infolgedessen driftet die Spannung der Erdungsleitung abhängig davon, wieviele der peripheren Schaltungen gerade arbeiten. Deshalb beginnt der Entladetransistor wegen dieser

2> Spannungsdrift während einer unerwünschten Zeitdauer zu entladen, falls der Schwellenwert niedrig ist.

Der Erfindung liegt die Aufgabe zugrunde, ein Speichersystem zu schaffen, bei welchem ein stabiles Arbeiten der Signalabtastschaltung trotz Spannungsdrift des Steuersignals gewährleistet ist

Diese Aufgabe wird durch die im kennzeichnenden Teil des PA 1 angegebenen Besonderheiten gelöst.

Im folgenden werden Ausführungsformen der Erfindung in Verbindung mit der Zeichnung beschrieben. Auf dieser zeigt

F i g. 1 ein schematisches Schaltbild eines Speichersystems gemäß der Erfindung,

F i g. 2 eine im Speichersystem der F i g. 1 verwendete Speicherzelle,

4(i F i g. 3 eine im Speichersystem der F i g. 1 verwendete Blindzelle,

F i g. 4 ein Zeitdiagramm zur Veranschaulichung des Arbeitens des Systems der F i g. 1,
F i g. 5 eine Halteschaltung einer weiteren Ausfüh-

4") rungsform der Erfindung.

In F i g. 1 ist ein Speichersystem gezeigt, welches N-Kanal-Feldeffekttransistoren verwendet und bei welchem an den Schnittpjjnkten einer Anzahl von Datenleitungen DL und DL mit einer Anzahl von

jd Wortleitungen W jeweils eine Speicherzelle MC und an den Schnittpunkten der Datenleitungen DLvnd DL mit einer Blind-Wortleitung DWjeweils eine Blindzelle DC sitzt. Schaltungen zur Freisteuerung der Wortleitungen W und Blind-Wortleitungen DW sind zur Vereinfachung nicht gezeigt

Jede Speicherzelle MC umfaßt, wie in F i g. 2 gezeigt, einen Feldeffekttransistor Q\ und eine Kapazität C* welche zwischen einer zugehörigen Datenleitung DL und einer Versorgungsspannung Vdo von 5 Volt in

e><) Reihe geschaltet sind. Die Gate-Elektrode des Transistors Q\ ist an eine zugehörige Wortleitung W angeschlossen.

Jede Blindzelle umfaßt, wie in F i g. 3 gezeigt, einen Feldeffekttransistor Q₂ und eine Kapazität Cdd, welche

hi zwischen einer zugehörigen Datenleitung DL und der Versorgungsspannung Vdd in Reihe geschaltet sind, sowie einen Feldeffekttransistor Qi, welcher zur Kapazität Cdd parallel geschaltet ist. Die Gate-Elektro-