DE2910033C2 - - Google Patents
Info
- Publication number
- DE2910033C2 DE2910033C2 DE2910033A DE2910033A DE2910033C2 DE 2910033 C2 DE2910033 C2 DE 2910033C2 DE 2910033 A DE2910033 A DE 2910033A DE 2910033 A DE2910033 A DE 2910033A DE 2910033 C2 DE2910033 C2 DE 2910033C2
- Authority
- DE
- Germany
- Prior art keywords
- pulse train
- signal
- identification signal
- original
- modulo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Umwandlung einer
auf ein Magnetband aufzuzeichnenden originalen Impulsfol
ge nach dem Oberbegriff des Anspruches 1 und auch eine
Code-Verarbeitungsschaltung zur Durchführung dieses Ver
fahrens.
Aus der US-PS 34 21 146 ist ein Code-Umsetzer zur Aufbe
reitung einer originalen Pulsfolge bekannt, die auf der
Eingabeseite einen Signalgenerator zur Erzeugung einer
Pulsfolge enthält, die der originalen Pulsfolge mittels
eines Modulo-2-Addierers hinzuaddiert wird und dadurch
ein Ausgangssignal erzeugt wird, in dem das Auftreten von
lang andauernden gleichen Signalpegeln herabgesetzt ist.
Auf der Wiedergabeseite ist ebenfalls ein Signalgenerator
vorhanden, der ein digitales Signal erzeugt, welches dem
auf der Eingabeseite entspricht, wobei ebenfalls ein Mo
dulo-2-Addierer zur Anwendung gelangt, um durch Addition
die originale Pulsfolge wieder herzustellen. Von diesem
bekannten Code-Umsetzer wird bei einem Übertragungssystem
Gebrauch gemacht.
Die der Erfindung zugrundeliegende Aufgabe besteht darin,
ein Verfahren der angegebenen Gattung und eine Code-Ver
arbeitungsschaltung zur Durchführung dieses Verfahrens zu
schaffen, welches bzw. welche die Möglichkeit bietet, die
Dauer gleichbleibender Signalzustände auf ein Minimum zu
reduzieren.
Diese Aufgabe wird erfindungsgemäß durch die im Kenn
zeichnungsteil des Anspruches 1 aufgeführten Merkmale
gelöst.
Besonders vorteilhafte Ausgestaltungen und Weiterbildun
gen des erfindungsgemäßen Verfahrens ergeben sich aus den
Ansprüchen 2 und 3.
Besonderheiten der Code-Verarbeitungsschaltung zur Durch
führung des erfindungsgemäßen Verfahrens ergeben sich aus
den Ansprüchen 4 und 5.
Im folgenden wird die Erfindung anhand von Ausführungs
beispielen unter Hinweis auf die Zeichnung näher erläu
tert. Es zeigt
Fig. 1 eine Darstellung eines Beispiels der Zusammensetzung
eines umgesetzten ausgangsseitigen digitalen
Codesignals,
Fig. 2a und 2b Blockschaltbilder, die jeweils einen Endabschnitt
auf der Erzeugungsseite und auf der Wiedergabeseite der Code-
Verarbeitungsschaltung mit Merkmalen nach der Erfindung
zeigen; und
Fig. 3 eine Kurve, die ein Beispiel des verbesserten Be
triebsverhaltens der Ausführungsform gemäß Fig. 2 angibt.
Es wird zunächst auf eine Anordnung Bezug genommen, bei welcher
die Erfindung auf die Verbesserung einer digitalen magnetischen
Aufnahme- und Wiedergabevorrichtung gemäß dem sogenannten NRZI-
System abgestellt ist, wobei ein eingangsseitiges codiertes
Signal magnetisch aufgezeichnet wird, nachdem die Codeumsetzung
durch Hinzugeben einer entsprechend einer Pseudozufallsverteilung
codierten Pulsfolge erfolgte, um damit die Wahrscheinlichkeit der Fortführung des gleichen
Pegels in einem aufgenommenen Signal zu verringern, wobei die
hinzugefügte, entsprechend einer Pseudozufallsverteilung codierte
Pulsfolge von dem wiedergegebenen Signal entfernt wird, um das ur
sprüngliche eingangsseitige, codierte Signal wiederherzustellen.
Es ist bekannt, daß die digitale magnetische Aufnahme des
NRZI-Systems eines der am meisten bevorzugten Verfahren zum
Aufnehmen verschiedener codierter Datensignale darstellt,
beispielsweise eines digitalen Bildsignals, insbesondere
zur Aufnahme mit hoher Dichte.
Bei der magnetischen Aufnahme gemäß dem NRZI-System wird der
Aufnahmestrom nicht bezüglich "0" des aufzunehmenden Binärcodes
negiert, sondern bezüglich "1" des Binärcodes, so daß bezüg
lich "0" der Aufnahmestrom in dem gerade vorhandenen Zustand
bleibt. Entsprechend bleibt bei "0"
über eine verhältnismäßig lange Zeit
spanne der Zustand des aufzuzeichnenden Binärcodes unverändert, wo
bei gemäß einem typischen Beispiel bei einem in digitaler Form
übertragenen Bildsignal, das ein Bild mit verhältnismäßig großen
Bereichen mit gleicher Bildinformation darstellt, der Wiedergabestrom
unverändert bleibt, ohne daß in dem erwähnten Zeit
abschnitt eine Negation auftritt.
Darüber hinaus hat ein zu übertragendes binäres Codesignal oder
eine Wellenform eines digitalen Aufnahmestroms, der mehrere Ab
schnitte aufweist, in welchen der Zustand "0" über einen
verhältnismäßig langen Abschnitt beibehalten wird, eine extrem
niedrige Frequenzkomponente. Hat ein Übertragungssystem zur
Übertragung des erwähnten Codesignals oder das Auf
nahmegerät zur Aufnahme des erwähnten Aufnahmestroms einen
Frequenzgang mit Sperrung im unteren Frequenzbereich, so
geht die erwähnte, extrem niedrige Frequenzkomponente im
empfangenen oder wiedergegebenen Signal verloren. Selbst
wenn das Übertragungssystem oder das Aufzeichnungsgerät auf
sehr niedrige Frequenzen anspricht, kann bei einem Zustand
"0" während einer langen Zeitspanne,
bedingt durch einen verringerten Rauschabstand
oder eine verzerrte Wellenform, bei der Wiedergabe eine fehlerhafte Codierung
erhalten werden.
Fig. 1 zeigt ein Beispiel für den Aufbau eines verbesserten,
aufzunehmenden digitalen Codesignals, welches erfindungsge
mäß umgesetzt wird. In Fig. 1 gibt ein Signalblock einen Ab
schnitt eines Blocks des umgesetzten ausgangsseitigen digitalen
Codesignals an, beispielsweise einen horizontalen Abtastab
schnitt eines digitalen Bildsignals. Der Signalblock besteht
aus einem Synchronisiersignal, welches ein vorgegebenes Muster
aufweist, um die Zeitsteuerung des Signalblocks anzugeben, ein
Kennungssignal, welches eine der unabhängigen Impulsfolgen
angibt, die zum
eingangsseitigen digitalen Codesignal hinzugefügt werden soll,
und ein Datensignal, das durch die im eingangsseitigen digitalen
Codesignal enthaltenen Daten gebildet wird, und das durch die
Zugabe der unabhängigen Impulsfolge
in einem Modulo-2-Addierer willkürlich verteilt wird,
wobei dieses codierte Signal durch Entnahme aus dem Maximum-
Schieberegister-Impulsfolgegenerator umgesetzt wird. Das
vorausgehend aufgeführte Muster des Synchronisiersignals
ist vorzugsweise derart ausgebildet, daß das erste oder letzte
bit durch eine "1" gebildet wird.
Die Fig. 2a und 2b zeigen jeweils einen Endabschnitt auf der
Erzeugungsseite und auf der Wiedergabeseite einer Ausführungsform einer
digitalen magnetischen Aufnahme- und Wiedergabevorrichtung
mit Merkmalen nach der Erfindung. Auf der Erzeugungsseite gemäß Fig.
2a sind das Datensignal und das Synchronisiersignal mit Aus
nahme des Anzeigesignals vorzugsweise durch eine Folge von
"0" dargestellt, wobei diese in Fig. 1 gezeigten Signale über
eine Eingangsklemme 1 einer 1-Block-Verzögerungsanordnung 2
und vier exclusiv addierenden Logik-Schaltungen, nämlich den
parallel liegenden Modulo-2-Stufen 8, 9, 10 und 11, zugeführt
werden. Andererseits erzeugt ein
Impulsfolgegenerator 3 eine erste Impulsfolge mit einem vorgegebenen
Muster.
Die erste Impuls
folge wird durch ein n-bit-Schieberegister 4 und Negatoren
6 und 7 jeweils verzögert und/oder negiert, damit die erste
Impulsfolge in andere unabhängige Impuls
folgen umgewandelt wird.
Das Schieberegister 4 und die Negatoren 6 und 7
werden jedesmal am Anfang eines jeden Blocks
zurückgesetzt
und anschließend
synchron zueinander
wiederholt.
Bei der in Fig. 2a
dargestellten Aufzeichnungsseite wird eine Gruppe von
vier unabhängigen Impulsfolgen
gebildet.
Die erste Impulsfolge, die vom Impulsfolge
generator 3 erhalten wird, gelangt unmittelbar über einen
Schalter SW₁ an eine exclusiv addierende Logik-Schaltung 8, und
wird ferner über einen weiteren Schalter SW₂ einer weiteren
exclusiv addierenden Logik-Schaltung 9 zugeführt, nachdem sie
durch einen Negator 6 negiert wurde, worauf die Impulsfolge über
einen Schalter SW₃ einer weiteren exclusiv addierenden Logik-
Schaltung 10 zugeführt wird, nachdem sie um n bits, bei
spielsweise 10 bits, in einem n-bit-Schieberegister 4 ver
schoben wurde; die Impulsfolge gelangt schließlich über einen
Schalter SW₄ an eine weitere exclusiv addierende Logik-Schaltung
11, nachdem sie durch das n-bit-Schieberegister 4 verschoben und
durch einen weiteren Negator 7 negiert worden ist. In diesen vier
exclusiv addierenden Logik-Schaltungen, nämlich den Modulo-2-Addierern
8, 9, 10 und 11, werden eine Gruppe von vier unabhängigen
Impulsfolgen, die vier
unterschiedliche Impulsmuster aufweisen, mittels der Modulo-2-
Stufe jeweils zu der eingangsseitigen, digital codierten Pulsfolge
hinzugefügt.
Diese vier unabhängigen Impulsfolgen weisen
keine Korrelation
zwischen sich auf.
In einem "0"-Fortführung-Diskriminatorkreis, dem die
vorausgehend erwähnten vier unabhängigen Impulsfolgen
zugeführt
werden, wird die Anzahl der "0en" in den Pseudozufalls
impulsfolgen festgestellt,
worauf anschließend die
geringste Anzahl von "0en" in einer Aufeinanderfolge
ermittelt wird. Ein Wählerschalter SW₅ wählt
die Pseudozufalls-
Impulsfolge aus, bei welcher die vorausgehend erwähnte
kleinste Anzahl unter Steuerung des "0"-Fortführung-
Diskriminatorkreises 5 ermittelt wurde. Die auf diese Weise
ausgewählte unabhängige Impulsfolge der vier Pseudozufallsimpulsfolgen
wird in einem Modulo-2-Addierer zur eingangsseitigen digitalen
Pulsfolge hinzugegeben, das in einer 1-Block-Verzögerungs
anordnung 2 um einen Block verzögert wird, um eine Koinzidenz
der Zeitsteuerung zwischen zwei hinzuzufügenden Signalen zu
erhalten, d. h. zwischen der eingangsseitigen digitalen Pulsfolge
und der vorausgehend erwähnten unabhängigen
Impulsfolge.
Ein Ausgangssignal von einer Modulo-2-Stufe 12,
die zur Vornahme der vorausgehend erwähnten Modulo-2-Addition
vorgesehen ist, wird in die Teilabschnitte eingefügt,
in welche ein Kennungssignal zur Anzeige der entsprechenden
unabhängigen Impulsfolge
eingesetzt wird.
Das Kennungssignal wird gleichzeitig
mit dem Ergebnis der vorausgehend aufgeführten Ermittlung der
kleinsten maximalen Anzahl aus dem "0"-Fortführung-
Diskriminatorkreis über einen Umschalter SW₆ in
den Teilabschnitten
eingesetzt.
Es sei darauf hingewiesen, daß das erwähnte Muster des Synchroni
siersignales, dessen letztes bit durch eine "1" gebildet wird,
die Wirkung hat, die Fort
führung der "0" in seiner Nachbarschaft zu stören.
Andererseits werden auf der Wiedergabeseite gemäß Fig. 2b
die gleichen vier unabhängigen
Impulsfolgen, die wie bei der Erzeugungs
seite nach Fig. 2a ganz unterschiedlich in bezug aufein
ander sind, erzeugt, und zwar durch die Kombi
nation eines Impulsfolgegenerators 15,
eines n-bit-Schieberegisters 16, zweier Negatoren 17, 18 und vier
Schalter SW₁′, SW₂′, SW₃′, SW₄′,
worauf anschließend ein Wählerschalter SW₅′
abhängig von dem erwähnten Kennungssignal eine
der erwähnten vier unabhängigen Impulsfolgen
auswählt.
Das Kennungssignal wird dem eingangsseitigen Datensignal entnommen,
welches über eine Eingangs
klemme 14 einem Kennungssignal-Diskriminator 19
zugeführt wird. Zur Ermittlung und Auswahl des erwähnten Kennungs
signals aus der wiedergegebenen Pseudozufalls
impulsfolge sowie zur Steuerung des Wählerschalters SW₅′ ist eine Schaltung vorgesehen, die nahezu den
gleichen Aufbau, wie in Fig. 1 dargestellt, hat.
Die in der vorausgehend beschriebenen Weise gewählte Pseudo
zufallsmuster-Impulsfolge wird in einem Modulo-2-Addierer 20 mit
umgekehrten Vorzeichen addiert, bzw. subtrahiert,
womit die ursprüng
liche digitale Pulsfolge getreu wiederhergestellt und an einer
Ausgangsklemme 21 entnommen wird.
Fig. 3 zeigt ein Beispiel für die Wirkung der Minimierung
der Fortführung von "0" bits in einem entsprechend einer Zu
fallsverteilung codierten, aufzuzeichnenden Signal, welches
ausgehend vom digital codierten Signal umgesetzt wird, wobei
die erwähnte Blocklänge 1,024 bits beträgt.
In den Kurven gemäß Fig. 3 ist die Beziehung zwischen der An
zahl der fortgeführten "0" bits und der Wahrscheinlichkeit des
Auftretens der Fortführung von "0" bits in zwei Fällen
dargestellt, bei welchen ein eingangsseitiges, entsprechend einer
Zufallsverteilung codiertes Signal überhaupt nicht umgesetzt
oder aber entsprechend der vorliegenden Erfindung in der erläuter
ten Weise umgesetzt wird.
Wie sich aus diesen Kurven ergibt, beträgt die Anzahl fortge
führter "0" bits entsprechend einer Wahrscheinlichkeit von 10-7
für das Auftreten einer Fortführung von "0" bits 22,3 bits im
einen Falle, während im Gegensatz hierzu diese Anzahl im
anderen Falle auf 12,2 bits erheblich verringert wurde. Darüber
hinaus ist in jenem Fall, bei dem das codierte aufzuzeichnende
Signal kein Zufallsmuster aufweist, sondern ein systematisches
Muster, wie das digitale Bildsignal, d. h. in einem Fall, wo die
Wahrscheinlichkeit für das Auftreten einer Fortführung von "0"
bits im eingangsseitigen digital codierten Signal ursprünglich
sehr groß ist, der vorausgehend beschriebene, erfindungsgemäß er
haltene Effekt noch deutlicher.
Das vorausgehend erwähnte, aufzuzeichnende, entsprechend einer
Zufallsverteilung codierte Signal, das durch eine Codeumsetzung
mittels Hinzugabe einer der unabhängigen Im
pulsfolgen erhalten wird, ist in einem extremen Umfang willkür
lich verteilt. Entsprechend wird, selbst wenn die eingangsseitige
digitale Pulsfolge eine äußerst niedrige Frequenzkomponente ent
hält, was durch die extrem lange Fortführung von "0" bits ver
ursacht wird, eine derartige, extrem niedrige Frequenzkomponente
aus dem erwähnten, aufzuzeichnenden, entsprechend einer Zufalls
verteilung codierten Signal entfernt. Infolgedessen macht sich,
selbst wenn die Aufnahme- und Wiedergabevorrichtung einen Frequenz
gang mit Sperrung des niedrigen Frequenzbereichs aufweist, die
nachteilige Wirkung eines solchen Frequenzgangs nicht im wieder
gegebenen entsprechend einer Zufallsverteilung codierten Signal
bemerkbar, und eine getreue Wiedergabe der ursprünglichen digitalen
Pulsfolge kann in ähnlicher Weise erhalten werden, wie bei der
am meisten bevorzugten Codeumsetzung, die durch das übliche
verwürfelte NRZI-System durchgeführt wird.
Jedoch wird, wenn ein Block des eingangsseitigen digitalen Codesignal
zu kurz ist, der vorausgehende, erfindungsgemäß erhaltene
Effekt verringert, während im Gegensatz hierzu, falls ein Block
zu lange ist, der durch die Codeumsetzung selbst erhaltene Effekt
ebenfalls verringert wird. Infolgedessen wird es in der Praxis
bevorzugt, die Blocklänge
auf 100 bits bis 10 000 bits festzulegen. Ferner
ist die Art der unabhängigen Impulsfolge, die der eingangs
seitigen, digitalen Pulsfolge hinzugefügt wird, nicht auf die
vorausgehend erwähnten vier unabhängigen Impulsfolgen
beschänkt.
Wie aus obiger Erläuterung ersichtlich ist, kann bei einer
digitalen magnetischen Aufnahme- und Wiedergabevorrichtung ge
mäß den Fig. 2a und 2b, bei welcher das NRZI-System erfindungs
gemäß verbessert wird, das Auftreten fehlerhafter Codes, das
durch den Frequenzgang des Gerätes mit
Sperrung des niedrigen Frequenzbereichs bedingt ist, erheblich verbessert
werden, und die Regenerierung der Taktimpulsfolge auf der Wiedergabe
seite kann extrem stabil durchgeführt werden.
Die vorausgehend erwähnten
Ergebnisse können auch bei einem NRZI-System
erhalten werden, das in Verbindung mit beliebigen anderen
digitalen Übertragungssystemen verwendet wird.
Claims (5)
1. Verfahren zur Umwandlung einer auf ein Magnetband
aufzuzeichnenden originalen Impulsfolge, zu der
eine erste Impulsfolge abhängig von der originalen
Impulsfolge mittels eines Modulo-2-Addierers zur
Erzeugung einer Pseudozufalls-Impulsfolge hinzuad
diert wird, die auf das Magnetband aufgezeichnet
wird und wobei bei der Wiedergabe die originale
Impulsfolge durch Subtraktion einer der ersten
Impulsfolge entsprechenden zweiten Impulsfolge
wiedergewonnen wird,
dadurch gekennzeichnet, daß
- a) mehrere unterschiedliche Pseudozufalls-Impuls folgen erzeugt werden,
- b) von den unterschiedlichen Pseudozufalls-Impuls folgen diejenige zur Aufzeichnung ausgewählt wird, welche die geringste Anzahl von "0"-Im pulsen in einer Aufeinanderfolge aufweist, und
- c) der ausgewählten Pseudozufalls-Impulsfolge ein Kennungssignal hinzugefügt wird, welches bei der Wiedergabe zur Auswahl der zweiten Impuls folge verwendet wird.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß die
orginale Impulsfolge in Blöcken aufgeteilt ist
und das Kennungssignal am Anfang des Blockes aufge
zeichnet wird, wobei die Blöcke durch Synchronisier
signale voneinander getrennt sind.
3. Verfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß das
letzte Bit des Synchronisiersignals immer "1" ist.
4. Code-Verarbeitungsschaltung zur Durchführung des
Verfahrens nach einem der Ansprüche 1 bis 3,
gekennzeichnet durch
einen auf der Aufnahmeseite vorhandenen Impuls folgegenerator (3) zur Erzeugung der ersten Im pulsfolge,
einen dem Impulsfolgegenerator (3) nachgeschalte ten Impulsfolgewandler (4, 6, 7) zur Erzeugung unabhängiger Impulsfolgen,
mehreren Modulo-2-Addierstufen (8-11), denen die unabhängige Impulsfolge einerseits und die originale Impulsfolge andererseits zugeführt wer den,
einen den Modulo-2-Addierstufen (8-11) nachge schalteten "0"-Fortführungs-Diskriminatorkreis (5) zur Auswahl einer der unabhängigen Impulsfol gen mittels einer Schaltungsanordnung (SW₅) und zur Erzeugung des Kennungssignals,
eine Blockverzögerungsanordnung (2), die die ori ginale Impulsfolge verzögert,
eine weitere Modulo-2-Addierstufe (12), die die verzögerte originale Impulsfolge einerseits und die ausgewählte unabhängige Impulsfolge sowie das Kennungssignal andererseits empfängt
und durch eine auf der Wiedergabeseite vorgesehene komplementäre Schaltungsanordnung (15-18, 20) mit einem Kennungssignaldiskriminator (19), der anhand des Kennungssignals die zweite Impulsfolge aus wählt.
einen auf der Aufnahmeseite vorhandenen Impuls folgegenerator (3) zur Erzeugung der ersten Im pulsfolge,
einen dem Impulsfolgegenerator (3) nachgeschalte ten Impulsfolgewandler (4, 6, 7) zur Erzeugung unabhängiger Impulsfolgen,
mehreren Modulo-2-Addierstufen (8-11), denen die unabhängige Impulsfolge einerseits und die originale Impulsfolge andererseits zugeführt wer den,
einen den Modulo-2-Addierstufen (8-11) nachge schalteten "0"-Fortführungs-Diskriminatorkreis (5) zur Auswahl einer der unabhängigen Impulsfol gen mittels einer Schaltungsanordnung (SW₅) und zur Erzeugung des Kennungssignals,
eine Blockverzögerungsanordnung (2), die die ori ginale Impulsfolge verzögert,
eine weitere Modulo-2-Addierstufe (12), die die verzögerte originale Impulsfolge einerseits und die ausgewählte unabhängige Impulsfolge sowie das Kennungssignal andererseits empfängt
und durch eine auf der Wiedergabeseite vorgesehene komplementäre Schaltungsanordnung (15-18, 20) mit einem Kennungssignaldiskriminator (19), der anhand des Kennungssignals die zweite Impulsfolge aus wählt.
5. Code-Verarbeitungsschaltung nach Anspruch 4,
dadurch gekennzeichnet, daß der
Impulsfolgewandler ein die erste Impulsfolge auf
nehmendes n-stufiges Schieberegister (4) und einen
Negator (6) aufweist und dem n-stufigen Schiebe
register (4) ein weiterer Negator (7) nachgeschal
tet ist.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2954630A DE2954630C2 (de) | 1978-03-15 | 1979-03-14 | Vorrichtung zum Wiederherstellen eines von einem Magnetkopf wiedergegebenen Datensignals |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2875778A JPS54121717A (en) | 1978-03-15 | 1978-03-15 | Digital recording signal reproduction system |
| JP2922178A JPS54122113A (en) | 1978-03-16 | 1978-03-16 | Code signal converter |
| JP9309278A JPS5522232A (en) | 1978-08-01 | 1978-08-01 | Digital magnetic recorder/reproducer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2910033A1 DE2910033A1 (de) | 1979-09-20 |
| DE2910033C2 true DE2910033C2 (de) | 1989-04-13 |
Family
ID=27286310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19792910033 Granted DE2910033A1 (de) | 1978-03-15 | 1979-03-14 | Digitale magnetische aufnahme- und wiedergabevorrichtung |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4234898A (de) |
| DE (1) | DE2910033A1 (de) |
| FR (1) | FR2420181B1 (de) |
| GB (1) | GB2017365B (de) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5834002B2 (ja) * | 1979-10-17 | 1983-07-23 | 日立電子株式会社 | デイジタル信号の磁気記録再生方式 |
| JPS57171868A (en) * | 1981-04-16 | 1982-10-22 | Toshiba Corp | Waveform shaping circuit |
| US4495528A (en) * | 1981-07-10 | 1985-01-22 | Victor Company Of Japan, Ltd. | Magnetic reproducing system for a digital signal |
| AU534690B2 (en) * | 1981-07-31 | 1984-02-09 | Victor Company Of Japan Limited | Scrambled digital signal recording system |
| US4399474A (en) * | 1981-08-10 | 1983-08-16 | Ampex Corporation | Automatic threshold tracking system |
| JPS58139313A (ja) * | 1982-02-10 | 1983-08-18 | Victor Co Of Japan Ltd | デイジタル磁気記録再生装置 |
| JPS59117718A (ja) * | 1982-12-24 | 1984-07-07 | Victor Co Of Japan Ltd | デイジタル信号の再生装置 |
| GB8307428D0 (en) * | 1983-03-17 | 1983-04-27 | Aruga M | Recording and reconstructing digital data |
| NL8303859A (nl) * | 1983-11-10 | 1985-06-03 | Philips Nv | Selektief scramblen bij compact disc. |
| JP2576532B2 (ja) * | 1987-10-15 | 1997-01-29 | ソニー株式会社 | ディジタル信号記録再生装置 |
| US4993029A (en) * | 1989-03-13 | 1991-02-12 | International Business Machines Corporation | Method and apparatus for randomizing data in a direct access storage device |
| JP2840467B2 (ja) * | 1991-02-07 | 1998-12-24 | キヤノン株式会社 | 磁気記録及び再生方法 |
| US5796781A (en) * | 1993-07-09 | 1998-08-18 | Technitrol, Inc. | Data receiver having bias restoration |
| US6317469B1 (en) | 1996-06-28 | 2001-11-13 | Lsi Logic Corporation | Method and apparatus for utilizing a data processing system for multi-level data communications providing self-clocking |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL142035B (nl) * | 1964-02-08 | 1974-04-16 | Philips Nv | Transmissiestelsel voor de overdracht van tweewaardige informatiepulsen met synchronisatie in de ontvanginrichting op ontvangen signaalovergangen. |
| US3457510A (en) * | 1966-02-18 | 1969-07-22 | Lenkurt Electric Co Inc | Modified duobinary data transmission |
| US3492578A (en) * | 1967-05-19 | 1970-01-27 | Bell Telephone Labor Inc | Multilevel partial-response data transmission |
| US3593334A (en) | 1968-11-29 | 1971-07-13 | Burroughs Corp | Pulse discrimination system |
| US3603945A (en) * | 1969-04-21 | 1971-09-07 | Ibm | Signal recovery system utilizing amplitude comparison at the beginning and end of a bit period |
| JPS4912645B1 (de) * | 1969-04-21 | 1974-03-26 | ||
| US3649915A (en) * | 1970-06-22 | 1972-03-14 | Bell Telephone Labor Inc | Digital data scrambler-descrambler apparatus for improved error performance |
| US3699556A (en) * | 1971-04-30 | 1972-10-17 | Singer Co | Digital encoding system wherein information is indicted by transition placement |
| US3761905A (en) * | 1971-08-20 | 1973-09-25 | Information Storage Systems | Disc pack defect detection system |
| DE2451800C3 (de) | 1973-11-09 | 1978-12-14 | N.V. Philips' Gloeilampenfabrieken, Eindhoven (Niederlande) | Spitzendetektion mit konstantem Teiloffset-Betrieb |
| GB1508995A (en) * | 1974-05-17 | 1978-04-26 | Post Office | Digital data transmission systems |
| US4017903A (en) * | 1975-08-27 | 1977-04-12 | Hewlett-Packard Company | Pulse code modulation recording and/or reproducing system |
| US4027335A (en) * | 1976-03-19 | 1977-05-31 | Ampex Corporation | DC free encoding for data transmission system |
-
1979
- 1979-03-12 US US06/019,592 patent/US4234898A/en not_active Expired - Lifetime
- 1979-03-13 GB GB7908785A patent/GB2017365B/en not_active Expired
- 1979-03-14 DE DE19792910033 patent/DE2910033A1/de active Granted
- 1979-03-15 FR FR7906630A patent/FR2420181B1/fr not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| FR2420181B1 (fr) | 1987-04-24 |
| US4234898A (en) | 1980-11-18 |
| DE2910033A1 (de) | 1979-09-20 |
| GB2017365A (en) | 1979-10-03 |
| GB2017365B (en) | 1982-07-14 |
| FR2420181A1 (fr) | 1979-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2910033C2 (de) | ||
| DE69734693T2 (de) | Sequenzerzeugung für asynchrone Spreizspektrumübertragung | |
| DE3027329C2 (de) | ||
| DE3854292T2 (de) | Decoder. | |
| DE3106855C2 (de) | "Rekursives Verfahren zum Fehlercodieren sowie Vorrichtung hierfür" | |
| DE69812742T2 (de) | System zur Vermeidung von Verzerrung ein einem Analog-Digital-Wandler | |
| DE3214150C2 (de) | Schaltungsanordnung zum Begrenzen der Anzahl gleicher aufeinanderfolgender Bits in einer Folge von Bits bei einer digitalen Übertragungseinrichtung | |
| DE2460979A1 (de) | Verfahren und schaltungsanordnung zur kompensation von impulsverschiebungen bei der magnetischen signalaufzeichnung | |
| DE69617882T2 (de) | Kopierschutz für Fernsehsignale | |
| DE3119015A1 (de) | Vorrichtung zur verschluesselung und entschluesselung von videosignalen | |
| DE4308241A1 (de) | ||
| DE2947943A1 (de) | Verfahren und vorrichtung zum codieren und decodieren von videosignalen | |
| DE3129728C2 (de) | ||
| DE69213527T2 (de) | System zum Test einer digitalen Übertragung | |
| DE19525428C2 (de) | Spektrum-Aufspreiz-Kommunikationssystem | |
| DE69705081T2 (de) | Synchronermittlungs- und Demodulationsschaltung | |
| DE3049293C2 (de) | ||
| DE2757164C2 (de) | Verfahren zum Übertragen oder Aufzeichnen von digitalen Signalen | |
| DE69711410T2 (de) | Verfahren und schaltung zur digitalen modulation sowie verfahren und schaltung zur digitalen demodulation | |
| DE3102782C2 (de) | Festratenverzögerungskreis mit einem Binarzähler | |
| DE3735514C2 (de) | GOLD-Code-Erzeugungssystem | |
| DE2734305A1 (de) | Verfahren zur kodierung einer bitfolge der bitfrequenz f und schaltungsanordnungen zur anwendung dieses verfahrens | |
| DE2832511A1 (de) | Verfahren und vorrichtung zur uebermittlung von bildinformationen | |
| AT375232B (de) | Schaltungsanordnung zum aendern der zeitbasis eines informationssignals | |
| DE3839709C2 (de) | Digital-Analog-Umsetzerschaltung und Verfahren zur Umsetzung eines Digitalsignals in ein Analogsignal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OAP | Request for examination filed | ||
| OD | Request for examination | ||
| 8172 | Supplementary division/partition in: |
Ref country code: DE Ref document number: 2954630 Format of ref document f/p: P |
|
| Q171 | Divided out to: |
Ref country code: DE Ref document number: 2954630 |
|
| AH | Division in |
Ref country code: DE Ref document number: 2954630 Format of ref document f/p: P |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| AH | Division in |
Ref country code: DE Ref document number: 2954630 Format of ref document f/p: P |