DE3049293C2 - - Google Patents

Description

Die Erfindung betrifft allgemein ein Verfahren und eine Vorrichtung zur Kodierung und Dekodierung digitaler Daten und insbesondere ein Verfahren und eine Vorrichtung zur Binärkodeumwandlung für den Fall, daß ein Binärkode über ein Magnetaufzeichnungs- und Wiedergabegerät wie eine Magnetplatte o. dgl. übertragen wird.

Ein Beispiel eines solchen Verfahrens besteht darin, daß ein Datenwort mit m-Bits in ein Kodewort mit n-Bits umgewandelt wird. Aus IEEE Transactions on Magnetics Vol. MAG-13, Nr. 5, 1977, S. 1202-1204 ist ein solches Beispiel mit einem 3 PM (Dreistellenmodulation)-System mit m = 3 und n = 6 bekannt. Bei diesem System wird eine Umwandlung derart durchgeführt, daß wenigstens zwei "0" zwischen zwei "1" vorhanden sind und damit der minimale Abstand zwischen zwei Übergängen als Ziffer 3 ist. Wenn die Periode der Bitzelle des Datenwortes T ist, ist das minimale Übergangsintervall T min und das maximale Übergangsintervall T max im Falle des 3 PM-Systems T min = 1,5T und T max = 6 T. Das minimale Übergangsintervall T min sollte länger sein, da die Datendichte hoch ist, und da das maximale Übergangsintervall T max kürzer ist, wird die Wiedergabe durch einen Takt auf der Empfangs- bzw. Wiedergabeseite leicht. Das 3 PM-System hat den Vorteil, daß T min im Vergleich zu dem der anderen Systeme groß ist, jedoch die Schwierigkeit, daß T max groß ist und daher nicht immer durch einen Eigentakt durchgeführt werden kann.

Der Erfindung liegt die Aufgabe zugrunde, unter Vermeidung der Nachteile des Standes der Technik ein Binärkodeumwandlungsverfahren zu schaffen, bei dem die Datendichte ähnlich der des 3 PM-Systems ist, das maximale Übergangsintervall jedoch im Vergleich zum 3 PM-System kürzer ist. Das minimale Übergangsintervall sollte z. B. 1,5 T und das maximale z. B. 4 T oder 4,5 T betragen. Das Verfahren soll mittels eines einfach aufgebauten Koders und Dekoders und mittels eines Eigentaktes leicht durchführbar sein.

Lösungen und zweckmäßige Ausgestaltungen der Erfindung ergeben sich aus den Ansprüchen.

Die Erfindung wird nachstehend anhand der Fig. 1 bis 14 beispielsweise erläutert. Es zeigt

Fig. 1A-1K, Fig. 2A-2H und 3A-3I Diagramme, aus denen die Umwandlungsvorschrift eines ersten Beispiels des Binärkodeumwandlungsverfahrens hervorgeht,

Fig. 4 ein Blockschaltbild eines Koders zur Kodeumwandlung der Fig. 1-3,

Fig. 5 eine Tabelle, aus der der Inhalt eines ROMs im Dekoder der Fig. 4 hervorgeht,

Fig. 6A-6C Zeitdiagramme, aus denen die zeitliche Lage der jeweiligen Takte und eines Impulses für den Koder der Fig. 4 hervorgehen,

Fig. 7A und 7B Diagramme, aus denen das Rastersynchronsignal des ersten Beispiels hervorgeht,

Fig. 8 ein Blockschaltbild des Dekoders zur Umwandlung der vom Koder der Fig. 4 kodierten Daten in die ursprüngliche Form,

Fig. 9 die Umwandlungsvorschrift eines zweiten Beispiels des Umwandlungsverfahrens,

Fig. 10A-10K und Fig. 11A, 11A′, 11B, 11B′ und 11C-11K Diagramme, aus denen die Umwandlungsvorschrift eines zweiten Beispiels hervorgeht, das gegenüber dem Beispiel der Fig. 1-3 und 9 verbessert ist,

Fig. 12 ein Blockschaltbild eines Koders zur Durchführung der Umwandlung der Fig. 10 und 11,

Fig. 13 ein Diagramm, aus dem das Rastersynchronsignal des Beispiels der Fig. 10 und 11 hervorgeht, und

Fig. 14 ein Blockschaltbild des Dekoders zur Umwandlung der vom Koder der Fig. 12 kodierten Daten in die ursprüngliche Form.

Wenn das Bit binärkodierter Eingangsdaten sich von einem zweiten auf einen ersten Wert ändert, ergibt sich ein Übergang am ersten Bezugspunkt der Bitzelle der Eingangsdaten. In der folgenden Beschreibung wird angenommen, daß der erste Wert ein hoher Pegel "1", der zweite Wert ein niedriger Pegel "0", der erste Bezugspunkt der Bitzelle deren Mitte und der zweite Bezugspunkt der Bitzelle die Grenze zwischen den benachbarten Zellen ist. Selbst wenn die obigen Beziehungen miteinander vertauscht werden, sind sie völlig äquivalent.

Die obige Umwandlungsvorschrift ist ähnlich der eines NRZI. Wie sich aus der Überlegung des Falles ergibt, wenn "1" folgt, ist aufgrund der obigen Umwandlungsvorschrift T min = T, und wenn "0" folgt, ist T max nicht begrenzt. Wenn daher "1" folgt, wird die obige Vorschrift umgewandelt, um T min = 1,5 T zu machen und wenn "0" folgt, wird die Vorschrift nicht geändert, um z. B. T max auf 4,5 T oder 4 T zu begrenzen.

Die Fig. 1 bis 3 zeigen eine Umwandlungsvorschrift beispielsweise. Die Zeitdiagramme in den jeweiligen Figuren zeigen Eingangsdaten, umgewandelte Übertragungssignale und umgewandelte Daten (Fig. 1A, 2A und 3A). Bei den umgewandelten Daten ist angenommen, daß der Übergang an der Vorderflanke in der Bitzelle von 0,5 T im Falle von "1" auftritt.

Wie Fig. 1A zeigt, erscheint bei den Eingangsdaten 010 der Übergang in der Mitte von "1", wie zuvor beschrieben. Wenn "1" zweimal folgt, d. h. bei den Eingangsdaten 0110, wie Fig. 1B zeigt, wird der Übergang in der Mitte der ersten "1" und dann auch an der hinteren Grenze der folgenden "1" verursacht. Das Übergangsintervall zwischen benachbarten Übergängen beträgt dabei 1,5 T (= T min). Wenn "1" dreimal folgt wie bei 01110, wird der Übergang in der Mitte der ersten "1" und dann an der hinteren Grenze der letzten "1" bewirkt, wie Fig. 1C zeigt. Das Übergangsintervall beträgt dabei 2,5 T. Der Vorgang für das Schema, wenn "1" zwei oder drei Bits folgen, wird als grundsätzlich angesehen. Wenn "1" mehr als zwei- oder dreimal folgt, werden die Daten bei jeweils zwei oder drei Bits geteilt, und die Umwandlung wird ähnlich dem obigen Vorgang für jede geteilte Einheit durchgeführt. Bei diesem Beispiel werden die Daten grundsätzlich durch zwei Bits geteilt.

Wie die Fig. 1D, 1F, 1H und 1J zeigen ist, wenn "1" viermal oder mehr als viermal folgt und die Daten bei jedem zweiten Bit ohne Rest geteilt werden können, das Übergangsintervall für die Einheit der ersten zwei Bits 1,5 T und das Übergangsintervall für alle restlichen Einheiten von zwei Bits 2 T. Wie die Fig. 1E zeigt, werden die Daten bei zwei und drei Bits geteilt, wenn "1" fünfmal folgt. Das Übergangsintervall der 2-Bit-Einheit wird daher 1,5 T und das der 3-Bit-Einheit 3 T. Wie die Fig. 1G, 1I und 1K zeigen, werden, wenn "1" ungeradzahlig mehr als siebenmal folgt, die Daten bei einer oder mehreren 2-Bit-Einheiten und einer 3-Bit-Einheit geteilt.

Wie sich aus diesem Beispiel ergibt und wenn die Daten in der Weise geteilt werden, daß die folgende "1" bei der 2-Bit-Einheit von der ersten getrennt und die letzte Einheit als 2- oder als 3-Bit-Einheit gebildet wird, wird eine Umwandlungsvorschrift aufgestellt, bei der jedes nachfolgende Schema in dieses Beispiel eingeschlossen werden kann, und der Übergang wird an der hinteren Grenze der letzten "1" jeder Einheit bewirkt. Das Übergangsintervall der ersten 2-Bit-Einheit in dem Schema der folgenden "1" beträgt 1,5 T, wie Fig. 1B zeigt, das der mittleren und der letzten 2-Bit-Einheiten 2 T und das der 3-Bit-Einheit 3 T.

Im Unterschied z. B. der Fig. 1 ist es möglich, daß die Daten mit folgender "1" grundsätzlich alle drei Bits geteilt werden. Wenn in diesem Falle "1" mit einem vielfachen von "3" in den Daten folgt, können die Daten alle drei Bits ohne Rest geteilt werden, und in den übrigen Fällen werden die Daten so geteilt, daß kein Rest von 1 Bit auftritt. Wenn z. B. "1" achtmal folgt, beträgt die letzte Einheit 2 Bits. Wenn "1" vier-, sieben- usw. mal folgt, werden sie so geteilt, daß die letzte Einheit und die vor der letzten Einheit jeweils 2 Bits hat, und es wird eine Umwandlung ähnlich der obigen für jede so geteilte Einheit von zwei oder drei Bits durchgeführt.

Wenn "1" in einem Datenschema folgt, kann solch ein Verfahren durchgeführt, daß das Schema so geteilt wird, daß abwechselnd eine 2-Bit- und eine 3-Bit-Einheit vorhanden ist.

Dies bedeutet, daß es ausreicht, daß die Daten mit aufeinanderfolgender "1" in 2-Bit- oder 3-Bit-Einheiten geteilt werden. Auf diese Weise kann das minimale Bitintervall T min zu 1,5 T gewählt werden.

Anhand der Fig. 2 und 3 wird nun eine Vorschrift beschrieben, die auf ein Datenschema angewandt wird, bei dem "0" folgt, d. h., bei dem das maximale Bitintervall T max auf 4,5 T begrenzt werden kann. Bei einem Datenschema, bei dem 2-Bits vor einer folgenden "0" 01 sind, wird das Schema wie in Fig. 2 umgewandelt, während beim Datenschema, bei dem zwei Bits vor der folgenden "0" 11 sind, wird das Schema wie in Fig. 3 umgewandelt. Wie sich aus der vorherigen Beschreibung ergibt, tritt bei 01 bein Übergang in der Mitte von "1" auf, während bei 11 ein Übergang an der hinteren Grenze der letzten "1" auftritt. Wenn daher "0" nur einmal vorhanden ist, wie bei 0101 und 1101, ergibt sich der Übergang in der Mitte von "1" nach "0", wie Fig. 2A bzw. 3A zeigt.

Wenn "0" mehr als zweimal folgt, wird der nächste Übergang derart erzeugt, daß er vom vorherigen Übergang um mehr als z. B. 3,5 T entfernt ist, er an der Grenze der Bitzelle um z. B. 3,5 T entfernt und mehr als 1,5 T von der Mitte der "1" erscheint, die als erste nach der vorherigen "1" auftritt. Zum Beispiel bei 01001 und 010001 wie in den Fig. 2B und 2C wird, da die obige Bedingung nicht erfüllt ist, der nächste Übergang in der Mitte von "1" nach der letzten folgenden "0" erzeugt. Wenn nach 01 "0" 4,5 und 6mal wie in den Fig. 2D, 2E und 2F folgt, wird, da die obige Bedingung erfüllt ist, der nächste Übergang an der vom vorherigen Übergang um 3,5 T entfernten Stelle erzeugt. Wenn nach 01 "0" siebenmal folgt, wie in Fig. 2G, tritt der nächste (zweite) Übergang einmal von dem vorherigen um 3,5 T entfernt auf. Wenn ein folgender (dritter) Übergang von dem vorherigen (zweiten) um 3,5 T entfernt erzeugt wird, wird der Abstand zwischen dem 3. und 4. Übergang nur T. Der 3. Übergang wird daher vom 2. um 4,5 T entfernt erzeugt. Wenn nach 01 "0" achtmal folgt, wie in Fig. 2H, werden zwei Übergänge während der aufeinanderfolgenden "0" erzeugt. Im obigen Falle beträgt das maximale Übergangsintervall T max 4,5 T.

Wenn "0" nach 11 folgt, wird zur Verarbeitung der Eingangsdaten eine ähnliche Vorschrift angewandt. Wenn "0" nach 11 zwei- oder dreimal folgt, wie in Fig. 3B und 3C, beträgt das Übergangsintervall 2,5 T bzw. 3,5 T. Wenn "0" nach 11 wie in Fig. 3D viermal folgt und ein nächster (zweiter) Übergang von dem vorherigen (ersten) um 3,5 T entfernt erzeugt wird, verbleibt nur ein Intervall T von dem zweiten Übergang bis zur Mitte der ersten "1" nach der letzten "0". Der zweite Übergang wird daher nicht mit dem Intervall von 3,5 T erzeugt. Das Übergangsintervall dieses Falles wird daher das maximale Übergangsintervall T max (= 4,5 T). Wenn nach 11 "0" 5, 6- und 7mal folgt wie in Fig. 3E, 3F und 3G, werden Übergänge entfernt von dem vorherigen Übergang um 4 T erzeugt, und die folgenden (dritten) Übergänge werden in der Mitte von "1" nach der letzten "0" mit den Intervallen von 1,5 T, 2,5 T bzw. 3,5 T erzeugt. Im Falle der Fig. 3 H, bei dem "0" achtmal nach 11 folgt, beträgt das Intervall zwischen dem zweiten und dritten Übergang mehr als 3,5 T. Da dabei jedoch das Intervall zwischen dem dritten Übergang und der Mitte von "1" nach der letzten "0" nur T ist, wird der dritte Übergang nicht mit dem Intervall von 3,5 T erzeugt, und damit wird das Übergangsintervall T max (= 4,5 T).

Wenn "0" neunmal nach 11 folgt, wie in Fig. 3I, wird ein zweites Übergangsintervall vom 1. um 4 T entfernt und ein drittes vom zweiten um 4 T entfernt erzeugt.

Selbst wenn irgendeine Anzahl von "0" folgt, ist das maximale Übergangsintervall T max auf 4,5 T bei diesem Beispiel begrenzt. Im Falle der Fig. 2G, 3D und 3H wird T max erzeugt. Es ist zu beachten, daß T max aufeinanderfolgend nicht mehr als zweimal auftritt.

Zur Unterscheidung der Beurteilungsnorm, mit der der Übergang erzeugt wird, wenn "0" folgt, von dem Fall, wenn "1" folgt, ist bei dem obigen Beispiel die Norm zu 3,5 T gewählt. Es ist jedoch möglich, die Beurteilungsnorm länger als 3,5 T zu wählen. In diesem Falle kann der Wert von T max geändert werden. Wenn die Beurteilungsnorm zu 4 T oder 4,5 T gewählt wird, wird T max 5,5 T, während, wenn die Beurteilungsnorm zu 5 T oder 5,5 T gewählt wird, T max 6 T wird. Es ist auch möglich, daß die Beurteilungsnorm nicht auf irgendeinen Wert begrenzt ist und entsprechend einem Fall geändert wird, bei dem der Maximalwert der folgenden "0" vorher beseitigt werden kann, um im wesentlichen zu vermeiden, daß ein 4,5 T überschreitendes Übergangsintervall erzeugt wird.

Anhand der Fig. 4 wird nun ein Beispiel eines Koders 1 zur Kodeumwandlung der Fig. 1 bis 3 beschrieben. Der Koder 1 enthält ein Schieberegister 2, das aus drei Bits a 1, a 2 und a 3 besteht. Das Register 2 wird über einen Dateneingang 3 mit Daten gespeist, die seriell durch einen Takt CP 1 umgewandelt werden sollen, der auf einen Eingang 4 gegeben wird. Ein Bit der Eingangsdaten am Eingang 3 wird in das Register 2 an der Vorderflanke des Schiebetakts CP 1 aufgenommen, wie Fig. 6A zeigt. Der Inhalt des Registers 2 wird nicht geändert, bis die Vorderflanke des nächsten Takts CP 1 auf das Register 2 gegeben wird. Diese Periode ist ein Arbeitszyklus ECC des Koders 1.

Von dem zu jedem Zeitpunkt im Register 2 vorhandenen Daten ist a 1 ein bereits umgewandelter Wert, a 2 ein nun umzuwandelnder Wert und a 3 ein zum nächsten Zeitpunkt umzuwandelnder Wert. Die Daten a 1, a 2 und a 3 mit 3 Bits und ein Ausgangssignal x eines logischen Kreises 11, der später beschrieben wird, werden zusammen einem ROM 5 als Adressensignal zugeführt. Im ROM 5 werden die Umwandlungsdaten mit zwei Bits in Abhängigkeit von Adressensignal mit 4 Bits gespeichert, und der ROM 5 erzeugt die Umwandlungsdaten mit zwei Bits b 1 und b 2 entsprechend den Eingangsdaten a 2 in Abhängigkeit vom Adressensignal. Die Umwandlungsausgangsdaten des ROM 5 werden einem Schieberegister 6 mit zwei Bits parallel durch die Vorderflanke eines Ladeimpulses LD über einen Eingang 7 zu dem in Fig. 6C gezeigten Zeitpunkt zugeführt. Der Inhalt des Schieberegisters 6 wird der folgenden Stufe eines Schieberegisters 8 mit 8 Bits von einem Takt CP 2 zugeführt, der auf einen Anschluß 9 gegeben wird und eine Frequenz hat, die zweimal so groß wie die des Taktes CP 1 ist, wie Fig. 6B zeigt. Danach wird der Inhalt an einen Seriendatenausgang 10 abgegeben. Wie Fig. 6 zeigt, werden daher in dem Zustand, in dem der Inhalt des Schieberegisters 6 zum Schieberegister 8 durch den Takt CP 2 übertragen wird, und das Schieberegister 6 keinen Inhalt hat, die Umwandlungsdaten b 1 und b 2 mit zwei Bits in das Schieberegister 6 durch den Ladeimpuls LD gegeben.

Die Daten mit 8 Bits A bis H, die im Schieberegister 8 gespeichert sind, und das 1. Bit a 1 des Schieberegisters 2 werden alle parallel zum logischen Kreis 11 geleitet, der ein Bit x dessen Adressensignals zu bestimmen bzw. das Ausgangsbit x basierend auf der folgenden logischen Gleichung zu erzeugen hat:

Die obige Operation wird aufeinanderfolgend wiederholt, und am Ausgang 10 werden Ausgangsdaten entsprechend der obigen Vorschrift erhalten.

Der Koder 1 in Fig. 4 ist nur ein Beispiel, und es können zahlreiche Abwandlungen durchgeführt werden. Zum Beispiel kann an Stelle des ROM 5 ein logischer Kreis verwendet werden. Dieser logische Kreis ist so aufgebaut, daß er Ausgangssignale b 1 und b 2 abgibt, die jeweils durch die folgenden logischen Gleichungen ausgedrückt werden:

b₁ = · a₁ · (₂ + a₃) + x · ₁ · ₂
b₂ = ₁ · a₂

Wenn z. B. das Ausgangssignal des oben beschriebenen Koders 1 z. B. aufgezeichnet auf eine Platte wie eine Videoplatte übertragen wird, wird ein Rastersynchronsignal FS zugefügt. Da ein Synchronsignal mit einem dritten Wert verschieden von dem binären Wert der Daten der Videoplatte eines Magnetaufzeichnungs- und Wiedergabegerätes nicht zugeführt werden kann, muß das Rastersynchronsignal FS in den Datenstrom eingefügt werden. Wenn das maximale Übergangsintervall T max (bei diesem Beispiel 4,5 T) ermittelt wird, ist die Extraktion der Bitsynchronisierung auf der Wiedergabeseite möglich, da T max gleich 4,5 T in diesem Beispiel den vorherigen Übergang koinzident mit der Grenze zwischen den Bitzellen der Daten und den letzteren Übergang koinzident mit der Mitte der Bitzelle der Daten hat. Das Rastersynchronsignal FS muß solch ein Bitschema haben, daß es selbst dann ermittelt werden kann, wenn es in den Datenstrom eingefügt ist, bzw. solch ein Bitschema, daß es ohne einen Übertragungsfehler niemals in den Daten erscheint. Bei der obigen Kodeumwandlungsvorschrift ist ein Bitschema vorhanden, bei dem das maximale Übergangsintervall zwei oder mehr als zweimal folgt, um die obige Bedingung zu erfüllen. Da dabei jedoch der Datenstrom kontinuierlich ist, müssen die Daten vor und nach dem folgenden Bitschema basierend auf der obigen Vorschrift ohne Widerspruch umgewandelt werden können. Für das Rastersynchronsignal FS ist daher eine Periode bzw. ein Intervall von 12 T (oder 11 T) zugeordnet, wie Fig. 7A zeigt, und innerhalb dieses Intervalls wird ein Rastersynchronsignal FS mit zwei aufeinanderfolgenden Übergangsintervallen jeweils von 4,5 T vorgesehen, wie Fig. 7 T zeigt. Da dabei die Übergangslage im Signal FS eine bestimmte Beziehung zu der Bitzelle der Daten hat, ist nicht nur die Rastersynchronisierung, sondern auch die Bitsynchronisierung gezeigt.

Fig. 8 zeigt ein Beispiel eines Dekoders 12, der aus einem 11-Bit-Schieberegister 14, dem wiedergegebene Daten über einen Eingang 13 zugeführt werden, einem logischen Kreis 15 und einem taktgesteuerten Flip-Flop 16 besteht, von dem ein Ausgang 17 herausgeführt ist. Dekodierte Ausgangsdaten werden an den Ausgang 17 abgegeben. Das Schieberegister 14 nimmt die wiedergegebenen Daten vom Eingang 13 bitweise mit einem Schiebetakt CP 3 (der eine Periode von 0,5 T hat) auf, die über einen Eingang 17 zugeführt werden. Der logische Kreis 15 wird mit 10 Bits der 11 Bits C 1 bis C 11 des Schieberegisters 14 mit Ausnahme des Bits C 10 gespeist und gibt ein Ausgangssignal y auf der Grundlage der folgenden logischen Gleichung ab:

y = C₆ + C₅ · (C₉ + C₁₁ · ₈) + (C₄ + C₃) · (C₇ + C₉) + (C₂ + C₁) · C₇

Das Flip-Flop 16 steuert das Ausgangssignal y des logischen Kreises 15 mit einem Taktimpuls CP 4, der über einen Eingang 19 zugeführt wird und dessen Periode zweimal so groß wie die des Taktes CP 3 und damit gleich T ist. Der Takt CP 4 wird synchron mit einer solchen Zeitsteuerung erzeugt, daß die Grenze zwischen den Bitzellen der wiedergegebenen Daten mit den Teilen zwischen C 2 und C 3, C 4 und C 5, C 6 und C 7, C 8 und C 9 und C 10 und C 11 übereinstimmt.

Vom Kodierer 1 in Fig. 4 werden die 2-Bit-Ausgangssignale b 1 und b 2 vom ROM 5 entsprechend dem Bit a 2 der Eingangsdaten abgegeben. Wenn der Dekoder 12 dem Koder 1 entspricht, werden die beiden Bits C 5 und C 6 des Schieberegisters 14 die Bits b 1 und b 2, und das an den Ausgang 17 abgegebene Bit ist das Bit a 2.

Der Dekoder 12 in Fig. 8 kann in verschiedener Weise abgewandelt werden, z. B. kann an Stelle des logischen Kreises 15 und des Flip-Flops 16 ein ROM im Dekoder verwendet werden.

Die Erfindung kann auf den Fall angewandt werden, daß die Anzahl der aufeinanderfolgenden "1" im Schema der Eingangsdaten zuvor als ungeradzahlige oder geradzahlige Zahl ermittelt werden kann. Wie in Fig. 1 gezeigt ist, wird bei dem obigen Beispiel das Datenschema ohne Rest derart geteilt, daß die aufeinanderfolgenden "1" von der ersten an durch 2-Bit-Einheiten geteilt werden, um die letzte zu einer 2-Bit- oder 3-Bit-Einheit zu machen. Wenn daher die letzte Einheit eine 3-Bit-Einheit ist, wird das Übergangsintervall 3 T. Zur Unterscheidung hiervon wird die Beurteilungsnorm zur Umwandlung des Schemas, bei dem "0" folgt, zu 3,5 T gewählt.

Wenn vorher festgestellt werden kann, daß die folgende Zahl von "1" eine ungerade Zahl ist, kann das Übergangsintervall dadurch zu 2,5 T gemacht werden, daß zuerst eine 3-Bit-Einheit zugeordnet wird und daher die Erzeugung des Übergangsintervalls von 3 T vermieden werden kann. Fig. 9 zeigt solch einen Fall bei dem diese Idee auf den Fall angewandt ist, daß "1" elfmal folgt, wie Fig. 1K zeigt. In Fig. 9 ist die erste Teilungseinheit als 3-Bit-Einheit gewählt, und die restlichen Teilungseinheiten sind als 2-Bit-Einheiten gewählt, so daß das erste Übergangsintervall 2,5 T wird.

Wenn eine gerade Zahl von "1" folgt, wird sie in der gleichen Weise wie im Fall der Fig. 1 umgewandelt. Die Beurteilungsnorm zur Erzeugung des Übergangs im Falle von folgenden "0" kann von 3,5 T auf 3 T verkürzt werden. Hierdurch kann das maximale Übergangsintervall von 4,5 T auf 4 T verkürzt werden. Hierzu erfordert ein Koder einen Zwischenspeicher, der ermitteln kann, ob die folgende Anzahl von "1" eine gerade oder eine ungerade Zahl ist. Tatsächlich tritt der Fall nicht auf, daß "1" unendlich folgt, sondern "1" ist auf eine bestimmte endliche Anzahl begrenzt. Es kann daher ein Zwischenspeicher verwendet werden, der eine Kapazität entsprechend der obigen endlichen Anzahl hat. Wenn es jedoch nicht möglich ist, Daten vorher abzuschätzen, muß der Zwischenspeicher eine unendliche Kapazität haben.

Um dieses Problem zu lösen ist ein zweites Beispiel derart aufgebaut, daß das oben erwähnte maximale Übergangsintervall unabhängig von den Daten angeboten wird und die Kapazität eines Zwischenspeichers ist ausreichend relativ klein. Wenn eine Folge von aufeinanderfolgenden "1" oder "0" auftritt, werden einige der letzten Bits, z. B. 5 Bits geprüft, um festzustellen, ob die Folge gerade oder ungerade ist, um dadurch eine Übergangslage zu steuern.

Die Fig. 10A-10C zeigen solch einen besonderen Fall, wenn ein Übergang ähnlich dem des ersten Beispiels erzeugt wird. Wenn "1" mehr als viermal folgt, wird dieses Datenschema alle zwei Bits an der Grenze zwischen Bitzellen geteilt. Wenn ein Rest bei der Teilung des Datenschemas erzeugt wird, werden 5 Bits vor dem ersten Bit "0" nach dem letzten Bit "1" in den folgenden Bits "1" an der Grenze zwischen 3 Bits und den folgenden zwei Bits geteilt, und ein Übergang wird an der Grenze zwischen den Bitzellen nach der Teilung erzeugt. Wenn daher eine gerade Anzahl von "1" folgt, tritt ein Übergang ähnlich dem des ersten Beispiels auf.

Wenn "1" fünfmal folgt, wie in Fig. 10E, wird das Datenschema in 3 Bits und die folgenden zwei Bits entsprechend der obigen Vorschrift geteilt, und das Übergangsintervall der ersten 3-Bit-Einheit beträgt 2,5 T und das der folgenden 2-Bit-Einheit 2 T. Wenn "1" 7, 9 und 11mal folgt, wie in Fig. 10G, 10I und 10K und die Datenschema alle 2-Bit-Einheit geteilt werden, tritt kein Rest auf. Daher werden 5 Bits vor dem ersten Bit "0" nach dem letzten Bit "7" an der Grenze zwischen 3 Bits und den folgenden zwei Bits geteilt, und der Übergang wird an letzterer Grenze erzeugt.

In der obigen Weise kann das minimale Übergangsintervall 10 min mit 1,5 T angeboten werden. Das maximale Übergangsintervall beträgt 3 T, wenn "1" aufeinanderfolgend erscheint. Es ist zu beachten, daß, da das Übergangsintervall von 3 T (oder 2,5 T) bei den ersten drei Bits der letzten (bzw. gesamten) 5 Bits im Bitschema erzeugt wird, wenn "1" folgt, das Übergangsintervall nach dem von 3 T (oder 2,5 T) ohne Ausfall 2 T wird. Das Übergangsintervall von 3,5 T kann daher als Beurteilungsnorm für das Schema verwendet werden, wenn "0" folgt, und das maximale Übergangsintervall T max kann auf 4 T begrenzt werden.

Wenn "0" ein- oder zweimal wie in Fig. 11A, 11A′ und 11B, 11B′ folgt, wird ein Übergang ähnlich dem des ersten Beispiels erzeugt. Wenn "0" mehr als dreimal folgt, wird ein Übergang an der Grenze der Bitzellen erzeugt, der der Tatsache genügt, daß er von dem vorherigen Übergang um mehr als 3 T und von der Mitte der "1", die nach der letzten "0" als erste erscheint, um mehr als 1,5 T entfernt ist.

In Fig. 11C und den folgenden sind Übergangsschemata, bei denen die beiden Bits vor der folgenden "0" 01 sind, und Schemata, bei denen die gleichen beiden Bits 11 sind, in unterbrochenen Linien gezeigt.

Wie Fig. 11C zeigt wird die obige Bedingung nicht erfüllt, wenn "0" dreimal folgt. Es wird daher in der Mitte der folgenden "1" ein Übergang erzeugt. Wenn nur eine "1" vor der "0" vorhanden ist, beträgt das Übergangsintervall 3,5 T, wenn jedoch eine folgende "1" vorhanden ist, wird das Übergangsintervall 4 T, das das maximale Übergangsintervall T max ist. Dieses T max erscheint nur in diesem Falle.

Wie die Fig. 11D, 11E und 11F zeigen, wird die obige Bedingung erfüllt, wenn "0" mehr als viermal folgt, und daher wird ein Übergang an einer Stelle erzeugt, die von dem vorherigen Übergang und 3,5 T (oder 3 T) im Falle nach der folgenden "1" entfernt ist. Wenn "0" mehr als siebenmal folgt, wie in den Fig. 11G, 11H und 11I, wird ein Übergang einmal mit dem Intervall von 3,5 T (oder 3 T) vom ersten und der nächste Übergang wird von dem Übergang um 3 T entfernt erzeugt. In gleicher Weise wird, wie die Fig. 11J und K zeigen, alle 3 T ein Übergang erzeugt, und die Einstellung wird in den letzten Bits durchgeführt.

Selbst wenn irgendeine Anzahl von "0" folgt, ist das maximale Übergangsintervall T max auf 4 T begrenzt, wie zuvor beschrieben wurde. Wie sich aus Fig. 11 ergibt, erscheint das Übergangsintervall von 3 T, wenn "0" folgt, ähnlich dem Fall, wenn "1" folgt. Bei der Dekodierung könnte daher die folgende "0" von der "1" nicht unterschieden werden. Wenn jedoch eine "0" folgt, erscheint das Übergangsintervall von 2 T niemals nach dem Übergangsintervall von 3 T, sondern die anderen Übergangsintervalle wie 1,5 T, 2,5 T, 3 T und 3,5 T erscheinen. Wenn dagegen "1" folgt, erscheint das Übergangsintervall von 2 T nach dem Übergangsintervall von 3 T ohne Ausfall, wie zuvor erläutert wurde. Unter Ausnutzung des obigen Unterschiedes können sie daher dekodiert werden.

Ein weiteres Beispiel eines Koders 21 zur Durchführung der obigen Kodeumwandlung wird nun anhand der Fig. 12 beschrieben.

Der Koder 21 in Fig. 12 besteht grundsätzlich aus einem 5-Bit-Schieberegister 22 an Stelle des 3-Bit-Schieberegisters 2 beim Koder 1 in Fig. 4. Das Register 22 nimmt an einem Eingang 23 in Abhängigkeit von einem Takt CP 1 Eingangsdaten auf, die über einen Anschluß 24 zugeführt werden. Die 5-Bits a 1 bis a 5 des Registers 22 zusammen mit einem Ausgangssignal x eines logischen Kreises 31 werden parallel einem logischen Kreis 25 zugeführt, der an Stelle des ROM 5 bei dem Koder 1 der Fig. 4 verwendet ist. Der logische Kreis 25 erzeugt 2-Bit-Ausgangssignale b 1 und b 2 aus den obigen 6 Bits, die durch die folgenden logischen Gleichungen ausgedrückt werden. Dies bedeutet, daß er das Bit a 2 in den 5-Bitdaten, die in das Register 22 aufgenommen werden, in zwei Bits b 1 und b 2 umwandelt.

Die 2-Bit-Ausgangssignale b 1 und b 2 werden in ein 2-Bit-Schieberegister 26 entsprechend einem Ladeimpuls LD aufgenommen, der auf einen Anschluß 27 gegeben wird. Der Inhalt des Schieberegisters 26 wird sequentiell auf ein 8-Bit-Schieberegister 28 entsprechend einem Takt CP 2 gegeben, der auf einen Anschluß 29 gegeben wird, und die umgewandelten Daten werden vom Register 28 an einen herausgeführten Ausgang 30 gegeben. Der Inhalt A bis G (mit Ausnahme des Inhalts C) des Registers 28 zusammen mit dem ersten Bit a 1 des Registers 22 wird auf den logischen Kreis 31 gegeben, der dann das Ausgangsbit x basierend auf der folgenden logischen Gleichung abgibt:

Die Eingangsdaten werden durch die obige Operation aufeinanderfolgend kodiert. Die Takte CP 1, CP 2 und der Ladeimpuls LD sind dabei zeitlich gleich denen in Fig. 6.

Der Koder 21 in Fig. 12 kann auf verschiedene Weise abgewandelt werden. Zum Beispiel kann wie bei dem Koder 1 der Fig. 4 der logische Kreis 25 durch einen ROM ersetzt werden.

Ähnlich dem ersten Beispiel kann im zweiten Beispiel ohne einen Übertragungsfehler ein Bitschema, das in den Daten niemals erscheint, als Synchronsignal gewählt werden. Als ein die obige Bedingung erfüllendes Beispiel ist ein Schema wie in Fig. 13 vorhanden, bei dem das Übergangsintervall von 3,5 T dem von 4 T, und das Übergangsintervall von 2 T dem von 3,5 T folgt. Wie zuvor erläutert, erscheint das maximale Übergangsintervall T max von 4 T nur im Falle der Fig. 11C, und es beginnt und endet mit der Mitte der Bitzellen. Der Übergang am Ende von dem von 3,5 T endet, daher an der Grenze der Bitzellen, und ein Übergang von 2 T tritt danach niemals auf.

Fig. 14 zeigt ein zweites Beispiel eines Dekoders 32. Der zweite Dekoder 32 besteht aus einem 15-Bit-Schieberegister 34, dem wiedergegebenen Daten von einem Eingang 33 zugeführt werden, einem logischen Kreis 35 und einem taktgesteuerten Flip-Flop 36. An einem vom Flip-Flop 36 herausgeführten Ausgang 37 erhält man die dekodierten Ausgangsdaten. Das Schieberegister 34 nimmt die wiedergegebenen Daten bitweise in Abhängigkeit von einem Schiebetakt CP 3 (mit der Periode von 0,5 T) auf, der von einem Anschluß 38 zugeführt wird, und der logische Kreis 35 erhält 12 Bits C 1 bis C 15 mit Ausnahme der Bits C 10, C 12 und C 14, vom Schieberegister 34 und erzeugt ein Ausgangssignal y basierend auf der folgenden logischen Gleichung:

y = C₆ + C₅ · · C₁₁ · C₁₅ + C₉ · (C₃ · C₁₃ + C₄ + C₅) + -C₇ · (C₁ · C₁₁ + C₂ + C₃ + C₄)

Das Flip-Flop 36 steuert das Ausgangssignal y des logischen Kreises 35 mit einem Takt CP 4, der von einem Anschluß 39 zugeführt wird. Die Periode des Taktes CP 4 ist zweimal so groß wie die des Schiebetakts CP 3 gewählt und daher wird T zeitlich synchron so erzeugt, daß die Grenze zwischen den Bitzellen der wiedergegebenen Daten mit dem Teil zwischen den Bits C 2 und C 3, C 4 und C 5, C 6 und C 7, C 8 und C 9, C 10 und C 11, C 12 und C 13 und C 14 und C 15 erzeugt wird.

Bei dem Koder 21 in Fig. 12 werden die 2-Bit-Ausgangssignale b 1 und b 2 vom logischen Kreis 25 in Abhängigkeit von dem Signal a 2 der Eingangsdaten erzeugt. Wenn daher der Dekoder 32 dem Koder 21 entspricht, werden die 2 Bits C 5 und C 6 des Schieberegisters 34 die Ausgangsbits b 1 und b 2, und das an den Ausgang 3 abgegebene Bit wird a 2.

Der Dekoder 32 kann auf verschiedene Weise abgewandelt werden, z. B. kann an Stelle des logischen Kreises 35 und des Flip-Flops 36 ein ROM verwendet werden.

Aus der obigen Beschreibung ergibt sich, daß der Binärkode so umgewandelt bzw. kodiert werden kann, daß das minimale Übergangsintervall 1,5 T und das maximale 4,5 T oder 4 T beträgt. Die Datendichte ist da im wesentlichen gleich der des 3 PM-Systems, und das maximale Übergangsintervall kann kürzer als 6 T sein.

Wenn ein Wert, der von den Daten unterschieden werden kann, nicht für das Synchronsignal wie bei einer PCM-Schallplatte unter Verwendung einer Videoplatte benutzt wird, muß die Synchronwiedergabe auf der Wiedergabeseite aus dem Datenstrom erreicht werden. Da das maximale Übergangsintervall verkürzt werden kann, ist die Erfindung für diesen Fall geeignet. Auch der Fall, daß das maximale Übergangsintervall 6 T oder mehr beträgt, wenn eine Zeitbasisschwankung o. dgl. in den wiedergegebenen Daten auftritt, bereitet keine Schwierigkeiten.

Claims (6)

1. Verfahren zur Umwandlung einer digitalen Information, dadurch gekennzeichnet, daß, wenn ein Bit der Eingangsdaten mit binärem Kode sich von einem zweiten Wert in einen ersten ändert, ein Übergang an einem ersten Bezugspunkt einer Bitzelle der Eingangsdaten erzeugt wird, daß, wenn die Eingangsdaten ein Schema aufweisen, bei dem das Bit des ersten Wertes folgt, die folgenden Bits alle zwei oder drei Bits an einem zweiten Bezugspunkt der Bitzelle geteilt werden und ein Übergang an dem zweiten Bezugspunkt der Bitzelle nach einer Teilung erzeugt wird, und daß, wenn die Eingangsdaten ein Schema aufweisen, bei dem das Bit des zweiten Wertes folgt, ein Übergang an einem zweiten Bezugspunkt erzeugt wird, der die Bedingung erfüllt, daß der zweite Bezugspunkt von einem vorherigen Übergang um mehr als 3,5 T (wobei T die Periode der Bitzelle der Eingangsdaten ist) und auch von dem ersten Bezugspunkt des ersten Wertes, der als erster von dem vorherigen aus auftritt, um mehr als 1,5 T entfernt ist.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der erste und zweite Bezugspunkt die Grenze der Bitzellen bzw. die Mitte der Bitzelle ist.

3. Verfahren zur Umwandlung einer digitalen Information, dadurch gekennzeichnet, daß, wenn ein Bit der Eingangsdaten in binärem Kode sich von einem zweiten auf einen ersten Wert ändert, ein Übergang an einem ersten Bezugspunkt einer Bitzelle der Eingangsdaten erzeugt wird, daß, wenn die Eingangsdaten ein Schema aufweisen, bei dem das Bit des ersten Wertes folgt, ermittelt wird, ob eine Anzahl folgender Bits gerade oder ungerade ist, und daß, wenn die ermittelte Anzahl gerade ist, die folgenden Bits alle zwei Bits an einer zweiten Bezugsstelle der Bitzelle geteilt werden, während, wenn festgestellt wird, daß die Anzahl ungerade ist, 3 Bits eines Teils der folgenden Bits an der zweiten Bezugsstelle geteilt und die restlichen Bits alle 2 Bits an der zweiten Bezugsstelle geteilt werden, und daß ein Übergang an einer zweiten Bezugsstelle nach der Teilung erzeugt wird, und daß, wenn die Eingangsdaten ein Schema haben, bei dem das Bit des zweiten Wertes folgt, ein Übergang an einer zweiten Bezugsstelle erzeugt wird, die die Bedingung erfüllt, daß sie von einem vorherigen Übergang um mehr als 3 T (wobei T die Periode der Bitzelle der Eingangsdaten ist) und auch von einem ersten Bezugspunkt des ersten Wertes, der als erster von dem vorherigen aus auftritt, um mehr als 1,5 T entfernt ist.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der erste und zweite Bezugspunkt die Grenze der Bitzellen bzw. die Mitte der Bitzelle ist.

5. Verfahren zur Umwandlung einer digitalen Information, dadurch gekennzeichnet, daß, wenn ein Bit der Eingangsdaten in binärem Kode sich von einem zweiten auf einen ersten Wert ändert, ein Übergang an einem ersten Bezugspunkt einer Bitzelle des ersten Wertes der Eingangsdaten erzeugt wird, daß, wenn die Eingangsdaten ein Schema haben, bei dem das Bit des ersten Wertes folgt und die Anzahl der folgenden Bits drei beträgt, ein Übergang an einem zweiten Bezugspunkt des letzten Bits in den drei Bits erzeugt wird, daß, wenn die Anzahl der folgenden Bits mehr als 4 beträgt, die folgenden Bits alle 2 Bits an dem zweiten Bezugspunkt der Bitzelle geteilt werden, und dabei, wenn ein Rest bei dieser Teilung auftritt, fünf Bits vor einem ersten Bit des zweiten Wertes nach einem Bit der folgenden Bits des ersten Wertes durch drei Bits und folgende zwei Bits an dem zweiten Bezugspunkt geteilt werden und ein Übergang am zweiten Bezugspunkt nach dieser Teilung erzeugt wird und daß, wenn die Eingangsdaten ein Schema haben, bei dem das Bit des zweiten Wertes folgt, ein Übergang an einem zweiten Bezugspunkt erzeugt wird, der die Bedingung erfüllt, daß der zweite Bezugspunkt von einem vorherigen Übergang um mehr als 3 T (wobei T die Periode der Bitzelle der Eingangsdaten ist) und auch von einem ersten Bezugspunkt des ersten Wertes, der zuerst von dem vorherigen aus auftritt, um mehr als 1,5 T entfernt ist.

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der erste und zweite Bezugspunkt die Grenze der Bitzellen bzw. die Mitte der Bitzelle ist.