DE2907390A1

DE2907390A1 - Elektronisches maschinen-regelungs- system fuer verbrennungskraftmaschinen

Info

Publication number: DE2907390A1
Application number: DE19792907390
Authority: DE
Inventors: Thomas William Hartford; Edwin Albert Johnson; Frank Andrea Russo
Original assignee: Bendix Corp
Current assignee: Siemens AG
Priority date: 1978-02-27
Filing date: 1979-02-26
Publication date: 1979-09-06
Also published as: DE2907390C2; GB2015772A; US4255789A; IT1112050B; FR2418337A1; FR2418337B1; IT7920519A0; GB2015772B

Description

BROSE ^DKa"BROSE Karl A. ηΠΐ^ΝΟΓ" ^D-Ka^rl ΟΓ^/"\ΟΓ ^DiP'orn

Ingenieure

D-8023 München-Pullach, Wiener dtr. y. ".el. (089)'; 93 .30 71; ."elex 5 212 147 tros d; Cables: «Patentibus» München

THE BENDIX CORPORATION, Executive Offices, Bendix Center, Southfield, Michigan 48076, USA

^{881 521} vBü/Ng Jj^ 26 .Februarl979

Elektronisches Maschinen-Regelungs-System für Verbrennungskraftmaschinen

Die Erfindung betrifft allgemein ein Verfahren und eine Anordnung zur Regelung bzw. Steuerung einer Verbrennungskraftmaschine und insbesondere ein elektronisches Maschinen-Steuer-System auf Mikroprozessor-Basis, das einen mit verschiedenen Steuergesetzen und Steuerplänen vorprogrammierten Speichex· aufweist, der auf einen oder mehrere abgetastete Maschinen-Betriebs-Parameter anspricht und Steuer-Signale für eine Brennstoff-Einspritzung, Zündzeit-Steuerung, Auspuffgas-Rückführungs-Steuerung und ähnliches erzeugt«

Viele vorveröffentlichte Druckschriften erkannten die Notwendigkeit „ die bessere Genauigkeit von digitalen Steuer-System anzuwenden, um eine oder mehrere Funktionen einer Verbrennungskraftmaschine genauer zu steuern. Alle diese Veröffentlichungen haben sich von den rein analogen Steuer-Systemen der Vergangenheit abgewandt, jedoch ist die Genauigkeit, Zuverlässigkeit oder Anzahl gesteuerter

nicht
Funktionen dieser Systeme/ausreichend, um die heutigen An-

909836/0694

Forderungen zu erfüllen. Bei zukünftigen Verbrennungskraftmaschinen wird gefordert werden, dass die Emissionen streng überwacht werden, da die behördlichen Regelungen ständig verschärft werden, da der Brennstoffverbrauch minimiert werden soll und die Fahreigenschaften über den gesamten Betriebsbereich der Maschine verbessert werden sollen. Keines der bekannten Systeme schafft ein Verfahren und eine Anordnung zum Steuern des Betriebes einer Verbrennungskraftmaschine axt ausreichender Genauigkeit, um minimale Emissionen und minimalen Brennstoffverbrauch zusammen mit verbesserten J?ahreigenschaften zu erreichen.

Die bekannten Systeme versuchten, einen oder mehrere Maschinen-Betriebsfunktionen zu steuern, wobei jedoch keines von Ihnen versuchte, den Betrieb einer Brennstoffpumpe, einer Brennstoff-Einspritzeinrichtung, einer Maschinen-Zündzeit-Steuerung, einer EIN/AUS- und/oder proportionalen Auspuffgas-Rückführ—Steuerung und ähnliches zu steuern, während eine Rückkopplung von solchen Einrichtungen wie Sauerstoff-Sensoren zu Emissions-Überwachungszwecken oder zur Beeinflussung eines Regelkreises für die Brennstoff-Steuerung verwendet wird, noch wurden Vorkehrungen getroffen, die Gemischanreicherung bei einer Beschleunigung und ähnliches zu optimieren. Darüber hinaus sind die bekannten Systeme extrem teuer, schwierig zu repararieren und zu warten und sind folglich derzeit wirtschaftlich nicht ausführbar.

Diese und weitere Probleme des Standes der Technik werden durch das elektronische Maschinen-Steuer-System auf Mikroprozessor-Basis gemäss der vorliegenden Erfindung gelöst, bei dem die meisten oder alle Probleme des Standes der Technik vermieden werden und das eine wirtschaftlich ausführbare Verwirklichung eines digitalen Steuer- bzw. Regelungs-Systsm ermöglicht, das relativ billig und leicht zu repararieren und warten ist. Das System der vorliegenden Erfindung kann erheblich mehr fortschrittliche und komplexe Steuergesetze

909836/0694

ausführen und die hierdurch ausgeführten verschiedenen Steuerfunktionen ausdehnen, so dass eine Zündzeit-Steuerung und eine EIN/AUS- und/oder proportionale Auspuffgas-Rückführ-Steuerung miteingeschlossen ist, während gleichzeitig die Kosten und die Grosse der Einheit verringert und die Zuverlässigkeit vergrössert wird, so dass das System wirtschaftlich ausführbar wird.

Das System der vorliegenden Erfindung enthält weitere zusätzliche neue Merkmale, die im folgenden angeführt werden:

(1) Die Verwendung eines programmierbaren Maschinen-Stener-Systems, das nur den Brennstoff-lluss, nur die Zündzeit-Steuerung, nur die EIN/-AUS- und/oder proportionale Auspuffgas-Rückführung steuern kann, oder irgendeine Kombination dieser Grossen einschliesslich aller drei Grossen miteinander kombiniert;

(2) Systemaufteilungen, wodurch einige einfachere Hochgeschwindigkeitsabtast- und Steuerfunktionen in den I/O digitalen Eingangs-Schaltkreisen durchgeführt werden und die komplexeren5 sich langsamer veränderten !Funktionen in dem Mikroprozessor durchgeführt werden, so dass die Einsatzmöglichkeit eines standardmässigen Mikroprozessors maximiert wird,, während die speziell hergestellten Schnittstellen-Einheiten minimiert werden, wodurch die Systemwartungskosten reduziert und die Systemflexibilität vergrössert wird5

(3) das System schafft eine veränderbare Zuordnung der Rechenkapazität des Mikroprozessors, so dass die Steuerbzw. Regelungsfunktionen auf der Basis der Maschinendrehzahl ausgewählt werden. Die gewünschte Aufdatierungsgeschwindigkeit für die Steuer-Kommandos is-t generell auf die Maschinendrehzahl bezogen und wenn sich die Maschinendrehzahl vergrössert, wird die Anzahl der Berechnungsvorgänge, die pro Umdrehung ausgeführt werden, verringert» Folglich wird, um die Rechenleistung pro Umdrehung wirksam zu ändern, automatisch zugeteilt, dass gewisse Steuerfunktionen, wie ζ„Β* die Brennstoff-Steuerung bei niedrigeren Maschinendrehsahlen

909836/0694

einmal pro Umdrehung aufdatiert werden, bis eine erste vorbestimmte Maschinendrehzahl erreicht ist und dann bei jeder zweiten Umdrehung, wenn sich die Drehzahl vergrössert; weitere Steuerfunktionen, wie z.B. die Zündzeit-Steuerung werden einmal pro Zündung (viermal pro Umdrehung bei einer Acht-Zylinder-Maschine) bei niedrigen Maschinendrehzahlen aufdatiert und wenn sich die Maschinendrehzahl über einen zweiten vorbestimmten Wert vergrössert, auf zwei Zündungen pro Umdrehung reduziert und dann auf einmal pro Umdrehung, wenn sich die Maschinendrehzahl über einen dritten vorbestimmten Maschinendrehzahl-Wert vergrössert; (M-) das Verfahren und die Anordnung der vorliegenden Erfindung seigt eine Abbildungsnäherung (mapping approach), der eine Zehn-Bit-Eingangsvariable auf acht Bits verringert, wobei eine relativ konstante Genauigkeit über den gesamten Messbereich erhalten bleibt;

(5) bei der vorliegenden Erfindung werden die Brennstoff-Steuer-Kommandos von einer Kombination aus einer "Nachschlagetabelle" und Interpolationsvorgängen abgeleitet, die extrem

und
komplex/hochgenau sind;

(6) es sind zusätzliche Brennstoff-Kommandos für eine (Gemisch)-Anreicherung bei Beschleunigung vorgesehen, die von dem gleichen Schaltkreis wie das Hauptbrennstoff-Kommando ausgegeben werden;

(7) die Gemisch-Anreicherung bei Beschleunigung wird durch eine Kombination eines auf die Erfassung eines Beschleunigungseinganges folgenden unmittelbar erzeugten Brennstoff-Kommando 04nd einer längeren Bestimmungsgrösse ausgeführt, die über vorprogrammierte Steuergesetze den Hauptbrennstoff-Impuls programmiert vergrössert;

(8) die Brennstoff-Steuer-Kommandos werden modifiziert, um Maschinentemperatur-Einflüsse zu kompensieren, wobei "Nachschlage tabellen" und Interpolationsvorgänge verwendet v/erden;

(9) das vorliegende System schafft eine geschlossene Brennstoff-Eegelschleife, bei der entweder ein Sauerstoff-Sensor in dem Auspuff-System der Maschine verwendet wird

909836/0694

2307390

oder es schafft eine geschlossene Brennstoff-Regelschleife, bei der ein anderes Rückkopplungs-Signal verwendet wird, wobei eine geschlossene Regelschleife für weitere Maschinen-Steuerfunktionen ausgeführt werden kann, wobei die Lehren der vorliegenden Erfindung verwendet werden;

(10) die Zündzeit-Steuerung wird mittels elektronischer Verzögerungen gesteuert, die durch "Nachschlagetabellen¹¹, und Interpolationsvorgänge bestimmt werden;

(11) die Zündfunken-Verweildauer wird elektronisch als Funktion der Maschinendrehzahl mittels einer "Nachschlagetabelle" und einer Interpolationsnäherung gesteuert;

(12) das System der vorliegenden Erfindung schaltet automatisch von einer elektronischen Steuerung der Zündzeit-Steuerung auf eine mechanische Steuerung während des Anlassens der Maschine um, sofern dies gewünscht wird;

(13) das System der vorliegenden Erfindung ermöglicht, dass die Zündzeit-Steuerung elektronisch von einer Voreilung zu einer Nacheilung und zurück zu einer Voreilung verändert wird, ohne dass Zündungen verlorengehen;

(14) das System der vorliegenden Erfindung kann die Auspuffgas-Rückführung entweder in einem EIN/AUS-Betrieb oder einem proportionalen Betrieb steuern;

(15) ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung verwendet zwei separate Brennstoff-Impuls-Ausgangs-Kommandos 5 jedoch kann auch ein einzelnes Kommando verwendet v/erden, wobei lediglich kleinere Veränderungen in den Ausgangs-Schaltkreisen vorgenommen werden müssen;

(16) mit dem System der vorliegenden Erfindung kann eine Gruppeneinspritzung und eine Betriebsart mit gleichzeitiger zweifacher Zündung gesteuert werden;

(17) cLss Mikroprozessor-System der vorliegenden Erfindung wird automatisch erneut gestartet, wenn statistisches Rauschen zu einer ständigen Ausführung einer fehlerhaften Programmschleife führt und es sind weiterhin Einrichtungen vorgesehen, die sicherstellen, dass, wenn die erneute Inbetriebnahme nicht zu dem gewünschten Ergebnis führt, eine S'ehler-Zustandsmarke gesetzt wird; und

909836/0694

2907380

(18) verschiedene Systemfehler, wie z.B. ein Taktausfall, ein Stillstand oder ähnliches werden automatisch durch den Mikroprozessor markiert und können für weitere Zwecke verwendet werden, wenn es die Betriebssicherheit fordert. Weiterhin können verschiedene Ausfall- bzw. Fehieranzeigen dazu verwendet werden, einen Notlauf-Schaltkreis in Betrieb zu setzen, der ermöglicht, dass das Fahrzeug über eine kürzere Entfernung zur Reparatur fahren kann, selbst wenn das Maschinen-Steuer-System selbst ausgefallen ist.

Weitere Lösungsmerkmale der eingangs gestellten Aufgabe sind den Patentansprüchen zu entnehmen.

Zusammengefasst schafft die Erfindung ein Verfahren und eine Anordnung zum Steuern verschiedener Funktionen bei einer Verbrennungskraftmaschine, wobei ein programm-gesteuerter Mikroprozessor verwendet wird, der einen mit verschiedenen Steuergesetzen und zugeordneten Steuerplänen vorprogrammierten Speicher aufweist. Dieser Speicher empfängt Informationen über einen oder mehrere Maschinen-Betriebs-Pararaeter, wie z.B. den Ansaugdruck, die Drosselklappenstellung, die Maschinenkühlmitteltemperatur, die Lufttemperatur und die Maschinendrehzahl oder deren Reziprokwert und ähnliches. Diese Parameter werden abgetastet und dann Eingangs-Schaltkreisen zugeführt, wo sie signalmässig aufbereitet und in digitale Worte umgewandelt werden, die von dem Mikroprozessor verwendet werden können. Das Mikroprozessor-System errechnet ein digitales Wort, das eine von dem Rechner befohlene Maschinen-Steuer-Operation ausführt und Ausgangs-Schaltkreise sprechen auf die vorbestimmten von dem Rechner erzeugten Kommandos an und auf die errechneten digitalen Kommando-Worte, um sie in entsprechende Impulsbreiten-Steuer-Signale; umzuwandeln, um Maschinen-Betriebszustände zu steuern, wie z.B. Brennstoff-Einspritzungen, Zündzeit-Steuerungen, proportionale und/oder EIN/AUS-Auspuffgas-Rückführungen und ähnliches.

909836/0694

29Q7380

Weitere vorteilhafte Merkmale der vorliegenden Erfindung werden im folgenden im Zusammenhang mit den Figuren anhand eines bevorzugten Ausführungsbeispieles ausführlicher beschrieben. Es zeigt:

I?ig„ 1 ein gesamtes Blockschaltbild einer Verbrennungskraft maschine«, die mit dem elektronischen Maschinenregelungssystem auf Mikroprozessorbasis gemäss der vorliegenden Erfindung ausgestattet ist j

Fig. 2 ein allgemeines Blockschaltbild des elektronischen Maschinenregelungssystems auf Mikroprozessorbasis gemäss der vorliegenden Erfindung;

Fig. 3 ein Blockschaltbild des Analog/Digital-Wandler-Schaltkreises des Blocks 121 der Fig. 2\

Fig» Jl ein schematisches elektrisches Schaltbild des Druck-Sensor-Signal—Verstärker- und=Komparatorschaltkreises von

Block 141 der Figo 5$ -

Fig_o 3B ein schematisches elektrisches Schaltbild des Lufttemperafcur-Sensor-Signa!-Verstärker= und -Komparatorschaltkreises von Block 142 der Fig., 3 S

Fig. 3C ein schematisches elektrisches Schaltbild des Ma=- schinenkühlmittel=Temperatur=Sensor-Signal-Verstärker»- und -KoHiparatorsehaltkreises von Block 143 der Fig., 3|

Fig. 3D ein schematisches elektrisches Schaltbild des Dros= selklappen-Stellungs-Sensor-Signal-= Verstärker- und -Komparator-Schaltkreises von Block 144 der Figo 3j

Fig. 3B ein schematisches elektrisches Schaltbild eines bevorzugten Ausführungsbeispiels des Sauerstoff-Sensor-Signa1-lufbereitungssystems von Block 146 der Fig_o 3|

Fig. 3Ϊ ein schematisches elektrisches Schaltbild eines bevorzugten Ausführungsbeispiels des Sägezahn-G-enerator-Schaltkreises von Block 147 der Fig. 3;

Fig., 3G ein Zeitdiagramm zur Erläuterung der Arbeitsweise des Sägesahn-Generator-Schaltkreises von Fig_e 3F|

909836/0894

"²⁰" I9Q739Q

Fig. 3H ein Blockschaltbild, das das allgemeine Konzept eine sägezahn-verschlüsselnden Analog/Digital-Wandlersystems gemäss der vorliegenden Erfindung mit einer ratiometrischen Rückkopplungskompensation darstellt;

Fig. 31 ein Signal-Zeitdiagramm, das zur Erläuterung der Wirkungsweise des Schaltkreises der Fig. 3H und 3J verwendet wird;

Pig. 3J ein schematisches elektrisches Schaltbild, das detail liert Teile des Schaltkreises von Fig. 3H darstellt und eine abgewandelte Ausführungsform bezüglich des den Sägezahn erzeugenden Schaltkreises, der in der bevorzugten Ausführungsform von Fig. 3F verwendet wird, beschreibt;

Fig. 4 ein Blockschaltbild des binären Kodiererschaltkreises des Blocks 122 der Fig. 2;

Fig. 4A ein schematisches elektrisches Schaltbild eines bevorzugten Ausführungsbeispiels des Differenz!erer- und Pegeldetektorschaltkreises des Blocks 411 der Fig. 4;

Fig. 4B ein schematisches elektrisches Schaltbild des Multiplexerschaltkreises des Blocks 412 der Fig. 4;

Fig. 4G ein Blockschaltbild des Pulsbreiten/Binär-Wandlersystems des Blocks 413 der Fig. 4;

Fig. 4C1 ein schematisches elektrisches Schaltbild des Zähler-Steuer-Logik-Schaltkreises des Blocks 454 der Fig. 4C;

Fig. 402 ein schematisches elektrisches Schaltbild des Sägezahn-Rücksetz-Steuer-Zähler-Schaltkreises des Blocks 455 der Fig. 4C;

Fig. 4C3 eine Zählerzustandstabelle für die acht-Stufen-Zähler der Figuren 4C2, 4D7 und 4D9;

Fig. 404 ein schematisches elektrisches Schaltbild des Fenster-Steuer-Zähler-Systems des Blocks 456 der Fig. 40;

Fig. 405 eine zehnseitige Zählerzustandstabelle für den Fensterzähler der Fig. 404;

909836/0694

290739Q

Fig. 406 ein kombiniertes Blockschaltbild und scheinatisches Schaltbild des Fenster-Zähler-Systems mit Bereichsauswahl, das eine abgewandelte Ausführungsform bezüglich des "JTenster-Steuer-Zähler-Systems der Fig. 4-C4- darstellt;

Fig. 4-C7 ein schematisches elektrisches Schaltbild des ersten Iinpulsbreiten-Zählerschaltkreises, der dem Block 4-57 der Fig« 4-C zugeordnet ist 5

Fig. 4-G8 ein schematisches elektrisches Schaltbild des zweiten Impulsbreiten-Zähler-Schaltkreises, der dem Block 4-58 der Fig. 4-G zugeordnet ist;

Fig. 4-C9 ein schematisches elektrisches Schaltbild des dritten Impulsbreiten-Zählerschaltkreises, der dem Block 4-59 der Fig. 4-C zugeordnet ist;

Fig. 4-D ein Blockschaltbild des Sauerstoff-System-Integrierer-Schaltkreises des Blocks 4-14- der Fig. 4-;

Fig. 4-D1 ein schematisches elektrisches Schaltbild des durch 16 teilenden Zählers des Blocks 64-1 der Fig. 4-Dj

Fig. 4-D2 eine Zählerzustandstabelle für den Drei-Stufen-Zähler der Fig» 4-D1;

Fig. 4-D3 ein schematisches elektrisches Schaltbild des Synchronisierschaltkreises des Blocks 64-2 der Fig. 4-D;

Fig. 4-D4· eine Zählerzustandstabelle für den Sieben-Stufen-Zähler 715 der Fig. 4-D3;

Fig. 4-D5 ein schematisches elektrisches Schaltbild des Zähler· Schaltkreises des Blocks 64-3 der Fig. 4-33;

Fig. 4-D6 eine Zählerzustandstabelle für den Vier-Stufen-*Yoreinstellimgs-Tabellenzähler 750 der Fig«, 4-D5;

Fig., 4-D7 ein schematisches elektrisches Schaltbild des dem Block 64-4- der Fig«, 4-D zugeordneten Zähl erschalt kr eis es;

Fig. 4D8 ein Zählerzustandsdiagramm für die Sechs-Stufen-Zähler der Fig» 4-D7_s 4D11, 4-D12 und 4-D14-;

Fig. 4-D9 ein schematisches elektrisches Schaltbild des Ab-

909836/0694

tasterschaltkreises des Blocks 645 der Fig. 4D;

Fig. 4D10 ein schematisch.es elektrisches Schaltbild des Sensor-Erüf-Steuer-Schaltkreises des Blocks 646 der Fig. 4D;

Fig. 41)11 ein schematisches elektrisches Schaltbild des Abtast-Zähler- und -Register-Schaltkreises des Blocks 647 der Fig. 4D für den ersten Kanal;

Fig. 4D12 ein schematisches elektrisches Schaltbild des Abtast-Zähler- und -Register-Schaltkreises des Blocks 648 der Fig. 4D für den zweiten Kanal;

Fig. 4D13 ein schematisches elektrisches Schaltbild des Abtast-Zähler-Multiplexers des Blocks 649 der Fig. 4D;

Fig. 4D14 ein schematisches elektrisches Schaltbild des Binär/Impulsbreiten-Wandlers des Blocks 650 der Fig. 4D;

Fig. 4E ein schematisches elektrisches Schaltbild des Kurbelwellen-Stellungs-Signal-Aufbereitungsschaltkreises des Blocks 415 der Fig. 4;

Fig. 4F ein schematisches elektrisches Schaltbild des Kurbelwellen-Stellungs-Impuls-Prozessor-Schaltkreises des Blocks 416 der Fig. 4;

Fig. 4G- ein schematisches elektrisches Schaltbild des Maschinen-Zeit-Intervall-Zähler-Schaltkreises des Blocks 417 der Fig. 4;

Fig. 5 ein Blockschaltbild des Mikrorechnersystems des Blocks 123 der Fig. 2 und verschiedene hierzu zugeordnete Schaltkreise;

Fig. 5A ein Blockschaltbild des Rücksetz-Steuer-Schaltkreises des Blocks 1131 der Fig. 5;

Fig. 5A1 ein schematisches elektrisches Schaltbild des Leistungs-Einschalt-Rücksetz-Generator-Schaltkreises des Blocks 1142 der Fig. 5A;

Fig. 5A2 ein schematisches elektrisches Schaltbild des Zwischenspeicher-Logik-Schaltkreises des Blocks 1143 der Fig. 5A;

909836/0694

I90739Q

E¹Ig. 5A3 ein schematisches elektrisches Schaltbild des Takt-Ausfall-Detektor-Schaltkreises des Blocks 1144 der Pig» 5A;

Pig. 514 ein schematisches elektrisches Schaltbild des Mikro· prozessor-Rücksetz-Steuer-Schaltkreises des Blocks 1145 der Pig» 5A₅

Pig«, 5A5 ein schematisches elektrisches Schaltbild eines Überwachungsschaltkreises des Blocks 1146 der Pig» 5A|

Pig. 5A6 eine Zählerzustandstabelle für den Drei-Stufen-Schiebe-Zähler 1292 der Pig«.

Pig. 5A7 eine Zählerzustandstabelle für den Drei-Stufen-Binär-Zähler 1334- der Pig. 5A5|

Pig. 5B ein grundsätzliches Blockschaltbild des Mikroprozessors MPU 6800 des Blocks 1132 der Pig_o 5 sowie verschiedene hierzu zugeordnete Eingänge und Ausgänge?

Pig. 5C ein Blockschaltbild der verschiedenen Eingänge .. und Ausgänge5, die dem Speicherschaltkreis des Blocks 1133 der Pig_o 5 zugeordnet sind?

Piga 5B ein schematisches elektrisches Schaltbild des Chip-Auswahl-Schaltkreises des Blocks 1134 der Pig_o 5|

Pig.» 5E ein schematisches elektrisches Schaltbild des Kommando=Signal=6enerator-Schaltkreises des Blocks 1135 der Pig.

Pig. 5P ein schematisches elektrisches Schaltbild des sekundären Kommando-Signal-Generator-Schaltkreises des Blocks 1136 der Pig* 5I

Pig. 5& ein schematisches elektrisches Schaltbild des Zwischenspeicher-Schaltkreises des Blocks 1137 der Pig* 5|

Pig- 5H ein schematisches elektrisches Schaltbild des Parallel/Serien-Wandler-Systems des Blocks 1138 der Pig. 5|

Pig. 51 ein schematisches elektrisches Schaltbild des Zustands-Eingangs-Schaltkreises_s der dem Block 1139 der Pig. 5 zugeordnet ist|

909836/0894

_ 24 -

Pig. 5J ©in schematiscb.es elektrisches Schaltbild des Nokkenwellen-Sensor-Aufbereitungs-Schaltkreises, der dem Block 1140 der Pig. 5 zugeordnet ist;

Fig. 5K ein schematisches elektrisches Schaltbild des Unterbrechungs-Steuer-Schaltkreises des Blocks 1141 der Pig. 5>

Fig. 6 ein Blockschaltbild des binären Dekodierersystems des Blocks 124 der Pig. 2 und die allgemein hierzu zugeordneten Schaltkreise;

Pig. 6A ein schematisches elektrisches Schaltbild des Ausgangs-Tor-Schaltkreises des Blocks 2111 der Pig. 6;

Pig. 6B ein schematisches elektrisches Schaltbild der erste und zweiten Brennstoff-Impuls-Zähler des Blocks 2112 der Pig.6;

Fig. 6C ein schematisches elektrisches Schaltbild des Zündverzögerungs-Speicher-Registers des Blocks 2113 der Pig. 6;

Pig. 6D ein schematisches elektrisches Schaltbild des dem Block 2114 der Pig. 6 zugeordneten Übertragungs-Logik-Netzwerkes;

Pig. 6E ein schematisches elektrisches Schaltbild des Zündverzögerungs-Zähler-Schaltkreises des Blocks 2115 der Pig. 6;

Pig. 6F ein schematisches elektrisches Schaltbild des Zünd-Impulsbreiten-Speicher-Registers des Blocks 2116 der Pig. 6;

Pig. 6G ein schematisches elektrisches Schaltbild des Übertragungs-Logik-Netzwerkes des Blocks 2117 der Pig. 6;

Pig. 6H ein schematisches elektrisches Schaltbild des Zünd-Impulsbreiten-Zähler-Schaltkreises des Blocks 2118 der Pig. 6;

Pig. 61 ein schematisches elektrisches Schaltbild des Zünd-Steuer-Schaltkreises des Blocks 2119 der Fig. 6;

Fig. 6J ein schematisches elektrisches Schaltbild des Zünd-Zeitsteuer-Generator-Schaltkreises des Blocks 2120 der Fig. 6;

Fig. 6J1 eine Zählerzustandstabelle für den Schieberegisterzähler der Fig. 6J;

Fig. 6K ein schematisches elektrisches Schaltbild des pro-

909836/0694

portions1en Auspuff-Gas-Rücklauf—Zähler-Schaltkreises (EGR-Zähler) und der hierzu zugeordneten Ausgangsschaltkreise des Blocks 2121 der Pig. 6;

Fig. 6L ein schematisches elektrisches Schaltbild des Brenn· stoff-Impuls-Steuer-Flip-Flops und des hierzu zugeordneten Torsteuerungs-Schaltkreises des Blocks 2122 der Mg. 6;

Fig. 6M ein Signal-Zeit-Diagramm zur Erläuterung der durch den Schaltkreis der Fig. 6 gewirkten Zünd-Zeitsteuerung;

Fig. 7 ein Blockschaltbild, das allgemein den Leistungs-Steuer-Schaltkreis und den analogen Ausgangsschaltkreis darstellt, die dem Block 125 cLer Fig. 2 zugeordnet sind;

Fig. 7A ein schematisches elektrisches Schaltbild des Relais-Treiber- und des Relais-Schaltkreises des Blocks 5001 der Fig. 7»

Fig. 7B ein schematisches elektrisches Schaltbild des EGR-Ventil-Treiber-Schaltkreises des Blocks 3002 der Fig. 7;

Fig. 7C ein Blockschaltbild des Einspritz-Treiber-Schaltkreises des Blocks 3003 (und des im wesentlichen hiermit identischen Blocks 3007) der Fig. 7;

Fig. 7CI ein schematisches elektrisches Schaltbild des Spannungs-/Strom-Wandler-Schaltkreises des Blocks 3011 der Fig. 7C;

Fig. 7C2 ein schematisches elektrisches Schaltbild des Präzisions-Stromsenken—Schaltkreises des Blocks 3012 der Fig. 7C;

Fig. 703 ein schematisches elektrisches Schaltbild eines Komparator-Schaltkreises des Blocks 3013 cLer Fig. 7C;

Fig. 70^!- ein schematisches elektrisches Schaltbild des SR-Flip-Flop-Schaltkreises des Blocks 3014- der Fig. 7Cj*

Fig. 705 ein schematisches elektrisches Schaltbild des Einspritz-Kleram-Steuer-Schaltkreises des Blocks 3015 der Fig. 7C;

Fig. 7C6 ein schematisches elektrisches Schaltbild des dem Block 3OI6 der Fig. 7C zugeordneten Treiber-Schaltkreises;

909836/0694

29Q739Q

!'ig. 7V7 ein schematisches elektrisches Schaltbild des Mess-V/iderstand- und Kurzschluss-Sehutz-Schaltkreises des Blocks 3017 der Pig. 7C;

Pig. 7C8 ein schematisches elektrisches Schaltbild des Einspritz-Kurzschluss-Schutz-Schaltkreises des Blocks 3018 der Fig. 7C;

Fig. 7C9 ein schematisches elektrisches Schaltbild des Vorspannungs-Schaltkreises des Blocks 3019 der Fig. 7G;

Fig. 7C10 ein schematisches elektrisches Schaltbild des Einspritz-Strom-Steuer-Schaltkreises des Blocks 3020 der Fig. 7C;

Fig. 7D ein schematisches elektrisches Schaltbild des Leistungsverstärker-Schaltkreises des Blocks 3004 der Fig. 7 und den hierzu zugeordneten herkömmlichen Zündspulen-Treiber-Schalt· kreis des Blocks 3005;

Fig. 7E ein schematisches Schaltbild mit verschiedenen Funktionsblockbezeichnungen des 5-Volt-Abschnittes des Versorgungs-Spannungs—Eeglers des BlQoks 3006 einschliesslich des Niederspannungs-Abschalt-Schaltkreises, des Bandabstands-Bezugs-Schaltkreises, des 5-Volt-Regler-Schaltkreises und des hierzu zugeordneten Schutz-Schaltkreises;

Fig. 7F ein schematisches elektrisches Schaltbild des +9,5 Volt-Regler-Abschnittes des Schaltkreises des Blocks 3006 einschliesslich des 9,5 Volt^Regler-Schaltkreises und des Kurz— schluss-Schutz-Netzwerkes für die 9,5 Volt-Versorgungsspannung;

Fig. 7G ein elektrisches Blockschaltbild eines Notlauf-Schaltkreises für die Brennstoff-Steuerung, der als ein Ausführungsbeispiel eines Teiles des Notlauf-Schaltkreises des Blocks 135 der Fig. 2 verwendet werden kann;

Fig. 7H ein elektrisches Schaltbild eines Notlauf-Schaltkreises für die Zündung, der als :ein Ausführungsbeispiel eines Teiles des Notlauf-Schaltkreises des Blocks 135 der Fig. 2 verwendet werden kann;

909836/0694

Fig. 8 ein Blockschaltbild eines herkömmlichen Taktoszillators (MC 6875) mit dem entsprechenden Eingängen und Ausgängen d.e3? in dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung verwendet we'rde-a- und als Haupttaktoszillator des Blocks 134 der Fig. 2;

Fig. 9 eine schematische Darstellung, die die in dieser Anmeldung verwendete Nur-Lese~Speicher (ROM)-Benennung erläutert, einschliesslich des Zeichnungssymboles bzw. der Benennung, des tatsächlichen schematischen Transistor-Schaltbildes und des Logik-Element-Äquivalentes j

Mg. 9.1A und B die äquivalenten logischen Symbole für einen Inverter, wie sie in der vorliegenden Anmeldung verwendet werden sot-jie eine elektrische Schaltkreisausf ührung hiervon j

Fig» 9.2A und B äquivlante Logiksymbole für einen NICHT-ODER-Schaltkreis mit zwei Eingängen und eine schematische Ausführungsforin hiervon;

Fig. 9^3-A und B äquivalente logische Symbole für ein NICHT-OLEE-Gatter mit drei Eingängen und eine elektrische Schalt-» lireis-lusführung hiervon;

Fig„ 9o4A und B äquivalente logische Symbole für ein NICHT-QDER-Gatter mit vier Eingängen und eine elektrische SchaItkreis-Ausführung hiervon5

Fig. 9«51 und B äquivalente logische Symbole für ein NICHT= ODER-Gatter mit fünf Eingängen und eine elektrische Schaltkreis—Ausführung hi ervon|

Fig. 9.6A und B äquivalente Symbole für ein NICHT=ODER-Gatter mit sechs Eingängen und eine schematische Schaltkreis-Ausführung hiervon;

Fig„ 9o7A und B äquivalente logische Symbole für ein NAND-Gatter mit zwei Eingängen und eine bevorzugte Schaltkreis-Ausführung hiervon 1

Fig. 9.SA und B äquivalente logische Symbole für ein NAND-Gatter mit drei Eingängen und eine bevorzugte Schaltkreis-Aus-

führung hiervon;

909836/0694

9.9A und B äquivalente logische Symbole für ein UND-Gatter mit zwei Eingängen und ein NICHT-ODER-Gatter mit drei Eingängen sowie eine bevorzugte Schaltkreis-Ausführung hiervon;

Fig. 9.10A und B zwei äquivalente logische Symbole für ein UND-Gatter mit drei Eingängen und ein NICHT-ODER-Gatter mit drei Eingängen sowie eine bevorzugte Schaltkreis-Ausführung hiervon;

.Fig. 9.11-A und B äquivalente logische Symbole für ein UND-Gatter mit drei Eingängen, ein UND-Gatter mit zwei Eingängen und ein NICHT-ODER-Gatter mit zwei Eingängen sowie eine bevorzugte Schaltkreis-Ausführung hiervon;

Fig. 9.12A und B ein zweifach-UND-Gatter mit zwei Eingängen und ein NICHT-ODER-Gatter mit zwei Eingängen sowie eine bevorzugte Schaltkreis-Ausführung hiervon;

Fig. 9.13A und B die logische Bezeichnung für ein UND-Gatter mit zwei Eingängen, ODER-Gatter mit zwei Eingängen und NICHT-UND-Gatter mit zwei Eingängen sowie eine bevorzugte Schaltkreis-Ausführung hiervon;

Fig. 9-14-A und B eine äquivalente logische Bezeichnung für ein UND-Gatter mit zwei Eingängen und ein NICHT-ODER-Gatter mit zwei Eingängen und eine bevorzugte Schaltkreis-Ausführung hiervon;

Fig. 9.15A und B die logische Symbolbezeichnung für ein ODER-Gatter mit zwei Eingängen (UND mit zwei Eingängen), UND-Gatter mit drei Eingängen, NICHT-ODER-Gatter mit zwei Eingängen sowie eine bevorzugte Schaltkreis-Ausführung hiervon;

Fig. 9.16A und B äquivalente logische Darstellungen eines ODER-Gatters mit zwei Eingängen und eines NICHT-UND-Gatters mit zwei Eingängen und eine bevorzugte Schaltkreis-Ausführung hiervon;

Fig. 9.17A und B äquivalente logische Bezeichnungen für ein zweifach-ODER-Gatter mit zwei Eingängen und ein NICHT-UND-Gatter mit zwei Eingängen sowie eine bevorzugte Schaltkreis-Ausführung hiervon;

Fig. 9.18A und B äquivalente logische Symbole für ein NICHT-ODER-Gatter mit drei Eingängen, NICHT-ODER-Gatter mit zwei

909836/0694

Eingängen und UND-Gatter mit zwei Eingängen sowie eine bevorzugte Schaltkreis-Ausführung hiervon;

Flg. 9.19A und B die logischen Symbole für ein NICHT-UND-Gatter (ODER-Gatter mit zwei Eingängen), zweifaches UND-Gatter mit zwei Eingängen und NICH¹T-ODER-Gatter mit zwei Eingängen sowie eine bevorzugte Schaltkreis-Ausführung hiervon;

Fig. 9-2OA und B die Logikbezeichnung des Blockschaltbildes eines BS-getakteten Flip-Flops- und eine bevorzugte Schaltkreis-Ausführung hiervon;

Fig. 9»21A und B die logischen Bezeichnungen eines ES, DR Flip-Flops (getaktet) und eine bevorzugte Schaltkreis-Ausführung hiervon;

Fig. 9.22A und B die logischen Bezeichnungen eines dynamischen Flip-Flops mit zwei Phasen und eine bevorzugte Schaltkreis-Ausführung hiervon;

Fig. 9«23A und B die logischen Bezeichnungen für ein '^"-Flip-Flop und eine bevorzugte Schaltkreis-Ausführung hiervon;

Fig. 9.24-A und B die logischen Bezeichnungen für ein dynamisches DS,DR-Flip-Flop mit zwei Phasen und eine bevorzugte Schaltkreis-Ausführung hiervon;

Fig. 9.25A und B die logischen Bezeichnungen für eine statische Schiebe-Register-Stufe und eine bevorzugte Schaltkreis-Ausführung hiervon;

Fig. 9·26Α und B die logischen Bezeichnungen für eine statische Schiebe-Register-Stufe mit Voreinstellung (preset) und eine bevorzugte Schaltkreis-Ausführung hiervon;

Fig. 9·27Α und B die logischen Bezeichnungen für eine dynamische Schiebe-Register-Stufe mit Preset und eine bevorzugte Schaltkreis-Ausführung hiervon;

Fig. 9-28A und B die logischen Bezeichnungen eines dynamischen Zvieiphasen-Flip-Flops mit DR- und DS-Eingängen und eine bevorzugte Schaltkreis-Ausführung hiervon;

Fig. 9*29A und B die logischen Bezeichnungen oder Symbole für

909836/0694

³⁰ " 290739Q

einen Halb-Addierer-und -Subtrahierer-Schaltkreis und eine bevorzugte Schaltkreis-Ausführung hiervon;

Fig. 9·3OA und B die logischen Bezeichnungen eines Komparator-Schaltkreises und eine bevorzugte Schaltkreis-Ausführung hier

Fig. 10 ein Blockdiagramm der bei dem bevorzugten Ausführungsbeispiels des elektronischen Maschinensteuersystems auf Mikroprozessorbasis der vorliegenden Erfindung verwendeten Software;

Fig. 10.1 ein Flussdiagramm des grundlegenden ' rennstoff-Steuer-Gesetzes, das durch die Hardware- und Software-Systeme der vorliegenden Erfindung ausgeführt wird;

Fig. 10.2 eine Darstellung eines Blockdiagramms der grundlegenden Software-Struktur, die bei dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung verwendet wird;

Fig. 10.3 ein detalliertes Fitass diagramm der in dem vorliegenden System angewandten Startroutine;

Fig. 10.4 ein detalliertes Flussdiagramm der Unterbrechungs-Abwicklungsroutine, die bei dem System der vorliegenden Erfindung verwendet wird;

Fig. 10.5 ein detailliertes Flussdiagramm der Beschleuni— gungs-Anreicherungs-ünterbrechungsroutine, die bei dem vorliegenden System verwendet wird;

Fig. 10.6 ein detailliertes Flussdiagramm der Routine für vollständige Unterbrechung des Brennstoffimpulses, die bei dem vorliegenden System verwendet wird;

Fig. 10.7A bis 10.7F detaillierte Flussdiagramme der Maschinenstellungs-Unterbrechungsroutine, die bei dem vorliegenden System verwendet wird;

Fig. 10.8 ein detailliertes Fluss diagramm der Zünd-Zeitsteuer-Berechnungsroutine des vorliegenden Systems;

Fig. 10.9A bis 10.9D ein detailliertes Flussdiagramm der Brennstoff impuls-Berechnungsroutine, die bei dem vorliegenden System!"

309836/0694

verwendet wird;

Fig. 10.101 bis 10.101 ein noch detailliertes Flussdiagramm der Brennstoffimpuls-Berechnungsroutine, die bei dem vorliegenden System verwendet wird;

Fig. 10.111 bis 10.11C ein detailliertes Flussdiagramm der Sauerstoff-Kompensationsroutine, die bei dem vorliegenden System verwendet wird;

Fig. 10.12 ein detailliertes Flussdiagramm der Berechnungsroutine für den Beschleunigungs-Anreicherungsfaktor, die bei dem vorliegenden System verwendet wird;

Fig. 10.13 ein detailliertes Flussdiagramm der Änderungsroutine für die Beschleunigungs-lnreichung, die bei dem vorliegenden System verwendet wird;

Fig. 10.14-1 und B ein detailliertes Flussdiagramm der Inalog/ Digi ta 1-JDatenabbildungsr outine, die bei dem vorliegenden System verwendet wird;

Fig. 10.15 ein detailliertes Flussdiagramm der Verzögerungs-Berechnungsroutine, die bei dem vorliegenden System verwendet wird;

Fig. 10.16 ein detailliertes Flüssdiagramm der Multiplikationsroutine mit doppelter Genauigkeit, die bei dem vorliegenden System verwendet wird;

Fig. 10.17 ein detailliertes Flussdiagramm der Negations-Routine mit doppelter Genauigkeit, die bei dem vorliegenden System verwendet wird;

Fig. 10.18 ein detailliertes Flussdiagramm der Rotations-Routine für vier Plätze mit doppelter Genauigkeit, die bei dem vorliegenden System verwendet wird;

Fig. 10.19 ein detailliertes Flussdiagramm der Maschinenperioden-Eingangs-Daten-Testroutine, die bei dem vorliegenden System verwendet wird;

Fig. 10.20 ein detailliertes Fliflssdiagramm der Inalog/Digital-Eingangs-Daten-Testroutine, die bei dem vorliegenden System

909836/0694

verwendet wird;

Fig. 10.2.1A und B ein detailliertes Flussdiagramm der Maschinen· perioden-Eingangs-Abbildungsroutine, die bei dem vorliegenden System verwendet wird;

Fig. 10.22 ein detailliertes Flussdiagramm der Brennstoff-Absperrungs-Destroutine, die bei dem vorliegenden System verwende wird;

Fig. 10.23 ein detailliertes Flussdiagramm der Brennstoff-Impuls-Ausgangs-Routine, die bei dem vorliegenden System verwendet wird;

Fig. 10.24 ein detailliertes Flussdiagramm der Routine zur Berechnung des "A"-Kurven-Abklinkfaktors, die bei dem vorliegenden System verwendet wird;

Fig. 10.25 ein detailliertes Flussdiagramm der Eingangs-Daten-Integrations-Routine, die bei dem vorliegenden System verwendet wird;

Fig. 10.26 ein detailliertes Flussdiagramm der linearen Interpolationsroutine mit doppelter Genauigkeit, die bei dem vorliegenden System verwendet wird;

Fig. 10.27 ein detailliertes Flussdiagramm der Routine zur Errechnung des Multiplikators für konstante Auspuffgasrückführung die bei dem vorliegenden System verwendet wird;

Fig. 10.28 ein detailliertes Flussdiagramm der in dem vorliegenden· System verwendeten Routine zum Festlegen der Zündbegrenzungen ;

Fig. 10.29 ein detailliertes Flussdiagramm der 8 χ 16 Multiplikationsroutine, die bei dem vorliegenden System verwendet wird;

Fig. 10.30 ein detailliertes Flussdiagramm einer verallgemeinerten X mal 16 Bit-Multiplikationsroutine (oder Division durch 2X), die in dem vorliegenden System verwendet wird;

Fig. 10.31 ein detailliertes Flussdiagramm der linearen Interpolationsroutine mit einfacher Genauigkeit, die in dem vorlie-

909836/0694

genden System verwendet wird;

Fig. 1O.32A und B bilden ein detailliertes Flussdiagramm der zwei dimensionalen Oberflächeninterpolationsroutine, die bei dem vorliegenden System verwendet wird;

Fig. 1O„33 ein detailliertes Flussdiagramm der tip-in Brennstoff impuls-Berechnungsroutine, die bei dem vorliegenden System verwendet wird; (Einspritzimpulsroutine)

Fig. 10.34 ein detailliertes Flussdiagramm der tip-in Brennstoffimpuls-Ausgaberoutine, die bei dem vorliegenden System verwendet wird;

Fig. 10.35 ein detailliertes Flussdiagramm der bei dem vorliegenden System verwendeten Berechnungsroutine für die Kompensation der weit geöffneten Drosselklappe.

909836/0694

Beschreibung des bevorzugten Ausführungsbeispiels der Erfindung I« Einführung

In der folgenden Beschreibung sind das Verfahren und die Vorrichtung der vorliegenden Erfindung in einem elektronischen Maschinensteuersystem auf Mikroprozessorbasis ausgeführt, das an einem 5»735 1» V-8-Motor der Firma General Motors Corp. angewandt wurde, der in der Standardausführung des 1976er Cadillac Seville-Autos eingebaut ist. Die Maschine ist eine herkömmliche Verbrennungskraftmaschine mit hin- und hergehenden Kolben, Drosselklappen, elektronischer Brennstoffeinspritzung und !Funkenzündung, jedoch kann auch jegliche andere Maschine mit einer herkömmlichen Anzahl "N" von Zylindern mit dem System der vorliegenden Erfindung verwendet werden.

Fig. 1 zeigt eine Verbrennungskraftmaschine 101 mit einem Ansaugsystem 102, einem Auspuffsystem 103 und einer Hauptwelle 104, die durch das Hin- und Hergehen der einzelnen Kolben, das durch die Verbrennung von Brennstoff und Luft in den einzelnen Zylindern der Maschine 101 verursacht wird, beim Betrieb gedreht wird, wie allgemein bekannt.

Das Ansaugsystem 102 enthält einen Ansaugkrümmer 105, eine Luft-Einlass-Anordnung 106 und eine Drosselstelle 107» die die Luft-Einlass-Anordnung 106 mit dem Ansaugkrümmer 105 verbindet. Ein Drosselventil 108, z.B. ein herkömmliches Flügelventil oder ähnliches, ist wirksam innerhalb der Drosselstelle 107 angeordnet, um den Luftstrom zwischen dem Einlass 106 und dem Ansaugkrümmer 105 zur Veränderung des Luft/Brennstoff-Verhältnisses zu steuern, wie allgemein bekannt. Ein Gaspedal 109 wird in herkömmlicher Weise dazu verwendet, die Stellung des Drosselventiles 108 zu verändern, was durch die gestrichelte Linie 110 von dem Gaspedal 109 zu der Drossel oder dem Drosselventil 108 dargestellt ist. Wie allgemein bekannt, steuert oder bestimmt der Jahrer die Stellung des Gaspedales 109, um den Luftstrom zu dem Ansaugkrümmer 105 zu verändern und das j elektronische Maschinensteuersystem 111, das in Fig. 2 darge- ,

909836/0694

stellt ist5 wirkt zur automatischen und nahezu unverzögerten Einstellung verschiedener gesteuerter Variable^ zur Steuerung oder Bestimmung der ArbeitsCharakteristiken der Maschine 101, wie nachfolgend beschrieben.

Das Auspuffsystem 103 enthält einen Auspuffkrümmer 112 und einen Auspuffauslassapparat 113. Eine Leitung 114- ist dazu vorgesehen, den Auspuffkrümmer 112 des Auspuffsystems 103 wirksam mit dem Einlass-System 102 zu verbinden, um Auspuffgase zurück in das Ansaugsystem 102 einzuspeisen, um die Erzeugung und Emission von Schadstoffen zu reduzieren. Ein Auspuffgasrückführventil (EGR-Yentil), das generell durch den Block 115 dargestellt ist, ist zumindest teilweise in der Leitung 114 wirksam angeordnet oder ihr wirksam zugeordnet, um den Auspuffgasrückfluss zu dem Ansaugsystem 102 zu regeln, zu steuern oder zu messen.

Die Maschine 101 der Fig. 1 ist weiterhin mit zwei Gruppen von Brennstoff-Einspritzeinrichtungen ausgestattet, die generell durch eine einzige abgebildete Brennstoff-Einspritzeinrichtung 116 dargestellt sind, wobei jede der einzelnen Exnspritzeinrichtungen 116 von beiden Gruppen gleichzeitig parallel betrieben wird, und zwar mittels der im Stand der Technik als gleichzeitige doppelte Feuerung (SDF,, simultaneous double fire) bekannten Betriebsweise. Bsi einer abgewandelten Ausführungafann ist es allgemein bekannt, dass jede der Exnspritzeinrichtungen 116 einer Gruppe gleichzeitig parallel mit jeder der Gruppen betrieben werden kann, die bei wechselnden Maschinenumdrehungen betrieben werden und bei verschiedenen Maschinenumdrehungen von den anderen Gruppen, was beim Stand der Technik als "zwei Gruppen" (TG, two groups) bezeichnet wird„ Eine nicht dargestellte, in der Technik jedoch bekannte Kraftstoffpumpe wird dazu verwendet, den Brennstoff über Brennstoffleitungen 118 zu den exnzelnen Exnspritzeinrichtungen 116 zuzuführen und den nötigen Druck zu erzeugen, so dass die Menge des in die einzelnen Zylinder der Maschine 101 eingespritzten Brennstoffes durch die Zeitdauer der Erregung oder des Betriebes der Einspritzein-

909836/0694

richtung 116 !bestimmt ist, wobei diese Zeitdauer die primäre gesteuerte Variable des Systems der vorliegenden Erfindung ist

Die gesteuerten Variablen, d.h., die Variablen, die selektiv eingestellt oder variiert werden können, um die Leistungscharakteristik des Energieumwandlungsprozesses der Maschine zu steuern oder zu bestimmen, beinhalten folgende Grossen: die Brennstoff-Einspritz-Impulsbreite, die die Zeitdauer der Erregung der Einspritzeinrichtungen 116 bestimmt und damit die Menge des in die Maschine eingespritzten Brennstoffes und dessen Zeitsteuerung; die Funkenzündung, einschliesslich des Voreilwinkels in Kurbelwellengraden, der Zündung und der Zündfunkenverweildauer (Zeitdauer während der die Zündspule aufgeladen wird)j und die Einstellung des Auspuffgasrückführungsventiles 115 zur Steuerung der Auspuffgasrückführung.

An verschiedenen Stellen der Verbrennungskraftmaschine 101 sind verschiedene Sensoren, Detektoren, usw., die nachfolgend beschrieben werden, angeordnet und werden dazu verwendet, die verschiedenen Betriebsparameter der Maschine zu messen oder abzutasten, wie z.B. den Absolutladedruck, die Drosselklappenstellung, die Kühlmitteltemperatur, die Lufttemperatur, den Sauerstoffgehalt der Auspuffgase, die Kurbelwellen- und Nocken-Wellenstellung für die Maschinenperioden-Information, den Umgebungsluftdruck, den Maschinenanlasszustand, und die Stellung des Auspuffgasrückführventiles usw. Signale, die diese aktuellen Maschinenbetriebsparameter anzeigen, werden dem elektronischen Maschinenregelungssystem 111 auf Mikroprozessorbasis der vorliegenden Erfindung zugeführt, das dynamisch und kontinuierlich die optimal^ gesteuerten Variablen berechnet, d.h. die Brennstoffeinspritz-Zeitsteuerung und Impulsbreite, die Zündzeitpunkt-Voreilung, die Zünddauer, die Stellung des EGR-Ventiles, usw. Diese gesteuerten Variablen werden dynamisch aufdatiert und errechnet (recomputed), um die Leistung der Maschine 101 kontinuierlich einzustellen, um so einen optimalen Ausgleich zwischen folgenden Zielen zu erreichen: (a) Minimierung der Erzeugung und Emission von Schadstoffen, (b) Minimie-

909836/0694

rung des Brennstoffverbrauches und (c) Optimierung der Fahreigenschaften des Fahrzeuges.

Wie nachfolgend beschrieben wird, verwendet das auf Mikroprozessorbasis aufgebaute elektronische Masehinenregelungssystem 111 des Systems der Fig. 1 Programme und Tabellen von optimalen Werten, die in einem Speicher gespeichert sind, um die Auswahl und Einstellung der gesteuerten Variablen zu Optimieren und so unter allen Betriebsbedingungen eine optimale Maschinenleistung zu erhalten«,

Fig. 2 zeigt ein allgemeines Blockschaltbild des elektronischen Maschinenregelungssystems auf Mikroprozessorbasis des Blocks 111 der FIg. 1 und verdeutlicht die Signalschlüsse zwischen den einzelnen in dem System enthaltenen Blöcken.

Eine Vielzahl von Sensoren oder Detektoren, wie nachfolgend beschrieben wirdj speist Signale zu dem Analog/Digita1-Wandler-Schaltkreis des Blocks 121, zu dem Binär-Kodierer-Schaltkreis des Blocks 122 oder direkt zu dem Mikroprozessorsystem des Blocks 123. Viele Ausgänge des Mikroprozessorsystems des Blocks 123 werden dem Binär-Dekodierer-Schaltkreis des Blocks 124- zugeführt, der dekodierte Signale zu den Leistungssteuer-Schaltkreisen des Blocks 125 leitet, der dann die Signale zum Steuern der oben beschriebenen gesteuerten Variablen ausgibt.

Ein Block 126 stellt einen Druckwandler dar, der den absoluten Druck misst, der in dem Ansaugsystem 102 der Verbrennungskraftmaschine 101 der Fig. 1 existiert und erzeugt ein analoges Ausgangssignal, das den absoluten Ansaugdruck anzeigt, der in dem Ansaugkrümmer 105 vorhanden ist. Der Druckwandler des Blocks 126 kann ein herkömmlicher Gulton-Druckwandler sein oder In einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung ein Druckwandler, der in der US-Patentanmeldung der Anmelderin (Serial Nr. 797 726 vom 17. Mai 1977) beschrieben wurde. Es kann aber auch jeglicher herkömmlicher Druckwandler verwendet werden, der in der Lage ist, den absoluten Ansaugdruck, der in

909836/0694

dem Ansaugsystem 102 existiert, genau zu messen. Der analoge Ausgang des Druckwandlers 126 ist ein analoges Signal oder Spannungspegel, der mit dem Buchstaben "a" bezeichnet ist und zu einem Eingang des Analog/Digital-Wandlers 121 geleitet wird, wie nachfolgend beschrieben.

Ein Lufttemperatursensor (Block 127) besteht vorzugsweise aus einer Thermistoreinrichtung, die in einem elektrischen Schaltkreis verschaltet ist und erzeugt eine Gleichspannung mit einem variablen Spannungspegel, der der Umgebungslufttemperatur proportional ist. Vorzugsweise ist der Temperatursensor 127 in der Drosselstelle 107 des Luftansaugsystems 102 der Maschine 101 angeordnet, und zwar etwas stromaufwärts von dem Drosselventil 108. Das elektrische Gleichspannungssignal, dessen Spannung proportional zu Umgebungslufttemperatur in der Drossel 107 stromaufwärts der Drosselklappe 108 ist, ist durch den Buchstaben "b" bezeichnet und wird zu einem anderen Eingang des Schaltkreises des Blocks 121 übertragen.

Ein Maschinenteraperatursensor (Block 128) ist vorzugsweise eine ähnliche Thermistoreinrichtung, die in dem Maschinenkühlsystem stromaufwärts des üblichen Maschinensteuerthermostaten angeordnet ist und einen negativen Temperaturkoeffizienten aufweist. Der Thermistor des Sensors 128 ist in einem elektrischen Schaltkreis verschaltet, der eine Gleichspannung" erzeugt, die einen der Maschinenkühlmitteltemperatur proportionalen variablen Pegel aufweist. Dieses Gleichspannungssignal oder Spannungspegel ist mit dem Buchstaben "c" bezeichnet und wird einem dritten Eingang des Schaltkreises des Blocks 121 zugeführt, wie nachfolgend beschrieben.

Ein Drosselklappenstellungssensor (Block 129) kann irgendeine herkömmliche Einrichtung, wie z.B. ein Dehnungsmesser, ein Potentiometer oder ähnliches, sein, die eine der relativen Stellung des Drosselventiles 108 bezogen auf eine Bezugssteilung proportionale Gleichspannung erzeugt. Beispielsweise kann der

909836/0694

Wandler 129 eine mechanische Verbindung enthalten, die durch die gestrichelte Linie 117 der Fig. 1 dargestellt ist, und ein einfach drahtgewickeltes Potentiometer, das in einem Spannungsteiler-Schaltkreis elektrisch angeschlossen ist, um einen Gleichspannungspegel oder ein Gleichspannungssignal zu liefern, das der relativen Stellung des Drosselventiles 108 proportional ist. Diese Gleichspannung ist mit dem Buchstaben "d" bezeichnet und wird einem weiteren Eingang des Analog/Digital-Wandler-Schaltkreises des Blockes 121 zugeführt. Ein ähnlicher Wandler kann als Sensor für die Stellung des Auspuffgasrückführventiles (im folgenden EGR-Ventil genannt) des Blocks 130 verwendet werden,, um ein Gleichspannungssignal, das mit dem Buchstaben "e" bezeichnet ist, an einen fünften Eingang des Schaltkreises des Blocks 121 zu liefern, wobei dieses Signal der Stellung des EGR-Ventiles 115 der Fig. 1 proportional ist.

Ein Sensor bzw» Sensoren (Block 131) zum Messen des Sauerstoffgehaltes des Auspuffgases bestehen aus herkömmlichen Zirkon-Sauerstoff-Sensoren. Diese Einrichtungen sind elektro-chemische Gassensorenj die beispielsweise eine hohlzylinderförmige Röhre aus stabilisiertem Zirkon-äioxid enthalten, die an einem Ende geschlossen ist„ Die Aussenseite dieser Röhre wird den Auspuffgasen ausgesetzt und die Innenseite der Röhre ist auf atmosphärischen Sauerstoff bezogen» Das Zirkon-dioxLd wirkt als fester Elektrolyt und die Innen- und Aussenflächen sind mit Platin beschichtet,, das als Katalysator dient und leitende Elektroden schafft, die dazu verwendet werden können, das durch den Sensor erzeugte elektrische Potential zu erfassen., Der Sensor hat die einmalige Charakteristik, dass das von ihm erzeugte Potential sich charakteristisch von ungefähr 800 Millivolt bei "fettem" Luft/Brennstoff-Verhältnis auf 200 Millivolt bei "magerem" Luft/Brennstoff-Verhältnis ändert. Bei dem "fetten" Verhältnis ist die Aussenseite des Sensors Gasen ausgesetzt, die nahezu keine Mengen von überschüssigen Sauerstoff enthalten, was ein maximales Potential erlaubt. Bei einem Punkt gerade etwas"fettF gegenüber der stöchiometrischen Mischung tre-

909836/0694

ten jedoch beträchtliche Mengen von überschüssigen Sauerstoff in den Auspuffgasen auf und das Potential fällt abrupt entsprechend der Nernst'sehen Gleichung D=(ETZK)In(P₁ZP₂). Die Verstärkung oder die Steilheit dieser Spannungsänderung ist so scharf und so abrupt, dass sie nahezu mit der eines Schalters vergleichbar ist. Insbesondere ist die Tatsache wichtig, dass dieser Abfall an dem idealen Arbeitspunkt eines "Drei-Wege-Katalysators" auftritt. Da diese Charakteristik eine inhärente Eigenschaft des Sauerstoffsensors ist, unterliegt sie keiner Drift und ändert sich nicht wesentlich mit dem Alter. Darüber hinaus treten keine Unterschiede in den Charakteristiken der einzelnen (Mess-)Einheiten (unit-to-unit differences) auf.

In dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung ist in jeder Reihe der V-8-Maschine ein Sauerstoffsensor vorgesehen, und zwar unmittelbar bevor sich die zwei Reihen vereinigen. I¹Ur den Fall, dass ein einzelner Sauerstoff sensor verwendet wird, wird dieser vorzugsweise an oder unmittelbar hinter dem Punkt angebracht, an dem die beiden Reihen sich zu dem Auspuffauslass 11J des Auspuffsystems IO5 der Maschine 101 vereinigen.

Aufgrund der Hochverstarkungscharakteristik des Zirkon-Sauerstoffsensors des Blocks I3I in der Nähe des stöchiometrischen LuftZBrennstoff-Verhältnisses wird der Sensor oftmals als Luft-Brennstoff -Verhältnis- oder Lamda (A)-Sensor bezeichnet. Während des Betriebes erzeugen der Sensor oder die Sensoren des Blocks 131 ein erstes Gleichspannungspegelsignal., wenn ein fettes LuftZBrennstoff-Verhältnis erfasst wurde und eine zweite und davon verschiedene Gleichspannung, wenn ein mageres LuftZ Brennstoff-Verhältnis erfasst wurde. Diese Gleichspannungssignal pegel., der ersten und zweiten Säuerst off sensoren sind mit dem Buchstaben "f^" bzw. "fp" bezeichnet und werden dem AnalogZDigital-Wandler-Schaltkreis des Blocks 121 der Fig. 2 zugeführt.

Eine besonders wichtige Charakteristik des Sauerstoffsensors von

909836/0694

Block I3I liegt darin, dass dessen Impedanz exponentiell mit der Temperatur abnimmt. Folglich wird bei niedrigen Temperaturen, wenn die interne Impedanz des Sensors extrem hoch ist, eine sehr niedrige Ausgangsspannung erzeugt, so dass der Sensor ausgang unterhalb einer vorbestimmten Arbeitstemperatur, wie z.B. 30O⁰C oder ähnliches unzuverlässig oder ungültig wird, bei der seine interne Impedanz ungefähr ein Megaohm ist. Wie nachfolgend im Zusammenhang mit dem Schaltkreis des Blocks 121 beschrieben wird, sind Einrichtungen zum Testen der Gültigkeit der Sauerstoffsensorsignale aus dem Block I3I vorgesehen, bevor die Ausgangswerte zu Steuerzwecken verwendet werden.

II. Allgemeine Beschreibung des elektronischen Steuersystems auf Mikroprozessorbasis der Pig. 2

Der Analog/Digital-Wandler-Schaltkreis des Blocks 121 der Pig. 2 besteht primär aus einer Gruppe von Analog-Schaltkreisen, die zur Durchführung einer Analog—Zu-Impulsb^jreiten-Umwandlung, wie nachfolgend beschrieben, verwendet werden. Jeder Sensoreingangskanal des Analog/Digital-Wandler-Schaltkreises des Blocks 121 besitzt eine Signalaufbereitungseinrichtung, um eine richtige Impedanzanpassung, einen Polaritätswechsel und eine Skallierung der gemessenen Parameter vor deren Umwandlung in eine Impulsbreite zu erhalten. Die primäre Funktion des Wandler-Schaltkreises des Blocks 12.1 besteht darin, das analoge Spannungssignal bzw. den Spannungspegel in ein digitales Impulsbreiten Signal umzuwandeln oder zu transformieren, das proportional zu dem Wert des analogen Eingangssignals von dem dem entsprechenden Kanal zugeordneten einzelnen Sensor ist und ihm entspricht.

Der Binär-Kodierer-Schaltkreis des Blocks 122 enthält den digitalen Teil der Schaltkreise, die für die Analog/Digita!-Umwandlung benötigt werden und den Schaltkreis zum Multiplexen der impulsbreiten-gewandelten Signale, die die einzelnen analogen Eingänge anzeigen, zu einem Impulsbreiten/Binär-Wandler, der

909836/0694

die Impulsbreiten in entsprechende Binärzahlen oder digitale Worte umformt, die die erfassten Maschinen-Betriebsparameter darstellen. Der Binärkodierer-Schaltkreis des Blocks 122 enthält weiterhin einen Schaltkreis zum digitalen'Verarbeiten der Sauerstoffsensor-Information und einen Schaltkreis zum Messen des Zeitintervalls zwischen den Maschinenstellungsimpulsen, so dass die Abtastfrequenz jedes Sensors in normalisierter Echtzeit anstelle einer tatsächlichen Echtzeit festgelegt ist, wie nachfolgend beschrieben wird.

Die binären Worte, die die aktuellen erfassten Maschinenbe— triebsparameter darstellen, werden dem Mikroprozessorsystem des Blocks 123 zugeführt, in dem ein Standard-Mikroprozessor, der zu niedrigen Kosten ab Lager erhältlich ist, und Standardeinheiten eines Speichers programmiert sind, um ankommende Daten entsprechend verschiedenen Programmen und abgespeicherten, ein-, zwei- und drei-dimensionalen optimalen Funktionen (surfaces) und Nachschlagetabellen, die experimentell oder ähnlich bestimmt wurden, zu verarbeiten. Das Mikroprozessorsystem des Blocks 123 führt die benötigten Berechnungen entsprechend den Steuerungs- und Regelungsgesetzmässigkeiten und das "Tabellen Nachschlagen" durch und gibt digitale Steuerworte an den Binär-Dekodier-Schaltkreis des Blocks 124 aus. Das Mikroprozessorsystem des Blocks 123 enthält weiterhin Einrichtungen zur Verarbeitung von Nockenwellenstellungssignalen, Unterbrechuxtgssteuer-Schaltkreise, Kommando-Signal—Generatoren, eine Rücksetzsteuerlogik, Zwischenspeicher und Parallel-Serien-Wandler zur Übertragung von Daten zu den binären Dekodierern des Blocks 124.

Der Binär-Dekodierer-Schaltkreis des Blocks 124 empfängt die binären Worte, die die geforderte Zeitsteuerung und Impulsbreite der Brennstoff-Einspritzimpulse anzeigt, sowie die Zündzeitpunkt-Verzögerung von dem letzten Kurbelwellenstellungsimpuls und die Zündimpulsbreiten-Information sowie die EGR-Steuerfunktion und wandelt diese digitalen Worte in Impuls-

909836/0694

breiten um, die zum Treiben oder Betätigen der Leistungssteuer-Schaltkreise des Blocks 125 geeignet sind. Die Schaltkreise des Blocks 125 sprechen auf die Impulsbreiten-Eingänge an und liefern den nötigen Treiberstrom zum Betreiben der Brennstoff-Einspritzeinrichtungen, der Brennstoffpumpe, der Zündspulen, der EGR-Be tat igung s einrichtungen usw., Zusätzlich enthält, der Schaltkreis des Blocks 125 den Versorgungsspannungs-Regelsehaltkreis der vorliegenden Erfindung»

Das elektronische Maschinen-Regelungssystem auf Mikroprozessorbasis der Fig. 2 enthält zusätzlich einen Kurbelwellen-Stellungs-Sensor 132, der beispielsweise ein herkömmlicher Reluktanz-Auf nehmer oder magnetischer Messwandler_s optischer Messwandler oder ähnliches sein kann,, der in der Lage ist«, Zeitsteuermarken, Löcher oder Zähne an der Kurbelwelle 104 der Maschine zu erfassen oder an einem Bauteil₉ wie Z₀B₀ einer Riemenscheibe, die daran zur Drehung hiermit befestigt ist» Der analoge Ausgang des Maschinen-Kurbelwellen-Stellungs-Sensorj des Blocks 132 ist mit dem Buchstaben "G" bezeichnet und wird einem Eingang des Binär-Kodierer-Sehaltkx^eises des Blocks 122 zugeführt j der die Impulsverarbeitungslogik zur Aufbereitung des Kurbelwellensensorsignals "G¹¹ und zur Synchronisierung der Maschinenstellungsimpulse mit dem Logiktakt enthält, um einen und nur einen eine Taktperiode breiten Impuls für jeden erfaßtes Maschinenstellungsimpuls zu erzeugen®

Der Maschinenkurbelwellen-Stellungs-Sensor gibt das Signal ^lrG" aus, das einen bestimmten Punkt des Arbeitszykluses für jeden einzelnen Maschinenzylinder darstellte Beispielsweise könnte dieser Impuls einen festgelegten liinkelbetrag vor dem oberen Totpunkt des Kompressionshubes für jeden Zylinder sein oder ähnliches. folglich wurden bei einer Acht-Zylinder-Maschine bei jeder (lurbelwellen-)Umdrehung vier Maschinenstellungsimpulse auftreten. Ähnlich würde der Sensor bei einer Sechs-Zylinder-Maschine bei jeder Umdrehung drei Maschinenstellungs-' impulse und bei einer Vier-Zylinder-Maschine zwei Impulse pro

909836/0694

Umdrehung, usw., liefern. Diese Signale werden zur Normalisierung des Logiktaktes für den Maschinenzyklus verwendet und die normalisierten Impulse werden zum Steuern verschiedener Maschinenereignisse benützt.

Ein ähnlicher magnetischer Messwandler oder Reluktanz-Messaufnehmer kann in dem Nockenwellenstellungs-Sensor-Schaltkreis des Blocks 133 enthalten sein, der eine vorbestimmte Nockenwellenstellung erfasst und ein Ausgangssignal "G6" erzeugt. Dieses Signal wird zu Zwecken der Unterbrechungssteuerung und der Zeitsteuerung von Maschinenereignissen an das Mikroprozessorsystem des Blocks 123 geliefert, wie nachfolgend beschrie ben wird.

Bei einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung wird ein Nockenwellenstellungs-Sensor und Aufbereitungs-Schaltkreis in Betracht gezogen, der in der US-Patentanmeldung der Anmelderin vom 29· August 1977 mit der Serien-Nr. 828 806 beschrieben wurde.

Durch den Block 134 wird ein Quarz-gesteuerter Haupttakt-Oszillator dargestellt, der genaue Taktsignale an die Schaltkreise der Blöcke 122, 123 und 124 liefert. Zusätzlich können zwischen das Mikroprozessorsystem des Blocks 123 und die Leistungs-Steuer-Schaltkreise des Blocks 125 verschiedene "Notlauf-Schaltkreise" (get home or limp home circuits) geschaltet sein, die durch den Block 135 dargestellt werden und die notwendige Brennstoff-Einspritz-Impulsbreite und Zünd-Voreilungs-Steuerung und Zündzeitdauer erzeugen, die das Kraftfahrzeug in die Lage versetzen, ausreichend lange zu funktionieren, um eine Werkstatt oder ähnliches aufzusuchen, für den Pail, dass das Hauptsystem ausgefallen ist. Schliesslich liefert ein Zündschalter 136 ein "Zündung an"-Signal und ein "Starten"-Signal an die Leistungssteuer-Schaltkreise des Blocks 125, wie nachfolgend beschrieben.

909836/0894

Von den Leistungssteuer-Schaltkreisen des Blocks 125 wird ein Signal "SIO" ausgegeben, das dazu verwendet wird, eine geschaltete Leistung zu liefern, die eine herkömmliche Kraftstoffpumpe betätigt, wie sie z.B. in der US-PS 2 980 090 vom 18. April 1961 der Anmelderin beschrieben ist. Die nicht dargestellte, jedoch allgemein bekannte Kraftstoffpumpe ist über eine geeignete Leitung 118 mit der Brennstoff-Einspritzeinrichtung 116 verbunden. In ähnlicher Weise ist die Kraftstoffpumpe mit dem Brennstofftank über eine andere Leitung verbunden und kann über den Ausgang des Signals S10 elektrisch betrieben werden, um einen ausreichenden Druck des Brennstoffes in der Einspritzeinrichtung aufrecht zu halten, der dessen Einspritzung sicherstellt, wenn die Einspritzeinrichtungen 116 in ihrer offenen Stellung sind.

Die Leistungs-Steuer-Schaltkreise des Blocks 125 liefern auch Signale S20 und S30 zur Steuerung des Betriebes des ersten Satzes von Brennstoff-Einspritzeinrichtungen und Signale S4-0 und S50 zum Steuern des Betriebes des zweiten Satzes von Brennstoff-Einspritzeinrichtungen. Die Brennstoff-Einspritzeinrichtungen 116 können irgendwelche herkömmliche Brennstoffeinrichtungen sein, die so konstruiert sind, dass sie auf ein Impulsbreiten-Signal ansprechen, zum Öffnen eines Brennstoff-Einspritz ventiles oder -tores für eine Zeitdauer, die direkt von der Dauer oder Impulsbreite der an sie angelegten Signale gesteuert wird. Beispielsweise kann eine solche Brennstoff-Einspritzeinrichtung verwendet werden, die in der oben genannten US-PS 2 980 090 oder der US-PS 4 030 668 vom 21. Juni 1977 der Anmelderin beschrieben ist.

Ein Ausgangssignal TU10 (des Blocks 125) wird zur Zeitsteuerung der Zündung an eine herkömmliche Zündspule geliefert, wie allgemein bekannt und in einem oder mehreren der obigen Patente beschrieben ist.

Ein Ausgangssignal X30 kann an ein EGH-Betätigungsglied zur

909836/0694

Steuerung der Stellung des EGR-Ventiles 115 der Pig. 1 in herkömmlicher Weise geliefert werden. Beispielsweise kann das EGR-Ventil 115 ein Flügelventil enthalten, das über eine mechanische Verbindung mit einem Schrittmotor verbunden ist, wobei der Schrittmotor elektrisch über das elektrische Ausgangssignal X3O gesteuert wird. In ähnlicher Weise könnte die Stellung des EGR-Ventiles 115 durch eine übliche EIN/AUS-Magnetspule oder ein proportionales Betätigungsglied, wie z.B. einen Servomotor gesteuert werden. Ein derartiger Servomotor ist in der US-Patentanmeldung vom 28. November 1977 <ler .Anmelderin mit der Serien-Nr. 855 493 beschrieben. (Vgl. ebenfalls die US-Patentanmeldung vom 19. Januar 1978, Serien-Nr. 870 966).

III. Analog/Digital-Wandler-Schaltkreise

3.0 Ausführliche Beschreibung der Analog/Digital-Wandler-

Schaltungsanordnung

Die Analog/Digital-Wandler-Schaltungsanordnung des Blocks 121 der Fig. 2 ist detaillierter in dem Blockschaltbild der B¹Xg. dargestellt. Die Signalverstärker- und Komparator-Schaltungsanordnung der Blöcke 141, 142, 143, 144 und 145 weisen je einen Eingang auf, der die entsprechenden analogen Sensorausgangssignale "a", "b", "c", "d" und "e" von den Sensoren der Blöcke 126, 127, 128, 129 bzw. 130 der Hg. 2 empfangen. Ein zweiter Eingang der Blöcke 141 bis 145 ist mit dem Ausgang eines Sägezahn-Generators des Blocks 147 verbunden. Ein dritter Referenzeingang der Blöcke 141 bis 145 ist ebenfalls mit dem Sägezahn-Generator des Blocks 147 verbunden. Der Sägezahn-Generator des Blocks 147 erzeugt eine extrem genaue Sägezahnspannung, die durch ein erstes Signal ausgelöst wird und mit einem vorgegebenen Bezugspegel beginnt. Danach wird der Ausgang des Sägezahn-Generators nach einem oder mehreren vorbestimmten Zeitintervallen überprüft, um die Genauigkeit des Sägezahnes zu erhalten und sofern erforderlich Korrekturen durchzuführen, wie nachfolgend beschrieben wird.

Die Signa!-Verstärker- und Komparator-Schaltkreise der Blöcke

909836/0694

141 bis 145 führen die benötigte Signalaufbereitung durch und liefern die Impedanzanpassung, Skalierung und, sofern nötig, Signalinversion, in Abhängigkeit von dem an den einzelnen Analog/Digit aI-Wandler-Eingang gelieferten Sensorausgangssignal.

Die primären Ausgänge der Signalverstärker- und Komparator-Schaltkreise der Blöcke 141, 142, 143, 144 und 145 liefern Impulsbreiten-Ausgangssignale A, B₅ C, D bzw« E an den Binär-Dekodierer-Schal tkreis des Blocks 122 der Pig» 2„ Der primäre Signalausgang jedes des Blöcke 141 bis 145 ist normalerweise auf einem niedrigen Pegel, geht jedoch auf einen hohen Pegel, sobald die Abtastperiode begonnen hat„ nachdem das Signal Xq von dem Binär-Kodierer-Schaltkreis des Blocks 122 an den Sägezahn-Generator des Blocks 147 angelegt wurde, um das System auf dem Bezugspegel ip in Betrieb zu setzen und die Erzeugung der Sägezahnspannung i^ zu beginnen* Zu diesem Zeitpunkt gehen die Ausgänge A, B, O„ D und E auf einen hohen Pegel und bleiben dort solange, bis der Wert der Sägezahnspannung gleich dem Wert des entsprechenden analogen Eingangssignals "a⁸·, "b", "c", "d" und "e" ist«, Sobald die Sägezahnspannung i^ gleich dem analogen Eingangspegel geworden ist, geht das Ausgangssignal auf einen niedrigen Pegel, so dass die Impulsbreite oder Impulsdauer jedes der Ausgangssignale A, B₉ G₉ D und E proportional zur Grösse der entsprechenden analogen Eingangs signale "a", "b% '-'c", ¹¹ d" bzw. "e¹¹ ist und diesen entspricht.

Zusätzlich kann ein zweiter Ausgang des Drucksensor-Signalverstärker- und Komparator-Schaltkreises des Blocks 141 ein analoges Signal a^ und ein zweiter Ausgang des Drosselklappen-Stellungssensor-Signalverstärkers und !Comparators des Blocks 144 ein verstärktes analoges Signal d^ an den Binär-Kodierer-Schaltkreis des Blocks 122 liefern^ um die Inderungsgeschwindigkeit des Absolut-Ansaugdruckes und/oder der Drosselstellung zu überwachen, wie nachfolgend beschrieben wird«,

Das Sauerstoff-Sensor-Signal-Aufbereitungssystem des Blocks

9098 3 6/0694

empfängt an seinen Eingängen die Ausgangssignale f^ und f₂ von den ersten und zweiten Sauerstoff-Sensoren des Blocks 1J1 der Fig. 2. Zusätzlich zu einem entsprechenden Verstärkungs-Schaltkreis leitet das Sauerstoff-Sensor-Signal-Aufbereitungssystem des Blocks 14-6 einen Strom zu den Sauerstoff-Sensoren zur Impedanzüberwachung, errichtet einen Pegel für eine stöchiometrisch Schwelle und setzt eine "Inhibit"-Schwelle fest, mit der der Impedanzüberwachungsstrom verglichen wird, um ein "Inhibit"-Signal immer dann zu erzeugen, wenn die Sensortemperatur unter der geforderten Arbeitstemperatur für gültige und zuverlässige Ablesungen liegt.

Zusätzlich zur Erzeugung des geforderten Sägezahn-Spannungs-Signales i',., errichtet der Sägezahn-Generator des Blocks 147 einen Rücksetz- oder Anfangs-Referenz-Pegel, der um einen vorbestimmten Betrag gegenüber Masse versetzt ist. Dieses Referenz Signal ig wird ebenfalls zu dem Verstärker-Schaltkreis der Blöcke 141 bis 145 geleitet, so dass eine ratiometrische Beziehung zwischen dem Sägezahn-Generator und den Schaltkreisen der Blöcke 141 bis 145 errichtet ist, so dass deren Betrieb relativ unabhängig von Änderungen der Versorgungsspannungen ist wie nachfolgend beschrieben wird.

3»1 Druck-Sensor-Signal-Verstärker-und Komparator-Schaltkreis

Der Druck-Sensor-Signa !-"Verstärker und Komparator-Schaltkreis des Blocks 141 der Fig. 3 ist in dem elektrischen Schaltbild der !"ig. JA dargestellt. Eine geregelte Versorgungsspannung von +9 »5 Volt aus Block 125 eier Fig. 2 wird über eine Leitung 147 einem Knotenpunkt 148 zugeführt, der seinerseits über eine Leitung 149 mit dem positiven Eingangsanschluss des Absolut-Ansaugdruck-Sensors des Blocks 126 der Fig. 2 verbunden ist. Das Referenzsignal ip wird von dem Sägezahn-Generator des Blocks 147 der Fig. J an einen Bezugsknotenpunkt 150 geliefert. Ein erster Widerstand I5I ist mit seinem einen Ende mit der +9»5 Volt Versorgungsspannung an dem Knotenpunkt 148 und mit seinem gegenüberliegenden Ende mit einem positiven Eingangs-

909836/0694

knotenpunkt 152 verbunden. Ein zweiter Widerstand 153 ist mit seinem einen Ende mit dem positiven Eingangsknotenpunkt 152 und mit seinem gegenüberliegenden Ende mit dem Bezugsknotenpunkt 150 verbunden. Der positive Eingangsknotenpunkt 152 ist direkt mit dem nicht invertierenden Eingang eines Operationsverstärkers 154 verbunden. Die Kombination der Widerstände I5I und schafft einen Spannungsteiler, so dass der Knotenpunkt 152 auf einem vorbestimmten ratiometrischen Spannungspegel zwischen dem Referenzknotenpunkt I50 und der +9,5 Volt Versorgungsspannung liegt.

Der Referenzknotenpunkt I50 ist weiterhin mit dem negativen Eingangsanschluss des Absolut-Ansaugdruck-Sensors des Blocks 126 der Fig. 2 über eine Leitung 155 verbunden und der Ausgang des Sensors liefert das Signal "a" über eine Leitung I56 zu dem Primär-Eingang (source input) des Signal-Aufbereitungsteiles des Schaltkreises der Fig. 3A. Die Leitung 156 ist über ein in Serie geschaltetes Paar von Widerständen 157 und 159 mit dem invertierenden Eingangsknotenpunkt 160 verbunden. Ein Hochfrequenz-Shunt (für flüchtige Vorgänge) wird durch Verbinden eines Kondensators 161 zwischen den Sensoreingang und die Referenzleitung 155 vorgesehen, indem ein Ende des Kondensators 161 mit dem Verbindungspunkt 158 der'Widerstände 157 und 159 verbunden wird und sein gegenüberliegendes Ende mit der Leitung 155· Folglich schafft die Kombination der Widerstände 157, 159 und des Kondensators 161 ein Hochfrequenz-Filter, dessen RC-Zeitkonstante die analogen Eingangssignale (bei deren Frequenzen) nicht wesentlich abschwächen sollte.

Der invertierende Eingangsknotenpunkt 160 ist direkt mit dem invertierenden Eingang des Operationsverstärkers 154 verbunden und ein Rückkopplungswiderstand 162 ist zwischen den invertierenden Eingangsknotenpunkt 160 und den Ausgang des Operations-Verstärkers 164 verbunden, wobei ein Ende des Widerstandes 162 direkt mit dem invertierenden Eingangsknotenpunkt 160 verbunden ist und sein gegenüberliegendes Ende mit dem Knotenpunkt 163. Der Knotenpunkt 163 ist direkt mit dem Ausgangsknotenpunkt 165

909836/0694

über die Leitung 164- verbunden. Der Widerstand 162 ist ein Abgleichwiderstand, der zur Steuerung der Verstärkung oder der Ausgangsspannungs-Anstiegs-Geschwindigkeit des Operations-Verstärkers 154 verwendet werden kann.

In der bevorzugten Ausführungsform der vorliegenden Erfindung sind die Schaltkreise der Fig. 3 in LSI-Technik ausgeführt und der Wert des Widerstandes 162 kann mit. einem Laser während des Betriebes zugeschnitten oder getrimmt werden, so dass die Verstärkung des Verstärkers 154- mit einem Versatz zugeschnitten werden kann, so dass eine Eichung für irgendeinen speziellen Absolut-Ansaugdruck-Sensor für das vorliegende System mit einem hohen Grad von Genauigkeit möglich ist. Der Widerstand 155 wird dazu verwendet, die erforderliche Verschiebung (Offset) zu liefern und der vollständige Signalaufbereitungs-Schaltkreis, der aus dem Operations-Verstärker 154» dem Kondensator 161 und den Widerständen I5I, 152, 157, 159 und 162 besteht, stellt einen Signal-Aufbereitungs-Schaltkreis dar, der als Inverter wirkt und einen verstärkten und invertierten Signalpegel an dem Schaltkreisausgang 165 liefert.

Der verstärkte und invertierte Signalpegel wird von dem Ausgangsknotenpunkt 165 als Ausgangssignal "a,," über die Leitung 164, den Knotenpunkt 163 und die Ausgangs leitung 166 geliefert. Das Ausgangssignal wird ebenfalls durch einen Widerstand 167 hindurch zu dem nicht-invertierenden Eingangsknotenpunkt 168 eines Operations-Verstärkers 169 geliefert, der als herkömmlicher Komparator-Schaltkreis ausgebildet ist. Der nichtinvertierende Eingangsknotenpunkt 168 ist direkt mit dem nichtinverti-erenden Eingangsanschluss des Komparators 169 verbunden und das Sägezahnspannungs-Signal i,, wird dem invertierenden Eingang des Komparators 169 durch einen Widerstand I70 hindurch zugeführt. Die Widerstände 167 und I70 sorgen für eine Entkopplung (isolation). Der Ausgang des Komparators 169 wird von dem Ausgangsknotenpunkt I7I abgegriffen und der Ausgangsknotenpunkt 171 liefert das Impulsbreiten-Ausgangssignal "A" zu dem Binär-Kodier-Schaltkreis des Blocks 122 der Fig. 2 über eine

909836/0694

Leitung 172.

Ein Rückkopplungswiderstand 173 ist zwischen den Komparator-Ausgang 171 und den nicht-invertierenden Eingang 168 geschaltet Ein Anschluss des Rückkopplungswiderstandes 173 ist direkt mit dem nicht-invertierenden Eingang 168 des !Comparators 169 verbunden und der gegenüberliegende Anschluss des Widerstandes ist mit einem Knotenpunkt 174- verbunden. Der Knotenpunkt 174-ist direkt mit dem Ausgangsknotenpunkt I7I über eine Leitung 175 verbunden„ um so einen positiven Rückkopplungsweg von dem Ausgangsanschluss I7I zurück zu dem nicht-invertierenden Eingang des Operations-Verstärkers 169 über die Leitung 175₅ den Knotenpunkt 17^-, den Widerstand 173 und den Knotenpunkt 168 zu errichten. Die positive Rückkopplung liefert die nötige Hysterese, so das der Ausgang des Komparators 169 einen schnapp artigen Effekt liefert, sobald die Sägezahnspannung I^ den an dem nicht-invertierenden Eingang errichteten Spannungspegel erreichte Ein Widerstand 176 verbindet die geregelte Versorgungsspannung von -',-5 Volt von dem Versorgungsspannungs-Regel-Schaltlcreis des Blocks 125 der Fig. 2 mit dem Knotenpunkt 174-«, der als Hochzieh-Widerstand (pull-up resistor) wirkt«, Der +5 Volt Signalpegel ist mit dem digitalen LogikschaItkreis des Binär-Kodierers des Blocks 122 der RLg₀, 2 kompatibel und stellt richtige Ausgangsübergänge sicher, wenn der Komparator 169 Ströme von der positiven Versorgungsspannung aufnimmt,,

Mährend des Betriebes wird der analoge. Signalpegel ^i!a% der von dem Ausgang des Drucksensor-Schaltkreises des Blockes 126 der Hg. 2 geliefert wird_§ dem Sensoreingang des Signal-Aufbereitungs-Schaltkreises der Fig«, 3A über die Leitung 156 zugeführt,, Dieses Signal wird gefiltert, um Hochgeschwindigkeitsübergänge zu eliminieren und das durch die Widerstände I5I und 153 errichtete (Seiler-)Verhältnis liefert, zusammen mit der durch den Wert des Rückkopplungswiderstandes 162 gesteuerten Verstärkung des Verstärkers 15¹^ ein entsprechend verstärktes und aufbereitetes Signal a^ an den Ausgang 165»

909836/0694

Der verstärkte Signalpegel wird weiterhin von dem Ausgang 165 des Operations-Verstärkers 154- durch den Entkopplungswiderstand 167 hindurch dem nicht-invertierenden Eingang des Komparators 169 zugeführt. Solange der Spannungspegel des Sägezahnsignales ix,, das durch den Entkopplungswiderstand 170 an den invertierenden Eingang des Komparators 169 gelegt wird, unter dem Spannungspegel des an dem nicht-invertierenden Eingang liegenden Signales bleibt, ist der Ausgang des Komparators 169 auf einem hohen Signalpegel. Sobald die Komparatorspannung I^ gleic dem Signal an dem nicht-invertierenden Eingang wird, geht der Ausgang des Komparators auf einen niedrigen Pegel. Der Hysteres widerstand 173 stellt sicher, dass der Ausgang sich schnell in schnappartiger Weise ändert, so dass baldmöglichst nachdem die Sägezahnspannung 1* gleich dem an dem nicht-invertierenden Eingang des Komparators 169 liegenden Signales geworden ist, der Ausgang des Komparators unverzüglich auf den niedrigen Pegel geht. Dies beendet die Analog/Impulsbreiten-Umwandlung derart, dass das Signal A ein Impulsbreiten-Signal ist, dessen Breite oder Zeitdauer proportional dem Wert des Ausgangssignales "a" des Drucksensors 126 der Pig. 2 ist und diesem entspricht, wobei dieses Impulsbreiten-Signal an einen Eingang des Analog/Digital-Komparetor-Schaltkreises des Blocks 121 der Fig. 2 zur Umwandlung in eine Binärzahl geliefert wird, wie nachfolgend beschrieben.

5.2 Lufttemperatur-Sensor-Signal-Verstärker und Komparator-Schaltkreis

Der Lufttemperatur-Sensor-Signal-Verstärker und Komparator-Schaltkreis des Blocks 142 der Fig. 3 ist in dem schematischen elektrischen Schaltbild der Fig. 3B dargestellt. Die +9,5 Volt Versorungsspannung ist mit dem positiven Eingang des Lufttemperatur-Sensors des Blocks 127 der Fig. 2 über einen Widerstand 177 verbunden und der Bezugspegel ip ist mit einem Referenzknotenpunkt 178 verbunden und dann mit dem gegenüberliegenden Anschluss des Lufttemperatur-Sensors des Blocks 127 über eine Leitung 179. Der Lufttemperatur-Sensor kann eine Thermistor-

909836/0694

Einrichtung sein oder eine ähnliche auf Temperatur ansprechende Einrichtung, die zwischen dem Eingangserfassungs-Knotenpunkt 180 und der Eeferenzleitung 179 als Widerstand erscheint. Die Charakteristiken des Sensors sind so, dass sich ihr Widerstand ändert, allerdings nicht in streng linearer Weise, und zwar mit den Änderungen der Temperatur, so dass das Sensor-Ausgangssignal "b" dem Eingangsknotenpunkt 180 des Signal-Verstärker und Signal-Aufbereitungs-Schaltkreises der Fig. 3B zugeführt wird. Der Knotenpunkt 180 dient in seiner Wirkungsweise als Abgriffspunkt an einem Spannungsteiler, der aus dem Widerstand 177 und der Lufttemperatur-Abtasteinrichtung 127 besteht.

Das Signal "b" wird dem invertierenden Eingangsknotenpunkt 181 eines Operations-Verstärkers 182 über ein Paar in Serie liegender Widerstände 185 und 184 zugeführt. Zwischen einem Verbindungspunkt 186 zwischen den Serienwiderständen 183 und 184 und der Referenzleitung 179 liegt ein Kondensator 185, im Nebenschluss verschaltet. Der Kondensator 185 bildet ein Hochfrequenzfilter, dessen Zeitkonstante das "b"-Eingangssignal nicht wesentlich abschwächt, die jedoch dazu dient, die Hochfrequenzübergänge und ähnliches auszufiltern.

Die +9}5 Volt Versorgungsspannung ist weiterhin über ein Widerstandspaar 187, 188 mit dem Bezugsknotenpunkt I78 verbunden. Der Verbindungspunkt 189 <ier Widerstände 187 und 188 ist direkt mit dem nicht-invertierenden Eingang des Operations-Verstärkers 182 verbunden. Die Widerstände 187 und 188 bilden einen Spannungsteiler zwischen der +9,5 Volt-Quelle und dem Bezugspotential-Knotenpunkt 178, wodurch ein vorbestimmter Schwellenpegel an dem nicht-invertierenden Eingang gebildet wird, wobei der Wert des Widerstandes 188 die Offset-Spannung für den Operations-Verstärker 182 einstellt, wie allgemein bekannt«,

Ein Ruckkopplungsiiriderstand I90 ist zwischen den invertierenden Eingangsknotenpunkt 181 und einen Verstärker-Ausgangsknoten- •punkt 191 geschaltet, um die Verstärkung rifts Vp-pstä-pkA-rg Λ ft?

909836/0694

zu bestimmen. Wie oben beschrieben kann der Verstärkungswiderstand 190 während des Betriebes des Sensors aktiv zugeschnitten werden, so dass der Betrieb des Schaltkreises der Fig. 3B nicht von der Verwendung eines bestimmten Typs eines Lufttemperatur-Sensors abhängt, sondern diese Schaltung mit irgendeinem Sensor verwendet werden kann. Der Ausgang des Operations-Verstärkers 182 wird direkt von dem Ausgangsknotenpunkt I9I abgegriffen und stellt eine verstärkte und invertierte Version des analogen Eingangs-Signales "b" des Lufttemperatur-Sensors 127 der Fig. 2 dar.

Das verstärkte und invertierte Signal von dem Ausgang I9I des Verstärkers 182 wird dem nicht-invertierenden Eingangsknotenpunkt 192 durch einen Entkopplungswiderstand 193 hindurch zugeführt. Der nicht-invertierende Eingangsknotenpunkt 192 ist direkt mit dem nicht-invertierenden Eingang eines weiteren Operations-Verstärkers 194- verbunden, der als herkömmlicher Komparator-Schaltkreis aufgebaut ist. Das Sägezahnspannungs-Signal ±* wird dem invertierenden Eingang des !Comparators 194-durch einen zweiten Entkopplungswiderstand 195 hindurch zugeführt. Zwischen den nicht-invertierenden Eingangsknotenpunkt 192 und den Komparator-Ausgangsknotenpunkt 197 is"b über den Knotenpunkt 198 und eine Leitung 199 ein Rückkopplungswiderstand 196 geschaltet. Der Rückkopplungsweg von dem Ausgang 197 durch die Leitung 199» den Knotenpunkt 198 und den Widerstand 196 hindurch zurück zu dem nicht-invertierenden Eingang 192 liefert die nötige Hysterese, so dass der Ausgang des Komparators in schnappartiger Weise reagiert und so einen scharfen Übergang liefert, sobald die Komparator-Schwellenspannung erreicht ist. Der Knotenpunkt 198 ist durch einen pull-up-Widerstand 200 mit der +5 Volt-Gleichspannung verbunden, wie oben beschrieben, und der Ausgang des Komparators 194- wird von dem Knotenpunkt 197 abgegriffen und liefert das Signal "B" zu einem Eingang des Binär-Kodierer-Schaltkreises des Blocks 122 der Fig. 2 über eine Leitung 201.

Während des Betriebes wird der Ausgangssignalpegel "b" von dem

909836/0694

Lufttemperatur-Sensor 127 der Fig. 2 dem Eingangsknotenpunkt 180 zugeführt und Hochfrequenzübergänge und ähnliches werden ausgefiltert. Das gefilterte Signal wird dem invertierenden Eingang des Operations-Verstärkers 182 zugeführt, dessen Verstärkung über den Rückkopplungswiderstand 190 gesteuert wird und es wird ein entsprechend aufbereitetes, verstärktes und invertiertes Ausgangssignal (von dem Verstärker 182) zu einem Eingang eines !Comparators 194 geleitet. Dem anderen Komparatoreingang wird das Sägezahn-Spannungssignal i^ zugeführt und der Ausgang des Komparators 194 führt einen hohen Spannungspegel und bleibt solange auf diesem hohen Spannungspegel, bis die Sägezahnspannung gleich dem Wert der an dem nicht-invertierenden Eingangsknotenpunkt 192 vorhandenen verstärkten Sensor-Signa !spannung ist. Sobald diese Gleichheit erreicht ist, geht der Ausgang des Komparators 194 unverzüglich auf einen niedrigen Pegel, wodurch der Ausgangsimpuls beendet wird und das Signal B₉ das an den Binär-Kodierer-Schaltkreis des Blocks ausgegeben ist, ist ein Impulsbreiten-Signal, dessen Breite oder Zeitdauer proportional dem Wert der erfassten Lufttemperatur ist , und dieser entspricht.

3.3 Maschinen-Kühlmitteltemperatur-Sensor-Signal-Verstärker und Komparator-Schaltkreis

Der Signa!verstärker-und Komparator-Schaltkreis des Blocks 143 der Fig. 3 für den Maschinen-Kühlmitteltemperatur-Sensor ist in dem elektrischen Schaltbild der Figo 3C dargestellt. Die +9 * 5 Volt-Versorgungsspannung ist mit dem positiven Anschluss der Maschinentemperatur=-Sensoreinrichtung des Blocks 128 der Figo 2 über einen Widerstand 202 verbunden und das Bezugspegel-Signal i₂ wird einem Referenzknotenpunkt 203 und dem anderen Anschluss des Maschinentemperatur-Sensors 12.8 über eine Leitung 204 zugeführt. Wie oben erläutert, ist der Maschinentemperatur-Sensor 128 eine Thermistor-Einrichtung, ähnlich der die in dem Lufttemperatur-Sensor verwendet wird, jedoch normalerweise mit einer langsameren Ansprechzeit. Dieser Sensor erscheint normalerweise als ein Widerstand zwischen

909836/0634

dem Eingangsknotenpunkt 205 und der Referenzleitung 204. Folglich bilden der Widerstand 202 und der Maschinentemperatur-Sensor 128 einen Spannungsteiler, so dass das an dem Knotenpunkt 205 anliegende Signal das Sensor-Ausgangssignal "c" darstellt, das der Maschinentemperatur proportional ist und ihr entspricht, da sich der Widerstand des Sensors mit der Maschinen-Kühlmitteltemperatur ändert.

Das Maschinen-Kühlmitteltemperatur-Signal "c" wird dem invertierenden Eingangsknotenpunkt 206 durch ein in Serie liegendes Widerstandspaar 207 und 208 zugeführt. Zwischen den Verbindungspunkt 209 zwischen den Widerständen 20? und 208 und die Referenzleitung 204 ist ein Shunt-Kondensator 210 geschaltet, um so eine leiteranordnung mit den Widerständen 207, 208 und dem Kondensator 210 zu schaffen, um" die Hochfrequenζ-Komponenten, die dem Eingangsknotenpunkt 205 dargeboten werden, auszufiltern, ohne wesentliche Abschwächung des Eingangssignales "c".

Die +9,5 Volt-Spannungsquelle ist weiterhin mit dem Referenzknotenpunkt 203 über ein Paar in Serie liegender Widerstände 211 und 212 verbunden. Der Verbindungspunkt 21$ der Widerstände 211 und 212 ist direkt mit dem nicht-invertierenden Eingang eines Operations-Verstärkers 214 verbunden, dessen invertierender Eingang direkt mit dem Eingangsknotenpunkt 206 verbunden ist. Die Widerstände 211 und 212 bilden einen Spannungsteiler zwischen der +9,5 Volt-Versorgungsspannung und dem Referenzknotenpunkt 203 und der Wert des Widerstandes 212 sorgt für das Offset-Potential, das dem nicht-invertierenden Eingang des Verstärkers 214- dargeboten wird.

Der invertierende Eingangsknotenpunkt 206 ist über einen Rückkopplungswiderstand 216 direkt mit dem Ausgangsknotenpunkt des Verstärkers 214 verbunden. Wie oben beschrieben, kann der Wert des Rückkopplungswiderstandes 216 während des tatsächlichen Betriebes des Sensors 128 aktiv zugeschnitten werden,

909836/0 694

"⁵⁷~ 2^07390

um so die Verstärkung für irgendeinen speziellen Temperatursensor mit dem geforderten Genauigkeitsgrad einzustellen.

Am Ausgangsknotenpunkt 215 des Verstärkers 214 ist ein entsprechend aufbereitetes, verstärktes und invertiertes Signal verfügbar, das die Maschinentemperatur anzeigt. Dieses Zustands· signal wird dem nicht-invertierenden Eingangsknotenpunkt 217 durch einen Entkopplungswiderstand 218 hindurch zugeführt. Der Knotenpunkt 217 ist direkt mit dem nicht-invertierenden Eingang eines Operations-Verstärkers 219 verbunden, der als herkömmlicher Komparator ausgebildet ist. Das Sägezahnspannungs-Signal i.* wird durch einen Entkopplungswiderstand 220 dem negativen Komparatoreingang zugeführt und ein Rückkopplungswiderstand 221 ist mit seinem einen Anschluss direkt mit dem positiven Eingangsknotenpunkt 217 und mit seinem anderen Anschluss mit dem Knotenpunkt 222 verbunden. Der Knotenpunkt ist über eine Leitung 224 direkt mit dem Ausgangsknotenpunkt 223 des Komparators 219 verbunden, um so einen Rückkopplungsweg von dem Ausgangsknotenpunkt 223 des Komparators 219 zu dem Eingangsknotenpunkt 217 über die Leitung 224, den Knotenpunkt 222 und den Widerstand 221 zu bilden. Der Widerstand 221 liefert die nötige Hysterese, so dass der Ausgang des Komparators sich abrupt ändert, sobald die vorhandene Schwelle erreicht ist, wie allgemein bekannt. Eine +5 Volt-Versorgungsspannungsquelle ist über einen pull-up-Widerstand 225 mit dem Knotenpunkt 222 verbunden, wie oben beschrieben, und der Ausgang des Komparators führt das Impulsbreiten-Signal "C", das einem weiteren Eingang des Binär-Kodierer-Schaltkreises des Blocks 122 der Fig« 2 über die Leitung 226 zugeführt wird.

Während des Betriebes wird der analoge Signalpegel "c" von dem Maschinentemperatur-Sensors des Blocks 128 der Fig. 2 von dem Eingangsknotenpunkt 205 abgenommen und Hochfrequenz-Übergänge und ähnliches werden durch das aus den Widerständen 207, 208 und dem Kondensator 210 bestehende Filter ausgefiltert. Die Verschiebung (Offset) des Operations-Verstärkers 214 wird durch

909836/0694

den Widerstand 212 bewirkt und die Verstärkung wird durch den Wert des Widerstandes 216 geregelt, so dass ein entsprechend aufbereitetes, verstärktes und invertiertes Signal, das die tatsächliche Maschinen-Kühlmitteltemperatur darstellt, einen Eingang des Komparators 219 zugeführt wird. Der andere Eingang des Komparators 219 empfängt den Ausgang des Sägezahn-Generators χ,,, so dass der Ausgang des Komparators anfänglich auf ein hohes Potential geht, um das Signal C zu erzeugen, das solange auf dem hohen Potential bleibt, bis die Sägezahnspannung I* gleich dem Wert des an dem nicht-invertierenden Eingangsknotenpunkt 217 des Komparators 219 liegenden Signales ist. Sobald diese Gleichheit auftritt, geht der Ausgang des Komparators 219 unverzüglich auf ein niedriges Potential, um die Erzeugung des Signales C zu beenden, dessen Impulsbreite oder Zeitdauer proportional dem tatsächlich gemessenen Wert der Maschinen-Kühlmitteltemperatur ist und diesem entspricht. Dieses Signal C wird dem Binär-Kudierer-Schaltkreis des Blocks 122 zur Umwandlung in eine Binärzahl zur weiteren Verarbeitung zugeführt, wie nachfolgend beschrieben wird.

3.4 Signalverstärker- und Komparator-Schaltkreis des Drosselklapp en-St e!lungs-Sens ors

Ein in dem Schaltbild der Fig. 3D allgemein mit dem Bezugszeichen 227 bezeichneter Spannungs-Strom-Wandler-Schaltkreis wird dazu verwendet, eine Stromquelle für das Potentiometer des Drosselklappen-Stellungs-Sensors des Blocks 129 der Fig. 2 darzustellen. Fig. 3D zeigt die Einzelheiten des Schaltkreises des Blocks 144 der Fig. 3. Der Spannungs-Strom-Wandler-Schaltkreis 227 besitzt einen Eingangsknotenpunkt 228, der über eine Referenzleitung 229 und einen ßeferenzknotenpunkt 230 mit dem Referenzanschluss des Drosselklappen-Stellungs-Sensor-Potentiometers 129 verbunden ist. Eine +9,5 Volt-Versorgungsspannungsquelle ist mit dem Ausgangsreferenz-Knotenpunkt 230 über ein in Serie liegendes Widerstandspaar 231 und 232 verbunden. Die Widerstände 231 und 232 bilden ein Spannungsteiler-Netz-

909836/0694

~⁵⁹~ 29Q739Q

werk zwischen der+9,5 Volt-Versorgungsspannungsquelle und dem Ausgangsreferenz-Knotenpunkt 230. Der Verbindungspunkt 233 des Widerstandes 231 und des Widerstandes 232 ist direkt mit dem nicht-invertierenden Eingang eines Operations-Verstärkers 234- verbunden, der dazu benutzt wird, die zentrale Komponente des Spannungs-Strom-Wandlers 227 zu bilden. Der Ausgang des Operations-Verstärkers 23>4 wird von dem Aus gangs knotenpunkt 235 abgegriffen,, der über einen Rückkopplungswiderstand 236 mit dem invertierenden Eingang des Operationsverstärkers 234 verbunden ist. Der Wert des Rückkopplungswiderstandes kann dynamisch verändert oder getrimmt werden, um die Verstärkung des Verstärkers 23A- einzustellen, wie oben beschrieben«, Der Ausgang 235 ist weiterhin über einen Widerstand 237 mit einem Stromausgangs-Knotenpunkt 238 verbunden. Der Knotenpunkt 238 ist über einen Widerstand 239 mit der +9,5 Volt-Versorgungsspannungsquelle verbunden, so dass ein Strom von dem Knotenpunkt 238 zu dem positiven oder höherliegenden Anschluss des Drosselklappen-Potentiometers 129 über die Leitung 240 zugeführt wird. Der Potentiometer-Schleifer liefert das Ausgangssignal "d" zu der Leitung 241 und aufgrund der ratiometrischen Natur des Schaltkreises ist der Wert des Sensor-Ausgangssignales bzw. der Pegel "d" im wesentlichen unabhängig von dem Gesamtwiderstandswert des Drosselklappen-Stellungs-Sensor-Potentiometers 129»

Das Sensor-Ausgangssignal "d⁸ⁱ wird über eine Leitung 241 und einen Widerstand 243 einem Knotenpunkt 242 zugeführt· Der Knotenpunkt 242 ist gegenüber einen Eingangsreferenz-Knotenpunkt 228 mittels- eines Kondensators 244 geshtunteü, so dass die Kombination des Widerstandes 243 und des Kondensators 244 ein Tiefpassfilter für das Eingangssignal "d" bildet. Das gefilterte Signal wird dann über einen EntkopplEsngswiderstand 247 dem positiven Eingangsknotenpunkt 245 eines Operations-Verstärkers 246, der als herkömmlicher Komparator ausgebildet ist, zugeführt» Der positive Eingangsknotenpunkt 245 ist direkt mit dem positiven Eingang des Komparators. 246 verbunden und

909836/0694

2907330

der negative Eingang des Komparators 246 wird mit dem Sägezahn-Spannungssignal i^| über einen Entkopplungswiderstand 248 gespeist. Der Ausgang des Komparators 246 wird von dem Ausgangsknotenpunkt 249 abgegriffen, der über eine Leitung 250 mit einem Knotenpunkt 251 verbunden ist. Der Knotenpunkt 251 ist über einen Rückkopplungswiderstand 252 mit dem positiven Eingangsknotenpunkt 245 zurückverbunden. Der Rückkopplungswiderstand 252 liefert die gewünschte Hysterese, um so. die Schnappwirkung des Überganges an dem Ausgang des Komparators 246 sicherzustellen, sobald die vorgesehene Schwelle erreicht ist. Zwischen eine +5 Volt-Versorgungs-Spannungsquelle und den Knotenpunkt 251 ist ein pull-up-Widerstand 253 geschaltet, wie oben beschrieben. Der primäre Ausgang des Schaltkreises der I"ig. 3D ist der Ausgang des Komparators 246, der von dem Knotenpunkt 249 abgegriffen wird und als Impulsbreiten-Signal ¹¹D" einem Eingang des Binär-Kodierer-Schaltkreises des Blocks 122 der Fig. 2 über eine Leitung 254 zugeführt wird. Ein sekundärer Ausgang kann von dem Knotenpunkt 242. über eine Leitung abgegriffen werden, die das gefilterte analoge Signal "d^" zu dem Binär-Kodierer-Schaltkreis des Blocks 122 für nachfolgend beschriebene Zwecke liefert.

Während des Betriebes liefert der Spannungs-Strom-Wandler-Schaltkreis 227 einen vorbestimmten, ratiometrisch bestimmten Strom zu dem Drosselklappen-Stellungs-Sensors des Blocks 129 der Fig. 2. Das Sensor-Ausgangssignal "d" wird über die Leitung 241 zu dem Eingang des aus dem Widerstand 243 und dem Kondensator 244 gebildeten Tiefpassfilter geleitet. Das gefilterte Ausgangssignal "d^¹¹ kann direkt zu einem Eingang des Binär-Kodierer-Schaltkreises des Blocks 122 geliefert werden, wird jedoch ebenfalls zu einem Eingang eines Komparators 246 geliefert, dessen anderer Ausgang mit dem Sägezahn-Spannungssignal i/j verbunden ist. Der Ausgang des Komparators geht auf einen hohen Pegel, um das Signal D zu erzeugen und bleibt solange auf diesem hohen Pegel, bis der Wert des Sägezahn-Signals ixj gleich dem Wert des an dem positiven Eingang 245 des Kompa-

909836/0694

rators 246 liegenden Signales ist. Sobald die Gleichheit erreicht ist, geht der Ausgang des Komparators 246 auf einen niedrigen Pegel, um die Erzeugung des Signales D zu beenden, dessen Impulsbreite oder Zeitdauer proportional dem Wert der momentanen Stellung der Drosselklappe ist und ihm entspricht. Das Impulsbreiten-Signal D wird einem weiteren Eingang des Binar-Kodierer-Schaltkreises des Blocks 122 zugeführt, wo es zur weiteren Verarbeitung in ein binäres Wort umgewandelt wird, wie nachfolgend beschrieben.

In dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung ist der Signa!verstärker- und Komparator-Schaltkreis des Blocks 145 der Fig. 3 für den EGR-Ventil-Stellungs-Sensor in seiner Struktur und Betriebsweise ähnlich dem oben beschriebenen Signalverstärker-und Komparator-Schaltkreis des Blocks 144 des Drosselklappen-Stellungs-Sensors.

3.5 Sauerstoff-Sensor-Signal-Aufbereitungssystem

Das Sauerstoff-Sensor-Signal-Aufbereitungssystem des Blocks 146 der Fig. 3 ist in dem Schaltbild der Fig. 3E dargestellt. Zum Verständnis der Funktion und Arbeitsweise des Schaltkreises der Fig. 3E wird eine kurze Erläuterung des Hintergrundes vorgenommen. Die Zirkon-dioxid-Sauerstoff-Sensoren des Blocks 131 cLer Fig. 2 werden normalerweise in dem Auspuffgasstrom angeordnet, um irgendeinen Pegel von ungebundenem Sauerstoff zu ermitteln. Ein bei Hitze arbeitender Sensor wird normalerweise ein relativ niedriges Ausgangssignal in der Grössenordnung von O bis 0,2 Volt liefern für einen Sauerstoff überschuss , der ein mageres Luft/Brennstoff-Verhältnis darstellt und ein relativ hohes Ausgangssignal von 0,7 bis 0,9 Volt für ein fettes Luft/Brennstoff-Gemisch, das durch die Abwesenheit von Sauerstoff repräsentiert wird. Die Fähigkeit eines solchen Sensors eine Signaldifferenz bezüglich beider Seiten des stöchiometrischen Luft/Brennstoff-Verhältnisses zu liefern, ist wichtig für den Betrieb einer Maschine in einer

909836/0694

geschlossenen Schleife, da die Fähigkeit einer Maschine,mit niedriger Auspuffgas-Emission zu arbeiten, in v/eitem Masse von der Verwendung eines herkömmlichen "Drei-Wege-Katalysators" abhängt, zumindest in der nächsten Zukunft. Damit dieser Katalysator effizient arbeitet, muss die Auspuffgas-Zusammensetzung sehr nahe an dem stöchxometrischen Verhältnis gehalten werden und weder ein fettes noch, ein mageres Luft/Brennstoff-Verhältnis wird normalerweise zugelassen.

Ein Hauptproblem, das bei der Verwendung solcher Sensoren auftritt, liegt darin, dass die Temperatur des Sensors oberhalb einer bestimmten Temperatur, wie z.B. 30O⁰C, liegen muss, damit der Sensor verwendbare und gültige Signale abgibt. Während des normalen Betriebes der Maschine (Start, Reisegeschwindigkeit und Leerlauf) wird sich die Sensortemperatur ändern und oft unter 300⁰C gehen. Bei niedrigen Temperaturen muss ein Signal erzeugt werden, das dem elektronischen Maschinenregelungssystem der vorliegenden Erfindung anzeigen kann, dass die von den Sauerstoff-Sensoren ausgegebenen Werte ungültig oder unzuverlässig sind und daher missachtet werden sollten. In manchen Fällen kann das vorliegende System nützliche Resultate bei Sensor-Temperaturen von 25O⁰C liefern, während die meisten bekannten Schaltungen keine gültigen Werte unterhalb 4-00⁰C erhalten können.

In der Schaltung der vorliegenden Erfindung wird die Impedanz der Sauerstoff-Sensoren des Blocks 131 überwacht, um ein Säuerstoff-Sensor-Inhibit-Signal Fp ^zu erzeugen, wenn immer die an dem Sensor entwickelte Spannung einen festgelegten Pegel für einen an den Sensor angelegten spezifischen Strom überschreitet. Dies wird durch Verwendung eines Überwach-Verstärkers erreicht, bei dem ein sehr kleiner Strom aus dessen Eingangsanschlüssen fliesst. Zur Entwicklung einer Spannung an dem Sensor in Abhängigkeit dessen Impedanz kann eine einfache Stromquelle aus einem mit einem Spannungspegel verbundenen Widerstand verwendet werden. Diese Spannung wird auf die Tem-

909836/0 694

peratur des Sensor bezogen. Das Sauerstoff-Sensor-Signal-Aufbereitungssystem der Fig. 3E stellt ein schematisches Schaltbild eines Sauerstoff-Sensor-Signal-Aufbereiters mit zwei Kanälen dar, der sowohl das Sauerstoff-Sensor-Inhibit-Signal ]?p als auch die entsprechend aufbereiteten Ausgänge F^ und F^ der beiden Sensorkanäle liefert. Es sei daran erinnert, dass bei dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung eine Einrichtung mit zwei Sensoren zur Verwendung bei einer ¥ 8-Maschine oder sonstigen Maschinen, die zwei separate Auspuffkrümmer aufweist, verwendet wurde, so dass ein Sensor in jedem separaten Auspuffstrom vorhanden ist» Selbstverständlich ist es klar, dass gegebenenfalls ein entsprechend abgewandeltes Einkanalsystem verwendet werden kann«,

Das Sauerstoff-Sensor-Signal-Aufbereitungs-System der Fig. 3E enthält ein Paar nicht-invertierender Operations-Verstärker 256 und 257? die in dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung herkömmliche CA 314-0-Verstärker mit MOS-PET-Eingängen sind₉ die zulassen«, dass ein sehr kleiner Strom aus den Eingangsanschlüssen des Verstärkers herausfliesst Diese Charakteristik ist aus den weiter unten beschriebenen Gründen wichtig· Das System der Fig., 3E enthält weiterhin drei Operations-Verstärker, die als herkömmliche Komparatoren 258, 259 und 260 ausgebildet sind.

Das Ausgangssignal "f^" aus dem ersten Sauerstoff-Sensor des Blocks 131 ist über eine Leitung 261 mit einem Eingangsknotenpunkt 262 verbunden,» Der Eingangsknotenpunkt 262 ist mit einem Anschluss eines Widerstandes 263 mit relativ hohem Widerstandsweirb, beispielsweise einem Megaohm, verbunden., dessen gegenüberliegender Anschluss über eine Leitung 264 mit einem Ausgang des Binär-Kodierer-Schaltkreises des Blocks 122 der Pig. verbunden ist, um das Sauerstoff-Qualifikations-Ausgangssignal g, zu empfangen, so dass der zu den Sensoren gelieferte Prüfstrom durch den Widerstand 263, die +5 Volt-Versorgungsspännung und den Schaltkreis des Sauerstoff-Qualifikations-Schalt-

909836/0694

kreises des Binär-Kodierers des Blocks 122 geregelt werden kann, wie nachfolgend beschrieben. Der Stromwert wird sich für irgendwelche vorhandenen Verstärker 256 und 257 nicht wesentlich ändern, da der aus deren Eingangsanschlüssen fliessende Strom so extrem klein ist, dass er (fast) vernachlässigbar ist

Der Eingangsknotenpunkt 262 wird weiterhin dazu verwendet, das Sensorsignal f^ zu dem nicht-invertierenden Eingang des Operations-Verstärkers 256 zu liefern, und zwar über einen Entkopplungswiderstand 265, der zum Schutz des Verstärkers 256 vorgesehen ist. Der invertierende Eingang des Verstärkers 256 ist an dem invertierenden Eingangsknotenpunkt 266 abgreifbar, der über einen Widerstand 267 mit Masse verbunden ist. Der Knotenpunkt 266 ist weiterhin über eine Parallelschaltung eines Rückkopplungswiderstandes 268 und einen Kondensator 269 mit dem Ausgangsknotenpunkt 267 des Verstärkers 256 verbunden,, wobei die Euckkopplungsschaltung eine betriebsmässige Kompensation liefert. Der Wert des Widerstandes 267 kann eingestellt werden, um die Verstärkung des Verstärkers 256 festzulegen, die in dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung einen Wert von ungefähr 3 hat«, Eine +9,5 Volt-Versorgungs-Spannungsquelle ist mit einem Knotenpunkt 270 verbunden, der direkt mit dem positiven Versorgungsspannungs-Eingang des Verstärkers 256 verbunden ist, während der negative Ver™ sorgungsspannungs-Eingang direkt mit Masse verbunden ist. Der Ausgang des Verstärkers 256 wird von dem Ausgangsknotenpunkt 267 abgegriffen und der Aufbau der Schaltung ist derart, dass der Operations-Verstärker 256 ein nicht-invertiertes_s verstärktes Sensor-Signal an dem Ausgangsknotenpunkt 267 liefert. Der Knotenpunkt 267 ist direkt mit einem Eingangsknotenpunkt 271 verbunden, der seinerseits direkt mit dem negativen Eingang des Komparators 258 und der Anode einer Diode 272 verbunden ist, deren Kathode direkt mit einem Knotenpunkt 273 verbunden ist.

Das Ausgangssignal f₂ aus dem zweiten Sauerstoff-Sensor des

909836/0694

Blocks 131 und über eine Leitung 274- mit einem Eingangsknotenpunkt 275 verbunden.. Der Knotenpunkt 275 ist mit einem Anschluß eines Widerstandes 276 mit hohem Widerstandswert verbunden, dessen gegenüberliegender Anschluss über eine Leitung 277 mit einem Ausgang des Sauerstoff-Qualifikations-Schaltkreises des Binär-Kodierers von Block 122 verbunden ist, um das Prüfsignal g¹, hiervon zu empfangen, um einen festgelegten Prüfstrom in den Sauerstoff-Sensor einzuprägen, zu Impedanz-Prüfzwecken, wie nachfolgend beschrieben.

Der Ausgang des zweiten Sauerstoff-Sensors, d.h. das Signal f₂? wird von dem Eingangsknotenpunkt 275 über einen Entkopplungswiderstand 278, der zum Schutz des Verstärkers 257 verwendet wird, dem nicht-invertierenden Eingang des Operations-Verstärkers 257 zugeführt. Der invertierende Eingang des Verstärkers 257 ist direkt mit einem Eingangsknotenpunkt 279 verbunden. Der Knotenpunkt 279 ist über einen Verstärkungswiderstand 280 mit Masse verbunden. Der Eingangsknotenpunkt 279 ist weiterhin mit einem Ausgangsknotenpunkt 281 des Operations-Verstärkers 257 über eine Parallelschaltung eines Widerstandes 282 und eines Kondensators 283 verbunden, die eine betriebsmässige Kompensation schaffen. Die Verstärkung des Verstärkers 257 wird durch den Wert des Widerstandes 280 gesteuert, die in dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung auf einem Wert von ungefähr 3 gehalten wird. Der positive Spannungs eingang des Operations-Verstärkers 257 ist direkt mit der +9,5 Volt-Versorgungsspannung an dem Knotenpunkt 270 verbunden und der negative Spannungseingang ist direkt mit Masse verbunden .

Der Ausgang des Operations-Verstärkers 257 wird an dem Ausgangs knotenpunkt 281 abgegriffen, der über eine Leitung 284- mit dem negativen Eingang des Komparators 259 und mit der Anode einer Diode 285 verbunden ist, deren Kathode direkt mit einem Knotenpunkt 286 verbunden ist. Der Knotenpunkt 286 ist über eine Leitung 287 mit dem Knotenpunkt 273 verbunden und der Knoten-

90 9 836/0694

1907390

punkt 273 ist mit dem positiven Eingangsknotenpunkt 288 über einen Widerstand 289 verbunden. Der positive Eingangsknotenpunkt 288 ist direkt mit dem positiven Eingang des !Comparators 260 verbunden, während der negative Eingang direkt mit dem negativen Eingangsknotenpunkt 290 verbunden ist. Der Knotenpunkt 290 ist über einen Widerstand 291 mit der +9,5 Volt-Versorgungsspannung an dem Knotenpunkt 270 verbunden und ist weiterhin über einen Widerstand 292 mit Masse verbunden. Ebenfalls ist zwischen dem Knotenpunkt 286 und Masse ein Widerstand verschaltet. Der Ausgang der Komparators 260 wird von dem Komparator-Ausgangsknotenpunkt 294· abgegriffen und der Knotenpunkt 294- ist über eine Leitung 295 mit dem Knotenpunkt 296 verbunden. Der Knotenpunkt 296 ist über einen Rückkopplungswiderstand 297 mit dem positiven Eingangsknotenpunkt 288 verbunden, so dass zwischen dem Komparatorausgang 294- und dem positiven Eingangsanschluss 288 über die Leitung 295, den Knotenpunkt 296 und den Ruckkopplungswiderstand 297 ein Rückkopplungsweg errichtet ist. Der Rückkopplungswiderstand 297 wird dazu verwendet, die notwendige Hysterese zu erzeugen, um so die Schnappwirkung des Überganges an dem Komparatorausgang zu schaffen, wenn der Schwellenwert des Komparators 260 erreicht ist. Zwischen die + 5 Volt-Versorgungsspannungsquelle und den Knotenpunkt 296 ist ein pull-up-Widerstand 298 geschaltet, wie oben beschrieben. Der Ausgangsknotenpunkt 294- ist weiterhin mit einem Eingang des Binär-Kodierer-Schaltkreises des Blockes 122 der Fig. 2 über eine Leitung 299 verbunden, um so das Sauerstoff-Sensor-Inhibit-Signal Fp dorthin zu liefern.

Die Widerstände 291 und 292 sind zwischen die +9,5 Volt-Versorgungs-Spannungsquelle und Masse geschaltet, und bilden einen Spannungsteiler, so dass der Knotenpunkt 290 einen Schwellwert an dem negativen Eingang des Komparators 260 bildet, gegenüber dem der Ausgang der Komparatoren 256 und/oder 257 verglichen wird. Der Widerstand 293 wird dazu verwendet, einen Strompfad zur Masse hin für die Dioden 272 und 285 zu bilden.

909836/0694

29Q7-390

Wie oben beschrieben, ist der negative Eingang des Kömparators

258 direkt mit dem Knotenpunkt 271 verbunden und empfängt den Ausgang des Operations-Verstärkers 256» Der positive Eingang des Komparators 258 wird von dem positiven Eingangsknotenpunkt

300 abgegriffen. Der Knotenpunkt 3OO ist über einen Widerstand

301 mit der -5-9? 5 Volt-Versorgungsspannungs-Quelle an dem Knotenpunkt 270 verbunden und über einen Widerstand 302 mit Masse» Die Kombination der Widerstände 301 und 302, die in Serie zwischen die +995 Volt-Versorgungsspannungs-Quelle und Masse geschaltet sind, bilden einen Spannungsteiler₉ um den Wert der Schwellenspannung au steuern," die an den positiven Eingangsknotenpimkt 300 angelegt wird« Der Schwellenwert wird auf das stöchiometrische Luft/Brennstoff-Verhältnis eingestellte Der Ausgang des Kompsrators 258 wird an dem Ausgangsknotenpunkt 303 abgegriffene Der Knotenpunkt 303 ist über eine Leitung 304-mit einem Knotenpunkt 305 verbundene Der Knotenpunkt 305 ist über einen Süekkopplungswiderstand 306 mit dem positiven Ein= gangsknotenpunkt 300 rückverbunden₉ so das die erforderliche Hysterese für die Schnappwirkung des Überganges an dem Kompa= ratorausgang vorhanden ist, wenn der an dem positiven Eingangs= anschluss 300 durch den aus den Widerständen 30I und 302 bestehenden Spannimgsteiler errichtete Schwellenwert erreicht ist ο Der Knotenpunkt 305 ist weiterhin mit einer -5- 5 Volt-Ver= sorgungsspannungs-Quelle über einen pull-up-Widerstand 307 verbunden und der Ausgangsknotenpunkt 303 ist mit einem Eingang des Binär-Iiodierer-Schaltkreises des Blocks 122 der Figo 2 über die Leitung 308 verbunden₂ um ein entsprechend aufberei= tetes und verstärktes Signal F,,, das entweder ein fettes oder ein mageres Luft/Brennstoff-Verhältnis anzeigt_s dorthin zu liefernο

Wie oben beschrieben ist der negative Eingang des Komparators

259 über die Leitung 28^ mit dem Ausgangsknotenpunkt 281 des zweiten Operationsverstärkers 257 verbundene Der positive Ein· gang des Komparators 259 wird von dem positiven Eingangsknoten· punkt 309 abgegriffene Der Knotenpunkt 309 ist über einen ersteh

909836/0694

-⁶⁸~ 29Q7390"

Widerstand 310 rait der +9)5 Volt-Spannungsquelle an dem Knotenpunkt 27O verbunden und über einen zweiten Widerstand 3II Masse. Die Kombination der Widerstände 310 und 311) die in Serie zwischen die +9 »5 Volt-Versorgungsspannungs-Quelle an dem Knotenpunkt 270 und Masse geschaltet ist, bildet eine Spannungsteilerkombination zum Festlegen der Schwellenspannung, die an dem Eingangsknotenpunkt 309 anliegt. Der Ausgang des Komparators 259 wird an dem Ausgangsknotenpunkt 312 abgenommen, der seinerseits über die Leitung 313 mit einem Knotenpunkt 314-verbunden ist. Der Knotenpunkt 314- ist über einen Rückkopplungswiderstand 315 mit dem positiven Eingangsknotenpunkt rückverbunden, um so einen Rückkopplungsweg zwischen dem Komparatorausgangsknotenpunkt 312 und dem positiven Eingangsknotenpunkt 309 über die Leitung 313» den Knotenpunkt 314- und den Widerstand 315 zu schaffen. Der Rückkopplungswiderstand 315 wird dazu verwendet, die notwendige Hysterese zu schaffen, um so einen schnappartigen schnellen Übergang an dem Komparatorausgang sicherzustellen, sobald die an dem Knotenpunkt 309 anliegende Schwellenspannung erreicht ist. Der Knotenpunkt 31²I- ist weiterhin über einen pull-up-Widerstand 31 β mit der +5 Volt-Versorgungsspannungs-Quelle verbunden und der Ausgangsknotenpunkt 312 ist über die Leitung 317 mit einem weiteren Eingang des Binär-Kodierer-Schaltkreises des Blocks 122 verbunden, um so ein entsprechend verstärktes und aufbereitetes Signal F, zu liefern, das das magere oder fette Luft/Brennstoff-Gemisch an dem durch den zweiten Sauerstoff-Sensor überwachten Punkt anzeigt.

Während des Betriebes, wenn der Sauerstoff-Qualifikations-Schaltkreis des Binär-Kodierers des Blocks 12.2, der nachfolgend beschrieben wird, ein Kommando von dem Programm zum Testen des Sauerstoff-Sensors erhält, wird ein +5 Volt-Impuls als Signal gx an die Leitung 254- und als Signal g'* an die Leitung 277 angelegt. Wenn der +5 Volt-Impuls an die Widerstände 263 und 276 mit hoher Impedanz angelegt wird, wirken die Widerstände 263 und 276 als St romquellen, die einen Strom erzeugen, der über die

909836/0694

2107390

Leitungen 261 und 274· an den ersten bzw. zweiten Sauerstoff-Sensor des Blocks I3I geliefert wird. , Da die an dem Zirkondioxid entwickelte Spannung von dem Sensorwiderstand und von der Betriebsbedingung des Sensors abhängt, tritt folgendes auf. Wenn die Sauerstoff-Sensoren kalt oder kühl sind, haben sie eine sehr hohe Impedanz und eine hohe Spannung wird an den Eingangsknotenpunkten 262 und 275 auftreten. Dies zeigt an, dass die Signalerzeugungsfähigkeit der Sensoren nicht einwandfrei ist. Die von den kalten Sensoren entwickelte hohe Spannung (die anzeigt, dass sie nicht verwendet werden sollen), wird an die Operations-Verstärker 256 und 257 angelegt. Die auf hohem Potential liegenden Ausgänge dieser Operations-Verstärker 256 und 257 werden über die miteinander ODER-verknüpften Dioden 272 und 285 dem Knotenpunkt 273 eingespeist und dem positiven Eingang des Komparators 260 zugeführt. Überschreitet der Wert eines dieser QDER-verknüpften Signale den an dem Knotenpunkt 290 anliegenden Schwellwert, so geht der Ausgang des Komparators 260, d.h. das Signal I₂, ^{auf ein} hohes Potential, was die Anwesenheit eines Sauerstoff-Sensor-Inhibit-Signales anzeigt, welches seinerseits den digitalen Verarbeitungs-Schaltkreis des Binär-Kodierer des Blocks 122 anweist, den Ausgang der ersten und zweiten Sensoren zu missachten, bis sie erneut überprüft wurden und für verwertbar gefunden wurden. In dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung, wie nachfolgend unter Bezugnahme auf den Sauerstoff-Qualifikations-Schaltkreis des Blocks 122 beschrieben, kann der an die Sensoren über die Signale g, und g¹, angelegte Prüfstrom auf Abtastbasis unter Programmsteuerung angelegt werden und muss nicht ständig zugeführt werden. Darüber hinaus vermeidet die Verwendung von zwei separaten Quellen begliche Änderung einer Kreuzkopplung durch die hoch-ohmigen Widerstände 263 und 276.

Die anderen beiden Komparatoren, d.h. die Komparatoren 258 und 259 sind mit ihren negativen Eingängen direkt mit dem Ausgang der Operations-Verstärker 256 bzw. 257 verbunden. An den posi-

909836/0694

tiven Eingangsknotenpunkten JOO und 309 sind Schwellwertpegel vorhanden, die so gewählt sind, dass sie an den Pegel angepasst sind, bei dem der Sensor die Grenzen des stöchiometrischen Luft/Brennstoff-Verhältnisses kreuzt, so dass der Ausgang der Komparatoren normalerweise über die Wirkung der pull-up-Widerstände 307, 316 auf hohem Potential bleibt, bis das verstärkte Sensor-Signal den Schwellwert, der an dem positiven Eingang 300 bzw. 309 angelegt ist, erreicht, wobei zu diesem Zeitpunkt der Ausgang der Komparatoren 258 bzw. 259 schnell auf einen niedrigen Pegel geht, was das Vorhandensein eines fetten Luft/ Brennstoff-Verhältnisses anzeigt. Folglich zeigt die Anwesenheit eines niedrigen F^,-bzw. Fp-Signales _ej__n fettes Luft/Brennstoff-Verhältnis an und die Anwesenheit eines hohen Signales ein mageres Luft/Brennstoff-Verhältnis. Diese Signale werden dem Binär-Kodierer-Schaltkreis des Blocks 122 zugeführt und weiter verarbeitet, um dazu verwendet zu werden, eine rückgekoppelte Betriebsweise der Maschinensteuerung zu errichten, es sei denn, das Inhibit-Signal F₂ zeigt an, dass die Sensor-Werte ungültig oder unzuverlässig sind und nicht verwendet werden sollen.

Das Sauerstoff-Sensor-Signal-Aufbereitungssystem der lig. 3E schafft das erforderliche Anpass-Zwischenglied zwischen den Sauerstoff-Sensoren des Blocks I3I und der digitalen Elektronik des Binär-Kodierer-Schaltkreises des Blocks 122 der Fig. und ermöglicht eine Steuerung des Stromes zu dem Sensor zur Impedanzüberwachung, um zu bestimmen, ob die Sensor-Signale zuverlässig sind oder nicht. Darüber hinaus schafft der Schaltkreis die Möglichkeit zwischen "Fett¹¹- oder "Mager"-Signalen und solchen, die durch Sensorzustände mit hoher Impedanz verursacht werden, zu unterscheiden und schafft eine bequeme Einrichtung zur Optimierung des dem Sensor zugeführten Stromes, zur Unterdrückung des Schwellwertpegels und zur Steuerung der stöchiometrischen Schwellwertpegel. Dieses letztgenannte Merkmal ermöglicht, dass der die Erzeugung des Sensor-Inhibit-Signales steuernde Schwellwertpegel und die den stöchiometri-

909836/0694

29Q739Q

sehen Übergangspunkt festlegenden Schwellwertpegel in Abhängigkeit von den Charakteristiken der einzelnen verwendeten Sensoren eingestellt werden kann. Weitere Vorteile des Schaltkreises der Fig. 3Ξ werden noch besser verständlich im Zusammenhang mit dem nachfolgend beschriebenen Schaltkreis, der die Betriebsweise in offener oder geschlossener Schleife beschreibt, die eine Säuerstoff-Sensor-Rückkopplung verwendet.

3.6 Sägezahn-Analog/Digital-Wandler mit ratiometrischer Rückkopplungs-Kompensation

Das vollständige Konzept des äägezahnverschlüssenden Analog/ Digital-Wandlers mit ratiometrischer Rückkopplungs-Kompensation wird im Zusammenhang mit den 3?ig„ 3H, 31 ^nd 3J beschrieben,, Diese Beschreibung dient dazu, das grundlegende Konzept eines sägezahnverschlüsselnden Analog/Digital-Wandlers mit ratiometrischer Rückkopplungs-Kompensation zu beschreiben,, während dessen verbesserte Yersion, die in der bevorzugten Ausführungs— form der vorliegenden Erfindung verwendet wird, im Zusammenhang mit den Fig» 3F und 3G im nachfolgenden Abschnitt beschrieben wird.

Das Konzept dieser Erfindung ist bei Anwendungen verwendbar«, die eine Kombination von billigen^ betriebssicheren und genauen Einrichtungen selbst unter widrigen Umweltbedingungen erfordern«, Ira vorliegenden Beispiel ist das Digitalisieren von Wandlereingängen für eine Rechnersteuerung in einem Automobil ein ideales Anwendungsgebiet« Durch eine einfache Reglersteuerschaltung mit geschlossener Schleife wird die Umwandlungs genauigkeit aufrechterhalte^ auch wenn sich die Werte interner Komponenten ändern«, Während bisherige Wandler von einer präzisen Abstimmung und Anpassung vieler kritischer Komponenten abhängen, um die Umwandlungsgenauigkeit zu erreichen _s tut dies die vorliegende Erfindung nicht_o Weiterhin ist die Genauigkeit des vorliegenden Systems nicht temperaturabhängig und wird auch durch Alterungsvorgänge nicht verschlechtert. Selbst wenn

909836/0694

sich intere Komponenten in ihrem Wert über einen grossen Bereich und in nicht vorhersehbarer Weise ändern, so wird das Eückkopplungskorrekturschema der vorliegenden Erfindung die notwendigen Korrekturen durchführen, ohne dabei wesentlich die Umwandlungsgenauigkeit zu beeinflussen.

Das Blockschaltbild der Fig. 3H zeigt einen ätufenverschlüsseln den Analog/Digital-Kodierer mit mehreren Eingängen. In diesem speziellen Wandler werden drei Sägezahnanstiegs-Geschwindigkeiten verwendet, um eine höhere Digita1-Auflösung für niedrige analoge Eingangsspannungen zu erhalten. Es sei darauf hingewiesen, dass lineare, logarithmische oder andere Sägezahnfunktionen gleichermassen nach dem grundlegenden Konzept dieser Erfindung verwendet werden können. In dem Schaltbild der Fig. JH eliminiert die Sägezahngeschwindigkeits-Korrekturschleife virtuell die Echtzeit im Hinblick auf die Bestimmung der Umwandlungsgenauigkeit. Die Sägezahnspannung ist direkt an eine Zählerzahl angebunden und nicht an die verstrichene Echt zeit. In dem Beispiel der Hg. JH ist die Zählerzahl 22Ά-. Die gewünschte Sägezahnspannung für den Punkt, an dem der Zähler den Viert 224 erreicht hat, ist als Spannungspegel V „ über ein Spannungsteiler-Netzwerk aus zwei Widerständen vorgegeben. Sofern der Sägezahn nicht an dieser Spannung V _f ist, wenn der Zähler die 224 erreicht hat, werden von einem Sägezahnpegel-Komparator und einer Logik-Korrektur Impulse entwickelt, was in dem Signalverlauf bild der S¹Xg. 31 dargestellt ist. Durch Anlegen dieser Impulse durch den Stromimpulsgenerator an den Haltekondensator C^, wird die Grosse der Ströme 1^, Iq und I^ geändert, um die Aufladegeschwindigkeit des Sägezahnes zu ändern.

Unter Bezugnahme auf die Fig. JH wird ein grundsätzlicher Analog/Digital-Wandler beschrieben, der einen ratiometrischen, ruckkopplungskompensierten Sägezahngenerator verwendet. Der Sägezahn wird in dem Masse aufgebaut, wie die Spannung an einem Integrationskondensator C_R, der mit dem Bezugszeichen

909836/0694

29Q7390

versehen ist,, gespeichert wird. Der Integrationskondensator

320 ist mit einer Platte mit Masse verbunden und mit der gegenüberliegenden Platte mit dem Sägezahn-Ausgangsknotenpunkt

321 verbunden. Der Sagezahnkondensator 320 wird durch einen Strom I über eine Leitung 322 aufgeladen, wobei dieser Strom

die Summe aus einem oder mehreren der Ströme Ί._Λ , I₀ und I₂ ist j die von den geschalteten Stromquellen des Blocks 323 ausgegeben werden» Das Wesen der geschalteten Stromquellen des Blocks 323 liegt darin, dass die Summe der Ströme unter einer Schaltsteuerung steht, in Übereinstimmung mit dem Ausgang einer Zählerdekodierer-Logik des Blocks 324·«, Der Dekodierer 324 dekodiert den in einem Binärzähler 325 vorhandenen Zählerstand, der die an ihn über eine Leitung 326 von einer Taktimpulsquelle 327 angelegten Taktimpulse zählt« Die Taktimpuls?- quelle 327 liefert weiterhin Taktimpulse über eine Leitung 328 zu dem Zähleingang einer Vielzahl von Binärzählern 329, wie nachfolgend beschrieben.

Der Dekodierer-Schaltkreis des Blocks 324- erfasst den Zählerstand Null, um den Sägezahn durch Speisen des ersten Stromes L₁ längs der Leitung 322 einzuleiten, so dass der Strom I„ den Sagezahnkondensator 320 mit einer ersten Aufladegeschwindigkeit lädt. Wenn der Dekodierer des Blocks 324- den Zählerstand "32" erfasst, so wird die zweite Stromquelle Iq geschaltet, so dass der Strom I gleich I^ + Ip ist und der Kondensator 320 wird mit der doppelten Geschwindigkeit wie vorher geladen. Wenn der Dekodierer 324 den Zählerstand "96" erfasst, so wird ebenfalls die dritte Stromquelle X-, geschaltet, so dass der Strom I gleich I_x, + I₀ + I₃. ist, so dass der Sägezahn· kondensator 320 mit doppelter Geschwindigkeit wie vorher geladen wird. Diese Ladegeschwindigkeit wird für die Dauer des Aufladungszyklus beibehalten.

Wenn der Dekodierer 324 den Zählerstand "224" erfasst, wird auf der Leitung 330 ein diesen Zustand anzeigender Impuls ausgegeben, um die Euckkopplungsschleife abzufragen^ zu bestimmen",

909836/0694

ob die tatsächliche Sägezahnspannung dort ist, wo sie bei diesem vorbestimmten Zählerstand sein sollte. Schliesslich gibt der Dekodierer-Schaltkreis des Blocks 324- einen Rücksetzimpuls aus, wenn er irgendeine abschliessende Zahl, wie z.B. 225, erfasst und gibt über die Leitung 331 einen dieses anzeigenden Impuls aus, der zum Rücksetzen des Zählers 325 für den nächsten Arbeitszyklus verwendet wird und dazu, den Sägezahnrücksetz-Schaltkreis des Blocks 332 zum Entladen des Sägezahnkondensators 320 auf einen anfänglichen Bezugspegel, bevor der nächste Sägeζahnzyklus beginnt, zu betreiben. Der Sagezahnrücksetz-Schaltkreis des Blocks 332 ist mit einem Eingang über eine Leitung 333 mit einem Sägezahnknotenpunkt 321 verbunden, und mit einem anderen Eingang über eine Leitung 333' mit einem Knotenpunkt 334-· Der Knotenpunkt 334- ist mit einer Quelle positiven Potentials von plus V_ über einen Widerstand 335 verbunden und über einen Widerstand 336 mit Masse, um einen Entladungsweg für den Kondensator 320 während des Rücksetzens zu schaffen.

Die an dem Sägezahn-Spannungskontenpunkt 321 erzeugte Sägezahnspannung wird über eine Leitung 337 einem Eingang eines Pufferverstärkers 338 zugeführt und die verstärkte Sägezahnspannung V^_QTy,_ wird aus dem Verstärker 338 über eine Leitung 339 ausge-

α. α ui ρ

geben. Die Leitung 339 ist mit einem ersten Eingang einer Serie von Analog/Impulsbreiten-Umwandlungs-Komparatoren 34-0 verbunden, von denen jeweils der zweite Eingang mit einem Analog-Signal über eine Leitung 34-1 verbunden ist. Der Ausgang jedes der Komparatoren 34-0 speist ein Impulsbreiten-Signal, das dem Wert des an dem Eingang der Leitung 34-1 liegenden Analog-Signales proportional ist und ihm entspricht, zu den Bereitsetzeingängen von Binär-Zählern 329 über Leitungen 34-2.

Während des Betriebes, in dem Masse wie die geschalteten Stromquellen des Blocks 323 den Sägezahn-Kondensator 320 aufladen, vergrössert sich die Sägezahnspannung in einer allgemein linearen Weise an dem Sägezahnspannungs-Knotenpunkt 321. Diese

909836/0694

~⁷⁵~ 280739Q

Spannung wird von dem Brfferverstarker 328 verstärkt _{unä an e}i_nen Eingang einer Vielzahl von Analog/Impulsbreiten-Umwandler-Komparatoren 34-0 angelegt. Die gegenüberliegenden Eingänge der Koraparatoren 3^0 empfangen einzelne Analog-Signale, die für verschiedene gemessene Parameter repräsentativ sind» Sobald der Sägesahnkondensator 320 auf den anfänglichen Bezugspegel rückgesetzt wird und der Sägezahn anzusteigen beginnt, geht der Ausgang der !Comparators 3^0 auf einen hohen Pegel, was anzeigt , dass der Wert an dem Sägezahneingang kleiner ist als der Wert des analogen Signa !eingangs,, Der Ausgang des Komparators 340 bleibt solange auf einem hohen Potential, bis die Sägezahnspannung gleich dem Wert des Analog-Signals an dessen anderem Eingang ist«, An dem Gleichheitspunkt geht der Ausgang

des !Comparators 3^-0 auf einen niedrigen Pegel ₉ was den Ausgangsinipuls beendete, der zur Bereitsetzung der Zähler 329 diesen eingespeist wurde. Folglich ist die Impulsbreite oder Zeitdauer der von den Komparatoren 3^0 ausgegebenen Impulse proportional dem Wert des an den Komparatoreingängen empfangene® analogen Eingangssignal und entspricht diesem«,

Dieses genaue Impwlsbreiten-Signal setzt die Zähler 329 in Be= reitschaft j die Saktimpulse von einem Taktgeber 527 zu zählen, and zwar während der Zeitdauer₉ in der das Signal auf einem hohen Pegel ist« Sobald dieses Signal auf einen niedrigen Pe«= gel geht, werden die Zähler 329 ausser Bereitschaft gesetzt und der in ihnen gespeicherte Zählinhalt stellt eine Binär·= zahl oder ein digitales Wort dar, das der Impulsbreite an ihren Bereitsetzungseingängen entspricht und folglich dem aktuellen gemessen Inalog-Signal an dem Eingang der Komparator Ten 3^0 proportional ist und ihm entspricht_o Dieses digitale Wort kann dann in einem Rechner₉ einen digitalen Logik-Schalt= kreis oder ähnlichem verarbeitet werden₈ wie allgemein bekannt«

Bas von dsm Pufferverstärker 358 auf die Leitung 339 ausgegebene Signal V^₀ wird weiterhin einem Eingang eines Rück- '

909836/0694

29Q7390

kopplungs-Komparators 34-3 zugeführt. Der andere Eingang des !Comparators 34-0 wird über eine Leitung 34-4- von einem Knotenpunkt 34-5 abgegriffen. Der Knotenpunkt 34-5 ist der Verbindungspunkt eines Widerstandspaares 34-6 und 34-7, die in Serie zwischen eine Quelle eines positiven Potentials von plus V₁- und Masse verbunden sind, um einen Spannungsteiler zu bilden. Der Wert der an dem Spannungsteiler-Bezugsknotenpunkt 34-5 liegenden Spannung ist mit V_r _£ bezeichnet und, wie in Fig. 31 dargestellt, stellt dieser den gewünschten Spannungspegel dar, den der Sägezahn dann erreicht haben sollte, wenn der Zähler 325 den genannten Zählerstand von 224 erreicht hat. Der Ausgang des Komparators ist das Signal V^, , das die Spannung des Rückkopplungskomparators darstellt. Dieser Komparatorausgang wird über eine Leitung 34-4- einem ersten Eingang eines ersten NAND-Gatters 34-5 und dem ersten Eingang eines logischen NOR-Gatters 34-6 zugeführt. Der zweite Eingang des NARD-Gatters 34-5 und der zweite Eingang des NOR-Gatters 34-6 ist mit der Leitung 330 verbunden, die das Signal führt, das den Zählerstand 224- anzeigt und das von dem Dekodierer-Schaltkreis des Blocks 324- ausgegeben wird. Der Ausgang des NAND-Gatters 34-5 ist über eine Leitung 34-7 mit dem Stromimpuls-Generator-Schaltkreis des Blocks 34-8 verbunden, während der Ausgang des NOR-Gatters 34-6 mit dem Stromimpuls—Generator 34-8 über die Leitung 34-9 verbunden ist, so dass der Stromimpuls-Generator-Schaltkreis 34-8 das eine oder das andere der Korrektursignale empfängt um entweder das eine oder das andere dieser Signale zu seinem Ausgangsknotenpunkt 350 zur Rückkopplungskorrekturzwecken leitet.

Während des Betriebes verändert sich der Ausgang V^, des Komparators 334- normalerweise stark, da das Signal V____ klei-

J. σ Uly

ner ist als das Signal V_„, das der gewünschte Spannungspegel des Sägezahnes bei dem Zählerstand 224- ist. Sobald der Pegel der Sägezahnspannung gleich V- ist, geht der Ausgeng des Komparators auf einen niedrigen Pegel, was das Signal V^c ^^e~ endet. Wie in Hg. 31 an den Signelverlaufen 31c, 31g und 3Ir₇ gezeigt, gehen, immer wenn der 224-iger Impuls über die Leitung

909836/0694

330 ankommt, bevor der Ausgang des Komparators V_f, auf den niedrigen Wert gegangen ist, beide Signale momentan auf einen hohen Pegel an dem Eingang des KAND-Gatters 335, bis das Signal ^f bc ^au^ ^e^-^nen niedrigen Pegel geht, was bedeutet, dass das Sägezahnsignal den Wert Vf später erreicht hat, als es ihn erreichen sollte. Dies führt zu einem negativ-gehenden Impuls an dem Ausgang des NAKD-Gatters 34-5, der über die Leitung 34-7 zu dem Stromimpuls-Generator 34-8 geliefert wird, um einen negativ-gehenden, engen Korrekturimpuls zu dem Knotenpunkt 350 zu liefern. Andererseits, wie durch die Impulslinien 3Ic₅ 3Iq und 3Iq dargestellt, geht der Ausgang des NOR-Gatters 336 momentan auf einen hohen Pegel, wenn das Sägezahnsignal V den Referenzpegel V_f vor der Ankunft des 224-iger Zählinhaltes erreicht. Ein momentaner, schmaler, positiv-gehender Korrekturimpuls wird über die Leitung 34-9 dem Stromimpuls-Generator-Schaltkrei's des Blocks 34-8 zugeführt, um einen schmalen;,positiv-gehenden Korrekturimpuls zu dem Knotenpunkt 350 zu liefern.

Das an dem Knotenpunkt 350 anwesende Korrektursignal wird einem Anschluss eines Widerstandes 351 eingespeist, dessen anderer Anschluss mit einem Knotenpunkt 352 verbunden ist. Der Knotenpunkt 352 ist über einen Haltekondensator CL·, der mit dem Bezugszeichen 353 bezeichnet ist, mit Masse verbunden und über eine Leitung 354- mit dem Spannungseingang des geschalteten Stromquellen-Netzwerkes des Blocks 323 verbunden. Diese Leitung 354- führt das Signal V₀, das das Steuerspannungssignal bezeichnet» Die Kombination von Widerstand 351 und Kondensator 353bücfetein Tiefpassfilter, das als Impulsbreiten/Spannungs-Komparator dient, wobei der Kondensator 353 als Speicher dient, so dass eine Spannung, deren Pegel proportional der Breite des Korrekturimpulses ist_s dem Knotenpunkt 350 dargeboten wird und wobei der Pegel dieses Impulses entweder sich vergrössert oder verkleinert, je nachdem, ob ein positiv-gehender Korrekturimpuls oder negativ-gehender Korrekturimpuls vorher dort dargeboten worden war«,

909836/0694

Der Wert des Spannungspegels V bestimmt den Betrag der Strome I₁, I₂ und Ιχ, die als Ladestrom I_Q auf der Leitung 322 zum Aufladen des Sägezahnkondensators 320 fliessen. Das Rückkopplungs-Netzwerk, das aus dem Komparator 34-3, dem ratiometrischen Spannungsteiler aus dem Widerstand 34-6 und dem Widerstand 34-7) dem NAND-Gatter 34-5, dem NOR-Gatter 34-6, dem Stromimpuls-Generator-Schaltkreis des Blocks 348 und dem aus dan Widerstand 351 und dem Kondensator 353 bestehenden Filter besteht, kann folglich den Betrag des Stromes I , der dem Ladekondensator 320 zugeführt wird, verkleinern oder vergrössern, um so dessen Aufladegeschwindigkeit zu vergrössern oder zu verkleinern, um die Sägezahnsteilheit zu korrigieren, indem der Ladestrom I₀ verändert wird, so dass die Sägezahnspannung dem eingestellten Bezugspegel V _f zum selben Zeitpunkt erreicht, zu dem der Zähler 325 den Bezugs Zählerstand 224- erreicht hat.

Der Schaltkreis der Pig. 3<T zeigt den Sägezahngenerator mit ratiometrischer Rückkopplungskompensation des Schaltkreises der Jig. 3H mit seinen Schaltkreis-Einzelheiten, wobei die Signalzeit am linken Teil dieser Zeichnung dargestellt ist. In der Pig. 3J sind die geschalteten Stromquellen des Blocks 323 so dargestellt, dass sie eine Quelle eines positiven Potentials V enthalten, die mit einem Anschluss eines Satzes von s '

vier parallel zueinander verbundenen Seraenschaltkreiswegen liegen, und zwar zwischen der Quelle des Potentials V₃ und einer Ausgangsleitung 355· Jeder der vier Schaltkreiswege enthält eine Saienkombination eines Widerstandes und einer Diode, wobei der erste Schaltkreisweg einen Widerstand R_ und eine Diode D enthält, wobei ein Anschluss des Widerstandes R mit der Quelle des Potentials V_ und der gegenüberliegende An-Schluss mit der Anode der Diode D verbunden ist, deren Kathode mit der Ausgangsleitung 355 verbunden ist.

Ein zweiter Saienschaltkreisweg enthält einen Widerstand R,, der in Serie mit einer Diode D_fa so verbunden ist, dsss ein Anschluss des Widerstandes. R, mit der Quelle des Potentials V

909836/0694

verbunden ist und sein gegenüberliegender Anschluss mit der Anode der Diode D, verbunden ist, deren Kathode mit der Ausgangsleitung 355 verbunden ist. Der dritte Serienschaltkreisweg enthält einen Widerstand R„, der in Serie mit der Diode D„ so verbunden ist, dass ein Anschluss des Widerstandes R mit der Quelle des Potentials V verbunden ist und dessen gegenüberliegender Anschluss mit der Anode der Diode D„ verbunden ist, deren Kathode mit der Ausgangsleitung 355 verbunden ist» Schliesslich enthält der vierte Serienzweig einen Widerstand R^ und eine Diode D^, so dass ein Anschluss des Widerstandes R. mit der Quelle des Potentials Y₃ verbunden ist und sein gegenüberliegender Anschluss mit der Anode der Diode V^ verbunden ist, deren Kathode mit der Ausgangsleitung 355 verbunden ist»

Die Ausgangsleitung 355 ist mit dem Emitter eines Transistors 356 verbunden, dessen Kollektor über eine Leitung 357 zum Speisen des Ladestromes I mit dem Sägezahnspannungs-Knotenpunkt 321 verbunden ist. Die Basis des Stromquellen-Transistors 356 ist über eine Leitung 358 mit dem Ifilterausgangs-Knotenpunkt 352 verbunden;, wie oben beschrieben-, um die Korrektur·= spannung ¥ an die Basis des Transistors 356 zu legen,, um den Betrag des durch den Transistor zu dem Ladekondensator 320 fliessenden Stromes 1_Q zu steuern_ö Das Signal für mittlere Steilheit bzw« das Zählerstandsignal "32" wird über eine Leitung 359 dem Eingang eines Inverters 360 zugeführt₉ dessen Ausgang direkt mit einem Knotenpunkt 361 an dem Verbindungspunkt des Widerstandes R. und der Diode D, verbunden ist, um normalerweise den. zweiten Serienzweig solange ausser Bereitschaft zu setzen₉ bis zu dem Zeitpunkt₂ nach dem der Zählerstand 32 erreicht wurde. Von diesem Punkt an weiter ist der zweite Serienzweig in Bereitschaft gesetzt, so-dass der Strom I äuroh den Zi-jäg aus dem Widerstand R^ und der Diode D^ fliesst, um sich mit dem Strom 1^, der in dem ersten Zweig₉ der aus dem Widerstand R_& und der Diode D_g besteht, zu vereinigen,, so dass der Strom I_Q gleich I^ + Ig ist«,

909836/069

Das Signal für grosse Steilheit, das dem Zählerstand 96 entspricht, wird über eine Leitung 362 dem Eingang eines Inverters 363 zugeführt, dessen Ausgang gemeinsam mit dem Knotenpunkt? 364 an dem Verbindungspunkt des Widerstandes R„ und der Diode H_n und mit dem Knotenpunkt 365 an dem Verbindungspunkt des

Widerstandes R-, und der Diode D-, verbunden ist. Diese Verbind d

dung setzt den dritten und vierten Serienzweig solange ausser Bereitschaft, bis das 92iger Zählerstandsignal aufgetreten ist und danach setzt sie den dritten aus dem Widerstand R. und der

Diode D_n bestehenden Zweig und den vierten aus dem Widerstand Ή.* und der Diode Dj bestehenden Zweig in Bereitschaft, um gemeinsam den Strom Ί-, zu dem Ausgang 355 zu liefern, so dass nach Auftreten des Zählerstandes 96 alle Ströme von den Stromquellen dazu verwendet werden, den Ladestrom I , der gleich Ι,ι + Ip + Ί.-7 ist, zu bilden.

Der Strom I , der durch den Transistor 356 fliesst, wird in Übereinstimmung mit dem Pegel des Signales V , das an der Leitung 358 an der Basis des Transistors 356 liegt, gesteuert, wie allgemein bekannt. Der Transistor wird hierbei im linearen Bereich und nicht in der Sättigung betrieben. Der fliessende Strom I_c wird dem Kondensator 320 über den Knotenpunkt 321 zugeführt, so dass die an dem Knotenpunkt 321 vorhandene Spannung über die Leitung 337 dem Eingang des Pufferverstärkers 338 zugeführt wird, der in dem Schaltbild der Fig. 3J aus einem Transistor 359 besteht, der als Emitterfolger aufgebaut ist. Die Basis des Transistors 359 ist direkt mit dem Sägezahnspannungs-Knotenpunkt 321 über die Leitung 337 verbunden, während der Kollektor direkt mit der Quelle des Potentials V und sein Emitter mit einem Emitterausgangs-Knotenpunkt 360 verbunden ist. Der Knotenpunkt 360 ist über einen Widerstand 361 mit Masse und über eine Leitung 362 mit einem Knotenpunkt 363 verbunden. Der Knotenpunkt 363 ist über eine Leitung 339 mit den Komparatoren 340 der Fig. 3H verbunden, um diesen das verstärkte Sägezahn-Spannungssignal V_„__ zuzuführen und über eine

X oin ρ

Leitung 339' mit dem Rückkopplungskomparator 343 und über einen

909836/0694

Knotenpunkt 365 und eine Leitung 366 mit einem Differenzverstärker 364-, der einen Teil des Sägezahnrücksetz-Schaltkreises des Blocks 323 bildet, wie nachfolgend beschrieben.

Der Sägezahn-Rücksetz-Schaltkreis des Blocks 332 enthält den Differenzverstärker 364, dessen positiver Eingang mit dem Knotenpunkt 365 auf der Leitung 339* über die Leitung 366 verbunden ist und dessen negativer Eingang über eine Leitung 333 mit einem Bezugsknotenpunkt 334- verbunden ist. Der Bezugsknotenpunkt 33^· liegt an dem Verbindungspunkt zweier Widerstände 335 und 336, die in Serien miteinander verbunden sind und als Spannungsteiler zwischen einer Quelle des Potentials V₃ und Masse geschaltet sind. Der Wert der Spannung an dem Knotenpunkt 334- bildet einen Rucksetz-Differenzwert an dem negativen Eingang des Differenzverstärkers 364- gegenüber dem die Sägezahnspannung auf der Leitung 366 verglichen wird. Die Rücksetzreferenz entspricht z.B. der minimalen Spannung, von der erwartet wird, dass sie von dem Sägezahn erreicht wird, während der Entladung des Sägezahnkondensators oder bei dem Zählerstand Null. Der Ausgang des Differenzverstärkers 364- bleibt solange hoch, wie die Sägezahnspannung V__ _ kleiner ist als die Rucksetz-Referenzspannung auf der Leitung 333- Sobald die Sägezahnspannung V kleiner wird als die Rücksetz-Referenzspannung, geht der Ausgang der Differenzverstärkers 364- auf einen niedrigen Pegel und dieser niedrige Pegel wird über den Widerstand 337 zu dem Basiseingangs-Knotenpunkt 368 eines Schalttransistors 369 übertragen. Der Kollektor des Transistors

369 ist direkt mit dem Sägezahn-Knotenpunkt 321 über die Leitung 332 verbunden und sein Emitter ist mit Masse verbunden.

Ein Rücksetzsignal, das von dem Zählerstand Null bis zu dem Zählerstand 255 hochbleibt und über einen Dekodierer-Ausgang gesteuert wird,, der mit dem Zähler anstelle irgendeiner einzelnen Spannungsquelle verbunden ist, wird über eine Leitung

370 dem Eingang eines Inverters 371 mit offenem Kollektor zugeführt. Der Ausgang des Inverters 371 ist über eine Leitung

909836/0 6 94

372 mit einem Rücksetzknotenpunkt 368 verbunden. Solange das Rücksetzsignal auf hohem Pegel ist, zieht der Inverter 371 mit offenem Kollektor den Knotenpunkt 368 auf Masse und verhindert irgendein Ausgangssignal aus dem Verstärker 364 über den Widerstand 367. Solange der Basisknotenpunkt 368 auf niedrigen Pegel heruntergezogen ist, wird der Schalttransistor 369 in einem nicht-leitenden oder "aus"-Zustand gehalten und dieser Zustand bleibt vom Zählerstand KuIl bis zum Zählerstand 255 bestehen.

Bei dem Zählerstand 255 geht das Rücksetzsignal auf der Leitung 370 auf niedrigen Pegel und steuert ein Sägezahnrücksetzen, d.h. eine Entladung des Sagezahnkondensators 320. Dieses Rücksetzsignal mit niedrigem Pegel wird von dem invertierenden Verstärker 371 invertiert, wobei dieser Verstärker mit einem offenen Kollektorausgang aufgebaut ist, der ietzt dem Knotenpunkt 368 gestattet, den von dem Differenzverstärker 364 über den Widerstand 367 ausgegebenen Spannungspegel festzustellen.

Sobald das Rücksetzsignal auf einen niedrigen Pegel .geht und der Knotenpunkt 368 nicht festgehalten ist, schaltet der Transistor 369 voll durch, da die von dem Differenzverstärker ausgegebene Spannung sehr hoch ist. Dies errichtet einen Entladungsweg, durch den der Sägezahnkondensatpr 320 schnell zur Masse hin entladen wird. Der Ausgang des DifferenzVerstärkers steuert die Leitfähigkeit des Sagezahnkondensators 320, so dass nach einer Übergangszeit die Spannung an dem Knotenpunkt 360 eventuell gleich der Rücksetzreferenz-Spannung an dem Knotenpunkt 334 wird, so dass der Ausgang des DifferenzVerstärkers auf einen niedrigen Pegel geht, um die Sägezahnspannung auf ihrem anfänglichen Bezugspegel zu halten. Sobald die Spannung an dem Kontenpunkt 360 sich dem Referenzpegel an dem Knotenpunkt 334 nähert, bewirkt der relativ niedrige Ausgangspegel des DifferenzVerstärkers 364, dass der Transistor 369 in dem linearen Bereich arbeitet und so eine feine Steuerung seiner Leitfähigkeit zulässt und damit des Anfangsreferenz-Spannungs-

909836/0694

pegels des Sägezahnes, bis das Zählen beginnt und der Knotenpunkt 368 erneut "heruntergezogen" wird, um den Ausgang des Verstärkers 364 zu sperren. Diese Betriebsweise stellt sicher, dass der Anfangsbezugspegel des Sägezahnes ebenfalls ratiotfetrisch ist. Dies vergrössert in starkem Masse die Genauigkeit indem sichergestellt wird, dass alle Analog/Digita1-Umwandlungen bei dem anfänglichen Zählerstand Full an demselben Anfangsreferenzpegel beginnen und erlaubt eine Rückkopplungskorrektur der Sägezahnspannung bei einem späteren Zählerstand, wie nachfolgend beschrieben.

Die Schleife mit ratiometrischer Rückkopplungskompensation arbeitet in folgender Weise. Wenn sich die Sägezahnspannung V aufbaut, ist sie anfänglich kleiner als die Bezugsspannung, die den gewünschten Pegel bei dem Zählerstand 224 bezeichnet, der durch das Signal Y- bezeichnet ist. Solange dieser Zustand existiert, bleibt der Ausgang des !Comparators 34-3_s d.fcu das Signal V«, auf hohem Pegel ,..so dass das NAND-Gatter 345 in Bereitschaft gesetzt ist. Sobald das Signal von dem Dekodierer 324, das anzeigt, dass der Zählerstand 224 erreicht wurde, über die Leitung 330 zu dem anderen Eingang des NAND-Gatters 345 geleitet wird, geht der Ausgang auf einen niedrigen Pegel, bis der Sägezahn den Pegel der Referenzspannung V » erreicht hat, wobei zu diesem Zeitpunkt das Signal VfV₀ auf niedrigen Pegel geht, um den Ausgang des NAND-Gatters 345 ausser Bereitschaft zu setzen.

Der negativ-gehende, enge Impuls an dem Ausgang des NAND-Gatters 345 ist ein Korrekturimpuls mit einer Zeitdauer gleich der Zeit die die Sägezahnspannung beim Erreichen des gewünschten Spannungspegels _r der hätte erreicht sein sollen, wenn der- Zählerstand 224 erreicht war, verspätet war. Die Impulsbreite dieses Signales steuert den Ladungsbetrag, der zu dem Haltekondensator 353 addiert oder von ihm subtrahiert wird und folglich den Betrag der Änderung des Pegels des Signales V , während die Polarität, negativ-gehend als entgegengesetzt zu positiv-gehend

909836/0694

-8A-

1907390

angesehen, die Richtung der Änderung steuert.

Folglich verringert der negativ-gehende Impuls an dem Ausgang des NAND-Gatters 345 bei dem vorliegenden Beispiel die Ladung an dem Speicherlcondensator 353 und erniedrigt damit den Wert des Signales V , das der Basis der Transistors 356 über die Leitung 358 dargeboten wird. Dies vergrössert die Basis-Emitter-Spannung, die die Grosse des Stromes I vergrössert, der von der Stromquelle 323 übertragen wird, wodurch die Ladegeschwindigkeit an dem Kondensator 320 vergrössert wird, um Zeitfehler während des nächsten Ladezykluses zu minimieren oder eliminieren. In gleicher V/eise könnte die Kombination des NAND-Gatters und des NOE-Gatters der Pig. 3H dazu verwendet werden, Korrekturen in der anderen Richtung durchzuführen. Allerdings kann die Ausführungsform der Fig. 3J verwendet werden, wenn der Schaltkreis so eingestellt ist, dass der Sägezahn normalerweise beim Erreichen des Referenzpegels etwas zu langsam ist.

Es sei darauf hingewiesen, dass, wenn eine grössere Genauigkeit gefordert wird, das Konzept der vorliegenden Erfindung ausgeweitet werden kann, um eine separate Steuerspannung mit ratiometrischer Natur für jede der Stromquellen I₁, I₂ und I, zu schaffen. Beispielsweise könnte der Sägezahn gezwungen werden, eine erste Referenzspannung bei dem Zählerstand 32 zu kreuzen, eine zweite Referenzspannung bei dem Zählerstand 96 und eine dritte Referenzspannung bei dem Zählerstand 224-. In Abhängigkeit von der geforderten Genauigkeit und von Kostenüberlegungen könnte das Konzept ausgedehnt werden, um jeglichen gewünschten Genauigkeitsgrad zu erzielen.

Im folgenden wird die Wirkungsweise der Schaltkreise der Fig. 3H und 3J unter Bezugnahme auf das Zeitdiagramm der Fig. 31 beschrieben. Das Sagezahnspannungssignal ist als das an der Linie 3I/j erscheinende Signal dargestellt und es ist zu sehen, dass, wenn der Sägezahnkondensator entladen wird, der Wert

909836/0694

leicht unter Null geht, dann aber schnell ansteigt, bis er den ratiometrischen Anfangsreferenzpegel erreicht. An diesem Referenzpegel wird er solange durch die Wirkung des Differenzverstärkers 364-5 der die Leitfähigkeit des Transistors 369 steuert gehalten., bis zu dem Zeitpunkt, an dem der "Null"-Zählerstand begonnen hat«, Die Sägezahnspannung V _QmTN vergrössert sich mit einer ersten Geschwindigkeit und hat daher eine erste Steilheit bis der Zählerstand 32 erreicht ist. Während dieser Zeitdauer wird der Kondensator nur durch den Strom I,, geladen. Von dem Zählerstand 32 bis zum Erreichen des Zählerstandes 96 wird der Sägezahnkondensator mit doppelter Geschwindigkeit geladen, da beide Ströme I^ und Io in ihrer Summe den Sägezahnkondensator laden. Von dem Zählerstand 96 bis zur Entladung wird der Sägezahnkondensator mit doppelter Geschwindigkeit als zu vorgeladen, da der Strom I,, der gleich der Summe aus 1^, und Ip ist, hierzu addiert wird und die Steilheit des Sägezahnes vergrösser Der gewünschte Spannungspegel, den der Sägezahn zu dem Zeitpunkt erreicht haben sollte, an dem der Zählerstand 224 erreicht ist, ist durch die horizontale gestrichelte Linie, die mit V_ref bezeichnet ist, dargestellt. Sobald der Zählerstand 225 erhalten wurde, wird das Rücksetzsignal- erzeugt und der Sägezahnkondensator wird auf den anfänglichen oder Rücksetzbezugspegel entladen, um einen neuen Ladezyklus zu beginnen, wie oben beschrieben«,

In der iig. 31 zeigt die Linie 31p den Rücksetzimpuls, der bei dem Zählerstand Null auf hohen Pegel geht und solange hoch bleibt, bis der Zählerstand 255 erreicht ist. Dann geht er auf niedrigen Pegel und bleibt während der Entladung des Sägezahnkondensators 320 niedrig, während der Sägezahnkondensator auf dem anfänglichen Referenzpegel gehalten wird«, Beim Start des nächsten ^l(lNull"-.Zählerstandes geht er wieder hoch. Die Zeitdiagrammlinie 31* zeigt den normalerweise auf niedrigem Pegel liegenden Impuls für den Zählerstand 32, der beim Erreichen des Zählerstandes 32 hochgeht und bis zur Sägezahnentladung hoch bleibt« Die Zeitlinie 31^. zeigt die Linie des Zähler-

909836/0 69 4

2907190

Standes 96, die normalerweise auf niedrigem Pegel ist, bis zum Erreichen des Zählerstandes 96 und dann hochgeht und hoch bleibt, bis zur Sägezahnentladung. Ähnlich zeigt die Linie 31c die 224iger Dekodierlinie, die bis zum Erreichen des Zählerstandes 224 niedrig bleibt und zu diesem Zeitpunkt hochgeht und bis zur Sägezahnentladung hoch bleibt. Die Linie 3I5 zeigt den Ausgang V-, des Rückkopplungskomparators 33²S die hochgeht, sobald der Kondensator bei dem "Null"-Zählerstand mit der Ladung beginnt und auf niedrigen Pegel geht, sobald der Wert der Sägezahnspannung V _ gleich der gewünschten Referenzspannung V ~ wird. Der in der Linie 31g dargestellte Zustand zeigt, dass der Sägezahn beim Erreichen der Bezugsspannung zu langsam war und folglich wird ein negativ-gehender Korrekturimpuls durch das NAND-Gatter 34-5 erzeugt, was durch die Linie 3Ir₇ gezeigt ist. Die Linie 31g zeigt einen Zustand, bei dem der Ausgang V_fb des Sägezahnkomparators 34-3 die gewünschte Referenzspannung V- zv früh erreicht. Bei dieser Bedingung erzeugt der Ausgang des NOR-Gatters 34-6 einen schmalen, positiv-gehenden Korrekturimpuls, wie durch die Zeitlinie 3Iq dargestellt.

Nach dieser Beschreibung dürfte das grundlegende Konzept eines Analog/Digita1-Wandlers, der einen Sägezahngenerator mit ratiometrischer Ruckkopplungskompensation verwendet, ebenso klar geworden sein, wie das Konzept der Erzeugung von Sägezähnen mit mehreren Steigungen für eine vergrösserte Auflösungsgenauigkeit. Sofern gewünscht, kann der Sägezahngenerator aus einem Paar von Integrier-Kondensatoren bestehen, deren einer ein Polycarbonate-und deren anderer ein Polystyrol-Kondensator ist, wobei beide Offset-Temperatur-Koeffizienten aufweisen, um einen vernachlässigbaren Fehler in Abhängigkeit der Temperatur zu erzeugen, sofern Temperaturbetrachtungen akut sind. Die ratiometrische Natur der Referenzspannung ^f, die zur Ruckkopplungskompensation verwendet wird, erzwingt zusammen mit der ratiometrischen Natur der anfänglichen Rücksetzreferenz, die jedem Signa!verstärker und Komparator-

909836/0694

Schaltkreis der Blocke 14-1 bis 14-5 der Jig. 3 dargeboten wird, die Referenzen dazu, proportional zur Versorgungsspannung zu sein, so dass das Sägezahnsignal proportional, mit den Ausgangssignalen der Sensoren fällt oder steigt, wobei diese Ausgänge proportional der Speisespannung sind. !Folglich ist der Analog/ Digital-Wandler der vorliegenden Erfindung relativ immun gegen Änderungen der Speisespannung oder ähnliches. Der unter Bezugs nähme auf die Pig. 3H, 31 und 3J beschriebene Sägezahn mit drei Steilheiten liefert eine 10-Bit-Auflösung bei niedrigen Signalpegeln, eine 9-Bit-Auflösung bei mittleren Pegeln und ungefähr 8-Bit-Auflösung bei hohen Signalpegeln, so dass, wenn der Analog/Digital-Wandler den analogen Signalpegel von dem Signa!-Aufbereiter mit dem exakt gesteuerten Sägezahnsignal vergleicht, die resultierende Impulsbreite eine extrem genaue Messung des mit dem Sägezahnsignal verglichenen aufbereiteten Analogpegels ist„

Es sei darauf hingewiesen, dass eine nicht-lineare Impulsbreiten/Analog-Signal-Umwandlung durch. Veränderung der Sägezahnsteilheit während der Analog/Digital-Umwandlung erreicht werden kann» Bei dem rückkopplungskompensierten Sägezahngenerator der vorliegenden Erfindung können sowohl lineare, logarithmische oder andere Sägezahnfunktionen verwendet werden»

3.7 Verbesserter Sägezahngenerator mit ratiometrischer Rückkopplungskompensation nach dem bevorzugten Ausführungsbeispiel des Analog/Digital-Wandlers der vorliegenden Erfindung

Der Sägezahngenerator des Blocks 14-7 eier Fig., 3 mit ratiometrischer Hückkopplungskompensation ist in ELg. 33? dargestellt und stellt eine stark vereinfachte Version des Schaltkreises dar, der das allgemeine Konzept der Erfindung nach Fig. 3H zeigt und stellt eine verbesserte Version des in dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung verwendeten Sägezahngenerators dar.

909836/0 69 4

Das Signal t_Q wird von der digitalen Logik des Binär-Kodierer-Schaltkreises des Blocks 122 der Fig. 2 erzeugt und dem Sägezahngenerator der Fig. 3Ϊ¹ über eine Leitung 375 zugeführt. Das Signal t,·, ist ein binäres Signal,, das den Kompensations-Schaltkreis in dem Sägezahngenerator aktiviert und veranlasst, dass der Sägezahnausgang hinsichtlich irgendeines Fehlers aufgrund sich ändernder Komponentenwerte oder ähnlichem korrigiert wird. Dieses Signal wird nur bei einem vorbestimmten Zählerstand ausgegeben, der generell mit dem oben beschriebenen Referenzzählerstand übereinstimmt und als dritte Impulslinie des Zeitdiagrammes der Fig. 3G dargestellt ist. Dieses Signal wird über die Leitung 375 zu der Basis eines Schalttransistors 376 geleitet,und zwar durch die Parallelkombination eines Widerstandes 377 und eines Kondensators 378 hindurch, die als Beschleunigungseinrichtung verwendet werden, um eine schnellere Wirkung des Transistors 376 mit der Kapazität des Kondensators 378 zu erhalten, der innere Kapazitäten des Transistors 376 kompensiert. Der Emitter des Transistors 376 ist direkt mit Masse verbunden und sein Kollektor ist mit dem negativen Eingangsknotenpunkt 379 verbunden, der direkt mit dem negativen Eingang des Rückkopplungskomparators 380 verbunden ist.

Zwei Widerstände 381 und 382 liegen in Serie zwischen der +9,5 Volt-Versorgungsspannung und einem Referenzknotenpunkt 383 und bilden einen Spannungsteiler, wobei der Referenzknotenpunkt 379 der Verbindungspunkt der Widerstände 381 und 382 ist. Der Wert der Widerstände ist so ausgewählt, dass das Referenzspannungssignal V_ref, das dem negativen Eingang des Rückkopplungskomparators 380 dargeboten wird, mit dem gewünschten Wert korrespondiert, den die Sägezahnspannung i,- hätte erreicht haben sollen, wenn immer ein vorbestimmter Zählerstand, beispielsweise 992, der zum Erzeugen des Signales t_Q verwendet wird, erreicht ist.

Der Bezugsknotenpunkt 383 wird dazu verwendet, das anfängliche Rücksetz-Referenzsignal ig den Signalverstärker- und Kompara-

909836/0694

tor-Schaltkreisen des Blocks 141 bis 145 der Jig. 3 über eine Leitung 384 zuzuführen. Der Referenzknotenpunkt 383 ist um einen Diodenspannungsabfall von Masse versetzt, da er direkt mit der Anode der Diode 385 verbunden ist, deren Kathode direkt mit Masse verbunden ist. Die Verwendung der Diode 385 zur Anhebung des Referenzpegels um einen Diodenspannungsabfall über Masse erlaubt die Verwendung von billigen Verstärkern mit einer Energiezufuhr für die Signalaufbereitungs-Netzwerke der Blöcke 141 bis 145 der i*ig. 3 und die Verwendung eines billigen Hochgeschwindigkeits-Sägezahnrücksetz-Schalters der nachfolgend beschrieben wird. Die in den Signalaufbereitungs-Netzwerken der Blöcke 141 bis 145 und für den Rückkopplungskomparator 38Ö verwendeten Komparatoren werden derart in Schaltungsanordnungen verwendet, dass nur negative Übergänge von hohem zu niedrigem Pegel für die kritische Zeitsteuerung verwendet werden, wobei die langsamere Anstiegsflanke von niedrigem zu hohem Pegel nicht kritisch ist und daher für Zeitsteuerzwecke nicht verwendet wird.

Der Ausgang des Rückkopplungskomparators 380 ist das Signal V-fkc» das ^für die Spannung an dem Ausgang des Rückkopplungskomparators steht. Dieses Signal, das normalerweise bei einem Zustand mit hohem Pegel schwanken darf, wird von dem Ausgang des !Comparators 380 zu einem Anschluss eines Widerstandes geleitet, dessen anderer Anschluss mit einem Spannungskompensations-Knotenpunkt 387 verbunden ist. Der Knotenpunkt 387 ist mit einer Platte eines Halte- oder Speicherkondensators 388 verbunden, dessen gegenüberliegende Platte mit der +9,5 Volt-Versorgungsspannungs-Quelle verbunden ist.

Die Kombination des Widerstandes 386 und des Kondensators bildet ein Tiefpassfilter, das als Impulsbreiten/Spannungspegel-Wandler zur Umwandlung des Kompensations- oder Korrektursignales V_ft)C in einen Spannungspegel dient, dessen Impulsbreite durch Verändern der in dem Haltekondensator 388 gespeicherten Ladung dient. Das Signal V^ ist als vierter

909836/0694

Impulszug des Zeitdiagrammes der S¹Ig. 3G dargestellt. Der Spannungspegel V₀ wird dazu verwendet, den Betrieb des Spannungs/Strom-Wandlers oder der Stromquelle zu steuern, die aus dem Transistor 389 und dem Widerstand 390 besteht. Der Spannungskompensations-Knotenpunkt 387 ist direkt mit der Basis eines linear-betriebenen Transistors 389 verbunden, dessen Emitter über den Widerstand 390 mit der +9,5 Volt-Versorgungs— spannungs-Quelle verbunden ist. Der Kollektor des Transistors 389 ist direkt mit einer ersten Platte eines Integrations-Sägezahnkondensators 391 verbunden, dessen gegenüberliegende Platte mit der Referenzleitung 384 verbunden ist. Die erste Platte des Sägezahnkondensators 391, die die Sägezahnspannung ^Vramp ³Ρ^β:ί-^ο}:1ΘΓΪ5 ^ist über einen Widerstand 392 mit dem positiven Eingang des Sägezahnrückkopplungs-Komparators 380 und über die Leitung 393 mit dem Emitter-Knotenpunkt eines Entladetransistors 395 verbunden. Der Knotenpunkt 394 ist über eine Leitung 396 zur Speisung des Sägezahnsignals i^, verbunden, das die Spannung V__e__ für den Signalverstärker- und Komparator-Schaltkreis der Blöcke 141 bis 145 darstellt, wie oben beschrieben.

Die Basis des Transistors 395 ist direkt mit einem Eingangsknotenpunkt 397 verbunden. Der Eingangsknotenpunkt 397 ist über einen Widerstand 398 mit einer +5 Volt-Versorgungsspannungs-Quelle und über eine Leitung 399 mit einer Quelle des Hücksetzsignales 1q verbunden. Das Signal Xq wird in dem Binär-Kodierer-Schaltkreis des Blocks 122 der Fig. 2 erzeugt und ist ein binäres Signal, das den Analog/Digital-Wandler steuert, eine Umwandlung zu beginnen, wenn die Sägezahnspannung gleich dem ig-Referenzwert bei dem Übergang von hohem zu niedrigen Potential des Signales ist und während des Zustands bei hohem Pegel des Signales wird der Kondensator entladen, um die Sägezahnspannung zurückzusetzen, wie in dem dritten Impulszug des Zeitdiagrammes der J¹Ig. 3G dargestellt.

Die +9,5 Volt-Versorgungsspannungs-Quelle ist weiterhin über

909836/0694

ein Filterkondensatorpaar 4-00, 4-01 mit der Referenzleitung 384-verbunden und ein weiterer Filterkondensator 4-02 liegt parallel zu der Diode 385 zwischen der Referenzleitung 384- und Masse. Die Filterkondensatoren 4-00, 4-01 und 4-02 werden dazu verwendet, ein Rauschen von anderen Schaltkreisbereichen und insbesondere ein Rauschen, das ausser Phase liegt, auszufiltern. Funktionsmässig enthält der ratiometrische, rückkopplungskompensierte Sägezahngenerator der Fig. 31 folgendes: den Integrationskondensator 391, eine spannungsgesteuerte Stromquelle, die aus dem Transistor 389 und dem Widerstand 390 besteht, einen Rücksetzschalter, der aus dem Transistor 395 besteht, einen Impulsbreiten-Fehlermodulator, der aus dem Rückkopplungskomparator 380 besteht, einen geschalteten Referenzeingang zu dem Impulsbreiten-Fehlermodulator, der aus dem Transistor 376 und den Widerständen 381, 382 besteht und einen Impulsbreiten/ Spannungs-Wandler, der das Tiefpassfilter des Widerstandes 386 und des Kondensators 388 enthält. Der Widerstand 386 dient auch als Dämpfungswiderstand zur Reduzierung des Sägezahnzitterns, während der Kondensator 388 als Halte- oder Speicherkondensator dient, zum Halten des Kompensationsreferenz-Spannungspegels für den Knotenpunkt 387 „ Der an dem Referenzpunkt 383 durch die Diode 385 vorgesehene Diodenspannungsabfall wird deshalb verwendet, da die Komparatoreingänge in der Nahe des tatsächlichen Masse-Potentials nicht linear herunter arbeiten.

Beim Betrieb steuert der Referenzpegel, der an dem Knotenpunkt 38? durch den an dem Haltekondensator 388 gespeicherten Wert errichtet ist«, den Betrag des Ladestromes durch den Widerstand 390 und den Transistor 389 und folglich die Ladegeschwindigkeit des Sägezahnkondensators 391« Die Spannung an dem Ladekondensator 391, ^v _ramp)wird über die Leitung 393, den Knotenpunkt 394- und die Leitung 396 zu den Signal-Verstärker- und Komparator-Schaltkreisen der Blöcke 14-1 bis 14-5 der Fig. 3 als Sägezahnsignal ix| geleitet. Wenn das digitale Signal i_Q von der Binär-Kodierer-Logik des Blocks 122 übertragen wird, so be- '

909836/0694

wirkt der positive Übergang des Signales, dass die Basis des Transistors 395 auf einen hohen Pegel geht, was den Transistor 395 von seinem nicht-leitenden Zustand zu einem leitenden Zustand schaltet und einen Strompfad zwischen der ersten Platte des Kondensators 391 und der Referenzleitung 384- vervollständigt. Dies dient zum Entladen des Sägezahnkondensators 391 und zum Abfliessen des Stromes, der über den V/iderstand 390 und den Transistor 398 geleitet wird, solarige wie das Signal Xq auf hohem Pegel bleibt. Sobald das Signal i_Q auf niedrigen Pegel geht, d.h. wenn der Sägezahnkondensator erneut auf den Referenzpegel ip aufgeladen ist, wird der Sägezahnkondensator 391 erneut in Bereitschaft gesetzt, aufgeladen zu werden, da die Basis des Transistors 395 wiederum auf niedrigen Pegel geht, was den Transistor 395 in einen nicht-leitenden Zustand schaltet. Die Spannung an dem Sägezahnkondensator 391 wird über den Widerstand 392 kontinuierlich zu dem positiven Eingang des ßuckkopplungskomparators 380 rückgekoppelt.

Während des normalen Betriebes ist das Signal t~, das von der Binär-Kodierer-Logik des Blocks 122 übertragen wird, auf einem hohen Pegel. Ein hoher Pegel an der Basis des Transistors 376 hält diesen in einem leitenden Zustand, um einen Strompfad zwischen dem Referenzknotenpunkt 379 und Masse zu vervollständigen, so dass der negative Eingang des Komparators 380 auf Masse festgehalten ist, solange t_Q auf hohem Pegel ist. Solange die Sägezahnsignal-Rückkopplung zu dem positiven Eingang des Komparators 380 oberhalb Masse-Potential liegt, ist daher der Ausgang des Komparators 380 normalerweise auf hohem Pegel, wie durch das Signal V_fbc in dem Zeitdiagramm der 3fig. 3G dargestellt. Dieses hohe Signal wählt einen normalen Spannungspegel an dem Spannungskondensator 388 aus, der die Leitfähigkeit des Transistors 389 in dessen linearen Bereich steuert und damit den Betrag des Ladestromes I , der dem Sägezahnkondensator 391 zugeführt wird.

Wenn das Signal t^ auf niedrigen Pegel geht, was anzeigt, dass

909836/0694

2307390

der digitale Logikteil des Binär-Kodierers des Blocks 122 einen vorbestimmten Zählerstand, wie z.B. 992 erfasst hat, der mit dem vorbestimmten Spannungspegel V^, den der Sägezahn zu diesem Zeitpunkt erreicht haben sollte, übereinstimmt, so wird der niedrige Pegel unmittelbar an die Basis des Transistors 376 angelegt, was ihn in einen nicht-leitenden Zustand schaltet. Das Spannungspotential an dem Knotenpunkt 379, das das Signal V_ref darstellt, das durch den Spannungsteiler der Widerstände 381 und 383 gebildet wird, und das gegenüber der +9,5 Volt-Versorgungsspannung und gegenüber der Rücksetz-Referenz ±2 ratiometrisch ist und das den gewünschten Pegel bezeichnet, den der Sägezahn zu diesem Zeitpunkt erreicht haben sollte, wird dem negativen Eingang des Komparators 380 zugeführt. Sobald die Referenz an dem Knotenpunkt 379 nicht festgehalten ist und an den negativen Eingang des Komparators 380 angelegt wird, geht der Komparatorausgang auf einen niedrigen Pegel und bleibt momentan niedrig, bis die tatsächliche Sägezahnspannung, die an dem positiven Eingang gesehen wird, den Pegel V_ref erreicht.

Sobald die beiden Eingänge des Komparators 380 gleich sind, geht sein Ausgang auf einen hohen Pegel, wie in der vierten Zeitlinie der Fig. 3G dargestellt. Dies führt zur Erzeugung eines negativ-gehenden, schmalen Korrekturimpulses, der an das Filternetzwerk des Widerstandes 386 und den Kondensators 388 angelegt wird, was seinerseits in einer Impulsbreiten/Spannungspegel-Umwandlung resultiert, die den Pegel der Spannung an dem Knotenpunkt 387 geringfügig einstellt, um so den von der Stromquelle des Widerstandes 390 und des Transistors 389 ausgegebenen Strom I_c zu vergrössern, was die Geschwindigkeit, mit der der Sägezahnkondensator 391 aufgeladen wird, vergrössert, als Versuch zur Korrektur der gegenwärtigen Nacheilung an dem nächsten Sägezahnzyklus.

Folglich kann der ratiometrische, sich selbst korrigierende Sägezahngenerator der Fig. 3F in Verbindung mit dem Signalver-

909836/0694

stärker- und Komparator-Schaltkreis der Blöcke 141 bis 145 der Fig. 3 und mit der digitalen Logik des Binär-Kodierers des Blocks 122 der Fig. 2 verwendet werden, wie nachfolgend beschrieben, um einen extrem genauen, billigen Analog/Ligital-Wandler zu schaffen, der einfach mit einem auf Bestellung gefertigten oder einem Standard-Mikroprozessor zusammengeschaltet werden kann. Der Schaltkreis der Fig. 3F kann unter widrigen Umweltbedingungen, wie z.B. in einem elektronischen Maschinenregelungssystem verwendet werden, das zur Steuerung des Betriebes einer Verbrennungskraftmaschine in einem normalen Auto oder ähnlichem verwendet werden kann und seine Genauigkeit wird durch Temperatüränderungen, Alterung oder Schwankungen der Versorgungsspannung relativ wenig beeinflusst. Der selbstkorrigierende Aspekt des vorliegenden Schaltkreises ermöglicht die Festlegung einer direkten Korrelation zwischen der Steilheit des Sägezahnes und der Frequenz der Taktimpulse, die in den verschiedenen Zählern des Systems gezählt werden und führt zu einer in hohem Masse verbesserten Genauigkeit mit erheblich verringerten Kosten aufgrund der Einfachheit und Handlichkeit gegenüber den Systemen des Standes der Technik.

IV. Binär-Kodierer-Schaltkreise

4.0 Allgemeine funktioneile Beschreibung des Binär-Kodierer— Schaltkreises

Im folgenden wird eine allgemeine funktionelle Beschreibung der in dem Block 122 der Fig. 2 enthaltenen verschiedenen Schaltkreise unter Bezugnahme auf das Blockschaltbild der Fig. 4 beschrieben. Allgemein ausgedrückt wird der Schaltkreis der Fig. 4 dazu verwendet, die Zeitsteuer-Synchronisier- und Daten-Übersetzfunktionen zwischen der Elektronik der Analog-Signalaufbereitung der Fig. 3 und dem Mikroprozessorsystem des Blocks 123 der Fig. 3 durch/zuführen.

Der Differenzierer- und Pegeldetektor-Schaltkreis des Blockes 411 der Fig. U- empfängt an seinem Eingang die Signale J^, die

90983 6/0694

digital-aufbereitete Signale sind, die dem anfänglichen Startoder Anlassbetrieb der Maschine entsprechen und entweder dem Signal a^ oder dem Signal dyj von den Blöcken 141 bzw. 144 der Fig. 3- Das Signal a* entspricht einem entsprechend aufbereiteten und verstärkten analogen Signal, das den Absolut-Ansaugdruck darstellt und das Signal d^ entspricht einem entsprechend aufbereiteten und verstärkten Analog-Signal, das die Drosselklappenstellung anzeigt, wie oben beschrieben. Der Schaltkreis des Blocks 411 gibt das Signal Ap oder D~ an das Mikroprozessor system des Blocks 123 der Fig. 2 aus, um eine Beschleunigungsanreicherungs-Unterbrechung auszulösen, wie nachfolgend beschrieben. Der Schaltkreis des Blocks 411 arbeitet dazu, schnelle Änderungen der Geschwindigkeitsanforderungen zu erfassen oder anderweitig die Notwendigkeit für eine unverzügliche Beschleunigungsanreicherung vorwegzunehmen«

Der Block 412 der Fig. 4 ist ein Multiplexer, der unter der Rechnersteuerung der Signale auf dem sekundären Kommandosignal-Bus BIq aus dem Mikroprozessorsystem des Blocks 123 arbeitet, um eines der Analog-Sensor-Impulsbreiten-Ausgangssignale A, B, C, D„ Ξ oder fg von den Ausgängen der Fig. 3 auszuwählen, zur Übertragung zu dem Impulsbreiten/Binär-Wandler-Schaltkreis des Blocks 413.

Der Block 413 enthält verschiedene digitale Schaltkreise, die auf Kommandosignale von dem Mikroprozessorsystem des Blocks 123 ansprechen zur Umwandlung der ausgewählten Impulsbreiten-Signale aus dem Multiplexer des Blocks 412 in eine Binärzahl, die den erfassten Analog-Parameter anzeigt und überträgt das den erfassten Parameter anzeigende digitale Wort über einen Acht-Bit-Daten-Bus zu dem Mikroprozessorsystem des Blocks 123.

Der Binär-Kodierer-Schaltkreis der Fig. 4 enthält weiterhin einen Sauerstoffsystem-Intergrier-Schaltkreis des Blocks 414, der die entsprechend aufbereiteten Signale F^, F, von den ersten und zweiten Säuerstoff-Sensorkanälen des Aufbereitungs-

909836/0694

Schaltkreises der Fig. 3 empfängt und das Signal F^, das anzeigt, ob die Sensorsignale verwendbar sind oder nicht. Der Sauerstoffsystem-Intergrier-Schaltkreis des Blocks 414 enthält weiterhin einen Sauerstoff-Sensor-Qualifikations- oder Prüfsteuer-Schaltkreis zur Erzeugung der Signal g, und g¹, zur Eückübertragung zu dem Sauerstoff-Sensor-Aufbereitungs-Schaltkreis des Blocks 146 der Fig. 3 zum Abfragen der einzelnen Sauerstoff-Sensoren des Blocks I3I der Fig. 2, um deren Zuverlässigkeit oder Verwertbarkeit sicherzustellen. Diese Abfrageimpulse werden periodisch gesendet und der Sauerstoff-Sensor-Integrier-Schaltkreis des Blocks 414 enthält weiterhin einen Schaltkreis zur Steuerung der Arbeit des Sauerstoffrückkopplungs-Sensor-Abtasters und einen elektronischen Signal-Integrierer zur Umwandlung dieser Sensorsignale in eine Impulsbreite, die den mageren oder fetten Zustand in dem Auspuffsystem 103 der Verbrennungskraftmaschine 101 der Fig. 1 anzeigt zur Eingabe in den Multiplexer-Schaltkreis des Blocks 412.

Fig. 4 enthält weiterhin einen Kurbelwellen-Stellungssignal-Aufbereiter des Blocks 415, der das Ausgangssignal G aus der magnetischen Aufnehmereinrichtung oder ähnlichem empfängt, der von dem Kurbelwellen-Sensor des Blocks 132 der Fig. 4 dargestellt wird, und bereitet das Signal G auf, um Ausgänge zu erzeugen, die entweder eine ansteigende oder eine abfallende Flanke in Phase mit der Mitte der erfassten magnetischen Störung des abgetasteten Elementes liegt. Der Kurbelwellen-Stellungssignal-Aufbereiter des Blocks 415 gibt einen entsprechend geformten und aufbereiteten Maschinen-Kurbelwellen-Stellungsimpuls G^ an den Sauerstoffsystem-Integrier-Schaltkreis des Blocks 413 zu Zeitsteuerzwecken ab und an den Kurbelwellen-Stellungsimpuls-Prozessor des Blocks 416. Der Kurbelwellen-Stellungsimpuls-Prozessar des Blocks 416 synchronisiert die Maschinen-Stellungsimpulse G, mit dem Logiktakt und erzeugt so einen und nur einen Impuls mit der Breite eines Taktimpulses für jeden Maschinen-Kurbelwellen-Stellungsimpuls G*. Zusätzlich werden von dem Maschinen-Kurbelwellen-Stellungs-

90-9836/069-4

impuls G^ eine Anzahl bezogener Steuersignale abgeleitet, die für verschiedene Abschnitte der Logik benötigt werden, wie nachfolgend beschrieben.

Schliesslich enthält die Fig. 4 einen Maschinenzeitintervallzähler zum Messen des Zeitintervalles zwischen den Maschinen-Kurbelwellen-Stellungsimpulsen. Der Maschinen-Zeitintervall-Zähler des Blocks 417 enthält ein Speicherregister, das ein serielles dynamisches Register ist, in Kombination mit einem Halb-Addierer-Schaltkreis, um so eine Binärzählerfunktion zu schaffen, wodurch das Gebiet bzw. der Bereich, der benötigt wird, wenn der Schaltkreis in auf Bestellung angefertigter LSI-Technik besteht, minimiert wird. Da das serielle Schieberegister 16 Stufen enthält, kann das Maschinen-Zeitintervall-Wort mehr als 8 Bits in seiner Länge bekommen. Folglich muss das Zeitintervall-Register durch den Rechner in zwei separaten Arbeitsschritten abgetastet werden. Weiterhin enthält der Maschinen-Zeitintervall-Zähler-Schaltkreis des Blocks 417 einen Schaltkreis zum Erfassen und Anzeigen eines Maschinenblockier-Zustandes, wobei dieser Schaltkreis dazu verwendet wird, in einem nachfolgend zu beschreibenden Alarmsteuer-Schalt kreis die Brennstoffpumpe für die Maschine während eines Blockierzustandes abzuschalten, um Feuer oder ähnliches zu verhindern.

4.1 Elektronischer Differenzierer und Pegeldetektor-Schaltkreis

Der Dii'ferenzierer und Pegeldetektor-Schaltkreis des Blocks 411 der Fig. 4 wird im folgenden unter Bezugnahme auf die Fig. 4A beschrieben. Das entsprechend aufbereitete und verstärkte Analog -Signal a^, das den erfassten Absolut-Ansaugdruck darstellt oder das entsprechend aufbereitete und verstärkte Analog-Signal d^, das die Drosselklappen-Stellung oder den Winkel'anzeigt, wird einem Exngangsknotenpunkt 418 über eine Leitung 419 zugeführt. Der Knotenpunkt 418 ist mit dem negati-

909836/0694

ven Eingang eines herkömmlichen Spannungskomparators 420 über ein Paar in Serie liegender Widerstände 421 und 422 verbunden. Der Verbindungspunkt 424 der Serienwiderstände 421 und 422 ist über einen Kondensator 423 mit einer +9,5 Volt-Versorgungsspsnnungs-Quelle verbunden. Die Kombination aus Widerstand 421 und Kondensator 423 bildet ein Tiefpassfilter, das als Verzögerungsglied für das dem Eingangsknotenpunkt 418 dargebotene Signal dient, während der zweite Serienwiderstand 422 eine Entkopplung für den Signaleingang bildet, zum Schutz des Spannungskomparators 420.

Der Eingangsknotenpunkt 418 ist weiterhin mit der Anode einer Diode 425 verbunden, deren Kathode mit einem Knotenpunkt 426 verbunden ist. Der Knotenpunkt 426 ist über einen Widerstand 427 mit Masse verbunden und über einen Widerstand 428 mit einem positiven Eingangskomparator-Knotenpunkt 429. Der positive Eingangsknotenpunkt 429 ist direkt mit dem positiven Eingang des Spannungskomparators 420 verbunden und der Ausgang des Komparators 420 wird von der Leitung 430 abgegriffen, die über einen Rückkopplungswiderstand 431 mit dem positiven Eingangsknotenpunkt 429 rückverbunden ist. Die Diode 425 liefert eine kleine Spannungsabfall-Differenz zwischen dem Eingangsknotenpunkt 418 und dem Knotenpunkt 426, während der Widerstand 428 eine Entkopplung zum Schutz des positiven Eingangs des Komparators 420 schafft. Der Rückkopplungswiderstand 431 liefert eine positive Rückkopplung, um einen Hysterese-Effekt zu erhalten, um so einen scharfen Komparator-Ausgangssignal-Übergang zu liefern, wenn immer die Komparator-Eingangsspannung den errichteten Schwellwert erreicht.

Die Komparator-Ausgangsleitung 430 liefert ein Beschleunigungs-Anreicherungssignal Ap, das von dem Absolut-Ansaugdruck abgeleitet ist oder das Beschleunigungs-Anreicherungssignal Dg, das von dem Drosselklappenwinkel abgeleitet ist, zu dem Mikroprozessorsystem des Blocks 123 zur Erzeugung einer Unterbrechungsmarke (flag), um das System über die Notwendigkeit einer

909836/0694

Beschleunigungs-Anreicherung zu informieren. Die Ausgangsleitung 4£O ist über einen pull-up-Widerstand 432 mit einer +5 Volt-Potentialquelle verbunden. Solange der Ausgang des Konrparators 420 auf niedrigein Potential liegt, hat der pullup-Widerstand 4-52 keinen Einfluss, jedoch sobald der Ausgang des !Comparators auf hohes Potential geht, stellt der pull-up-Widerstand 4J2 sicher, dass der richtige Ausgangslogikpegel für das Signal A2 oder ~£>2 erreicht wird.

Die Ausgangsleitung 430 ist weiterhin direkt mit dem Kollektor eines Transistors 433 verbunden, dessen Emitter direkt mit Masse verbunden ist. Die Basis des Transistors 433 ist mit einem Knotenpunkt 434 verbunden. Der Knotenpunkt 434 ist über einen Widerstand 435 mit dem Emitter des Transistors verbunden und über einen Widerstand 437 mit einer Eingangsleitung 436 verbunden. Die Eingangsleitung 436 ist dazu ausgebildet, das digitale Eingangssignal J,, zu empfangen, das die Existenz einer Start- oder Anlassbetriebsart der Verbrennungskraftmaschine 101 der lig. 1 anzeigt» Die Serienwiderstände 435 und 437 bilden einen Spannungsteiler zwischen der Eingangsleitung 436 und Masse und die Differenz an dem Verbindungspunkt 434 der Spannungsteiler-Widerstände 435» 4-37 wird direkt an die Basis des Transistors 433 angelegt, um dessen Betrieb zu steuern» Der Transistor 433 wird normalerweise in einem nichtleitenden Zustand gehalten, um so keine Auswirkung auf den Ausgang des Spannungskomparators 420 zu haben. Allerdings, wenn immer das Signal J^ an dem Eingang 436 ansteht, schaltet das an der Basis von dem Spannungsteiler-Knotenpunkt 4-34 anwesende Signal den Transistor 434 in einen leitenden Zustand durch, um zwischen den Ausgang des Komparators 430 und Masse einen Strompfad su errichten, wodurch der Einsatz des Differenzierer und Pegeldetektor-Schaltkreises der 3fig. 4Ä während des Maschinenstart- oder -anlassbetriebes ausser Bereitschaft gesetzt wird.

Während des Betriebes überwacht der Eingangsknotenpunkt 418 da;

909836/0694

29073Θ0

entsprechend aufbereitete und verstärkte Analog-Signal a^, das den erfassten Absolut-Ansaugdruck anzeigt oder das entsprechend aufbereitete und verstärkte Analog-Signal d^, das den erfassten Drosselklappenwinkel anzeigt. Während des Start- oder Anlasszustandes wird die Erzeugung des Signales J^ den Komparator 420 ausser Bereitschaft setzen, indem der Transistor 433 in einen leitenden Zustand geschaltet wird und der Komparatorausgang auf Masse abgeleitet wird. Während anderer als den Startzuständen wird das Signal J^ auf niedrigem Pegel sein, was den Transistor 433 ausser Bereitschaft setzt und den Differenzierer und Pegeldetektor-Schaltkreis der Pig. 4A in Bereitschaft setzt

Solange das an dem Exngangsknotenpunkt 418 anliegende Signal ein langsam ansteigendes Signal ist, wird der Ausgang des Komparators 420 auf einem niedrigen Pegel sein und der Komparator wird nicht ansprechen. Dieser Zustand ist charakteristisch für eine normale Betriebsbedingung, bei der eine Beschleunigungsanreicherung nicht gefordert ist. Tritt allerdings der Fahrer des Fahrzeuges auf den Gashebel 109, so ist das schnelle Anwachsen des Drosselklappen-Winkelsignales oder das schnelle Anwachsen des Absolut-Ansaugdruckes, das aus dem vergrösserten Luftdurchfluss resultiert, charakteristisch für die Notwendigkeit von zusätzlichem Brennstoff in Form einer Beschleunigungsanreicherung. Ein schnell ansteigendes Signal an dem Eingang 418, das zu einer Änderung des Wertes grosser als der Spannungs abfall an der Diode 425 anwächst, wird ein hohes Signal an den positiven Eingang des Komparators 420 anlegen, was dessen Ausgang veranlasst, unmittelbar auf ein hohes Potential zu gehen. Dieser hohe Ausgangsimpuls Ag oder Do wird solange andauern, bis das an dem negativen Eingang anstehende Signal gleich dem analogen Signal a^ bzw. d^ ist, das an dem positiven Exngangsknotenpunkt 429 ansteht.

Der negative Eingang des Komparators 420 steigt nicht so schnei: an wie das Signal an dem positiven Exngangsknotenpunkt 429 aufgrund des aus dem Widerstand 421 und dem Kondensator 423 be-

909836/0694

stehenden Tiefpassfilters. In dem Masse wie sich der Kondensator 423 auflädt, wird der negative Eingang den positiven Eingang einholen, woraufhin der Ausgang des Komparators 420 wiederum auf einen hohen Pegel geht, was das Impulsbreiten-Ausgangssignal A₂ oder D₂ beendet. Folglich entspricht die Impulsbreite oder Dauer des Signales A₂ oder D₂ der Grosse der Änderung der Signalpegel und daher der Grosse der benötigten Beschleunigungsanreicherung. Je grosser die Änderung des Wertes des Eingangssignales ist, desto langer ist die von dem Kondensator 423 verursachte Verzögerung und daher desto langer die Impulsbreite oder Impulsdauer des Ausgangsimpulses Ap oder

Da der tatsächliche Schaltkreisaufbau der Fig. 4A als ein elektronischer Differenzierer arbeitet, wenn immer das Signal über einen vorbestimmten Spannungspegel von 0,6 bis 0,8 Volt liegt, verwendet er (1) ein integrierendes Merkmal, um ein differenzierendes Resultat zu erhalten, (2) ist er genauer als ein herkömmlicher Differenzierer und (3) erzeugt er einen schnelleren Ausgangsübergang für schärfere Flanken an den Ausgangsimpulsen A₂ oder D₂. Wie nachfolgend beschrieben, spricht das Mikroprozessorsystem des Blocks 123 der Fig. 2 auf die Beschleunigungsanreicherungs-Kommandos A₂ oder D₂ an, um Unterbrechungsmarken (flags) zu setzen, die den Prozessor unter Programmsteuerung in die Lage versetzen, dass die befohlene Beschleunigungsanreicherung zu dem Brennstoffimpulsausgang addiert wird, was nachfolgend beschrieben wird. Der Brennstoffimpulsaasgang ist im Zusammenhang mit dem Binär-KodiererSchaltkreis des Blocks 124 und dem Leistungssteuer-Schaltkreis des Blocks 125 beschrieben.

4.2 Impulsbreiten-Signa!-Multiplexer

Der Impulsbreiten-Multiplexer des Blocks 412 der Fig. 4 wird nun unter Bezugnahme auf den Schaltkreis der Fig. 4B beschrieben. In dem Schaltkreis der Fig. 4B besteht eine Gruppe von

909836/0694

Signalen m_Q auf dem Bus von dem sekundären Kommandosignal-' Generator des Mikroprozessorsystems des Blocks 123 der Fig. 2, wie nachfolgend beschrieben, aus einer Gruppe von 10 rechnergesteuerten, hardware-erzeugten, sekundären Kommandosignalen, die mit dem Multiplexer-Schaltkreis der Pig. 4B verbunden sind.

Der Multiplexer enthält erste, zweite, dritte, vierte, fünfte und sechste logische UND-Gatter 438, 439, 440, 441, 442 bzw. 443. Das Impulsbreiten-Signal A von dem Drucksensorsignal-Verstärker- und Komparator-Schaltkreis der Fig. 3A ist mit einem Eingang des UND-Gatters 438 über die Leitung 172 verbunden. Ein erster Eingang zu dem UND-Gatter 439 ist so verbunden, dass er das Impulsbreiten-Signal D von dem Ausgang des Drosselklappens tellungs-Sensor-Signalverstärker - und Komparator-Schaltkreises derFig. 3D über die Leitung 254 empfängt. Der erste Eingang des UND-Gatters 430 ist so verbunden, dass er den Ausgang des Maschinen-Kühlmitteltemperatur-Sensor-Signal-Verstärker - und Komparator-Schaltkreises derFig. 3c über die Leitung 226 empfängt, um das Impulsbreiten-Signal C zu empfangen, während der erste Eingang des UND-Gatters 441 so verschaltet ist, dass er das Impulsbreiten-Signal B von dem Ausgang des Lufttemperatur-Sensor-Signalverstärker- und Komparator Schaltkreises der Fig. 3B über die Leitung 201 empfängt. Der erste Eingang des UND-Gatters 442 ist so ausgebildet, dass er das impulsbreiten-modulierte Signal fg, das den integrierten Wert für den ausgewählten Sauerstoffsensor aus dem Schaltkreis der Fig.4D daiste LIt,wie nachfolgend beschrieben, über die Leitung 444 empfängt. Schliesslich ist der ersten Eingang des UND-Gatters 443 so verbunden, dass er das Impulsbreiten-Signal E von dem Ausgang des EGS-Ventil-Stellungssensor-Signalverstärker- und Komporator-Schaltkreises empfängt, ähnlich dem Drosselklappenstellungs-Sensor-Signalverstärker- und Komparator-Schaltkreis der Fig. 3D über die Leitung 445.

Der zweite Eingang zu jedem der sechs UND-Gatter 438 bis 443

909836/0694

2iQ7390

ist rait einem entsprechenden sekundären Kommando signal Eu-m,-verbunden. Jeder der Ausgänge der UND-Gatter 438 bis 44-3 bildet einen Eingang zu einem NOR-Gatter 464, dessen Ausgang direkt mit dein Eingang eines Inverters 447 verbunden ist. Der Ausgang des Inverters 447 ist direkt mit einem Knotenpunkt 448 verbunden. Der Knotenpunkt 448 ist direkt mit der GATE-Elektrode eines Transistors 449 verbunden. In dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung sind die Transistoren nMOS-FET-Transistoren, die in herkömmlicher LSI-MTechnik hergestellt sind« Wie allgemein bekannt, haben die EET-Transistoren zwei stromführende Elektroden (source and drain) und zusätzlich eine Gate-Elektrode. Eine der stromführenden Elektroden des Transistors 449 ist mit der +5 Volt-Potentialquelle verbunden und die gegenüberliegende stromführende Elektrode ist mit einem Ausgangsknotenpunkt 450 verbunden» Der Knotenpunkt 450 ist weiterhin mit einer ersten stromführenden Elektrode eines zweiten nMOS-FET-Transistors 451 verbunden, dessen gegenüberliegende stromführende Elektrode direkt mit Masse verbunden ist«, Der Knotenpunkt 448 ist weiterhin mit einem Eingang eines Inverters 252 verbunden, dessen Ausgang mit der Gate-Elektrode des Transistors 451 verbunden ist«, Der Ausgangsknotenpunkt 415 wird dazu verwendet, das ausgewählte gemultiplexte Impulsbreiten-Signal A, B, C, D, E oder fg auf eine Ausgangsleitung 453 zu geben, zur Übertragung des ausgewählten Signales zu dem Impulsbreiten/Binär-Wandler des Blocks 413«

Während des Betriebes arbeitet der Impulsbreiten-Signal-Multiplexer der !"ig* 4B wie folgt* Zu irgendeinem Zeitpunkt wird ein und nur ein sekundäiBS Kommandosignal m^-mg zu dem zweiten Eingang des entsprechenden UND-Gatters übertragen«, Die Ankunft des ausgewählten sekundären Signalkommandos setzt das entsprechende UND-Gatter in Bereitschaft, das Impulsbreiten-Signal A, B, C, D, E oder fg, das als ein hoher Signalpegel an seinem anderen Eingang anliegt, durchzulassen. Ein hoher Signalpegel an dem Ausgang irgendeines der UHD-Gatter 438 bis 443 bewirkt, dass der Ausgang des KOR-Gatters 446 auf einen niedrigen Pegel geht

909836/0694

und der Ausgang des Inverters 447, der an dem Knotenpunkt 448 erscheint, geht auf einen hohen Pegel. Ein hohes Signal an dem Knotenpunkt 448 schaltet den Transistor 449 ein und schaltet ihn in einen leitenden Zustand, während ein niedriger Pegel von dem Ausgang des Inverters 452 den Transistor 451 abschaltet und ihn in einen nicht-leitenden Zustand bringt. Folglich verbindet ein hohes Signal an dem Knotenpunkt 448 den Ausgangsknotenpunkt 450 mit der +5 Volt-Potentialquelle, was einen hohen Signalausgang auf der Leitung 453 bewirkt. Sobald das ausgewählte Sensor-Impulsbreiten-Signal, das an dem Eingang des in Bereitschaft gesetzten UND-Gatters anwesend ist, auf einen niedrigen Pegel geht, geht der Ausgang des NOR-Gatters 446 auf einen hohen Pegel, da alle seine Eingänge auf niedrigem Pegel liegen. Dies führt zu einem niedrigen Signal an dem Knotenpunkt 448, was den Transistor 449 abschaltet und den Transistor 451 anschaltet, so dass der Knotenpunkt 450 auf Masse gezogen wird, was die Übertragung des Impulsbreiten-Ausgangssignales auf der Leitung 453 beendet.

Polglich kann das Mikroprozessorsystem des Blocks 123 über die Programmierung und den Sekundär-Kommandosignal-Generator, wie nachfolgend beschrieben, auswählen, welches der Sensorsignale von einem Impulsbreiten-Signal in eine binäre Zahl oder ein digitales Wort umgewandelt wird, in^dem das entsprechende UND-Gatter in Bereitschaft gesetzt wird, das ausgewählte Impulsbreiten-Signal durchzulassen, das dann über das NOR-Gatter 446 und das Ausgangsnetzwerk, das die Transistoren 449, 451 und die Inverter 457 und 452 enthält, gemultiplext wird, zur Übertragung zu dem Impulsbreiten/Binär-Wandler des Blocks 413 über die Leitung 453.

4.5 Impulsbreiten/Binär-Wandler

Der Impulsbreiten/Binär-Wandler-Schaltkreis des Blocks 413 der I¹Xg. 4 ist in Fig. 4C in einem detaillierter Blockschaltbild dargestellt. Der Impulsbreiten/Binär-Wandler der Fig. 4G ent-

909836/0696

hält die Zählersteuerlogik des Blocks 4-54-, die die gemultiplexten Impulsbreiten-Signale 1, B, C, D, E oder f_ß sowie verschiedene von dem Mikroprozessor-Schaltkreis des Blocks 123 erzeugte Kommando Signale empfängt, zur Steuerung des Sägezahn- Rucks et z-Steuerzählers des Blocks 4-55· Weiterhin ist ein Fenster-Steuerzahler des Blocks 4-56 vorgesehen, sowie erste, zweite und dritte Impulsbreiten-Zähler 4-57, 4-58 bzw. 4-59.

Die Zählersteuerlogik des Blocks 4-54- erzeugt die verschiedenen Signale, die zur Steuerung des Schaltkreises der Blöcke 4-55 bis 4-59 benötigt werden. Der Sägezahn-Rücksetz-Steuerzähler des Blocks 4-55 wird generell dazu verwendet, ein Sägezahn-Rücksetzsignal zu erzeugen und der Fenster-Steuerzähler-Schaltkreis des Blocks 4-56 wird dazu verwendet, das "Fenster" zu bilden, während der die Analog/Digita 1-Umwaridlung in Bereitschaft ist, wie oben unter Bezugnahme auf das Zeitdiagramm der Fig. 3G beschrieben. Der analoge Teil des Analog/Digital-Wandlers des bevorzugten Ausführungsbeispieles der vorliegenden Erfindung wurde in der Fig. 3F beschrieben, während der digital«! Teil des Analog/Digital-Wandlers im Zusammenhang mit der Fig. 4-C und deren verschiedenen Unterabschnitten beschrieben wird. Die Funktionen der einzelnen Blöcke wird detaillierter erläutert als die Blöcke selbst nachfolgend erläutert werden. Die Impulsbreiten-Zähler 4-57, 4-58 und 4-59 werden zur Erzeugung einer Binär-Zahl oder eines Zählerstandes verwendet, die als digitales Wort dienen, das den gemessenen oder umgewandelten ursprünglich erfassten Parameter anzeigt und das digitale Wort wird ausgegeben und über den Datenbus da ^ bis dh^ zu dem Mikroprozessorsystem des Blocks 123 für Steuerzwecke geliefert, wie nachfolgend beschrieben wird.

Aus einer Beschreibung der verschiedenen Unterabschnitte der Fig. 4-C wird deutlich werden, dass die Einbeziehung des Sägezahn-Rücksetz-Steuerzählers des Blocks 4-55 und des Fenster-Steuerzählers des Blocks 4-56 in das Analog/Digital-Umwandlungs-

909836/0694

system der vorliegenden Erfindung eine wesentliche Neuerung darstellt. In gleicher Weise ist das Konzept der Verwendung eines einzelnen Impulsbreiten/Binär-Wandlers, der über den Multiplexer der Pig. 4B zeitlich verschachtelt (time-shared) betrieben wird, anstelle der verschiedenen früher beschriebenen Sensorkanäle, eine Neuerung. Der Analog/Digital-Wandler wird durch ein Rechnerkommando gestartet und der umzuwandelnde Sensoreingang wird durch ein Rechnerkommando ausgewählt, wobei beide Kommandos durch die Ausführung einer Befehlsfolge in dem Rechnerprogramm geliefert werden. Die Abtastfrequenz für jeden der Sensoren kann von dem Rechnerprogramm unabhängig gesteuert werden. Der umzuwandelnde Sensor kann durch das Rechnerprogramm kommandomässig gesteuert werden, wodurch ermöglicht wird, dass die Berechnungs-Folge mit der Sensorumwandlung synchronisiert wird. Dies führt zu einer verbesserten dynamischen Antwort des Steuersystems. Darüber hinaus hält der die Blöcke 4-57» 458 und 459 enthaltende Umwandlungszähler ebenfalls die binäre Zahl oder die Worte, die das umgewandelte Signal bezeichnen, und zwar solange, bis sie von dem Rechner angefordert werden, wodurch die Notwendigkeit separater Halte- oder Speicherregister eliminiert wird. Wie oben angedeutet, werden die einzelnen einzigartigen Vorteile und die verschiedenen Teile des Schaltkreises der Fig. 4C detaillierter beschrieben als die einzelnen Schaltkreise selbst nachfolgend beschrieben sind.

4.4 Zählersteuerlogik

Die Zählersteuerlogik des Blocks 454 der Fig. 4C wird im folgenden unter Bezugnahme auf den Schaltkreis der Fig. 4C1 beschrieben. Wie oben angedeutet, ist der digitale Schaltkreis des bevorzugten Ausführungsbeispieles der vorliegenden Erfinduni in LSI-Technik unter Verwendung einer nMOS-Logik ausgeführt. Die einzelnen aus dem grundlegenden nMOS-Schaltkreis entwickel-r ten Blöcke werden nachfolgend beschrieben und die einzelnen Blöcke sind in den Fig. 9.1 bis 9.30 dargestellt. Der Schaltkreis der vorliegenden Erfindung verwendet eine dynamische und

909836/0694

eine statische Zweiphasenlogik, die zwei verschiedene Haupttaktsignale Ey, und Hpj die zueinander ausser Phase liegen, verwendet und arbeitet auf einer Taktfrequenz von einem Megahertz. Der quarzgesteuerte Taktoszillator des Blocks 134- der Fig. 2 wird nachfolgend detaillierter beschrieben und der Schaltkreis ist ebenfalls vorgesehen zur Erzeugung zusätzlicher Taktsignale, unter Verwendung der Haupttakt signale. H,, und Hp.

Die Zählersteuerlogik wird jetzt im Zusammenhang mit dem schematischen Schaltbild der ELg. 4-C1 beschrieben. Ein Signal a,-, das ein digitales Signal ist, zeigt an, , dass die niederen sechs Bits des Impulsbreiten/Binär-Zählers der Blöcke 4-57 * 4-58 und 4-59 nicht alle Einsen sind. Dieses Signal wird von dem zweiten Zählerteil des Blocks 4-58 ausgegeben und über eine Leitung 4-61 einem Knotenpunkt 4-62 zugeführt«. Der Knotenpunkt 4-62 ist direkt mit dem Eingang eines Inverters 4-63 verbunden, dessen Ausgang mit einem invertierten Eingang eines logischen ODEE-Gatters 4-64- verbunden ist_s das invertierte Eingänge aufweist, das , wie im Stand der Technik bekannt, das logische Äquivalent zu einem NAND-Gatter mit zwei Eingängen ist. Der Knotenpunkt 4-62 ist weiterhin direkt mit einem ersten invertierten Eingang eines logischen UND-Gatters 4-65 verbunden, das vier invertierte Eingänge aufweist und das, wie im Stand der Technik bekannt, das logische Äquivalent für ein NOR-Gatter mit vier Eingängen darstellt.

Die ausgewählten Impulsbreiten-Darstellungen A₅ B₅ C, D, E oder fο der Analog-Sensorausgänge werden von dem Ausgang des Multiplexers der Jig. 4B ausgegeben und über die Leitung 4-53 dem Eingang eines Inverters 4-66 zugeführt. Der Ausgang des Inverters 4-66 ist mit einer stromführenden Elektrode eines S¹ET-Transistors 4-67 (der im nachfolgenden einfach als Transistor bezeichnet wird) verbunden, dessen andere stromführende Elektrode direkt mit einem Knotenpunkt 4-68 verbunden ist. Der Knotenpunkt 4-68 ist direkt mit der ersten stromführende Elektrode

909836/0694

eines weiteren Transistors 469 verbunden, dessen gegenüberliegende stromführende Elektrode direkt mit einem Knotenpunkt 470 verbunden ist. Parallel hierzu ist zwischen den Knotenpunkten 468 und 470 ein Weg vorgesehen, der aus einem Inverter 471 besteht, dessen Eingang mit dem Knotenpunkt 468 verbunden ist und dessen Ausgang direkt mit einem Eingang eines Inverters 472 verbunden ist, dessen Ausgang seinerseits direkt mit dem Knotenpunkt 470 verbunden ist. Der Knotenpunkt 470 ist dann direkt mit einem ersten invertierenden Eingang eines logischen UND-Gatters 473 verbunden, das vier invertierte Eingänge aufweist. Die Gate-Elektrode des ersten Transistors 467 ist mit der E₂ -Taktphase oder dem EL^-Signal verbunden, während die Gate-Elektrode des zweiten Transistors 469 mit der EL-Taktphase bzw. dem EL,-Signal verbunden ist. Das Impulsbreiten-Signal wird über die Leitung 453 zugeführt und durch die Wirkung des Inverters 466 invertiert. Dann wird es abgetastet oder tormässig gesteuert, und zwar durch die Taktimpulse E₂ und EL, um an dem ersten invertierten Eingang des UND-Gatters 473 anzukommen. Die Verwendung der Transistoren 467 und 469 und der Inverter 471 und 472 schafft einen herkömmlichen Hochfrequenz-Entprell-Schaltkreis (bounce prevention circuit), um sicherzustellen, dass das ausgewählte Impulsbreiten-Signal kontinuierlich dem ersten invertierten Eingang des UND-Gatters 473 für seine gesamte Zeitdauer zugeführt wird, da der obige Schaltkreis nur Rausch-Impulse oder -spitzen "entprellt", deren Zeitdauer kürzer ist als eine Taktphase EL-,.

Der Ausgang des Gatters 473 wird von einem Knotenpunkt 474 abgegriffen. Der Knotenpunkt 474 ist mit dem Eingang eines Inverters 475 verbunden, dessen Ausgang ein Signal b5 zu den ersten und zweiten Impulsbreitenzählern der Blöcke 457 bzw. 458 über eine Ausgangsleitung 476 leitet. Das Signal b5 ist ein Steuersignal, das dazu verwendet wird, die niederen sechs Bits der Impulsbreiten-Zähler der Blöcke 457 und 458 von einer Zählung zu unterdrücken, wie nachfolgend beschrieben.

909836/0694

Der Knotenpunkt 474 ist weiterhin mit dem zweiten invertierten Eingang des logischen ODER-Gatters 464 verbunden. Der Ausgang des Gatters 464 ist das Signal Cj-, das zu dem zweiten und dritten Impulsbreiten-Zähler der Blöcke 458 und 459 über eine Leitung 477 geleitet wird. Das Signal C₁- ist ein Steuersignal, das dazu verwendet wird, die oberen fünf Bits des Impulsbreiten Zählers der Blöcke 458 und 459 von einer Zählung auszunehmen, wie nachfolgend beschrieben.

Der Knotenpunkt 474 ist weiterhin mit dem Eingang eines Inverters 478 verbunden, dessen Ausgang mit einem Knotenpunkt 479 verbunden ist. Der Knotenpunkt 479 ist mit dem zweiten invertierten Eingang des UND-Gatters 465 und mit dem ersten invertierten Eingang des logischen UND-Gatters 480, das drei invertierte Eingänge aufweist, verbunden. Ein Taktsignal EU wird an den Eingang eines Inverters 481 angelegt, dessen Ausgang mit einem Knotenpunkt 482 verbunden ist. Der Knotenpunkt 482 ist direkt mit einem zweiten invertierten Eingang des Gatters 480 und mit einem dritten invertierten Eingang des Gatters 465 verbunden. Das Signal EU ist weiterhin direkt mit dem invertierten Eingang eines weiteren logischen UND-Gatters 483 mit zwei invertierten Eingängen verbunden und der Ausgang des Gatters 483 ist mit dem dritten invertierten Eingang des UND-Gatters 480 zurückverbunden und mit dem vierten und letzten invertierten Eingang des UND-Gatters 465. Der zweite und letzte Eingang des Gatters 483 wird von dem Ausgang des Gatters 480 abgegriffen. Mit diesen Ausgängen, die mit ihren entsprechenden Eingängen kreuzverbunden sind, bilden die Gatter 480 und 483 eine 7erriegelungsanordnung. Der Ausgang des Gatters 465 führt das Signal de, das zu dem Impulsbreiten-Zähler-Schaltkreis der Blöcke 458 und 459 über eine Leitung 484 geleitet wird. Das Signal dj- ist ein Steuersignal, das die D-Eingänge für die fünf oberen Bits der Impulsbreiten-Zähler der Blöcke 458 und 459 der EIg. 4C in Bereitschaft setzt.

909836/0694

Der Ausgang des Gatters 4-80 ist das Signal e,-, das zu dem Impulsbreiten-Zähler der Blöcke 457 und 458 über eine Leitung 485 geleitet wird. Das Signal e^ ist ein Steuersignal, das die D-Eingänge für die sechs niederen Bits des Impulsbreiten-Binär-Zählers der Blöcke 457 und 458 in Bereitschaft setzt. Der Ausgang des Gatters 485 ist das Signal f,-, das mit allen Stufen des Impulsbreiten-Zählers der Blöcke 457 j 458 und 459 über eine Leitung 486 verbunden ist und die gespeicherte Information in allen Stufen des Impulsbreiten-Binär-Zählers der Blöcke 457» 458 und 459 verriegelt, wie nachfolgend beschrieben.

Ein R/S-Flip-Flop 487 ist mit seinem Setzeingang mit der Quelle des Signales I_Q verbunden, das ein Steuersignal aus dem Mikroprozessorsystem des Blocks 123 der !"ig. 2 ist, das dazu verwendet wird, den Sägezahn-Generator mit dem Rechnerprogramm zu synchronisieren und eine software-gesteuerte Analog/Digital-Umwandlüng einzuleiten. Der Rücksetzeingang des Flip—Flops 487 ist direkt mit der Quelle des rechnergesteuerten Kommandosignales n_Q aus dem Mikroprozessorsystem des Blocks 123 verbunden, das das letzte signifikante Wort des Impulsbreiten/ Binär-Wandlers in Bereitschaft setzt, auf den Datenbus verbunden zu werden.

Ein Takteingang des Flip-Flops 487 ist mit Taktsignal H_x, verbunden, während der andere Takteingang mit dem phasenmässig entgegengesetzten Taktsignal EL^, verbunden ist. Der direkte Rücksetzeingang DR des Flip-Flops 487 ist direkt mit der Quelle des Rücksetzsignales v~ verbunden, das ein Rücksetzsignal bei eingeschalteter Leistung ist, das mit dem Logiktakt synchronisiert ist. Der Cj-Ausgang des Flip-Flops 487 ist direkt mit einem Ausgangsknotenpunkt 488 verbunden. Der Knotenpunkt 488 ist direkt mit einem invertierten Eingang eines logischen UND-Gatters 489 mit zwei invertierten Eingängen verbunden. Der Knotenpunkt 488 ist weiterhin über eine Leitung 490 mit einem ersten Eingang eines . logischen NOR-Gatters 491 verbunden und weiter-

909836/0694

hin noch mit einer ersten stromführenden Elektrode eines Transistors 4-92, dessen gegenüberliegende stromführende Elektrode direkt mit dem Eingang eines Inverters 4-93 verbunden ist. Der .Ausgang des Inverters 4-93 ist mit der ersten stromführenden Elektrode eines weiteren Transistors 4-94- verbunden, dessen gegenüberliegende stromführende Elektrode mit einem Knotenpunkt 4-95 verbunden ist» Der Knotenpunkt 4-95 ist direkt mit dem zweiten invertierten Eingang eines logischen UND-Gatters 4-89 und mit dem Eingang eines Inverters 4-96 verbunden, dessen Ausgang direkt mit einem zweiten Eingang des MOE-Gatters 4-91 verbunden ist»

Die Gate-Elektrode des ersten Transistors 4-92 ist mit der Quelle der Taktimpulse EL verbunden, während die Gate-Elektrode des zweiten Transistors 4-94- mit der Quelle der Taktsignale Ho mit entgegengesetzt-liegender Phase verbunden ist, so dass der Q-Ausgang, der an dem Knotenpunkt 4-88 und damit an einem Eingang des Gatters 4-89 anliegt, um eine Taktzeit verzögert ist und invertiert, bevor er dem zweiten invertierten Eingang des UND-Gatters 489 angelegt wird. Der Ausgang des UND-Gatters 4-89 ist direkt mit dem Setzeingang eines zweiten B/S-Flip-Flops 4-97 verbunden. Weiterhin mit einem invertierten Eingang eines 'logischen UND-Gatters 4-98, das zwei invertierte Eingänge besitzt und mit einem Knotenpunkt 4-99«- Das Steuersignal I^, das von dem Ausgang des Fenster-Steuerzahlers des Blocks 4-56 der Fig. 4-C geliefert wird, wie nachfolgend erläutert,, wird über eine Leitung 501 einem Knotenpunkt 5Ö2 zugeführt. Der Knotenpunkt 502 ist direkt mit dein Eingang eines Inverters 503 verbunden, dessen Ausgang mit dem zweiten invertierten Eingang des Gatters 4-98 verbunden ist. Der Ausgang des Gatters 4-98 ist direkt mit dem Rucks et ζ eingang des R/S-Flip-Flops 4-97 verbunden, während ein Takteingang davon mit der Taktphase IL verbunden ist und der andere Takteingang mit der Taktphase IL^. Der direkte Rückset zeingang des R/S-Flip-Flops 4-97 ist mit der Quelle des Rüek-r setssignales V₂ verbunden. Der Q-Ausgang des Flip-Flops 4-97 ist direkt mit dem dritten und letzten Eingang des NOR-Gatters 4-91

909836/0 694

verbunden und der Ausgang des NOR-Gatters 491 wird von einem Knotenpunkt 504 abgegriffen. Der Knotenpunkt 504 ist direkt mit einem zweiten invertierten Eingang des UND-Gatters 473 verbunden und mit dem ersten invertierten Eingang eines logischen UND-Gatters 505, das zwei invertierte Eingänge aufweist. Der andere invertierte Eingang zu dem UND-Gatter 505 ist über eine Leitung 506 mit dem Ausgang des Sägezahn-Rücksetz-Steuerzählers des Blocks 455 der Fig. 4C verbunden, wie nachfolgend beschrieben, der das Signal I^ ausgibt, das ein Überlaufsignal aus dem Sägezahn-Rücksetz-Steuerzähler ist. Der Ausgang des UND-Gatters 505 ist das Signal n^, das allen Stufen des Impulsbreiten-Zählers der Blöcke 457» 4-58 und 459 über eine Ausgangsleitung 507 zugeführt wird. Das Signal n,- ist ein Steuersignal, das zum Rücksetzen des Impulsbreiten-Zählers verwendet wird, wie nachfolgend beschrieben.

Das Signal 1,,, das das Ende einer Analog/Digital-Umwandlung anzeigt, wird weiterhin über die Leitung 50I und den Knotenpunkt 502 dem Rucksetζeingang eines weiteren R/S-Flip-Flops 510 und dem Eingang eines Inverters 5II zugeführt, dessen Ausgang direkt mit dem Setzeingang des Flip-Flops 510 verbunden ist. Der erste Takteingang des Flip-Flops 510 ist mit der ersten Taktphase H^ und der zweite Eingang direkt mit der zweiten Takt- , phase Hp verbunden. Der direkte Rücksetzeingang ist zum Empfang des Rücksetzsignales v~ bei eingeschalteter Leistung verbunden, wie oben beschrieben. Der Q-Ausgang des R/S-Flip-Flops 5IO wird von einem Knotenpunkt 512 abgegriffen. Der Knotenpunkt 512 ist über eine Leitung 513 mit dem dritten Eingang des Gatters 473 verbunden und der vierte Eingang des Gatters 473 wird direkt von dem Ausgang des NOR-Gatters 491 über den Knotenpunkt 504 abgegriffen. Wie oben beschrieben, wird der Ausgang des UND-Gatters 473 von dem Knotenpunkt 474 abgegriffen und invertiert oder tormässig gesteuert, um die Steuersignale bj-, Cj-, dj-, e^ und f(- zu erzeugen.

Der Knotenpunkt 512 ist weiterhin über eine Leitung 514- mit

909836/0694

-•"j ΛΛΓ

einem ersten invertierten Eingang eines logischen UND-Gatters 515 verbunden, das vier invertierte Eingänge aufweist. Der Q-Ansgang des R/S-Flip-Flops 510 ist direkt mit einem ersten invertierten Eingang eines logischen ODER-Gatters 5I6 verbunden, dessen anderer invertierter Eingang von dem Ausgang eines Inverters 517 abgegriffen wird, dessen Eingang direkt mit dem Knotenpunkt 499 verbunden ist, der seinerseits mit dem Ausgang des Gatters 489 verbunden ist, wie oben beschrieben.

Der Ausgang des Gatters 5I6 wird von einem Knotenpunkt 518 abgegriffen und direkt dem Setzeingang eines weiteren R/S-I"lip-Plops 519 zugeführt. Der Knotenpunkt 5I8 ist weiterhin mit einem ersten invertierten Eingang eines logischen UND-Gatters 520 verbunden, dessen anderer invertierter Eingang direkt mit der Leitung 5Ο6 verbunden ist, zum Empfang des Überlaufsignales i;z von dem Sägezahn-Rücksetz-Steuerzähler des Blocks 455 der Fig. 4G₅ wie oben angeführt. Der Ausgang des Gatters 520 ist direkt mit dem Rucksetζeingang des R/S-Flip-Flops 519 verbunden. Das Signal EL ist mit dem ersten Takteingang des Flip-Flops 519 verbunden, während das Signal EU mit dem zweiten Takteingang von ihm verbunden ist und der direkte Rücksetzeingang ist zum Empfang des Ruclcsetzsignales v~ bei eingeschalteter Leistung verbunden.

Der Q-Ausgang des R/S-Plip-Flops 519 wird an dem Knotenpunkt 509 abgegriffen, der über eine Leitung 5O8 mit einem invertierten Eingang des Gatters 473 verbunden ist und über eine Leitung 521 mit einem zweiten invertierten Eingang des Gatters 515. Der Q-Ausgang des R/S-Plip-llops 519 wird von einem Knotenpunkt 522 abgegriffen. Der Knotenpunkt 522 ist über eine Leitung 523 mit einem invertierten Eingang eines logischen UND-Gatters 524 verbunden, das drei invertierte Eingänge aufweist, und über eine Leitung 525 mit der Gate-Elektrode eines Transistors 526» Eine stromführende Elektrode des Transistors 526 ist direkt mit Masse verbunden, während die andere stromfüh-

909836/06S4

rende Elektrode dazu verwendet wird, das Sägezahn-Rücksetz-Signal i_Q zu dem Sägezahn-Generator-Schaltkreis der !"ig. 3F über die Leitung 399 auszugeben.

Der Knotenpunkt 499 ist weiterhin über· eine Leitung 527 mit einem Knotenpunkt 528 verbunden. Der Knotenpunkt 528 ist direkt mit einem zweiten invertierten Eingang des UND-Gatters 524 verbunden. Weiterhin ist er mit einem dritten invertierten Eingang des UND-Gatters 515 verbunden und wird dazu verwendet, das Signal I_n- zu dem Fenster-Steuerzahler des Blocks 456 der Fig. 4C über eine Leitung 529 zu leiten. Das Signal Ic ist ein Steuersignal, das zum Rücksetzen des Signales "t₀" beim Start des programmgesteuerten Ana log/Digita1-Umwandlungszyklus, wie nachfolgend beschrieben., verwendet wird.

Der dritte und letzte invertierte Eingang zu dem Gatter 524 und der vierte und letzte Eingang zu dem Gatter 515 sind direkt mit der Quelle des Rucksetzsignales Vp bei eingeschalteter Leistung verbunden. Der Ausgang des Gatters 515 führt das Signal gr, das dem Fenster-Steuerzahler des Blocks 456 der Fig. 4C über eine Leitung 530 zugeführt wird. Das Signal gr ist ein Steuersignal, das zum Bereitsetzen des Fenster-Steuerzählers zum Zählen verwendet wird. Der Ausgang des Gatters 524 ist das Signal k,-, das zum Bereitsetzen des Sägezahn-Rücksetz-Steuerzählers zum Zählen verwendet wird, wie nachfolgend beschrieben. Schliesslich gibt der Q-Ausgang des R/S-Flip-Flops 497 das Steuersignal Ip zu dem Mikroprozessorsystem des Blocks 123 cLer Fig. 2 über eine Leitung 532 aus. Das Signal Ip ist ein Markiersignal (£lag signal) für den Rechner zum Anzeigen, dass eine Analog/Digital-Umwandlung momentan durchgeführt wird.

Die Wirkungsweise der Steuerzählerlogik der Fig. 4C1 wird im folgenden kurz beschrieben. Es sei angenommen, dass eine r.echnerangeforderte Impulsbreiten/Bihär-Umwandlung gerade vollständig durchgeführt worden ist. Das Impulsbreiten-Signal A, B, G, D, E oder f_R, das auf der Leitung 453 eingegeben wird, wird

909836/0894

auf niedrigem Pegel sein. Der Übergang von hohem zu niedrigem Pegel des Impulsbreiten-Signales wird als ein Signal mit hohem Pegel an dem Ausgang des Inverters 466 erscheinen und in der Taktperiode, die dazu verwendet wird, die Transistoren 467 und 469 mit den beiden Taktphasen H₂ und H^ tormässig zu steuern, wird dieser hohe Pegel dem ersten invertierten Eingang des UND-Gatters 473 dargeboten, wodurch das Gatter ausser Bereitschaft gesetzt wird und sein Eingang an dem Knotenpunkt 474 veranlasst wird, auf niedrigen Pegel zu gehen«. Ein niedriger Pegel an dem Knotenpunkt 474 wird von dem Inverter 475 invertiert,, was bewirkt, dass das Signal b,- auf hohen Pegel geht, was die niederen sechs Bits des Impulsbreiten-Zählers der Blöcke 457 und 458 der I¹Ig., 4C unterbindet,, Der niedrige Pegel an dem Knotenpunkt 474 wird weiterhin einem invertierten Eingang des NOE-Gatters 464 zugeführt, was das Signal c,- veranlasst, auf einen hohen Pegel zu gehen«, so dass die fünf oberen Bits des Impulsbreiten-Zählers der Blöcke 458 und 459 der Fig., 40 unterbunden werden, so dass ein weiteres Zählen durch die Impulsbreiten-Zähler 457, 458 und 459 der Eig, 4C unterbunden ist.

Darüber hinaus wird ein niedriger Pegel an dem Knotenpunkt durch den Inverter 478 invertiert, um einen hohen Pegel zu einem der invertierten Eingänge des UUD-Gatters 465 und zu einem der invertierten Eingänge des UND-Gatters 480 anzulegen, so dass die .Signale d,- bzw. e,- die oberen fünf Bits und die unteren sechs Bits des Impulsbreiten-Zählers der Blöcke 457, 458 und 459 der Fig. 4C ausser Bereitschaft setzen,, wie oben beschrieben. Ein niedriger Pegel an dem Ausgang des Gatters 480 wird das Signal £f- veranlassen, an dem Ausgang des Gatters 483 auf einen hohen Pegel zu gehen, wenn die nächste Taktphase H₂ auf niedrigen Pegel geht, um so die in den verschiedenen Stufen der Zähler gespeicherten Informationen auf ihren momentanen Zählerstandwert zu verriegeln«,

Da das Flip-Flop 487 noch nicht durch das Signal n_n zurückge-

909836/0694

setzt wurde, bleibt der (^-Ausgang auf hohem Pegel, so dass ein niedriger Pegel zu einem invertierten Eingang des UND-Gatters 489 geliefert wird, während ein hoher Pegel dem anderen invertierten Eingang dargeboten wird. Folglich ist der Ausgang des Gatters 489, das Signal Ij-? auf niedrigem Pegel. Da der Fenster-Steuerzahler des Blocks 456 der Fig. 40 noch nicht das Ende des Zählsignales I_x, dekodiert hat, bleibt die Analog/ Digital-Umwandlung in dem Fortschalt-Flip-Flop 497 gesetzt, so dass eine lins an dem Q-Ausgang vorhanden ist und zu einem Eingang des NOR-Gatters 491 geleitet wird und so dessen Ausgang an dem Knotenpunkt 504 veranlasst, auf niedrigem Pegel zu sein. Da das Sägezahn-Rücksetz-Signal i^ normalerweise auf hohem Pegel- ist, ist das Gatter 505 ausser Bereitschaft gesetzt, was bewirkt, dass sein Ausgang auf niedrigem Pegel ist, was anzeigt, dass das Rücksetzsignal n,- noch nicht auf der Leitung 507 erzeugt worden ist. Ist der Q-Ausgang des Flip-Flops 497 auf hohem Pegel, so ist der Q-Ausgang auf niedrigem Pegel und daher bleibt das Signal Ip auf niedrigem Pegel..

In ähnlicher Weise wird der niedrige Pegel an den Knotenpunkt 502 durch den Inverter 5II invertiert, um das Flip-Flop 510 in dem gesetzten Zustand zu halten, da das Ende des Umwandlungssignales Iy, noch nicht auf einen hohen Pegel gegangen ist. Dies bewirkt, dass ein hoher Pegel dem einen invertierten Eingang des ODER-Gatters 5I6 angelegt wird. Allerdings, solange das Signal Ic an dem Knotenpunkt 499 auf niedrigem Pegel bleibt, wird dieses durch den Inverter 517 invertiert, um ein weiteres Signal dem weiteren invertierten Eingang des ODER-Gatters 516 zuzuführen, so dass ein niedriger Pegel normalerweise an dem Knotenpunkt 5I8 angelegt ist, der das Flip-Flop 519 daran hindert, gesetzt zu werden und es normalerweise in dem rückgesetzten Zustand hält. Wenn das Flip-Flop 519 normalerweise in dem rückgesetzten Zustand gehalten wird, so wird ein niedriger Pegel an seinem Q-Ausgang und ein hoher Pegel an seinem Q-Ausgang anwesend sein. Der hohe Pegel an dem Q-Ausgangsknoten-

909836/0694

punkt 522 wird einem invertierten Eingang des UND-Gatters 524 angelegt, was das Signal k,- veranlasst, auf niedrigen Pegel zu gehen und den Rücksetz-Steuerzähler der Fig. 4C2 zurückzusetzen wie nachfolgend beschrieben. Die Anwesenheit eines hohen Signales an dem Knotenpunkt 522 veranlasst weiterhin, dass der Transistor 526 leitend ist, um das Sägezahn-Rücksetz-Signal Iq normalerweise auf Masse zu ziehen. Solange das Signal i₀ auf niedrigem Pegel bleibt, kann es den Transistor 395 von dem Sägezahn~Generator-Schaltkreis der Fig. 3F nicht einschalten, um den Sägezahn-Kondensator 391 zu entladen, so dass der Sägezahn-Generator frei ist, normal zu arbeiten.

Schliesslich liefert, solange das Flip-Flop 510 in dem gesetzten Zustand gehalten ist, der Q-Ausgangsknotenpunkt 512 einen niedrigen Signalpegel über die Leitung 514 zu einem invertierten Eingang des UND-Gatters 515» um das Ausgangssignal g[- hoch zu halten, um so den Fenster-Steuerzähler der Fig. 4C4 in Bereitschaft zu setzen, zu zählen, bis das 1^-Signal auf hohen Pegel geht„ um das Rücksetzen des Flip-Flops 510 zu triggern, was das Gatter 515 ausser Bereitschaft setzt und das Signal gtauf niedrigen Pegel hält, um den Fenster-Zähler zurückzusetzen und ein weiteres Zählen zu unterbinden, wie nachfolgend beschrieben.

Als nächstes sei angenommen, dass keine Rechneranforderung für eine Analog/Digital-Umwandlung vorhanden war. Wenn der Zählerstand 992 von dem Fenster-Steuerzähler der Fig_o 4C4_f wie nachfolgend beschrieben, erfasst wurde, geht das Signal t_Q auf niedrigen Pegel, um den Sägezahn-Generator der Fig. 3F in Bereitschaft zu setzen, einen Selbstkorrektur-Impuls zu erzeugen, wie oben beschrieben. Sobald der Zählerstand 1024 erfasst wurde , geht der tg-Impuls wiederum auf hohen Pegel und bleibt für eine Taktzeit hoch«, bevor das Signal I^ erzeugt wird, um das Ende eines Fenster-Zählintervalles anzuzeigen»

909836/06

Wenn I^ auf hohen Pegel geht, wird ein hohes Signal.-dem Rückset z-Flip-Flop 510 für eine Taktzeit angelegt. Wenn das Flip-Flop 510 zurückgesetzt ist, wird der niedrige Pegel von dem Q-Ausgang dem einen invertierten Eingang des ODER^Gatters 516 zugeführt, was dessen Ausgang veranlasst auf hohen Pegel zu gehen und das Flip-Flop 519 zu setzen. Wenn das Flip-Flop 519 gesetzt wird, geht der Q-Ausgang auf hohen Pegel, um das g,--Signal auf niedrigem Pegel und den Ausgang des Gatters 473 auf niedrigem Pegel zu halten, während der Q-Ausgang auf niedrigen Pegel geht. Wenn der Q-Ausgang bei 522 auf niedrigem Pegel ist, ist das Gatter 524 in Bereitschaft gesetzt und wenn I₁- ebenfalls niedrig ist und das Signal V₂ für eingeschaltete Leistung nicht anwesend ist, so geht der Ausgang des Gatters 524 auf hohen Pegel, so dass das Signal k,- dazu verwendet wird, den Sägezahn-Eücksetz-Steuerzähler der Fig. 4C2 in Bereitschaft zu setzen, so dass er mit Zählen beginnt. Weiterhin schaltet die Anwesenheit des niedrigen Signales an dem Knotenpunkt 522 den Transistor 526 aus und ermöglicht, dass das Sägezahn-Rücksetz-Signal i_Q auf der Leitung 399 auf hohen Pegel geht. Wenn das Sägezahn-Rücksetz-Signal auf hohen Pegel geht, schaltet es den Transistor 395 der Fig. 3F an, um den Sägezahn-Kondensator 391 kurzzuschliessen oder zu entladen und den Sägezahn-Generator für den nächsten Sägezahnzyklus vorzubereiten, wie oben beschrieben.

Wenn dann das Signal I^ auf hohen Pegel geht, wird es von dem Inverter 503 invertiert, wodurch ein niedriger Pegel für den anderen invertierten Eingang des UND-Gatters 498 geliefert wird, wodurch veranlasst wird, dass sein Ausgang auf hohen Pegel geht, um das Flip-Flop 497 zurückzusetzen. Wenn das Flip-Flop 497 zurücksetzt, geht das Signal I₂ auf hohen Pegel und der Q-Ausgang auf niedrigen Pegel. Wenn der Q-Ausgang auf niedrigem Pegel ist, ist das Gatter 473 ausser Bereitschaft gesetzt durch einen hohen Pegel an dem Q-Ausgang des Flip-Flops 519, durch einen hohen Pegel, der an dem Knotenpunkt 504 an dem Ausgang des Gatters 491 liegt, dessen Eingänge alle auf niedrigem

909836/0694

Pegel sind, und durch den hohen Pegel an dem Knotenpunkt 4-70, da die Impulsbreiten-Signale A, B, G, D, E oder fg noch nicht aufgetreten sind. Folglich bleiben die Inhibit-Signale b,- und Cr auf hohem Pegel, um die niederen sechs Bits und die oberen fünf Bits des Impulsbreiten-Zähler-Schaltkreises der Blöcke 457j 4-58 und 459 cLer Fig. 4C zu unterbinden, während die Zähler· bereitsetz-Signale dt- und e^ auf niedrigem Pegel bleiben. Das Signal Ic bleibt ebenfalls auf niedrigem Pegel, während das Signal k,- auf hohen Pegel geht, wie oben angedeutet, um den Sägezahn-Rücksetz-Zähler der Fig. 4C2 in Bereitschaft zu setzen während das Sägezahn-Rücksetz-Signal 1q auf hohen Pegel geht, um den Sägezahn-Kondensator 391 zu entladen. Das Signal gc an dem Ausgang des Gatters 515 geht auf niedrigen Pegel, sobald das Signal 1* das Flip-Flop 510 zurücksetzt und bleibt auf niedrigem Pegel, selbst wenn 1^ auf hohen Pegel geht, um das Flip-Flop 510 aufgrund des Setzens des Flip-Flops 519 erneut zu setzen. Da gc auf niedrigem Pegel ist, bleibt der Fenster- ■ Steuerzähler der Fig. 4C4 zurückgesetzt und für ein Zählen gesperrt.

Sobald der in Bereitschaft gesetzte Sägezahn-Rücksetz-Steuerzähler 128 Taktimpulse.zählt, bewirkt sein dekodierter Ausgang, dass das Signal i-, auf niedrigen Pegel geht. (Tatsächlich sind es 127 gezählte Taktimpulse plus eine Taktausgangverzögerung, wie nachfolgend beschrieben). Wenn i, auf niedrigen Pegel geht, erzeugt das Gatter 520 ein hohes Signal zum Rücksetzen des Flip-Flops 519. Das Rücksetzen des Flip-Flops 519 bewirkt, dass eine Mull bzw« ein niedriger Pegel an dem Q-Ausgangsknotenpunkt 509 erscheint, der das Gatter 515 in Bereitschaft setzt« Wenn alle Eingänge des Gatters 515 östzt in Bereitschaft gesetzt sind, so geht das Signal g,- auf der Leitung 530 auf hohen Pegel und setzt den Fenster-Steuerzähler der Fig_e 404 in Bereitschaft , mit dem Zählen für ein Zeitintervall oder "Fenster" zu beginnen, während dessen · die Ana log/Digit a !-Umwandlung stattfinden wird» Darüber hinaus bewirkt das Zurücksetzen des Flip-

909836/0694

Flops 5^9 »dass der Q-Ausgang auf hohen Pegel geht, was das Gatter 524 ausser Bereitschaft setzt, um zu bewirken, dass das Signal Ic,- auf niedrigen Pegel geht, um erneut den Sägezahn-Rücksetz-Steuerzähler zurückzusetzen und ein weiteres Zählen zu unterbinden. Der hohe Pegel an dem Q-Ausgang bewirkt weiterhin, dass der Transistor 526 leitend wird, um das Sägezahn-Rücksetz-Signal ±q in seinen normalerweise niedrigen Pegelzustand zurückzubringen. . Dies startet das Zählen des Fenster-Zählers der Fig. 4C4 und das definierte Zeitintervall, während dessen die Analog/Digital-Umwandlung stattfindet.

Wenn der Fensterzähler der Fig. 4C4 den Zählerstand 992 dekodiert hat, so geht das Signal t_Q erneut auf niedrigen Pegel, bis zur Erfassung des Zählerstandes 1024, bei dem t_Q erneut auf hohen Pegel geht und das Ende des Umwandlungssignales I^ geht für eine Taktperiode auf hohen Pegel. Wenn I^ auf hohen Pegel ist, wird das Flip-Flop 510 erneut zurückgesetzt, um das Flip-Flop 519 zu setzen, was veranlasst, dass das Signal g,-auf niedrigen Pegel geht, um den Fensterzähler zurückzusetzen und zu sperren. Weiterhin veranlasst dies, dass das Signal kr auf hohen Pegel geht, um den Sägezahn-Rücksetz-Zähler in Bereitschaft zu setzen und veranlasst, dass' das Sägezahn-Rücksetz-Signal i_Q auf hohen Pegel geht, um den Sägezahn-Kondensator 391 zu entladen, wie oben beschrieben.

Es sei jetzt allerdings angenommen, dass das rechnererzeugte Kommando nQ, das anzeigt, dass der Rechner die zuvor gespeicherten Zählerdaten übernommen hat, das Flip-Flop 487 zurückgesetzt hat und darauffolgend das rechnererzeugte Kommando 1_Q, <3bs die Einleitung einer Analog/Digital-Umwandlung anfordert, erzeugt wurde. Das Signal 1_Q geht für eine Taktperiode auf hohen Pegel. Die Anwesenheit eines hohen Pegels an dem Setzeingang des zuvor zurückgesetzten Flip-Flops 487 bewirkt, dass der Q-Ausgang auf niedrigen Pegel geht und dass das Signal zu einem invertierten Eingang des Gatters 489 geliefert wird. Da

909836/0694

der andere invertierte Eingang bereits mit einem niedrigen Signal von dem Knotenpunkt 495 beaufschlagt war, geht sein .Ausgang für eine Taktperiode auf hohen Pegel, bis der Inverter
493 den Knotenpunkt 495 auf hohen Pegel setzt _? um das Gatter 489 ausser Bereitschaft zu setzen, was seinen Ausgang erneut auf niedrigen Pegel gehen lässt. Der Ausgang des Gatters 489 ist das Signal Ic. Wenn I₁- für eine Taktperiode auf hohen
Pegel geht, setzt es das Flip-Flop 497 und bringt den Ausgang des Gatters 516 dazu, auf hohen Pegel zu gehen, was das Flip-Flop 519 zum Setzen bringt. Das Setzen des Flip-Flops 519 erzeugt einen niedrigen Pegel an dessem Q-Ausgang, was den letzten invertierten Eingang des Gatters 524 in Bereitschaft setzt, wodurch k^ auf hohen Pegel geht und den Sägezahn-Rücksetz-Zähler zurücksetzt.

Das Setzen des Flip Flops 497 bewirkt, dass der Q-Ausgang auf hohen Pegel geht, was seinerseits veranlasst, dass der Ausgang des KOR-Gatters 491 auf niedrigen Pegel geht und einen v/eiteren Eingang des Gatters 473 in Bereitschaft setzt. Sobald der Sägezahn-Rücksetz-Zähler, der durch das Setzen des Flip-Flops 519 in Bereitschaft gesetzt ist, den Zählerstand 128 erreicht hat, bewirkt der dekodierte Ausgang, dass das Signal I₇, auf
niedrigen Pegel geht. Wenn 1-, auf niedrigem Pegel geht, wird das Gatter 520 in Bereitschaft gesetzt, das Flip-Flop 519 zurückzusetzen» Wenn der Q-Ausgang des Flip-Flops 519 auf niedrigen "Pegel geht, wird ein weiterer Eingang des Gatters 473
in Bereitschaft gesetzt und alle Eingänge des Gatters 515 v/erden bereitgesetzt, so dass das Signal gc auf hohen Pegel geht, um den Fensterzähler in Bereitschaft zu setzen, mit der Zählsequenz zu beginnen. Gleichzeitig^ wenn der Q-Ausgang des
Flip-Flops 519 nach einem Rücksetzen auf hohen Pegel geht,
wird das Gatter 524 ausser Bereitschaft gesetzt, was das Signal kc veranlasst, auf niedrigen Pegel zu gehen, um den Sägezahn-Rücksetz-Zähler ausser Bereitschaft zu setzen und zu
löschen und den Transistor 526 in einen leitenden Zustand zu schalten, um so das Sägezahn-Rücksetz-Signal i_n auf einen

90983 6/0634

niedrigen Zustand zurückzusetzen, um den Transistor 395 Sägezahn-Generator-Schaltkreises der Fig. 3F ausser Bereitschaft zu setzen und der Sägezahnspannung erlaubt, mit dem Aufbauen an dem Sägesahn-Kondensator 391 zu beginnen.

Zu diesem Zeitpunkt ist das Impulsbreiten-Signal A, B, G, D, Ξ oder fg an dem Eingang 4-53 angekommen und wurde von dem Inverter 4-66 invertiert, was ein niedriges Signal an dem letzten Eingang des Gatters 473 anlegt. Die vier invertierten Eingänge des Gatters 4-73 werden in Bereitschaft gesetzt, durch die niedrigen Pegel, die durch die Ankunft des umzuwandelnden Impulsbreiten-Signales erzeugt wurde, durch das Setzen des Flip-Flops 510, was anzeigt, dass eine Analog/Digital-Umwandlung stattfindet, durch das Setzen des Flip-Flops 4-97, was anzeigt, dass der Rechner eine Umwandlung angefordert hat, und durch das Rücksetzen des Flip-Flops 519» was anzeigt, dass die Kondensatorentladung vollständig ist.

Folglich geht der Ausgang des Gatters 473 auf hohen Pegel, was veranlasst, dass das Signal b^ auf niedrigen Pegel geht, um die an den niedrigeren sechs Bits des Impulsbreiten-Zählers der Blöcke 457 und 458 der Fig. 4G eingeprägte Sperre zu entfernen. Das Signal Cj- bleibt auf hohem Pegel, da das Signal a,- hoch ist, was anzeigt, dass alle.niederen sechs Bits des Zählers noch .nicht alle Einsen sincLSobald alle sechs Bits des unteren Zählers

insen sind, geht das Signal a^ auf niedrigen Pegel und dieses Signal wird durch den Inverter 463 invertiert, was veranlasst, dass das Signal c^ auf niedrigen Pegel geht, was die Sperre von den oberen fünf Bits des Impulsbreiten-Zählers der Blöcke 458 und 459 entfernt. Sobald der Ausgang des Gatters 473 auf hohen Pegel geht, werden die Gatter 465 und 480 in Bereitschaft gesetzt und die Signale d^ und e,- gehen auf hohen Pegel, um sowohl die oberen fünf Bits und die unteren sechs Bits des Zählers der Blöcke 457, 458 und 459 in Bereitschaft zu setzen, mit dem Zählen zu beginnen.

909836/0 694

Wenn das Signal i^ auf niedrigen Pegel geht, setzt es auch das Gatter 505 in Bereitschaft, das hohe Signal n^ auf der Leitung 507 zu erzeugen. Dieses Signal wird dazu verwendet, den Impulsbreiten-Zähler der Blöcke 4-57, 4-58 und 459 der Mg. 4C zurückzusetzen, zur Vorbereitung einer neuen Zählfolge. Nach einer Taktdauer geht das Signal i, erneut auf hohen Pegel, was das Gatter 505 in Bereitschaft setzt, das Rucksetz-Signal nj- in einen niedrigen Zustand zurückzubringen«,

Da das Rücksetzen des Plip-Flops 5^9 veranlasst, dass das Signal ge- auf hohen Pegel geht, um den Eensterzähler in Bereitschaft zu setzen und da es bewirkt, dass das Signal b[- auf niedrigen Pegel geht, während die Signale d,- und e^ auf hohen Pegel geht, um zu ermöglichen, dass der Impulsbreiten-Zähler der Blöcke 4-57J 4-58 und 459 mit dem Zählen beginnt, stimmen die Zählerstände überein und das Zählen, das die Impulsbreiten/ Binär-Umwandlung bewirkt, entspricht den durch den in Bereitschaft gesetzten Fensterzähler gezählten Zählinhalten.

Die Anwesenheit des lenster-Zählerintervalls stellt sicher, dass zufällige negativ-gehende Rauschsignale und ähnliches bei den Signalen A, B, C, D, E oder fg nicht vorzeitig den Umwandlungsprozess beenden, bevor der Stammkörper des Impulsbreiten-Signals A, B, C, D, E oder fg beendet wurde. Dies ist eine einzigartige und ausserordentlich wirksame Massnahme, um den Schaltkreis vor Rauschsignalen zu schützen, was gleichzeitig die Genauigkeit des Analog/Digital-Wandlers der vorliegenden Erfindung vergrössert, wie nachfolgend beschrieben.wird«

Zu einem späteren Zeitpunkt hört die Impulsbreite des Signales As B, C₅ D, E oder fg auf, auf niedrigen Pegel zu gehen und dies wird als ein hoher Pegel an dem Knotenpunkt 470 abgebildet der das Gatter 473 ausser Bereitschaft setzt und den Ausgang an dem Knotenpunkt 474 veranlasst„ erneut auf niedrigen Pegel zu gehen. Die Anwesenheit eines niedrigen Pegels an dem Knoten-

909836/0694

punkt 4-74- bewirkt, dass die Signale tv und c,- unverzüglich, auf hohen Pegel gehen, um ein weiteres Zählen zu sperren. Weiterhin bewirkt dies, dass die Signale de und e^ auf niedrigen Pegel gehen, um ein weiteres Zählen zu unterbinden und dass das Signal f[- auf hohen Pegel geht, um die Ergebnisse in dem Zähler zu verriegeln. Folglich, sobald das gemessene Impulsbreiten-Signal A, B, C, D, E oder f_g beendet ist, hört jegliches Zählen durch den Impulsbreiten Zähler 4-57» 4-58 und 4-59 auf, obwohl der Fensterzähler fortfährt, seinen bestimmten Zyklus auszuzählen.

Bei der Erfassung der Zählerstandes 992 durch den Fensterzähler der Fig. 4-C4- geht das Signal t_Q auf niedrigen Pegel, was den Sägezahn-Generator der Fig. 3Ϊ¹ in Bereitschaft setzt, die Steilheit des Sägezahnes für den nächsten Arbeitszyklus selbst zu korrigieren. Bei der Erfassung des Zählerstandes 1024- geht das Signal tQ erneut auf seinen normalen hohen Zustand zurück, um eine weitere Zählsequenz abzuwarten. Dieser Zyklus wird immer wieder wiederholt, wenn die Impulsbreiten-Ausgänge, die verschiedenen abgetasteten Werte anzeigen, in binäre Zahlen oder digitale Worte zur Verwendung durch den Rechner umgewandelt werden. Nachdem jede Zahl errechnet wurde, wird sie in den Impulsbreiten-Zählern der Blöcke 4-57, 4-58 und 4-59 verriegelt und gespeichert, bis sie durch den Rechner abgefragt wird, wie nachfolgend beschrieben, so dass keine separate Zwischenspeicherstufe oder Speicherregister benötigt werden.

Die Zählersteuerlogik der Fig. 4-C1 schafft einen extrem einfachen Logikschaltkreis zur Erzeugung der notwendigen Kommandosignale, um die richtigen Zeitsteuersequenzen und ähnliches für eine hoch-genaue Analog/Digital-Umwandlung der ausgewählten erfassten Parameter sicherzustellen und ein weiteres Verständnis dieses Schaltkreises kann aus der folgenden Beschreibung der verschiedenen Schaltkreise, die durch die hiervon erzeugten Signale gesteuert werden, gewonnen werden.

909836/0694

290739Q

4.5 Sägezshn-Rücksetz-Steuerzähler

Der Sägezahn-Rücksetz-Steuerzähler des Blocks 455 der !ig. 4C wird im folgenden unter Bezugnahme auf das schetnatische Schaltbild der Fig. 4C2 erläutert. Das Steuersignal kj- wird von der Zählersteuerlogik des Schaltkreises der Pig. 4C1 ausgegeben und über die Leitung 531 dem Eingang eines Inverters 535 zugeführt, dessen Ausgang mit einem Knotenpunkt 536 verbunden ist. Der Knotenpunkt 536 ist direkt mit dem Rucksetz-Eingang DR für alle acht Stufen eines Acht-Stufenzählers 537 verbunden, der aus dynamischen Zwei-Phasen-Schiebe-Registern aufgebaut ist. Die einzelnen Schieberegister-Stufen, die den Zähler 537 bilden, sind in dem Blockschaltbild und den schematischen Fig. 9.24 A und B dargestellt.

Der Knotenpunkt 536 ist weiterhin direkt mit einem invertierten Eingang eines logischen UND-Gatters 538 verbunden, das drei invertierte Eingänge aufweist. Das zweite Phasentaktsignal Hg wird einem invertierten Eingang eines zweiten logischen UND-Gatters 539 zugeführt, das zwei invertierte Eingänge aufweist, weiterhin zu dem Eingang eines Inverters 54-0, dessen Ausgang mit einem zweiten invertierten Eingang des Gatters verbunden ist; schliesslich mit der Gate-Elektrode eines Transistors 541« Der Ausgang des UND-Gatters 539 ist zu dem dritten und letzten invertierten Eingang des UND-Gatters 538 zurückverbunden und mit dem ersten Takt-Phaseneingang h des Zählers 537,während der Ausgang des zweiten UND-Gatters 538 mit dem zweiten invertierten Eingang des UND-Gatters 539 zurückverbunden ist und direkt dem zweiten Taktphaseneingang h, des Zählers 537 zugeführt wird.

Während des Betriebes, wenn das Signal k^ auf niedrigem Pegel ist j ist das Signal ara Knotenpunkt 536 auf hohem Pegel, aufgrund der Anwesenheit des Inverters 535, der bewirkt, dass der Sägezahn-Rücksetz-Zähler 537 direkt rückgesetzt wird«. Die Anwesenheit eines hohen Signales an einem invertierten Eingang

909836/0694

2307390

des UND-Gatters 538 hindert den Zähler 537 daran, zu zählen, da der Ausgang des Gatters 538, der dem Eingang h dargeboten wird, gezwungen ist, auf niedrigem Pegel zu bleiben, um den Zähler 537 ^m Zählen zu hindern.

Die Arbeitsweise des Sägezahn-Rücksetz-Steuerzählers 537 ist konplex, aufgrund seiner Ausführung in nMOS-Logik durch LSI-Technik in der Form eines speziell aufgebauten, dynamischen, Zwei-Phasen-Schieberegisters, das die Chip-Fläche beträchtlich verringert. Die Zählsequenz des Schieberegxsters 537 kann aus der Zählerzustandstabelle der Fig. 4-C3 entnommen werden.

In der Praxis kann der Zähler 537 so aufgebaut werden, dass er zyklisch durch eine Anzahl von verschiedenen Zählsequenzen läuft oder Schleifen bildet in Abhängigkeit davon, welche Zählerausgänge miteinander exklusiv-ODER-verknüpft werden und dem Setzeingang zurückgeführt werden und in Abhängigkeit von weiteren Ausgangsdekodier-Faktoren.

Die zum Dekodieren der Ausgänge des Sägezahn-Rücksetz-Zählers 537 verwendete Matrix-Darstellung ist in 3?ig. 9 erläutert. Kurz zusammengefasst, stellt jeder Kreis ein nMOS-FET-Transistorelement dar und diese sind so aufgebaut, dass jede (Matrix-Zeile der mit einem Kreis versehenen Verbindungen ein NOR-Gatter darstellt, das eine Anzahl von Eingängen aufweist, gleic der Anzahl von Kreisen auf der horizontalen Linie,und in ähnlicher Weise stellt die mit dem "D"- oder Setzeingang einer gegebenen Zählerstufe rückverbundene vertikale Linie ein NOR-Gatter dar, das eine Anzahl von Eingängen aufweist, die gleich der Anzahl von mit einem Kreis versehenen Abschnitten auf der vertikalen Linie ist. (Im folgenden wird der "D"-Zählereingang oft mit "DS",für Datenschieben und nicht für "direktes Setzen" bezeichnet. Wo "direktes Setzen" beabsichtigt ist, wird dies besonders erwähnt.) Die Zählsequenz des Sägezahn-Rücksetz-Zählers 537 wurde durch NOR-Verknüpfung des nicht-invertierten Ausganges aus der fünften Stufe des Zählers 537 mit dem inver-

909836/0694

230?390

tierten Ausgang aus der achten Stufe des Zählers 5i>7 und durch NOR-Verknüpfen des invertierten Ausganges der fünften Stufe des Zählers 537 mit dem nicht-invertierten Ausgang der achten Stufe durchgeführt und dann durch Verbinden der Ausgänge dieser beiden NOR-Gatters als zwei Eingänge zu einem HOR-Gatter mit fünf Ausgängen, dessen Ausgang mit dem Setzeingang der ersten Stufe des Zählers 537 rückverbunden ist, zur Errichtung der Zählschleife. Wie in der Zählerzustandstabelle der Fig. 4C3 dargestellt, gestattet diese Kombination, dass der Zähler bis zu dem Zählerstand 217 aufeinanderfolgend zählt, wobei nur die ersten 128 Zustände verwendet werden, bevor damit begonnen wird, dass er sich selbst in einem neuen Zählzyklus wiederholt.

Zusätzlich sind alle invertierten Ausgänge aller acht Stufen des Zählers 537 miteinander NOR-verknüpft und ihr Ausgang ist als dritter Eingang zu dem NOR-Gatter mit fünf Eingängen verbunden, dessen Ausgang zu dem ¹¹D"- oder Setzeingang der ersten Stufe des Zählers 527 zurückgeführt ist, um einen Zählerüberlauf su verhindern. Darüber hinaus wurde gefunden, dass der Zähler 537 möglicherweise Fehler machen kann und aus der Hauptsteuerschleife in eine sekundäre oder tertiäre Schleife springen kann, aus der er nicht aus eigenem Antrieb zurückkehren kann. Folglich wird die NOR-Verknüpfung der nicht-invertierten Ausgänge der ersten, sechsten und siebten Stufen mit den invertierten Ausgängen der zweiten, dritten, vierten, fünften und achten Stufen dazu verwendet, den Übergang in eine fehlerhafte Schleife festzustellen und der Ausgang ist der vierte Eingang zu dem Setz-Steuer-NOR-Gatter 548 mit fünf Eingängen, dessen Ausgang den Zähler 537 zurück in eine richtige Zählfolge zwingt. In ähnlicher Weise erkennt die ODER-Verknüpfung der nicht-invertierten Zählerausgänge der zweiten, dritten, vierten und sechsten Stufe mit den invertierten Ausgängen der ersten, fünften, siebten und achten Stufe eine ähnliche fehlerhafte Schleife und da sein Ausgang der letzte Eingang zu dem NOR- > Gatter mit fünf Eingängen ist, zwingt er den Zähler 537 zurück

909836/0694

in die primäre Zählfolge oder Schleife.

Schliesslich wird der dekodierte Ausgang des Zählers 537 durch eine NOR-Verknüpfung der nicht-invertierten Eingänge der dritten, sechsten und achten Stufe (Q^, Qg und Qr₇) mit den invertierten Ausgängen der ersten, zweiten, vierten, fünften und siebten Stufe COT, QJ, Or , Q^ und CjU) des Sägezahn-Rücksetz-Zählers 537 abgegriffen, so dass dieses Zähler-Dekodier-NOR-Gatter mit acht Eingängen einen Ausgang mit hohem Pegel erzeugen wird, wenn immer der 128igste Zählimpuls gezählt wurde. Wie in der Zählerzustandstabelle der Fig. 4-C3 dargestellt, wird, nachdem 128 Taktimpulse gezählt wurden, das Binär-Zahl-Äquivalent zu 128 in dem Register 537 gespeichert. Folglich wird, von dem signifikantesten Bit zu den am wenigsten signifikanten Bits (von links nach rechts in Fig. 4C2) die Binär-Zahl 11011010 dekodiert werden, wenn der 128igste Zählschritt durchgeführt worden ist, um ein hohes Signal auszugeben. Da der erste Taktschritt so ist, dass alles Nullen eingegeben werden, wird tatsächlich der hohe Ausgang 127 Taktperioden oder Zählschritte später dekodiert.

Dieses hohe Signal von einer Taktzeitdauer wird dem Eingang eines Inverters 54-2 zugeführt, dessen Ausgang mit einer stromführenden Elektrode eines Transistors 54-3 verbunden ist. Die andere stromführende Elektrode des Transistors 54-3 ist mit dem Eingang eines Inverters 54-4- verbunden, dessen Ausgang direkt mit einer stromführenden Elektrode eines Transistors 541 verbunden ist. Die andere stromführende Elektrode des Transistors 54-1 ist direkt mit dem Eingang eines Inverters 54-5 verbunden, der das Rücksetz-Vervollständigungs-Signal i, auf die Leitung 506 ausgibt, das zu dem Zähler-Steuerlogik-Schaltkreis der Fig. 4-C1 geleitet wird, wie oben beschrieben. Das Taktphasensignal E₁ wird der Gate-Elektrode des Transistors 54-3 zugeführt während der zweite Phesentakt H₂ der Gate-Elektrode des Transistors 5^-1 zugeführt wird, wie oben beschrieben, so dass die zwei Taktphasen den"dekodierten Ausgang in serieller Weise mit

909836/0694

einer Verzögerung von einer Taktzeit aus dem Schaltkreis stufenweise ausgeben werden, wie allgemein bekannt» Folglich wurde oben von der Erzeugung eines Rücksetz-Vervollständigungs-Signals i, bei dem Zählerstand 128 gesprochen, was tatsächlich technisch korrekt ist, da es 128 Zählschritte nach der Zählerrücksetzung ausgegeben wird.

Da der dekodierte Ausgang des NOR-Gatters mit acht Eingängen, das das Ausgangs-Dekodier-System enthält, normalerweise auf niedrigem Pegel ist, ist der Ausgang des Inverters 442 normalerweise auf hohem Pegel, der Ausgang des Inverters 544 normalerweise auf niedrigem Pegel und der Ausgang des Inverters 545, d.h. das Signal i^_s ist normalerweise auf hohem Pegel, wie oben beschrieben. Allerdings, sobald der 128igste Zählerstand (wie in der Zustandstabelle angeführt) erreicht ist, was 127 Taktzeiten nach dem direkten Rücksetzen des Zählers 537 auftritt, geht der Ausgang des Dekodier-NOR-Gatters auf einen hohen Pegel, was bewirkt, dass der Ausgang des Inverters 542 auf niedrigen Pegel geht, der Ausgang des Inverters 544 auf hohen Pegel und das Signal i^ an dem Ausgang des Inverters 544 auf niedrigen Pegel nach dem 128igsten echten Zählerschritt nach dem Rücksetzen. Sobald der Zähler 537 den nächsten Zählschritt macht, geht der Ausgang des Dekodier-NOR-Gatters wiederum auf niedrigen Pegel, was bewirkt, dass das Signal i, für den verbleibenden Zählzyklus erneut auf hohen Pegel, geht»

Zur weiteren Erläuterung des Ausgangsschaltkreises des Zählers 537 sind die nicht-invertierten Ausgänge Q jeder der acht Stufen des Zählers 537 durch eine gerade vertikale Linie dargestellt _s die aus jeder Zählerstufe nach unten herausragen, während der invertierte Ausgang jeder der acht Stufen Q~ als zweiter Satz gerader vertikaler Linien dargestellt ist, die mit dem ersten Satz von vertikalen geraden Linien über Inverter 546a bis 5²J-Sh verbunden sind»

Jede der horizontalen Linien 55Oa bis 55Of ist mit ihrem einen

909836/0694

Ende mit einer stromführenden Elektrode und mit der Gate-Elektrode eines entsprechenden pull-up-Transistors 54-7a bis 5^-7 f verbunden, deren gegenüberliegende stromführende Elektrode direkt mit einer +5 Volt-Potentialquelle verbunden sind, um so die notwendige Treiberenergie für das NOR-Gatter zu liefern, das jeweils durch die horizontalen Linien dargestellt ist. Die oberste oder erste horizontale Linie 55Oa stellt ein NOR-Gatter mit acht Eingängen dar, das mit den invertierten Ausgängen jeder der acht Stufen des Zählers 537 verbunden ist, wie oben beschrieben. Die zweiten und dritten horizontalen Linien 55Ob bzw. 55Oc entsprechen zwei separaten NOR-Gattern, die die Exklusiv-ODER-Kombination bilden, zur Errichtung der primären Steuerschleife. Die vierte und fünfte horizontale Linie 55Od bzw. 55Oe entspricht den Dekodier-NOR-Gattern, die dazu verwendet werden, eine fehlerhafte Schleife zu erkennen und den Zähler 537 zurück in die primäre Steuerschleife zu zwingen, während die sechste und letzte horizontale Linie 55Of ein NOR-Gatter mit acht Eingängen darstellt, das dazu verwendet wird, den vorbestimmten Zählerstand zu dekodieren, um die Beendigung des Sägezahn-Rücksetz-Impulses anzuzeigen, wie oben beschrieben.

Die Ausgänge der ersten fünf NOR-Gatter entsprechen den ersten, zweiten, dritten, vierten und fünften horizontalen Linien 55Oa bis 55Oe, die als fünf Eingänge zu einem NOR-Gatter verbunden sind, das durch die vertikale Linie 54-8 dargestellt ist, das zu dem "D"- oder Setzeingang der ersten Stufe des Sägezahn-Rückset z-Zählers 537 zu Steuerzwecken rückverbunden ist. Wie oben angedeutet, ist der "D"-Eingang der ersten Zählerstufe oft als "DS"-Eingang (für Datenschiebe-Eingang) bezeichnet, jedoch darf er nicht mit einem direkten Setzeingang verwechselt werden. Wann immer das Symbol "DS" dazu verwendet wird, einen direkten Setzeingang zu bezeichnen, so wird dies ausdrücklich erwähnt. Das gegenüberliegende Ende der Leitung 5^-8, die das NOR-Gatter mit fünf Eingängen darstellt, ist dargestellt, dass sie mit der ersten stromführenden Elektrode und der Gate-

909836/0694

Elektrode eines pull-up-Transistors 549 verbunden ist, dessen gegenüberlxegende stromführende Elektrode direkt mit der +5-Volt-Potentialquelle verbunden ist, um das notwendige "Hochziehen" zum Treiben des NOR-Gatters 54-8 zu liefern und um sicherzustellen, dass die richtigen Logikpegel aufrechterhalten werden, wie im Stand der Technik allgemein bekannt.

Während des Betriebes hält die Zähler-Steuerlogik der Fig. 401 das Signal k,- normalerweise auf niedrigem Pegel, so dass ein hohes Signal dem Rücksetzeingang des Zählers 537 zugeführt wird, um diesen im rückgesetzten Zustand zu halten. Sobald die Zähler-Steuerlogik der Fig. 401 den Start eines Sägezahn-RücK-setz-Impulses anzeigt, durch ein Setzen des Flip-Flops 519, so geht das Signal k^ auf hohen Pegel, was veranlasst, dass ein niedriger Pegel dem Knotenpunkt 536 dargeboten wird, was die Ausgänge der Gatter 538 und 539 in Bereitschaft setzt, bei gegenüberliegenden Taktphasen H₂ und H₂" Impulse auszugeben, um den Sägezahn-Rücksetz-Zähler 537 zu betreiben. Sobald der vorbestimmte Dekodier-Zählerstand erreicht ist, erzeugt das Dekodier-Netzwerk, das aus dem NOR-Gatter mit acht Eingängen der letzten horizontalen Linie 55Of besteht, ein Signal mit einer Taktbreite, das das Ende des Sägezahn-Rücksetz-Signales i,· dazu bringt, für eine Taktzeit auf niedrigen Pegel zu gehen«, Wie oben beschrieben, setzt das Signal i,, wenn aus auf niedrigem Pegel geht, das Flip-Flop 519 zurück, um die Entladung des Sägezahn-Kondensators 391 zu beenden und es erzeugt das Rucksetz-Signal n^ zum Löschen des Impulsbreiten-Zählers der Blöcke 457, 4-58 und 459, wie nachfolgend besehrieben.

4.6 Fenater-Steuer-Zähler

Der Fenster-Steuer-Zähler des Blocks 456 der Fig„ 40 wird im folgenden unter Bezugnahme auf das schematische Schaltbild der Fig., 404 beschrieben. Das Signal g,- von dem Ausgang des Gatters 515 der Fig. 401 wird über eine Leitung 530 dem Eingang des Inverters 55I zugeführt, dessen Ausgang direkt mit dem inver-

909836/0694

tierenden Eingang eines logischen UIUD-Gatters 552, das drei invertierte Eingänge aufweist, verbunden ist. Der Ausgang des Inverters 551 ist weiterhin mit dem direkten Rücksetzeingang DR eines elfstufigen Fensterzählers 553 verbunden, der aus elf einzelnen dynamischen Zweiphasen-Flip-Flop-Stufen aufgebaut ist, wie in dem Blockschaltbild und dem Schaltbild der Fig. 9.24A und B dargestellt ist. Die elf einzelnen Stufen sind so angeordnet, dass sie ein elfstufiges dynamisches Zweiphasen-Schieberegister bilden, das als Zähler verwendbar ist, ähnlich dem oben beschriebenen Sägezahn-Rücksetz-Zähler 537 der Fig. 402.

Die zweite Taktphase EU ist mit einem ersten invertierenden Eingang eines zweiten logischen UND-Gatters 554- und mit dem Eingang eines Inverters 555 verbunden, dessen Ausgang direkt mit dem zweiten invertierenden Eingang des Gatters 552 verbunden ist. Der Ausgang des Gatters 552 ist direkt mit dem zweiten Phasentakteingang h, aller Schieberegisterstufen des Fensterzählers 553 verbunden und mit dem zweiten invertierenden Eingang des Gatters 554 zurückverbunden. Der Ausgang des Gatters 554 ist direkt mit dem ersten Phasentakteingang h aller Schieberegisterstufen des Fensterzählers 553 verbunden und mit dem dritten und letzten invertierenden Eingang des Gatters zurückverbunden.

Während des Betriebes wird das Signal g,-, das an dem Ausgang des Gatters 515 in Fig. 4C1 entsteht, normalerweise hoch gehalten. Das Signal geht auf niedrigen Pegel, wenn das Flip-Flop 519 gesetzt ist, um den Start eines Sägezahn-Rücksetz-Impulses ±q anzuzeigen. Sobald gr auf niedrigen Pegel geht, wird es durch den Inverter 551 invertiert, um die einzelnen Stufen des Zählers 553 zurückzusetzen. Wenn das Flip-Flop durch das Signal i^, das auf niedrigen Pegel geht, wenn der vorbestimmte Zählerstand von dem Sägezahn-Rücksetz-Steuerzähler der Fig. 4-C2 dekodiert ist, zurückgesetzt wird, geht das Signal gc auf hohen Pegel, zusammen mit dem abfallenden (von hoch zu

909836/0694

niedrig) Übergang des Sägezahn-Rücksetz-±mpulses i_Q.

Sobald das Signal gj- auf hohen Pegel geht, wird es invertiert, um einen niedrigen Pegel an den ersten invertierten Eingang des Gatters 552 zu liefern, was den Zähler 553 in Bereitschaft setzt, mit dem Zählen der Taktimpulse zu beginnen. Der Zähler wird mit dem Zählen fortfahren, bis das Signal gr erneut auf niedrigen Pegel geht, um den Zähler 553 zurückzusetzen und das Gatter 552 ausser Bereitschaft zu setzen.

Jede der elf Stufen des Zählers 553 besitzt einen nicht-invertierten Ausgang, der mit Q^, bis Q^^ entsprechend bezeichnet ist Jeder nicht-invertierte Ausgang Q^ bis Q^ ist durch eine senkrechte vertikale Linie dargestellt und jeder invertierte Ausgang Q^ bis QT^ ist durch eine entsprechende vertikale Linie dargestellt, die aus dem Ausgang eines Inverters 556a bis 556k herauskommt, deren Eingang direkt mit einer entsprechenden nicht invertierenden Ausgangslinie verbunden ist. Es sind weiterhin fünf horizontale Linien 59Oa bis 59Oe dargestellt, die jeweils ein separates NOR-Gatter darstellen und jeweils ein Ende mit einer stromführenden Elektrode und einer Gate-Elektrode je eines einzelnen Transistors 557 a-e verbunden haben, deren gegenüberliegende stromführende Elektroden gemeinsam mit einer +5 Vol-Potentialquelle verbunden sind, um die Treiberenergie zu liefern, die zum Aufrechterhalten der richtigen Logik im Pegel an den Ausgängen der NOR-Gatter benötigt wird. Eine weitere vertikale Linie 558, die ein NOR-Gatter mit drei Eingängen darstellt, ist an dem gegenüberliegenden Ende der horizontalen Linien vorgesehen und ist mit ihrem einen Ende sowohl mit einer stromführenden Elektrode als auch der Gate-Elektrode eines Transistors 559 verbunden, dessen gegenüberliegende stromführende Elektrode mit einer +5 Volt-Potentialquelle verbunden ist,, um die nötigen Spannungspegel aufrechtzuerhalten, die zum Treiben des NOR-Gatters 558 benötigt werden, dessen Ausgang direkt mit dem Setz- oder Datenschiebe-Eingang DS der ersten

909836/06S4

29Q7390

Stufe des Fenster-Zählers 553 verbunden ist.

Wie oben beschrieben, ist die Bezeichnung mit einem Kreis an dem Schnittpunkt einer vertikalen und einer horizontalen Linie gewählt, um zu zeigen, dass an diesem Punkt ein Transistor vorhanden ist, wobei dessen Aufbau derart ist, dass jede der fünf horizontalen Linien 59Oa bis 59Oe ein separates NOR-Gatter darstellt und die vertikalen Linien 558 ein NOR-Gatter mit drei Eingängen, das zu dem DS-Eingang der ersten Stufe des Fenster-Zählers 553 zurückverbunden ist. Die drei Eingänge des NOR-Gatters 558 sind die Ausgänge der NOR-Gatter, die aus den ersten drei horizontalen Linien 59Oa, 59Ob und 59Oc bestehen. Die erste horizontale Linie 590a stellt ein NOR-Gatter mit elf Eingängen dar, dessen jeweiligen Eingänge mit dem invertierten Ausgang Q^ einer der elf Stufen des Zählers 553 verbunden sind, um einen Zählerüberlauf zu erfassen. Die zweite horizontale Linie 55Ob stellt ein NOR-Gatter mit zwei Eingängen dar, dessen einer Eingang mit dem nicht-invertierenden Ausgang der neunten Schieberegisterstufe und mit dem invertierten Ausgang der elften Schieberegisterstufe verbunden ist, während die dritte horizontale Linie 59Oc ein NOR-Gatter darstellt, dessen erster Eingang mit dem invertierten Ausgang der neunten Schieberegisterstufe und dessen anderer Eingang mit dem nichtinvertierten Ausgang der elften Stufe verbunden ist. Die zweite und dritte Linie 59Ob bzw. 59Oc besteht aus einer Exklusiv-ODER-Kombination, die zusammen mit dem NOR-Gatter 590 die drei Eingänge zu dem NOR-Gatter 558 bildet, dessen Ausgang den Zählerzyklus des Fenster-Steuerzählers 553 steuert, der aus der Zählerzustandstabelle der Fig. 4-C5 des Fenster-Zählers besser verstanden werden kann.

Die vierte horizontale Linie 55Od an dem Ausgang des Fenster-Steuerzählers 553 stellt ein NOR-Gatter mit elf Eingängen dar, das nicht über das NOR-Gatter 558 zu dem DS-Eingang des Zählers 553 zurückgekoppelt ist, das jedoch für Zähl-Dekodierzwecke

909836/0694

verwendet wird. Das NOR-Gatter 59Od gibt normalerweise ein Signal mit einem niedrigen Pegel aus, jedoch, wenn alle seine Eingänge auf niedrigem Pegel sind, ein hohes Signal, dessen Dauer die einer Taktzeit hat, bevor der Ausgang wiederum zu dem normalen niedrigen Zustand zurückgeht. Der Ausgang dieses ITOR-Gatters mit elf Eingängen zum Dekodieren eines ersten vorbestimmten Zählerstandes, z.B. des Zählerstandes 992 (nach 991 Taktzeiten), ist mit dem Eingang eines Inverters 560 verbunden, dessen Ausgang mit einem ersten invertierten Eingang eines logischen UND-Gatters 561, das zwei invertierte Eingänge aufweist, zurückverbunden ist. Solange der Ausgang des NOR-Gatters 59Od, das den Zählerstand 992 dekodiert, normalerweise auf niedrigem Pegel bleibt, wird ein hoher Pegel von dem Ausgang des Inverters 560 zu einem Eingang des Gatters 561 geleitet, um das Gatter ausser Bereitschaft zu setzen und an seinem Ausgang ein Signal mit niedrigem Pegel zu erzeugen, das direkt mit dem Setzeingang eines R/S-Flip-llops 562 verbunden ist.

Die fünfte und letzte horizontale Linie 59Oe an dem Ausgang des Fenster-Steuerzahlers 553 stellt ein weiteres NOR-Gatter mit el Eingängen dar, das dazu ausgebildet ist, einen zweiten vorbestimmten Zählerstand, beispielsweise den Zählerstand 1024- des Zählers 553 zu erfassen, und zwar 1023 Taktschritte nach einem direkten Rücksetzen. Der Ausgang dieses NOR-Gatters ist normalerweise auf niedrigem Pegel, jedoch,sobald der Zählerstand 1024 erfasst wurde, geht er für einen Taktimpuls auf hohen Pegel bevor er in seinen normalen niedrigen Zustand zurückgeht. Der Ausgang von dem NOR-Gatter, das den Zählerstand 1024 erfasst, ist über eine Leitung 563 mit einem Knotenpunkt 564 verbunden. Der Knotenpunkt 564 ist mit einem ersten Eingang eines NOR-Gatters 565 verbunden, dessen zweitem Eingang über eine Leitung 566 das Signal 1_Q zugeführt wird, das dazu verwendet wird, eine software-gesteuerte Analog/Digital-Umwandlung einzuleiten, und dessen drittem Eingang das Signal I₁- aus der ' Ausgangsleitung 529 der lig. 4C1 zugeführt wird.

909836/0694

Der Ausgang des NOR-Gatters 565 ist direkt mit dem Eingang eine Inverters 567 verbunden, dessen Ausgang direkt mit einem Knotenpunkt 568 verbunden ist. Der Knotenpunkt 568 ist direkt mit dem zweiten invertierten Eingang des UND-Gatters 561 und mit dem Rucksetzeingang des R/S-Flip-Flops 562 verbunden. Eine Taktphase EL wird einem ersten Takteingang des Jlip-Flops zugeführt und die entgegengesetzte Taktphase Hp wird dem zweiten Takteingang zugeführt. Der direkte Rücksetzeingang ist mit einer Quelle eines Rücksetzsignales v~ für eingeschaltete Leistung verbunden, wie oben beschrieben. Der Q-Ausgang des R/S-Flip-Flops 562 ist direkt mit der Gate-Elektrode eines Transistors 569 verbunden, dessen eine stromführende Elektrode direkt mit Masse verbunden ist und dessen gegenüberliegende stromführende Elektrode mit einem Knotenpunkt 570 verbunden ist Der Q-Ausgang des R/S-Flip-Flops 562 ist mit der Gate-Elektrode eines zweiten Transistors 571 verbunden, dessen eine stromführende Elektrode direkt mit einer +5 Volt-Potentialquelle verbunden ist und dessen gegenüberliegende stromführende Elektrode mit dem Knotenpunkt 570 verbunden ist. Der Knotenpunkt 570 wird dazu verwendet, das Signal t_Q über die Leitung 375 zu dem Sägezahn-Generator-Schaltkreis der Fig. 3F auszugeben, um dem Sägeζahn-Generator zu erlauben, sich selbst zu korrigieren, wie oben beschrieben.

Der Knotenpunkt 564· ist weiterhin direkt mit einer stromführenden Elektrode eines Transistors 572 verbunden, dessen gegenüberliegende stromführende Elektrode direkt mit dem Eingang eines Inverters 573 verbunden ist. Der Ausgang des Inverters 573 ist direkt mit der ersten stromführenden Elektrode eines weiteren Transistors 574- verbunden, dessen gegenüberliegende stromführende Elektrode direkt mit dem Eingang eines weiteren Inverters ^73 verbunden ist. Der Ausgang des Inverters 575 führt das Signal I^, das das Ende der Analog/Digital-Umwandlung anzeigt, und das über die Leitung 501 zu einem Eingang der Zähler-Steuerlogik der Fig. 4-C1 geleitet wird, wie oben be-

909836/0694

- 137 - - ■ ■ -

schrieben. Der Gate-Elektrode des Transistors 572 wird der erste Taktphasen-Impuls H_x, zugeführt, während der Gate-Elektrode des Transistors 574- das zweite Taktphasen-Signal Ho zugeführt wird, so dass die Kombination aus den Transistoren 572 und 574- rai* dem dazwischengeschalteten Inverter 573 den Ausgang des 1024—Dekodier-Ausganges, der auf der Leitung 563 zugeführt wird, um eine Taktperiode verzögert und der Inverter 574- rückinvertiert dieses Signal, so dass das Signal I_x, für eine Taktperiode auf hohem Pegel ist, nachdem der Zählerstand 1024- erfasst wurde, d.h., in Wirklichkeit bei der 1024-igsten Taktperiode nach dem direkten Rücksetzen des Fenster-Zählers 553-

Beim Betrieb, nachdem der Zähler 553 durch das Hochgehen des Signals g,- einmal in Bereitschaft gesetzt wurde, beginnt er mit dem Zählen von Taktimpulsen in der vorbestimmten Sequenz, die durch die Exklusiv-ODER-Ausgänge bestimmt ist, die zu dem DS-Eingang rückgeführt werden, wie durch die zweite und dritte horizontale Dekodier-Linie dargestellt und wie in der Zählerzustandstabelle der Fig. 4-C5 gezeigt. Wenn der ersten vorbestimmte Fensterzähler-Zählinhalt durch das den Inventor 560 speisende NOR-Gatter 59Od erfasst wurde , so geht sein Ausgang auf einen hohen Pegel, um so einen niedrigen Pegel von dem Ausgang des Inverters 560 zu dem Bereitsetz-Gatter 561 zu speisen. Der erste vorbestimmte Zählerstand stellt die Zahl 4-17 in der einzelnen Zählsequenz dar, die durch die Exklusiv-ODER-Rückkopplung des vorliegenden Zählers 553 errichtet wird, wobei 3"ene Zahl für die binäre Zahl 00110100001 steht, die dadurch verifiziert werden kann, dass man die umkreisten Abschnitte auf der vierten horizontalen Linie 59Od überprüft, die die Eingänge des NOR-Gatters aus den bezeichneten Ausgängen des lenster-Zählers 553 darstellen.

Wenn der Rechner gerade noch keine Analog/Digital-Umwandlung angefordert hat, ist das Signal 1_Q auf niedrigem Pegel und da das Signal l_c normalerweise auf niedrigem Pegel ist und der

909836/0694

zweite vorbestimmte Zählerstand noch nicht erreicht wurde, sind alle Eingänge des NOR-Gatters 565 auf niedrigem Pegel, was bewirkt, dass ein hoher Pegel an seinem Ausgang erscheint. Dieser hohe Pegel wird durch den Inverter 567 invertiert, so dass ein niedriger Pegel dem weiteren invertierten Eingang des Gatters

561 und dem Rücksetzeingang des Flip-Flops 562 zugeführt wird. Mit niedrigen Pegeln an beiden invertierten Eingängen geht das Gatter 561 auf einen hohen Pegel, so dass -in der nächsten Taktzeit nach der Erfassung des Erreichens des ersten vorbestimmten Zählerstandes das Flip-Flop 562 gesetzt wird, so dass der Q-Ausgang auf hohen Pegel geht. Wenn der Q-Ausgang auf hohen Pegel geht, so zieht der Transistor 569 den Knotenpunkt 570 auf Masse und damit auch das Signal t_Q. Wenn das Signal t_Q auf niedrigen Pegel geht, so ist der Sägezahn-Generator-Schaltkreis der Fig. 3F in der Lage, den notwendigen Vergleich für die Korrektur der- Sägezahnspannung für den nächsten Zyklus durchzuführen, wie oben erläutert. Bei der nächsten Taktzeit geht der Ausgang des Inverters 560 erneut auf einen hohen Pegel um das Gatter 561 ausser Bereitschaft zu setzen, jedoch bleibt das Signal t_Q auf niedrigem Pegel, bis das R/S-Flip-Flop 562 zurückgesetzt ist.

Das R/S-Flip-Flop 562 wird zurückgesetzt, wenn immer irgendeiner der drei Eingänge zu dem HOR-Gatter 565 auf hohen Pegel geht. Im vorliegenden Beispiel ist es höchstwahrscheinlich, dass der zweite vorbestimmte Zählerstand erfasst wird, um zu veranlassen, dass ein hoher Impuls mit einer Taktbreite an dem Knotenpunkt 564· anliegt, was veranlasst, dass das NOR-Gatter 565 auf einen hohen Pegel geht, und der Ausgang des Inverters 567 auf hohem Pegel, so dass während der nächsten Taittzeit das Flip-Flop 562 zurückgesetzt wird. Wenn das Flip-Flop

562 zurückgesetzt wird, geht der Q-Ausgang auf hohen Pegel und der Q-Ausgang geht auf niedrigen Pegel, so dass der Transistor ^Λ eingeschaltet wird, während der Transistor 569 ausgeschaltet wird. Dies verbindet die +5 Volt-Potentialquelle direkt

909 8 3 6/0694

- 139- ' * ■ '

mit dein Knotenpunkt 570 und bewirkt, dass das Signal t_Q erneut auf hohen Pegel geht. Da zwischen dem Erfassen des ersten vorbestimmten Zählerstandes und dem Erfassen des zweiten vorbestimmten Zählerstandes 32 Taktimpulse gezählt wurden und damit zwischen dem Setzen und Rücksetzen des Flip-Flops 562, geht, wenn wie in dem vorliegenden Beispiel ein Takt mit einem Megahertz verwendet wird, das Signal t_Q für 32 MikrοSekunden auf niedrigen Pegel. Sobald das Signal t_Q auf hohen Pegel geht, bleibt es dort, bis das Signal gr erneut auf niedrigen Pegel geht, um den Zähler 553 zurückzusetzen und geht dann auf hohen Pegel, um sein Zählen für den nächsten Fensterzyklus vorzubereiten. Wie oben beschrieben, bewirkt das Erfassen des zweiten vorbestimmten Zählerstandes weiterhin, dass das Signal 1^. eine Taktzeit später auf hohen Pegel geht, um das Ende der Fenster-Zählperiode für das Rücksetzen des Flip-Flops 497 und 510 der Fig. 401 anzuzeigen, wie oben beschrieben.

Das Signal t^ kann also zurückgesetzt werden, wann immer der Rechner eine Analog/Digita!-Umwandlung angefordert hat, was dadurch angezeigt wird, dass das Signal Iq momentan auf hohen Pegel geht oder dadurch, dass das Signal 1,- momentam auf hohen Pegel geht, was dann auftritt, wenn das Flip-Flop 478 durch den Bechner-kommandierten Befehl Iq gesetzt ist.

Der Fensterzähler der Fig. 404 muss zusammen mit dem Sägezahn-Rücksetz-Steuerzähler der Fig. 402, der Zählersteuerlogik der Fig.4Ci und öem Sägezahn-Generator-Schaltkreis der Fig. 3F betrachtet werden und die Analog/Impulsbreiten-Wandler der Fig. zusammen mit den Takt- und Pulsbreiten-Zählern der Blöcke 457, 458 und 459 der Fig. 40, die nachfolgend beschrieben werden.

Mit anderen Worten, die Bedeutung des Fenster-Steuerzähler-Schaltkreises 404 zusammen mit dem Sägezahn-Rücksetz-Steuerzähler der Fig. 402 und der Zählersteuerlogik der Fig. 4C1 kann am besten im Gesamtzusammenhang des vollständigen Analog/ Digital-Umwandlungssystems der vorliegenden Erfindung verstände

909836/0694

- 140- · - ■ -

werden, _tiedoch kann er verwendet werden, auch ohne einen rückkopplungs-kompensierten Sägezahn-Generator der FIg. 3F, solange ein ausreichend genauer Sägezahn verwendet wird.

Kurz zusammengefasst ist der Analog/Digita1-Wandler der vorliegenden Erfindung so konstruiert, dass er über einen grossen Temperaturbereich von -4-0 C bis +100 C arbeitet und dass er für hochfrequente Rauschimpulse auf den umzuwandelnden Spannungen unempfindlich ist, da seine bevorzugte Ausführungsform für widrige Umweltbedingungen, wie z.B. in einem Automobil, geschaffen ist. Das Analog/Digital-System der vorliegenden Erfindung verwendet billige Komponenten und hat trotzdem eine extrem hohe Genauigkeit über den gesamten Arbeitsbereich des Automobils. Um den Wandler für den Temperaturbereich mit billigen Komponenten betriebsfähig zu machen, wurde der rückkopplungs-kompensierte Sägezahn-Generator der Fig. 33? in dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung verwendet.

Der Analog/Digital-Wandler geht durch einen Zyklus,indem er mit der Erzeugung eines Kondensator-Rücksetz-Impulses i_Q beginnt, auf den das vorbestimmte Fenster-Zeitintervall folgt, während dessen die Umwandlung stattfindet und während-dessen ein KOrrektur-Eückkopplungsimpuls t_Q eingeleitet wird. Der Sägezahn-Kondensator wird während des Rücksetzimpulses χ~ entladen, wobei dieser Impuls ausreichend lang ist, um sicherzustellen, dass der Sägezahn-Kondensator auf den vorbestimmten Referenzpegel entladen wurde, bevor er erneut aufgeladen wird und eine Fehleriniziierung begonnen wurde.

Sobald der Sägezahn-Rücksetz-Impuls geendet hat, beginnt der Kondensator erneut mit einer durch das Rückkopplungs-Steuer-Netzwerk bestimmten Geschwindigkeit aufgeladen zu werden. Die umgewandelte Sensorspannung wird mit der Sägezahn-Kondensatorspannung verglichen und solange die Kondensatorspsnnung kleiner

909836/0694

als die abgetastete Spannung ist, kann ein Summierzähler zählen. Die Fensterzeit gestattet dem digitalen Summenzähler (d.h. dem Impulsbreiten-Zähler der Blöcke 4-57, 4-58 und 4-59 der Pig. 4-C) während der Fensterzeit zu zählen. Das Fenster-Zeitintervall ist so gestaltet, dass es etwas kürzer ist als die Zeit die der Summierzähler benötigen würde, den Maximalwert, der der grossten erwarteten Sensorspannung entspricht, zu erreichen. Auf diese Weise wird der Summierzähler die gesamte Zeit überzählen, die die Sensorspannung grosser als die Kondensatorspannung ist, selbst wenn die Sensorspannung Rauschspitzen aufweist, die sich momentan zu kleineren Spannungspegeln· erstrecken als der Sägezahn-Kondensator erreicht hat.

Sollte der Summierzähler zu einer grösseren Zahl zählen als dem grossten erwarteten Sensorwert, der erfasst werden kann, beispielsweise dadurch, dass das elfte Bit des Impulsbreiten-Zählers der Blöcke 4-57, 4-58 und 4-59 auf hohen Pegel geht, dann wird ein Signal (das elfte Bit) anzeigen, dass ein fehlerhafter Sensor' oder ein fehlerhafter Sensorverstärker abgefragt wurde und eine Korrekturaktion kann vorgenommen werden. Am Ende der Fensterperiode oder zu irgendeinem einzelnen Zählerstand der Periode wird erwartet, wie oben beschrieben, dass der Sägezahn-Kondensator auf einen gewissen Spannungspegel aufgeladen ist. Ist dies nicht geschehen, so wird ein Rückkopplungs-Korrekturimpuls erzeugt, der die Ladung an dem Haltekondensator 388 in dem Rückkopplungs-Netzwerk verändert, um die Geschwindig· keit mit dem der Sägezahn-Kondensator 391 aufgeladen wird, für den nächsten Zyklus zu korrigieren. Dies erlaubt eine Korrektur für Kondensator-Leckverluste, Temperaturänderungen, Energie-Vers orgungssehwankungen und ähnliches. Die durch die Verwendung des FensterZählers erzeugte Hauschimmunität, die dem Schaltkreis erlaubt, transiente Sensorimpulse, die normalerweise die Umwandlung beendigen würden, zu ignorieren, ist für manche Anwendungen des Analog/Digital-Wandlers extrem wichtig und insbesondere in widrigen Umgebungen, wie z.B. denen, die für das bevorzugte Ausführungsbeispiel der vorliegenden Erfindung

909836/0694

in Betracht gezogen sind.

4-.7 Fensterzähler mit Bereichsauswahl

Im folgenden wird ein Analog/Digital-Wandler mit dem oben beschriebenen Fensterzähler und dem zusätzlichen Merkmal einer umschaltbaren Bereichsauswahl unter Bezugnahme auf die Fig. 4-C6 beschrieben. Der Zweck der in der Fig. 4C6 gezeigten Modifikation liegt darin, eine Vielzweckeinrichtung zur Verwendung bei verschiedenen Anwendungsgebieten zu schaffen, bei denen der Bereich der Werte eines Analog/Digita1-Wandlers durch den Rechner oder auch manuell auswählbar ist. Bei einem Anwendungsgebiet kann ein Acht-Bit-Wandler adäquat sein, während bei anderen Anwendungen ein Zehn-Bit-Wandler benötigt wird. Da die Umwandlungszeit auf die umzuwandelnde Bitzahl bezogen ist, ist es nicht adäquat, einen Zehn-Bit-Wandler bei Anwendungsgebieten zu verwenden, bei denen ein Acht-Bit—Wandler ausreichend wäre. Folglich wird im folgenden die Modifikation eines Analog/Digital-Wandlers beschrieben, der den oben beschriebenen Fensterzähler verwendet und der eine wählbare Änderung des Bereiches der Sensorwerte erlaubt.

Diese Erfindung dehnt den Anwendungsbereich aus, indem sie mehr fache Zähl-Dekodierer zu den Ausgängen des oben beschriebenen Fensterzählers hinzufügt. Der Fensterzähler muss genug Bits enthalten, um die gesamte Fensterzeit für einen Zehn-Bit-Wandler oder mehr, sofern gewünscht, zu zählen. Es wird ein Flip-Flop hinzugefügt, das ein Datenbit von dem Rechner-Bus hält, oder es ist manuell oder über Hardware, sofern gewünscht, gesetzt, wobei dieses Bit die Auswahl entweder eines Acht-Bit— oder eines Zehn-Bit-Wandlers anzeigt. Es sei darauf hingewiesen dass in Abhängigkeit von der Anzahl von dekodierten Ausgängen und Selektor-Schaltkreisen jegliche Auswahlzahl gewählt werden kann, um so die Anzahl der konvertierten Bits zu verändern, in Abhängigkeit von den Anforderungen der jeweiligen Verwendung. Beispielsweise könnte das Flip-Flop für einen Acht-Bit- j

909836/0694

Wandler gesetzt sein und für einen Zehn-Bit-Wandler rückgesetzt sein. Wie nachfolgend beschrieben, wären vier Zähl-Dekodierer alle zusammen vonnöten. Es ist erforderlich, die Zählerstände entsprechend dem Beginn des Rückkopplungs-Steuersignales zu erfassen und entsprechend dem Ende des Rückkopplungs-Steuerslgnales sowohl für die Acht- als auch die Zehn-Bit-Umwandlungen, um die Genauigkeit des in dem hier beschriebenen Analog/ Digital-Wandler-System verwendeten rückkopplungs-kompensierten Sägezahns sicherzustellen.

Der in der vorliegenden Anmeldung beschriebene Analog/Digital-Schaltkreis kann in vielen verschiedenen Anwendungsbereichen ohne irgendwelche Modifikation verwendet werden, wenn das hier beschriebene umschaltbare Bereichsauswahl-Merkmal angewandt wird. Die Funktion dieses Schaltkreises kann mit nur relativ geringen Änderungen in dem Rechnerprogramm oder durch Einfügen eines Bereichs-Steuerzählers oder ähnlichem modifiziert werden. Das vorteilhafte Merkmal des Rauschunterdrückungs-IPensters bleibt beibehalten und, wie oben beschrieben, stellt das Ausgangsrückkopplungs-Signal ^q die Sägezahnkompensation sicher und damit die Gesamtgenauigkeit des Systems unabhängig von der Grosse der vorgesehenen Umwandlung.

In der Pig. 4-C6 sind die mit den in der Fig. 4-C4 dargestellten Komponenten korrespondierenden Komponenten mit gleichen Bezugszeichen versehen und im folgenden werden nur zusätzliche Merkmale beschrieben. Es sei angenommen, dass die Ausgänge Q^ bis Q des Fensterzählers 553 einem Zähl-Bekodier-Logik-Netzwerk zugeführt werden, das durch den Block 572 dargestellt wird, der ein System von NOR-Gattern enthält, wie oben unter Bezugnahme auf die Fig. 4-C4 beschrieben. Es sei weiterhin angenommen, dass die gleichen lOR-verknüpften Ausgänge über die Leitung 558 dem DS-Eingang zurückgeführt werden, um die in der Zählerzustandstabelle der Fig. 4C5 dargestellte Zählsequenz vorzusehen, obwohl irgendeine Stufenzahl bei dem Fensterzähler

909836/0694

der Fig. 4C6 verwendet werden kann und jegliche gewünschte Zählsequenz vorgesehen werden kann, wie im Stand der Technik bekannt, indem die Ausgänge, die mit dem DS-Eingang zurück exklusiv-ODER-verknüpft sind, verändert werden, um die gewünschte Zahl von Zählschritten in dem Zyklus zu erhalten.

Im vorliegenden Ausführungsbeispiel sei angenommen, dass zwischen einem Acht-Bit-Wandler und einem Zehn-Bit-Wandler umgeschaltet werden soll, jedoch ist klar, dass lediglich durch Andern der dekodierten Ausgänge in Abhängigkeit von der Stufenzahl des Fensterzählers 553 jeglicher Bereich ausgewählt werden könnte. Beispielsweise ist in dem Schaltkreis der Fig. 4-C6 ein Ausführungsbeispiel gezeigt, bei dem es möglich ist, zwischen einer Acht-Bit-Umwandlung und einer Zehn-Bit-Umwandlung umzuschalten und umgekehrt. Die Zähler-Dekodier-Logik könnte so ausgebildet sein, dass sie immer dann einen positiv-gehenden Impuls mit einer Taktimpulsbreite .ausgibt, wenn immer ein erster Zählerstand, beispielsweise der 224-igste Taktimpuls erreicht ist, wobei dann dieser Impuls über eine Leitung 573 ausgegeben wird. Zweiunddreissig Taktimpulse später ist der erste ßücksetz-Zählerstand dekodiert und ein positiv-gehender Impuls mit einer Taktimpulsbreite, der das Erreichen des Zählerstandes 256 anzeigt, könnte auf der Leitung 574- ausgegeben werden. In ähnlicher Weise könnte die Dekodierlogik des Blocks 572 zwei Dekodierleitungen, wie oben beschrieben, aufweisen, so dass der zweite Zählerstand-Dekodierer einen positiv-gehenden Impuls mit einer Taktimpulsbreite auf die Leitung 575 ausgeben wird, wenn immer der erste vorbestimmte Zählerstand 992 gezählt ist und ein weiteres Dekodier-KOR-Gatter würde einen positiv-gehenden Impuls auf der Leitung 576 ausgeben, wenn immer der zweite vorbestimmte Zählerstand 1024 erreicht ist, wie oben beschrieben.

Der Dekodier-Ausgang für den ersten Setz-Zählerstand wird von der Dekodierlogik des Blocks 572 zu dem ersten Eingang eines

909836/0694

logischen UKD-Gatters 577 geleitet, während der Ausgang des ersten Sücksetz-Zählerstandes über eine Leitung 574 dem ersten Eingang eines zweiten logischen UND-Gatters 578 zugeführt wird. In ähnlicher Weise wird der Ausgang für den zweiten Setz-Zählerstand aus der Dekodierlogik des Blocks 572 über eine Leitung 575 cLem ersten Eingang eines dritten logischen UND-Gatters 579 zugeführt und der Ausgang des zweiten Rücksetz-Zählerstandes über eine Leitung 576 dem ersten Eingang eines logischen UND-Gatters 580. Der zweite Eingang der UND-Gatter 579 und 580 ist mit dem Q-Ausgang eines R/S-Flip-Flops 581 verbunden, während der Q-Ausgang des Flip-Flops 581 mit dem zweiten Eingang der üHD-Gatter 577 und 578 verbunden ist.

Das R/S-Flip-Flop 581 ist mit seinem Setzeingang mit dem Ausgang eines logischen UND-Gatters verbunden, das zwei invertierte Eingänge aufweist, und sein Rücksetz-Eingang ist mit dem Ausgang eines zweiten logischen UND-Gatters verbunden, das zwei invertierte Eingänge aufweist. Das R/S-Flip-Flop 581 ist mit seinem ersten Takteingang C mit der Taktphase EL verbunden. Sein zweiter Takteingang ist mit der zweiten Taktphase H₂ verbunden und sein direkter Rücksetz-Eingang DR ist so verschaltet dass er das Leistungs-Einschalt-Rücksetz-Signal v₂ empfängt.

In dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung könnte ein Daten-Bit-Signal durch das Rechnerprogramm erzeugt werden und beispielsweise als dd^ auf dem Daten-Bus zugeführt werden, es könnte jedoch auch ein manuell betätigbarer Schalter oder eine digitale Logik wie z.B. der Impulsbreiten-Zähler der Blöcke 457, 4-58 und 459 der Fig. 40 verwendet werden. Das Signal dd^ könnte so erzeugt v/erden, dass es dann auf hohem Pegel ist, vienn immer eine Zehn-Bit-Umwandlung gewünscht ist und es könnte auf niedrigem Pegel sein, wenn immer eine Acht-Bit-Umwandlung gewünscht ist.

Das Signal dd^ wird einem Knotenpunkt 582 zugeführt, der direkt mit einem ersten invertierten Eingang eines UND-Gatters 592

309836/0694

verbunden ist und nit dem Eingang eines Inverters 583, dessen Ausgang direkt mit einem ersten invertierten Eingang eines UND-Gatters 591 verbunden ist. Die zweiten invertierten Eingänge der UND-Gatter 591 und 592 sind so verschaltet, dass sie das Komraandosignal TZ von dem Ausgang eines Inverters 59^ empfangen, der das Signal I₀ von dem Kommandosignal-Generator des Mikroprozessor-Schaltkreises des Blocks 123 der Fig. 2 empfängt. Das Signal 1_Q ist ein rechner-veranlasstes Kommando, das dazu verwendet wird, eine sofware-kommandierte Analog/ Digita!-Umwandlung durch Synchronisieren des Sägezahn-Generators mit dem Programm einzuleiten.

Wenn immer das Signal 1_Q auf hohem Pegel ist, was eine rechnerangeforderte Analog/Digital-Umwandlung anzeigt, und trenn dd,, auf hohem Pegel ist, was eine Anforderung für eine Zehn-Bit-Umwandlung anzeigt, so gehen beide Eingänge zu dem Gatter 591 auf niedrigen Pegel, was das Gatter 591 dazu bringt, einen Impuls mit hohem Pegel zum Setzen des Flip-Flops 581 auszugeben. Wenn dd,, auf niedrigem Pegel ist, so ist das Gatter 592 in Bereitschaft gesetzt, das Flip-Flop 581 zurückzusetzen.

Die Ausgänge des ersten UND-Gatters 577 für den ersten Setz-Zählerstand und der Ausgang des zweiten UND-Gatters 579 für den zweiten Setz-Zählerstand sind mit den Eingängen eines logischen ODER-Gatters 584 verbunden, dessen Ausgang direkt mit dem Setzeingang des R/S-Flip-Flops 552 verbunden ist, das oben im Zusammenhang mit der Fig. 4-04 beschrieben wurde. In ähnlicher Weise sind der Ausgang des UND-Gatters 578 für den ersten Rücksetz-Zählerstand und der Ausgang des UND-Gatters 580 für den zweiten Rücksetz-Zählerstand mit den beiden Eingängen eines logischen ODER-Gatters 585 verbunden, dessen Ausgang direkt mit dem Rücksetzeingang des R/S-Flip-Flops 562 verbunden ist. Ein dritter Eingang des ODER-Gatters 585 kann das Signal 1_Q führen, das das rechner-erzeugte Kommando ist, das anzeigt, dass eine Analog/Digital-Wandlung angefordert wurde, zum anfängf liehen Rücksetzen des Flip-Flops 562, um zu veranlassen, dass

909836/0694

das Signal tQ auf hohen Pegel geht.

Während des Betriebes, wenn das Signal d(L· auf hohem Pegel ist, ist das UND-Gatter 591 in Bereitschaft gesetzt und das R/S-Flip-Flop 581 ist gesetzt, so dass der Q-Ausgang auf hohen Pegel geht, um das UND-Gatter 579 und das Gatter 580 in Bereitschaft zu setzen, während der Q-Ausgang auf niedrigen Pegel geht, um die UND-Gatter 577 und 578 ausser Bereitschaft zu setzen. Folglich geht der andere Eingang des Setz-UND-Gatters für eine Taktimpulsbreite auf einen hohen Pegel, sobald der Setz-Zählerstand 992 dekodiert wurde, und dieses hohe Signal wird über das ODER-Gatter 584- zum Setzen des Flip-Flops 562 übertragen, um zu veranlassen, dass der Q-Ausgang auf hohen Pegel geht, wodurch der Knotenpunkt 570 auf Masse gezogen wird und es veranlasst, dass das Signal t_Q auf niedrigen Pegel geht, was dem rückkopplungs-kompensierten Sägezahn-Generator der 5¹Ig. 3G erlaubt, den benötigten Kompensationsimpuls zu erzeugen, sofern erforderlich. 32 Taktimpulse später wird der zweite Rücksetz—Zählerstand, d.h. der Zählerstand 1024, erfasst und ein hoher Pegel wird dem anderen Eingang des UND-Gatters dargeboten, was es veranlasst, einen hohen Impuls mit einer Taktbreite zu dem Rücksetz-Eingang des Flip-Flops 562 über das ODER-Gatter 585 zu leiten, wodurch das Flip-Flop 562 zurückgesetzt wird. Wenn das Flip-Flop 562 zurückgesetzt wird, geht der Q-Ausgang auf hohen Pegel und der Q-Ausgang auf niedrigen Pegel, wodurch der Ausgangsknotenpunkt 570 mit der +5 Volt-Potentialquelle verbunden wird und wodurch veranlasst wird, d3ss das Signal t_Q erneut auf einen hohen Pegel geht, bis die nächste Korrektur erforderlich ist. Das Signal 1_Q geht, wie oben beschrieben, momentan auf hohen Pegel, um das Flip-Flop 562 anfänglich zurückzusetzen und die Gatter 591 und 592 in Bereitschaft zu setzen, wenn immer eine Umwandlung anfänglich angefordert wird.

Während des oben beschriebenen Vorganges veranlasste der auf

909836/0694

niedrigem Pegel befindliche Q-Ausgang des Flip-Flops 581,dass das UND-Gatter 577 für den ersten Setz-Zählerstand und das Flip-Flop 578 für den ersten Rücksetz-Zählerstand ausser Bereitschaft waren. Allerdings, wenn eine Acht-Bit-Umwandlung angefordert wurde, so geht das dd^-Signal auf niedrigen Pegel, was das UND-Gatter 592 in Bereitschaft setzt und das Flip-Flop 581 zurücksetzt. Ist das Flip-Flop 581 zurückgesetzt, so-ist der Q-Ausgang auf niedrigem Pegel, um das Gatter 579 für den zweiten Setz-Zählerstand ausser Bereitschaft zu setzen und das Gatter 580 für den zweiten Rücksetz-Zählerstand. In ähnlicher V/eise geht der Q-Ausgang auf hohen Pegel, um das Setz-UND-Gatter 577 und das Rücksetz-UND-Gatter 578 in Bereutschaft zu setzen. Sobald der erste Setz-Zählerstand, beispielsweise der Zählerstand 224- erreicht ist, wird ein hohes Signal mit einer Taktimpulsbreite, über die Leitung 573 zu dem anderen Eingang des bereitgesetzten UND-Gatters 577 geleitet, was veranlasst, dass dieses ein hohes Signal mit einer Taktimpulsbreite ausgibt, das über das ODER-Gatter 584gelangt um das Flip-Flop 562 zu setzen und bewirkt, dass das Signal t_Q auf niedrigen Pegel geht. 32 Zählschritte später ist der erste Rücksetz-Zählerstand bei einem Zählerstand von 256 dekodiert und ein Signal mit einer Taktimpulsbreite wird über die Leitung 57M- zu dem anderen Eingang des bereitgesetzten UND-Gatters 578 geleitet, was bewirkt, dass ein hohes Signal mit einer Taktimpulsbreite ausgegeben wird und über das ODER-Gatter 585 gelängt um das Flip-Flop 562 zurückzusetzen und erneut das Signal t_Q veranlasst, auf hohen Pegel zu gehen.

Es ist klar, dass die 32 Zählschritte zwischen Setzen und Rücksetzen variiert werden können, wie die erfassten Zählerstände, in Abhängigkeit von der Zeit, die erforderlich ist, um sicherzustellen, dass die Rückkopplungs-Korrektur ausgeführt ist, und die Rücksetz-Zählerstände können in Abhängigkeit von der geforderten Bit-Zahl bei der ausgewählten Analog/Digital-Umwandlung gewählt werden»

909836/0694

1DQ73SQ

Folglich wird mit dem Merkmal der Bereichsauswahl, das mit den Ausgängen des zuvor beschriebenen Fensterzählers gekoppelt ist, ein rückkopplungs-kompensierter Analog/Digital-Wandler geschaffen, der eine bisher unerreichbare Vielfachverwendbarkeit für eine Vielzahl von Anwendungsgebieten schafft, unabhängig von der ümwandlungszeit oder der Bit-Zahl der geforderten Genauigkeit, da er leicht umschaltbar ist, um an die einzelnen Umwandlungsanforderungen angepasst zu werden.

4.8 Impulsbreiten-Binär-Zähler

Der Impulsbreiten-Binär-Zähler der Blöcke 457, 458 und 459 der Fig. 4G wird im folgenden unter Bezugnahme auf die Fig. 4C7, 4C8 bzw. 4C9 beschrieben. Allgemein ist der Impulsbreiten-Binär-Zähler der vorliegenden Erfindung ein Standard-Binär-Zähler mit elf Stufen, der in nMOS-Logik in bekannter LSI-Technologie ausgeführt ist. Der Zweck des Impulsbreiten-Zählers der vorliegenden Erfindung liegt darin, eine Binär-Zahl zu erzeugen, die proportional einer Impulsbreite eines für die Umwandlung ausgewählten Analog-Signales ist, und dieser entspricht. Die Ausgänge von dem Impulsbreiten-Zähler führen eine ausgewählte Acht-Bit-Binär-Zahl oder ein digitales Wort und führen dieses dem Mikroprozessor-System des Blocks 123 der Fig. 2 über ein Daten-Bus-Übertragungssystem zu, wie nachfolgend beschrieben.

Die erste Stufe des Impulsbreiten-Binär-Zählers wird im folgenden im Zusammenhang rait Fig. 40? beschrieben. Der '^"-Eingang zur ersten Stufe ist durch eine Leitung 601 dargestellt, deren eines Ende mit der stromführenden Elektrode eines ersten Transistors 602 verbunden ist, dessen gegenüberliegende stromführende Elektrode mit einem Knotenpunkt 603 verbunden ist. Der Knotenpunkt 603 ist mit dem Eingang eines Inverters 604 verbunden, dessen Ausgang mit einer ersten stromführenden Elektrode eines weiteren Transistors 605 verbunden ist. Die gegenüberliegende stromführende Elektrode des Transistors 605

909836/0634

ist direkt mit einem Eingang eines weiteren Inverters 606 verbunden, dessen Ausgang mit dem Q-Ausgangsknotenpunkt 607 der ersten Stufe des Zählers verbunden ist.

Der Ausgang des Inverters 606 ist weiterhin mit einer stromführenden Elektrode eines Transistors 608 verbunden, dessen gegenüberliegende stromführende Elektrode direkt mit dem Knotenpunkt 6OJ verbunden ist. Der Knotenpunkt 603 ist weiterhin mit einer stromführenden Elektrode eines Transistors 609 verbunden, dessen gegenüberliegende stromführende Elektrode über eine Masseleitung 599 mit Hasse verbunden ist. Die Gate-Elektrode des Transistors 602 ist über eine Leitung 485 rait der Zähler-Steuerlogik der S¹Ig. 4C1 verbunden, zum Empfang des Ausgangssignales e^, äas den Eingang der niederen sechs Bits des Impulsbreiten-Zählers in Bereitschaft setzt, wie nachfolgend beschrieben. Die Gate-Elektrode des Transistors 605 ist über eine Leitung 486 mit dem Ausgang der Zähler-Steuerlogik der Mg. 4C1 verbunden, um das Signal fr zu empfangen, das die in allen Stufen des Impulsbreiten-Binär-Zählers gespeicherte Information verriegelt. Die Gate-Elektrode des Transistors ist über eine Leitung 507 mit dem Ausgang der Zähler-Steuerlogik der Fig. 401 verbunden, die das Signal n,- ausgibt, das dazu verwendet wird, den Impulsbreiten/Binär-Wandlerzähler zurückzusetzen, wie nachfolgend beschrieben.

Der Q-Ausgangsknotenpunkt 607 ist mit dem Eingang eines Inverters 610 verbunden, dessen Ausgang mit einem Knotenpunkt 611 verbunden ist. Der Knotenpunkt 611 ist über eine Leitung 601 mit der ersten stromführenden Elektrode des Transistors 602 verbunden, wie oben beschrieben. Der Q-Ausgangsknotenpunkt ist weiterhin mit dem Eingang eines Inverters 612 verbunden, dessen Ausgang mit der Gate-Elektrode eines Transistors 613 verbunden ist, dessen eine stromführende Elektrode mit Masse und dessen gegenüberliegende stromführende Elektrode direkt mit einer stromführenden Elektrode eines ersten Ausgangstransistors]

909 8 36/0694

614- verbunden ist, dessen gegenüberliegende stromführende
Elektrode dazu verwendet wird, das letzte signifikante Daten-Bit da,, über den Daten-Bus zu dem Mikroprozessor-System des
Blocks 123 der Fig. 2 über eine Leitung 615 auszugeben. Die
Gate-Elektrode des Ausgangstransistors 614· ist über eine Leitung 616 mit einem Ausgang des Kommandosignal-Generators des
Mikroprozessor-Systems des Blocks 123, wie nachfolgend beschrieben, verbunden, um das Signal n~ zu empfangen, das dazu verwendet wird, das letzte signifikante Wort des Impulsbreiten-Binär-Zählers in Bereitschaft zu setzen, mit dem Daten—Bus verbunden zu werden, wie nachfolgend beschrieben. Schliesslich ist die Gate-Elektrode des Transistors 608 über eine Leitung 4-76 mit einem Ausgang der Zählersteuerlogik der Fig. 4-C1 verbunden, um das Signal b^ zu empfangen, das dazu verwendet wird, die sechs niederen Bits des Zählers am Zählen zu hindern.

Die Wirkungsweise der ersten Stufe des Impulsbreiten-Binär-Zählers ist wie folgt. Wie oben unter Bezugnahme auf die Zs.hlersteuerlogik der Fig. 4-C1 beschrieben, ist das Signal b,- anfänglich hoch und das Signal e,- anfänglich niedrig. Ein hohes bcr-Signal unterdrückt die niederen sechs Bits des Zählers,
da es den Transistor 608 leitend macht, was einen Kurzschluss zwischen dein Eingangsknotenpunkt 6O3 und dem Ausgangsknotenpunkt 6O7 bewirkt, während ein niedriges ec-Signal den Transistor 602 daran hindert, leitend zu sein, wodurch der ¹¹D"-Eingang ausser Bereitschaft gesetzt wird, um ein Zählen zu
unterdrücken. Aufgrund eines Zähler-Rücksetzens geht das Signal nc momentan auf einen hohen Pegel und schaltet den Transistor 6O9 in einen leitenden Zustand und erdet den Knotenpunkt 6O3. Das Signal fr geht dann auf einen hohen Pegel und speist eine logische "O" zu allen Q-Ausgängen, um das Zähler-Sücksetzen
zu vervollständigen. Ist ein niedriger Pegel an dem Q-Ausgang vorhanden, so ist ein hoher Pegel an dem D-Eingang über den
Inverter 610, den Knotenpunkt 611 und die Leitung 601 vornan-, den.

909836/0694

Wenn aas Signal b,- auf niedrigen Pegel geht und e,- auf hohen Pegel geht, wie oben im Zusammenhang mit Fig. 401 beschrieben, so ist der Iinpulsbreiten-Binär-Zähler in Bereitschaft gesetzt. Der Transistor 608 ist durch ein niedriges Potential an seiner Gate-Elektrode, das durch das niedrige bc-Signal dargeboten wird, abgeschaltet, während der "D"-Eingang des Transistors 602 durch das "D"-Eingangs-Bereitsetz-Signal e,- leitend gemacht ist, wobei das Signal e^ mit einem ersten Phasentaktsignal getaktet wird, um den jetzt auf der Leitung 601 anwesenden hohen Pegel zu dem Knotenpunkt 605 zu leiten.

Da der Knotenpunkt 603 durch den Transistor 609 nicht mit Masse verbunden ist, da dieser jetzt in einem nicht-leitenden Zustand ist, aufgrund des normalerweise niedrigen Rücksetz-Signales nr und da er über den Leiter 608 nicht mit dem Q-Ausgang geshuntet ist, da dieser durch die Anwesenheit des niedrigen Signales bean dessen Gate-Elektrode nicht-leitend ist, wird das hohe Eingangssignal durch den Inverter 604 invertiert, um ein niedriges Signal dem Eingang eines Inverters 606 darzubieten, sobald der Transistor 605 aufgrund des momentan hohen Signales f,- an dessen Eingang leitend wird, wobei das Signal f,- mit der zweiten Taktphase getaktet wird. Der Inverter 606 leitet dann ein hohes Signal zu dem Q-Ausgangsknotenpunkt 607 am Ende der ersten vollständigen Taktzeit.

Liegt jetzt ein hohes Signal an dem Q-Ausgangsknotenpunkt 607, so liefert der Inverter 612 einen niedrigen Pegel zu der Gate-Elektrode des Transistors 613, so dass dieser Transistor 613 nicht-leitend wird. Ist der Transistor 613 nicht-leitend, so würde, sofern das Signal n_Q auf hohen Pegel geht, um das erste Bit des Zählers auszugeben, der Transistor 614 leitend, um die Daten-Bus-Leitung 615 durch den leitenden Transistor 614 hochzuziehen, so dass ein hohes Signal da,, einen binären Eins-Ausgang aus der ersten Stufe des Zählers darstellt. Das an dem Q-Ausgang 607 nach dem anfänglichen Zählen anwesende Signal

909836/0694

wird weiterhin dem Eingang des Inverters 610 zugeführt, der einen niedrigen Pegel zu dem Knotenpunkt 611 liefert. Dieser niedrige Pegel wird dann über die Leitung 601 zurück zu dem Eingang des Inverters 604 bei der nächsten Taktphase von e,-übertragen, der den Transistor 602 leitend macht. Bei der darauffolgenden Taktphase macht das Signal fr den Transistor leitend, so dass das hohe Signal zu dem Eingang des Inverters 606 gelangt, der dann ein niedriges Signal zu dem Q-Ausgangsknotenpunkt 607 liefert. Es ist zu sehen, dass nach Vervollständigung jedes zweiten Phasentakt-Zyklusses die erste Stufe des Zählers zwischen einem hohen Zustand und einem niedrigen Zustand wechseln wird, was für die erste Stufe oder die Stufe eines Binär-Zählers für das letzte signifikante Bit gefordert ist. Das invertierte Signal von dem Q-Ausgangsknotenpunkt 607 wird weiterhin von dem Knotenpunkt 611 zu einem Eingang des logischen UND-Gatters 617 geleitet, das einen Teil eines zweifach-UND-Gatters mit zwei Eingängen und eines NOR-Gatters mit zwei Eingängen in Kombination bildet, wie in Fig. 9.12 dargestellt. Ein weiteres UND-Gatter 618 ist vorgesehen und der Ausgang des UND-Gatters 617 liefert einen Eingang des NOR-Gatters 619, während der Ausgang des UND-Gatters 618 den anderen Eingang des NOR-Gatters 619 liefert. Der Ausgang des NOR-Gatters 619 ist der "D"-Eingang für die zweite Stufe des Zählers und alle korrespondieren Komponenten der verschiedenen Stufen des Impulsbreiten-Binär-Zählers der Fig. 4C7, 408 und 4-C9 sind durch gleiche Bezugszeichen bezeichnet, mit der Ausnahme, dass alle diese korrespondieren Elemente der zweiten Stufe im folgenden mit der Bezeichnung "-2",die der dritten Stufe mit "-3"5 usw. bezeichnet sind, bis zu den entsprechenden Elementen der elften Stufe, die mit "-11" bezeichnet sind.

Der "D"~Eingang der zweiten Stufe des Zählers wird von dem Ausgang des NOR-Gatters 619 zu einer stromführenden Elektrode des Eingangstransistors 602-2 geliefert, dessen gegenüberliegende stromführende Elektrode mit dem Knotenpunkt 603-2 verbunden ist

909836/0694

Der Knotenpunkt 603-2 ist zuerst mit einer stromführenden Elektrode eines Direktrücksetz-Erdungs-Transistors 609-2 verbunden, zweitens mit einer stromführenden Elektrode eines Ableit-Transistors 608-2 und schliesslich mit dem Eingang eines Inverters 604—2 verbunden. Der Ausgang des Inverters 604-2 ist mit einer stromführenden Elektrode eines Verriegelungstransistors 605-2 verbunden, dessen gegenüberliegende stromführende Elektrode mit dem Eingang eines weiteren Inverters $06-2 verbunden ist und dessen Ausgang mit dem Q-Ausgangsknotenpunkt 607-2 verbunden ist. Die Gate-Elektroden der Transistoren 602-2, 604-2, 605-2 und 608-2 sind so verbunden, wie oben im Zusammenhang mit den entsprechenden Teilen der ersten Stufe des Zählers beschrieben. In ähnlicher Weise ist der Q-Ausgangsknotenpunkt 607-2 mit einem Eingang des UND-Gatters 618 und mit dem Eingang eines Inverters 610-2 verbunden, dessen Ausgang wie folgt verbunden ist: (a) mit dem zweiten Eingang des UND-Gatters 617, (b) mit der Gate-Elektrode eines Transistors 613-2, und (c) mit einer QT-Ausgangsleitung 621. In ähnlicher Weise ist der invertierte Ausgangsknotenpunkt 611 der ersten Stufe mit einer ersten Q7-Ausgangsleitung 620 verbunden.

Wie oben beschrieben, wird der ÖT-Ausgang von dem Ausgangsknotenpunkt 611 über die Leitung 620 geliefert und die Leitung 620 ist mit einem Ausgangszweig mit dem ersten Eingang des UND-Gatters 617 verbunden, dessen zweiter Eingang mit dem Q^^-- Ausgangsknotenpunkt 611-2 verbunden ist. folglich wird das UND-Gatter 617 ein niedriges Signal zu dem ersten Eingang des NOR-Gatters 619 liefern, es sei denn, QZj~— und Q^" sind beide gleichzeitig auf hohem Pegel. In gleicher Weise ist der QL·-Ausgang von dem" Knotenpunkt 607 der ersten Stufe mit einem Eingang des UND-Gatters 618 verbunden, dessen anderer Eingang mit dein Q₂-Ausgang von dem Knotenpunkt 607-2 verbunden ist, so dass das UND-Gatter 618 einen niedrigen Pegel zu dem NOR-Gatter 619 liefert, es sei denn, die (L·'— und Q^-Ausgänge sind gleichseitig

909836/0694

" ¹⁵⁵ " 2907330

auf hohem Pegel. Da das NOR-Gatter 619 einen niedrigen Ausgang liefern wird, sofern einer seiner beiden Ausgänge auf hohem Pegel ist und nur dann einen hohen Ausgang liefern wird, wenn beide Eingänge niedrig sind, ist die Wirkungsweise der zweiten Stufe wie folgt.

Wenn der Zähler zuerst gestartet ist, wird das Rucksetz-Signal nj- alle Q-Ausgänge auf niedrigen Pegel gezwungen haben, wobei alle (^-Ausgänge auf hohem Pegel sind. Polglich sind vor dem ersten Zählschritt die GL- und Qo-Ausgänge, die zu den Eingängen des UND-Gatters 618 geliefert werden, auf niedrigem Pegel, was dessen Ausgang veranlasst,auf niedrigen Pegel zu gehen, während die q7- und Q^-Ausgänge hoch sind, was den Ausgang des UND-Gatters 617 veranlasst, auf hohen Pegel zu gehen. Da an den Eingängen des NOR-Gatters 619 ein hoher und ein niedriger Pegel vorhanden ist, ist der Ausgang zu dem "D"-Eingang der zweiten Zählerstufe niedrig.

Wenn die erste Taktphase das Signal e^ hochtreibt und wenn ein niedriger Pegel an dem ^UD"-Eingang- der zweiten Stufe des Zählers anliegt, so wird ein niedriger Pegel über den Transistor 602-2 su dem Knotenpunkt 603-3 geleitet und dieses niedrige Signal wird von dem Inverter 604-2 invertiert, um einen hohen Pegel zu dem Eingang des Transistors 605-2 zu leiten. Wenn die zweite Taktphase ankommt und f,- hochgeht, so leitet der Transistor 605 und liefert einen hohen Pegel zu dem Eingang des Inverters 606-2, der das Signal invertiert, um einen niedrigen Pegel zu dem Op-Ausgangsknotenpunkt 607-2 zu liefern. Yor dem zweiten Zählschritt ist der Q/]-Ausgang auf hohem Pegel, während der Qg-Ausgang auf niedrigem Pegel ist, was bewirkt, dass an dem Ausgang des ITlD-Gatters 618 ein niedriger Pegel erscheint, während der (^-Ausgang niedrig ist und der Q^-Ausgang hoch ist, was bewirkt, dass ein niedriger Pegel an dem Ausgang des UND-Gatters 617 erscheint. Stehen diese beiden niedrigen Signale' an dem Eingang des NOR-Gatters 619 an, so geht sein Ausgang

909836/0634

auf einen hohen Pegel, so dass, wenn die nächste Taktphase bewirkt, dass e_r auf hohen Pegel geht und der "D"-Eingangstransistor 602-2 leitend wird, ein hoher Pegel zu dem Eingangsknotenpunkt 603-2 geleitet wird und durch den Invertierer 604—2 invertiert wird, um einen niedrigen Pegel zu dem Verriegelungstransistor 605-2 zu liefern. Wenn bei der zweiten Taktphase das Signal fr momentan auf hohem Pegel übertragen wird, so leitet der Transistor 605, um das niedrige Signal zu dem Inverter 602-2 weiterzuleiten, so dass der Qp-Ausgang auf hohen Pegel geht.

Zu diesem· Punkt befindet sich der Zähler, wie oben beschrieben, am Ende des zweiten Zählschrittes und der Cfy-Ausgang ist niedrig, während der Q₂-Ausgang hoch ist, wie es für die ersten beiden Stufen eines Binär-Zählers gefordert wird. Ist der Q^- Ausgang niedrig und der Q^-Ausgang hoch, so ist der Ausgang des UND-Gatters 618 niedrig und ist der ÖT-Ausgang hoch und der Q^-Ausgang niedrig, so ist der Ausgang des UND-Gatters niedrig, so dass der Ausgang des NOR-Gatters 619 erneut hoch ist. Bei der nächsten Taktphase macht das Signal e^ den Transistor 602-2 leitend, so 'dass das hohe Signal von dem Ausgang des NOR-Gatters 619 durch den Inverter 604—2 geleitet wird, so dass das Auftreten der zweiten Taktphase das Signal fr hochtreiben wird, um den Transistor 605-2 leitend zu machen, uia so das niedrige Signal durch den Inverter 606-2 zu leiten, so dass Q₂ wiederum hoch bleibt. Am Ende des dritten Zählschrittes sind daher sowohl Q^ und Q₂ hoch, wie für die ersten beiden Stufen eines Binär-Zählers nach drei Zählschritten gefordert v/ird.

Zu diesem Zeitpunkt, wenn Q^ und Q₂ beide auf hohem Pegel sind, ist der Ausgang des UND-Gatters 618 hoch, jedoch, da Q^" und Cu beide niedrig sind, der Ausgang des UND-Gatters 617 niedrig. Werden den Eingängen des NOR-Gatters 619 ein hoher und ein niedriger Pegel dargeboten, so geht sein Ausgang im Beginn des I

909836/0694

vierten Zählschrittes auf niedrigen Pegel. Bei der fünften Taktphase macht das Signal e,- den Transistor 602-2 leitend, so dass ein hohes Signal an dem Ausgang des Inverters 604-2 erscheint und bei dem Auftreten der zweiten Taktphase bewirkt das Signal fr, dass der Transistor 605-2 leitend wird, so dass der Q₂-Ausgang erneut auf niedrigen Pegel geht. Folglich sind am Ende des vierten Zählschrittes der Q^-Ausgang der ersten Stufe und der Q₂-Ausgang der zweiten Stufe bei auf niedrigem Pegel. Ebenso wie bei der ersten Stufe wird der Q^-Ausgang von dem Knotenpunkt 611-2 abgegriffen und der Gate-Elektrode des Transistors 613-2 zugeführt. Der Transistor 613-2 ist mit einer stromführenden Elektrode mit Hasse und mit der gegenüberliegenden stromführenden Elektrode mit einer stromführenden Elektrode eines zweiten Stufenausgangs-Transistors 614-2 verbunden, dessen gegenüberliegende stromführende Elektrode das zweite Daten-Bit db/| mit dem Da ten-Bus über die Leitung 615-2 verbindet. Ebenso wie bei der ersten Stufe, wenn der QZ-Ausgangsknotenpunkt 611-2 auf hohen Pegel geht, was anzeigt, dass der Q₂-Ausgangsknotenpunkt 607-2 auf niedrigen Pegel ist, leitet der Transistor 613~2₉ um den Ausgang auf niedrigen Pegel zu ziehen und da der Ausgang dem Q₂=Ausgang entspricht _t anstelle des Q₂"-Ausganges, wird die korrekte Information über den Daten-Bus zu dem Rechner übertragen» In ähnlicher Weise ist, wenn Q₂ hoch ist, Q₂" niedrig, was den Transistor 613-2 nicht-leitend macht, so dass, wenn n_Q hochgeht und der Transistor 614-2 leitet, der Ausgang dd₂ hochgezogen werden kann, wie nachfolgend beschrieben, um einen hohen Q₂-Ausgang anzuzeigen»

Die dritte Stufe des Binär-Zählers der Fig. 40? enthält einen Schaltkreis, der ähnlich dem der zweiten Stufe ist, einschliesslich der Kombination aus dem zweifach UND-Gatter mit zwei Eingängen und dem KOR-Gatter, die aus den UND-Gattern 617-3 und 618-3 besteht, deren Ausgänge die beiden Eingänge für ein NOR-Gatter 619-3 bilden. Der Q^-Ausgang von dem Knotenpunkt 611-2 wird von einem Zweig der Q^-Ausgangsleitung 621 zu einem ersten invertierten Eingang eines logischen UND-Gatters 621-3 Releitet

09836/0694

dessen anderer invertierter Eingang mit der Q^-Ausgangsleitung 620 verbunden ist. Der Ausgang des logischen UND-Gatters 621 wird von dem Knotenpunkt 622-3 abgegriffen, der mit dem Eingang eines Inverters 623-3 verbunden ist, dessen Ausgang mit einem Eingang des UND-Gatters 617-3 verbunden ist, dessen anderer Eingang von dem ÖT-Ausgangsknotenpunkt 611-3 abgegriffen wird. Der Knotenpunkt 622-2 ist weiterhin mit einem Eingang eines UND-Gatters 618-3 verbunden, dessen anderer Eingang mit dem Q^-Ausgangsknotenpunkt 607-3 verbunden ist. Anfänglich sind die Q^-, Qo-und Q^-Ausgänge auf niedrigem Pegel, während die q7-, ~q7- und ÖT-Ausgangen auf hohem Pegel sind. Sind Q^ und QT auf hohem Pegel, so ist der Ausgang des UND-Gatters 621-3 auf niedrigem Pegel, so dass ein niedriger Pegel dem einen Eingang des UND-Gatters 618-3 zugeführt, während das niedrige Q, Signal dem anderen Eingang zugeführt, so dass der Ausgang niedrig ist. In ähnlicher Weise wird ein niedriger Pegel von dem Knotenpunkt 622-3 invertiert und als hoher Pegel dem einen Eingang des UND-Gatters 617-3 zugeführt, dessen anderer Eingang ebenfalls hoch ist, da q7 hoch ist. Folglich ist der Ausgang des UND-Gatters 617-3 hoch. Mit einem hohen Pegel und einem niedrigen Pegel an seinen beiden Eingängen wird das NOR-Gatter 619-3 ein niedriges Signal zu dem "D"-Eingang der dritten Stufe des Zählers vor dem anfänglichen Zählen liefern.

Bei der ersten Taktphase geht e^ hoch und veranlasst den Transistor 602-3 den niedrigen Pegel an dem Ausgang des NOR-Gatters 613-3 zu dem Eingang des Inverters 604-3 zu leiten. Wenn der zweite Takt ankommt, geht f,- auf hohen Pegel und veranlasst den Transistor 605-3 leitend zu sein, um so ein hohes Signal zu dem Eingang des Inverters 606-3 zu leiten und damit einen niedrigen Pegel an dem Q^-Ausgangsknotenpunkt 607-3· Bei Beginn des zweiten Zählschrittes sind Q,], Q^ und Q, auf hohem Pegel, während. ÖT, Qo und Q, auf niedrigem Pegel sind. Ist ein hoher und ein niedriger Pegel an dem Eingang des Gatters 621-3 ; vorhanden, so wird an seinem Ausgangsknotenpunkt 622-3 ein \

909836/0694

niedriger Pegel vorhanden sein, während am Ende des zweiten Zählschrittes ein niedriger Pegel noch an dem Q^-Ausgangsknotenpunkt 607-3 vorhanden ist. Am Ende des zweiten Zählschrittes sind folglich Q^j", Qp und QT auf hohem Pegel, während Q^,, Q2 und Q^ auf niedrigem Pegel sind. Mit einem hohen Pegel und einem niedrigen Pegel an den Eingängen des Gatters 621-3 wird wiederum ein niedriger Pegel an dem Ausgangsknotenpunkt 622-3 vorhanden sein, so dass nach dem dritten Zählschritt ein niedriger Pegel noch an dem Q^-Ausgangsknotenpunkt 607-3 vorhanden ist.

Vor dem vierten Zählschritt sind Q^, Qp und QZ auf hohem Pegel, während Cjj", Q^ und Q, niedrig sind. Sind Q^j" und Q^" beide auf niedrigem Pegel, so geht der Ausgang des Gatters 621-3 auf hohen Pegel. Ist an den Knotenpunkt 622-3 ein hoher Pegel vorhanden, so wird ein hoher Pegel dem einen Eingang des Gatters 618-3 dargeboten, während ein niedriges Q^-Signal dem anderen Eingang zugeführt wird, was zu einem niedrigen Pegel an dem Ausgang des UND-Gatters 618-3 führt. In ähnlicher Weise wird, wenn ein higher Pegel an dem Knotenpunkt 622-3 vorhanden ist, ein niedriger Pegel an dem Ausgang des Inverters 623-3 dem einen Eingang des UND-Gatters 617-3 dargeboten, was veranisst, dass sein Ausgang auf niedrigem Pegel ist. Da beide Eingänge zu dem NOR-Gatter 619-3 jetzt auf niedrigem Pegel sind, ist der Ausgang, der dem Eingang der dritten Stufe dargeboten wird, jetzt hoch. Mit dem Auftreten der ersten Taktphase geht e^ auf hohen Pegel und veranlasst, dass der Transistor 602-3 leitend wird und das hohe Signal zu dem Inverter 604-3 leitet. Wenn die sitfeite Taktphase auftritt, geht f,- auf hohen Pegel und schaltet den Transistor 605-3 ein und leitet das niedrige Signal zu dem Eingang des Inverters 606-3» Der Ausgang des Inverters 606-3, der dem Q--Ausgangsknotenpunkt 6O7-3 entspricht, geht hoch, so dass am Ende des vierten Zählschrittes die Q^- und Q₂-^usgänge niedrig sind, während der Q^-Ausgang hoch ist', entsprechend der üblichen binären Arithmetik. Die Anordnung der

909836/0694

2907330

dritten Stufe des Zählers ist derart, dass sein Q₇-Ausgang seinen Zustand bei jedem vierten Zählschritt ändert, ebenso wie der Ausgang der zweiten Stufe Q2 seinen Zustand bei jedem zweiten Zählschritt und der Ausgang der ersten Stufe Q^ seinen Zustand bei jedem Zählschritt ändert.

Die vierte, fünfte und sechste Stufe des Impulsbreiten-Zählers der Fig. 407 und 408, die die sechs Bits mit niedrigster Ordnung des Impulsbreiten-Binär-Zählers enthält, sind identisch zu dem Schaltkreis der dritten Stufe, mit der Ausnahme, dass ein weiterer invertierter Eingang zu jedem nachfolgenden Gatter 621 hinzugefügt ist, so dass alle darauffolgenden Q-Signale dessen Eingängen zugeführt werden. Wie im Stand der Technik bekannt, ändert der Q^,-Ausgang seinen Zustand bei jedem achten Zählschritt, der Ausgang der fünften Stufe Q₁- seinen Zustand jeden sechzehnten Zählschritt und der Ausgang der sechsten Stufe Qg seinen Zustand jeden zweiunddreissigsten Zählschritt. Ein ÖT-Ausgangsknotenpunkt 611-3 ist mit einer Q7-Ausgangsleitung 624 verbunden, während der ÖT-Ausgangsknotenpunkt 611-4 mit der Ausgangsleitung 625 verbunden ist und der ÖT-Ausgangsknotenpunkt 611-5 mit der Q^-Ausgangsleitung 626.

Die sechste und letzte Stufe der niederen sechs Bits des Impuls· breiten-Binär-Zählers ist im oberen Teil der J¹Xg. 408 dargestellt. Zur Verringerung der benötigten Schaltkreismenge, da jede folgende Stufe ein Ünd-Gatter 621 mit einem zusätzlichen invertierten Eingang benötigt, wird der Qg-Ausgangsknotenpunkt 607-6 invertiert und zu dem Ausgangsschaltkreis zugeführt, der aus Transistoren 613-6 und 614-6 besteht, also wie bisher, jedoch wird der Qg-Knotenpunkt auch mit einem ersten Eingang eines KAEiD-Gatters 627 mit zwei Eingängen zugeführt, dessen anderer Eingang mit dem Ausgangsknotenpunkt 622-6 des UND-Gatters 621-6 mit fünf invertierten Eingängen, das als Eingänge die ^-,q7-, Q^-und OT-Ausgänge hat.

909836/0694

Folglich bleibt, solange irgendeiner der Eingänge zu dem NAND-Gatter 627 auf niedrigem Pegel ist, sein Ausgangssignal a,- auf hohem Pegel. Wie oben unter Bezugnahme auf die Zähler-Steuerlogik der Fig. 4G1 beschrieben, ist das Signal C₁-, das über die Leitung 477 cLer Gate-Elektrode des Shunt-Transistors der verbleibenden fünf Stufen des Zählers, d.h. 608-7 bis 608-11 zugeführt wird, auf hohem Pegel, solange das Signal a^ auf der Leitung 461 auf hohem Pegel ist. Das Signal a,- verhindert, dass die oberen fünf Bits des Zählers gezählt werden, da es die Eingangsknotenpunkte 603-7 bis 603-11 zu den Q₁-,- bis Q^, ^ -Ausgangsknotenpunkten 607-7 bis 607-11 verbindet. Allerdings gehen sobald alle niederen sechs Bits Einsen sind, was anzeigt, dass ein Zählerstand von 64 erreicht wurde., alle Q-Eingänge des Gatters 621-6 auf niedrigen Pegel, was veranlasst, dass ein hoher Pegel an dem Ausgangsknotenpunkt 622-6 ansteht und sobald die sechste Stufe ihren Zählerstand erreicht hat, geht Qg auf hohen Pegel an dem Ausgangsknotenpunkt 607-6, was beide Eingänge des NAND-Gatters 627 veranlasst, auf hohen Pegel zu gehen, so dass ein niedriger Pegel auf der Ausgangsleitung 461 erscheint.

Sobald das Signal a,- auf niedrigen Pegel geht, geht das Signal Cr auf der Leitung 477 euf niedrigen Pegel, wie oben unter Bezugnahme auf Fig. 4G1 beschrieben, um die Inhibit-Shunt-Transistoren 608-7 bis 608-11 ausser Bereitschaft zu setzen, was den oberen fünf Bits des Binär-Zählers erlaubt, zu arbeiten. Gleichzeitig wird ein übergang des Signales a,- von hohem zu niedrigem Pegel veranlassen, dass das Signal d^ auf der Leitung 484 mit jeder ersten Taktphase zu Zählzwecken auf hohen Pegel geht. Das Signal de wird jeder der Gate-Elektroden der ¹¹D"-Eingangs-Transistoren 602-7 bis 602.-11 in gleicher Weise zugeführt wie das bereitsetzende Takteingangssignal e,- den "D"-Eingangs-Transistoren 602-1 bis 602-6 der ersten sechs Stufen des Zählers zugeführt wurde.

909836/0694

Folglich spricht die siebte Stufe des Impulsbreiten-Binär-Zählers der Fig. 4C8 auf das Takt-dc-Signal in genau gleicher Weise an, wie die erste Stufe des Zählers auf das Takteingangssignal e,- reagiert hat, um mit dem Zählen der siebten Stufe zu beginnen, die ihren Ausgang Qr₇ mit jedem 64-igsten Zählschritt ändern wird. Die verbleibenden Stufen 8, 9, 10 und 11 des Zählers sind ähnlich der zweiten, dritten, vierten und fünften Stufe aufgebaut, die oben beschrieben wurden, und die Ausgänge Qs» Qq> Qio ^un<i ^11 ändern ihre Zustände bei jedem 128igsten, 256igsten, 512ten und 1024igsten Binär-Zählschritt, wie allgemein für einen typischen Elf-Stufen-Binär-Zähler bekannt.

Zur Rückkopplung der achten, neunten, zehnten und elften Stufen ist der QU-Ausgangsknotenpunkt 611-7 mit der Leitung 628 verbunden, der ^-Knotenpunkt 611-8 mit der Leitung 629, der QT-Knotenpunkt 611-9 mit der Leitung 630 und der QTT-Knotenpunkt 611-10 mit der Leitung 631.

Wie oben dargestellt, leitet, wenn das Signal n_Q auf hohen Pegel geht, der Ausgangstransistor 614 bis 614-8 den Ausgang des Zustandes der ersten acht Bits da^ bis da_ß über die Daten-Bus-Eingänge 615 bis 615-8. Wenn der Kommandosignal-Generator-Schaltkreis des Mikroprozessor-Systems des Blocks 123 der Fig. 2 das Kommandosignal Pq ausgibt, so setzt dies das signifikanteste Wort des Impulsbreiten/Binär-Zählers in Bereitschaft, mit dem Rechner-Daten-Bus in folgender Weise verbunden zu werden. Wenn das Signal p_Q auf hohen Pegel geht, wird es über di.e Leitung 632 mit der Gate-Elektrode der Ausgangstransistoren 614-9, 614-10 und 614-11 verbunden, um die signifikantesten Bits Qq, Q^₀ und Q^ auf den Daten-Bus-Weg da^, db^ und dc^ über die Verbindungen 615-9, 615-10 bzw. 615-11 auszugeben. Die Leitung 632 ist weiterhin mit der Gate-Elektrode eines Transistors 633 verbunden, dessen eine stromführende Elektrode direkt mit Masse und dessen gegenüberliegende stromführende Elektrode mit der dd^-Daten-Bus-Leitung über eine Leitung 634

909836/0694,

verbunden ist, so dass, wenn immer das Kommandosignal p_Q auf hohen Pegel geht, das dd^-Bit des Daten-Bus auf niedrigen Pegel gezogen wird. Das signifikanteste Wort, das aus den Daten-Bits besteht, die mit den Ausgängen der letzten drei Stufen des Zählers, d.h. Qq, Q^q und Q,^ übereinstimmt, wird mit dem Daten-Bus verbunden, wenn das Signal p_Q auf hohen Pegel geht und es wird verwendet, wie nachfolgend beschrieben.

Der Impulsbreiten/Binär-Zähler der Blöcke 4-57» 4-58 und 4-59 der Fig. 4-C enthält, wie in den elektrischen Schaltbildern der Fig. 4-C7, 4-C8 bzw. 4-C9 dargestellt, einen einzelnen Elf-Stufen-Binär-Zähler, der aktiviert werden kann, Taktimpulse zu zählen und einen binären Zählinhalt oder ein digitales Wort zu speichern, das einem Analog-Signal entspricht, (das zuvor in eine Impulsbreiten-Darstellung hiervon umgewandelt wurde), das einen gemessenen Maschinenarbeits-Parameter darstellt, wie oben beschrieben. Die in dem Impulsbreiten-Binär-Zähler der Blöcke 457j 4-58 und 4-59 gespeicherte Binär-Zahl bzw. der Zählerstand kann in dem Rechner verriegelt werden, und zwar aufgrund der Beendigung des Impulsbreiten-Signales und kann darin gespeichert werden, bis der Rechner die gespeicherten Daten abfragt, ohne dass zusätzliche Speicher- oder Pufferregister benötigt werden, wie es bisher der Pail war. Aufgrund eines Rechnerkommandos kann der Impulsbreiten-Binär-Zähler sowohl das signifikanteste Wort, das aus den drei signifikantesten Bits des Zählers besteht, auf den Daten-Bus übertragen oder ein Acht-Bit-Wort, das aus den acht letzten signifikanten Bits des Zählers besteht, zur Yerwendung durch den Rechner, wie oben beschrieben. Die in dem Zähler gespeicherte und von dem Rechner abgefragte Zahl ist folglich eine digitale Darstellung eines, gemessenen Wertes und kann von dem Rechner dazu verwendet werden, die einzelnen Steuergesetzte und ähnliches auszuführen, um die verschiedenen Arbeitsfunktionen der Maschine, wie nachfolgend beschrieben, zu steuern.

909836/0694

4-.9 Sauerstoff-Sytem-Integrier-Schaltkreis

Das Blockschaltbild der Fig. 4-D zeigt den Sauerstoff-System-Integrier-Schaltkreis des Blocks 4-14- der Fig. 4- detaillierter in seinen funktionellen Einzelheiten. Ein Block 64-1 ist ein durch 16 teilender Zähler, der als Eingänge die ersten und zweiten Phasen H^ und Hp von dem Ausgang des Haupttaktgebers empfängt. In dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung ist der Taktgeber ein quarz-gesteuerter Taktgeber mit einer Frequenz von einem Megahertz wie nachfolgend beschrieben. Der Schaltkreis des Blocks 64-1 dividiert die Taktgeschwindigkeit von einem Megahertz, H^ und H₂, herab, um erste und zweite Phasentaktsignale iu und h₂ zu erzeugen, die auf einer Frequenz von 62,5 Kilohertz liegen. Der durch

16 teilende Zähler des Blocks 64-1 gibt weiterhin ein dekodiertes Taktsignal h,- aus, das einmal für alle vier H₁-Signale erscheint, um für Zeitsteuerzwecke verwendet zu werden, wie nachfolgend beschrieben.

Ein Synchronisier-Schaltkreis des Blocks 64-2 empfängt die Maschinenkurbelwellen-Stellungsimpulse G-,, die durch den Kurbelwellen-Stellungssignal-Aufbereiter des Blocks 4-15 der Fig. 4- entsprechend geformt und zeitgesteuert sind, wie nachfolgend beschrieben und die N/2-mal pro Maschinenumdrehung erzeugt werden, wobei ¹¹N" die Zahl der Zylinder der Maschine ist. Der Synchronisierer stellt ein Kurzzeitfilter dar, das sicherstellt dass Spannungsspitzen oder ähnliches mit relativ kurzer Zeitdauer nicht einen falschen Maschinenkurbelwellen-Stellungsimpuls-Ausgang triggern und er stellt ein Langzeitfilter dar, um sicherzustellen, dass nachdem ein richtiges Maschinenkurbelwellen-Stellungssignal G-z erfasst wurde, auch nicht ein Langzeit-Rauschsignal oder ähnlich fälschlich einen weiteren Ausgang triggern können, bis ein vorgegebenes Zeitintervall verstrichen ist. Der entsprechend gefilterte Maschinenkurbelwellen· Stellungsimpuls G, wird dann mit den langsameren Phasentaktimpulsen h^ und hg synchronisiert, so dass der Impuls, nachdem

909836/0694

er digital verarbeitet wurde, um ein Kauschen auszuschliessen und um eine Synchronisation mit den langsameren Logik-Taktphasen tu und hp zu erhalten, der synchronisierte und zeitlich neu eingestufte Kurbelwellen-Stellungsimpuls g^ zu dem Zähler des Blocks 643 ausgegeben wird.

Der Zähler des Blocks 643 hat voreinstellbare Eingänge, die den anfänglichen voreingestellten Zählerzustand in Abhängigkeit von der Zylinderzahl der betrachteten Maschine verändern. Der Zähler des Blocks 643 wird eine Gruppe von drei Signalen ausgeben, die gemeinsam als gp bezeichnet sind, die dekodierte Ausgänge aus dem Zähler darstellen. Die Gruppe von Signalen go stellt eine Gruppe von drei Signalen dar, die jeweils bei dem vierten, dritten oder zweiten Auftreten des synchronisierten und zeitlich neu eingestuften Maschinenkurbelwellen-Stellungsimpuls g^j auftreten, in Abhängigkeit von der Voreinstellungsbedingung des Zählers, die, wie oben beschrieben, von der Zylinderzahl der Maschine abhängt. Die Gruppe der drei Ausgangssignale go wird für Lösch- und Schiebeoperationen und für verschiedene Zeitsteuerungen verwendet, wie nachfolgend beschrieben und die Verwendung der Voreinstellungseingänge des Zählers 643 schafft eine grössere Flexibilität bei der Verwendung eines einzelnen Zählers und ein einfaches Ändern der Voreinstellungseingänge, um die erforderliche Zeitsteuer-, Schiebe- und Löschausgänge für eine vorgegebene Zylinderzahl bei einer Maschine zu schaffen_o

Der Zähler des Blocks 644 ist ein dynamischer Schieberegisterzähler mit 14 Stufen, der die heruntergeteilten Taktsignale iu, hg 3 das dekodierte Taktsignale h^ und die Gruppe der drei Signale gg empfängt, die von dem Ausgang des Zählers des Blocks 543 dekodiert sind=, Der vierzehn-stufige Zähler des Blocks 644 zählt die Anzahl von Taktseiten h^_s h_O9 pro Msschinenumdrehung und die acht signifikantesten Bits des Zählers werden als Sigaalgr-uppe g_rrs ausgegeben, die eine Maschinenperiode anzeigt* PP 3 el sr- Signale g_zn wird zu dem Abtast°Schaltk3?eis_aes_

<a fi μ ρ ? ρ / η α <c. j-,

'„j U '<J V- ti «J / W %ϊ ^> --*■

Blocks 64-5 ausgegeben.

Der Abtast-Schaltkreis des Blocks 64-5 empfängt die Gruppe der Signale S^q» die zum Voreinstellen eines dynamischen Schieberegister-Zählers mit acht Stufen verwendet werden. Da der anfanglich in dem Abtastzähler des Blocks 64-5 gespeicherte Zählerstand nur die oberen signifikantesten Bits eines vierzehn-stufigen Zählers darstellt, die mit der Taktgeschwindigkeit der Signale h^ und h₂ getaktet sind und da der acht-stufige Abtastzähler des Blocks 64-5 mit der gleichen Taktgeschwindigkeit h^, h₂ heruntergezählt wird, jedoch sechs Stufen weniger hat, zählt der Ausgang des Abtastzählers des Blocks 64-5 vierundsechzig Zeitschritte, d.h. ebenso schnell wie es der Zähler des Blocks 64-4- tat. Folglich stellt der Ausgang des Abtastzählers des Blocks 64-5, d.h. eine Gruppe von Signalimpulsen hg, sicher, dass die Abtastzähler der Blöcke 64-7 und 64-8 normalerweise 64- Abtastperioden pro gezählte Zeitperiode (eine Umdrehung) mit gleichem Abstand erhalten, unabhängig von der Maschinengeschwindigkeit.

Der Sensor-Prüfsteuer-Schaltkreis des Blocks 64-6, der auch als Sauerstoffqualifikations-Itfetzwerk der vorliegenden Erfindung bezeichnet ist, empfängt eines der synchronisierten Zeitsteuer-Signale der Gruppe g₂, die von dem Zähler 64-3 ausgegeben werden. Weiterhin empfängt er ein Kommandosignal mn von dem sekundären Kommandosignal-Generator des Mikroprozessor-Systems des Blocks 123 der Fig. 2, wie nachfolgend beschrieben, das Inhibit Signal F₂ von dem Ausgang des Sauerstoff-Sensorsignal-Aufbereitungssystems der Fig. 3E, wie oben beschrieben und die Ausgänge des Sauerstoff-Sensor-Prüfsignals g^ und g¹,, die bewirken, dass die Impedanz jedes Zirkondioxid-Sensors über das Sauerstoff-Sensorsignal-Aufbereitungssystem der Fig. 3E geprüft wird.

Der Sensor-Prüfsteuer-Schaltkreis des Blocks 64-6 gibt weiterhin das Kommandosignal f~ aus, das den Sensorzustand-Ausgang bei dem letzten Prüfkommando anzeigt, um eine Binär/

Impulsbreiten-Umwandlung der Sensorausgänge zu verhindern, fall die vorhergehenden Impedanzprüfung angezeigt hat, dass die Temperatur eines der Sensoren niedrig genug ist, so dass dessen Ausgang ungültig oder anderweitig unzuverlässig ist.

Die 64· Abtastimpulse pro Zeitperiode, die durch das Signal hg dargestellt sind, werden am Eingang eines ersten Kanales oder eines ersten Sauerstoff-Sensor-Abtastzählers und Registers des Blocks 647 einem Gatter zugeführt und einem entsprechenden Gatter an dem Eingang des zweiten Kanales oder zweiten Sauerstoff-Sensor-Abtastzählers und Register des Blocks 648. Das Gatter des Blocks 647 des ersten Kanales wird durch den Signalausgang J^ von dem Ausgang des Sauerstoff-Sensorsignal-Aufbereitungssystemes der Fig. 3E in Bereitschaft gesetzt, das auf niedrigem Pegel ist, wenn ein fetter Zustand an dem ersten Sauerstoffsensor vorhanden ist, während das Signal ϊ¹?, das von dem zweiten Kanalausgang aus dem Schaltkreis der !"ig. 3E ausgegeben wird, das Gatter des Blocks 648 des zweiten Kanales in Bereitschaft setzt, wenn ein niedriger Pegel vorhanden ist, was einen fetten Zustand an dem Sauerstoff-Sensor des zweiten Kanals anzeigt.

Jeder der Abtastzähler- und Register-Schaltkreise der Blöcke 647 und 648 enthält einen Abtastzähler und ein Verriegelungsregister. Jeder Abtastzähler wird einen tormässig gesteuerten Impuls zählen, wenn das Gatter durch ein niedriges Sensor-Aus gangs signal 3?^, 1% in Bereitschaft gesetzt ist und der Abtastzählschritt hg vorhanden ist. lolglich v/erden am Ende einer Maschinenzeitsteuerperiode der erste und zweite Sauerstoff-Sensorkanal 64 Zeitschritte abgetastet haben. Jeder Abtastzähler der Blöcke 64? und 648 wird einen Zählerstand zwischen Null und 64 (tatsächlich nur 63) enthalten, in Abhängigkeit von dem Zustand des Sensor-Ausganges während jeder der 64 Abtastperioden. Ist z.B. der Ausgang des ersten Sensorkanals ΐ¹-während der gesamten Abtastperiode auf hohem Pegel gegeben, so

909836/0694

bedeutet dies, dass ein magerer Zustand während der gesamten Abtastperiode vorhanden war. Folglich wird der Zähler überhaupt nicht in Bereitschaft gesetzt gewesen sein, um .Abtastimpulse hg zu zählen und ein Zählerstand von Null wird am Ende des Abtast-Zeitintervalles verblieben sein.

Andererseits wird, wenn kontinuierlich ein fetter Zustand während des Zeitintervalles, d.h. einer Maschinenumdrehung bei dem vorliegenden Beispiel, das Gatter den Zähler in Bereitschaft gesetzt haben, alle 64 Impulse hg zu zählen und ein Zählerstand von 65 würde zum Übertragungszeitpunkt darin gespeichert sein. Unter idealen Bedingungen wird die Zahl der fetten Abtastimpulse gleich der Zahl der mageren Abtastimpulse sein und ein Zählerstand von 32 Impulsen, der mit der gewünschten stöchio-Tnetrischen Arbeitsweise übereinstimmt, wird vorhanden sein. Am Ende des Zeitsteuerintervalles wird der erreichte Zählerstand in einem Verriegelungsregister gespeichert, bis er von dem Rechner zur weiteren Verarbeitung abgerufen wird.

Der Abtastzähler-Multiplexer des Blocks 649 spricht auf eine Rechneranforderung an und leitet die Übertragung des in dem Verriegelungsregister des Blocks 647 des ersten Kanales gespeicherten Zählerstandes oder des in dem Verriegelungsregister blocks 648 des zweiten Kanales gespeicherten Zählerstandes ein, zur Eingabe in den Binär/Impulsbreiten-Wandler des Blocks 650.

Der Binär/Impulsbreiten-Wandler-Schaltkreis des Blocks 650 spricht auf ein von einem Rechner eingeleitetes Kommando für ein Sauerstoffablesen an, um ein Impulsbreiten-Signal fg auszugeben, dessen Impulsbreite oder Zeitdauer proportional zu dem Zählerstand ist, der in dem letzten Register der ausgewählten Kanäle der Blöcke 647 oder 648 gespeichert ist und damit ein Mass für eine "fette" oder "magere" Auspuffgasmischung, die von dem ausgewählten ersten oder zweiten Sauerstoff-Sensor erfasst wurde. Dieses Impulsbreiten-Signal fg wird über den

909836/0694

290739Q

Multiplexer der Fig. 4B zu dem Iinpulsbreiten/Binär-Wandler der Fig. '4-C, der oben beschrieben wurde, zugeführt, um dem Rechner ein digitales Wort zuzuleiten, das den Sauerstoff-Sensorausgang für ein vorbestimmtes Zeitintervall darstellt, um den Rechner in die Lage zu versetzen, die Menge des der Maschine zugeführten Brennstoffes einzustellen, um den gewünschten stöchiometrischen Betrieb herzustellen und so die Erzeugung und Emission von Schadstoffen oder ähnlichem zu minimieren.

4.10 Durch Sechszehn teilender Zähler

Der durch Sechszehn teilender Zähler des Blocks 641 der Fig. 4D ist in dem schematischen Schaltbild der Fig. 4D1 dargestellt Die Fig. 4D1 zeigt ein dreistufiges dynamisches Schieberegister das so aufgebaut ist, dass es einen Zweiphasen-Zähler 651 mit drei Stufen bildet. Jede der Zweiphasen-Schieberegisterstufen des Zählers 651 besteht aus dynamischen Zweiphasen-Flip-Flops, die so aufgebaut sind, wie in den Fig. 9.22A und B dargestellt. Der erste Takteingang h empfängt das erste Phasenhaupttaktsignal II*, während der zweite Takteingang tu den zweiten Phasenhaupttaktimpuls H₂ empfängt. Der nicht-invertierte oder "Q"-Ausgang jeder der drei Stufen, der mit Q^, Q₂ und Q, bezeichnet ist, ist durch drei vertikale Linien dargestellt, die sich von den Stufen nach unten erstrecken. Die invertierten oder "(^"-Ausgänge sind durch drei gerade vertikale Linien dargestellt, die sich von dem Ausgang von Invertierern 652a, 652b und 652c erstrecken, deren Eingänge mit den Ausgängen Q^,, Q₂ bzw. Q^ verbunden sind.

Die vier horizontalen Linien 653a, 653b, 653c und 653d schneiden die vertikalen Ausgangslinien Q und Q jeder der drei Stufen des Zählers 651 und stellen den dekodierenden Schaltkreis dar, der den Ausgängen des Zählers 651 zugeordnet ist. Ein Ende jeder der horizontalen Linien 653a bis 653d ist mit einer stromführenden Elektrode und einer Gate-Elektrode eines ent-

909836/0 69

sprechenden pull-up-Transistors 654-a bis 654d verbunden. Die andere stromführende Elektrode jedes der Transistoren 654a bis 654-d ist direkt mit der +5 Volt-Potentialquelle verbunden, um die richtigen Logikpegel sicherzustellen. Jede der horizontalen Linien 653a bis 653d entspricht einem NOR-Gatter mit mehreren Eingängen, das als Eingänge die Ausgänge aus dem Zähler 651 aufweist, die durch die umkreisten Schnittpunkte der vertikalen Ausgangslinien mit den einzelnen horizontalen Ausgangslinien dargestellt ist, die ein einzelnes FOE-Gate darstellen. Diese Übereinkunft ist näher in der Fig. 9 dargestellt. '

Die mit 655 bezeichnete vertikale Linie entspricht einem NOR-Gatter mit drei Eingängen, deren Eingänge die Ausgänge der drei NOR-Gatter sind, die durch die horizontalen Linien 653a, 653c und 653d bezeichnet sind und durch die umkreisten Schnittpunkte der vertikalen Linie 655 mit den entsprechenden bezeichneten horizontalen Linien dargestellt sind. Das durch die vertikale Linie 655 dargestellte NOR-Gatter ist mit der stromführenden Elektrode und der Gate-Elektrode eines pull-up-Transistors 656 verbunden, dessen gegenüberliegende stromführende Elektrode direkt mit der +5 Volt-Potentialquelle verbunden ist, um den nötigen Gattertreiberstrom zu liefern, um die richtigen Logikpegel sicherzustellen und der Ausgang des NOR-Gatters, das durch die vertikale Linie 655 dargestellt ist, ist direkt mit dem D^-Eingang der ersten Stufe des Zählers 651 verbunden. Der D.^-Eingang der zweiten Stufe des Zählers 65I ist direkt mit dem Q^-Ausgang der ersten Zählerstufe verbunden und der D^-Eingang der dritten und letzten Stufe des Zählers 651 ist mit dem Qg-Ausgang der zweiten Stufe verbunden, um eine herkömmliche Schieberegister-Kombination zu bilden.

Beim Betrieb des Zählers 65I, wie bei den verschiedenen oben beschriebenen Zählern, die unter Verwendung von dynamischen Schieberegistern aufgebaut waren, stellt die horizontale Linie Fi i D IWR-Ga tt ρ-ρ ητί -fr rj-p^j Eingängen dar, dessen ^fi

909836/0694

gang mit dem nicht-invertierten Ausgang Qp der zweiten Stufe des Zählers 651 verbunden ist, dessen zweiter Eingang mit dem invertierten Ausgang Q^T, d.h. von dem Ausgang des Inverters 652c aus der dritten Stufe des Zählers 651 und dessen dritter ausser Bereitschaft setzender Eingang von dem Ausgang des NOR-Gatters 653b abgegriffen wird, wie nachfolgend erläutert.

In ähnlicher Meise stellt die horizontale Linie 653d ein NOR-Gatter mit drei Eingängen dar, dessen erster Eingang mit dem invertierten Ausgang Q^" aus der zweiten Stufe des Zählers 651 verbunden ist. Sein zweiter Eingang ist direkt mit dem* Q^-Ausgang aus der dritten Stufe des Zählers 651 verbunden und sein dritter oder ausser Bereitschaft setzender Eingang wird von dem Ausgang des NOR-Gatters 653b abgegriffen. Die Ausgänge der NOR-Gatter, die durch die Linie 653c und die Linie 653d dargestellt sind, bilden zwei von drei Eingängen des NOR-Gatters, das durch die vertikale Linie 655 dargestellt ist und bildet eine Exklusiv-ODER-Kombination, die zu dem D.-Eingang der ersten Stufe des Zählers 651 zurückgeführt wird, um den Zählzyklus zu bestimmen. Der durch diese grundlegende Rückkopplungs-Anordnung bestimmte Zählzyklus ist in der Zählerzustandstabelle der Fig. 4-D2 weiter ausgeführt, wie er durch das ausser Bereitschaft setzende NOR-Gatter, das durch die horizontale Linie 653b dargestellt ist und das NOR-Gatter 653a, das alle Einsen erfasst, modifiziert wird.

Das durch die horizontale Linie 653b dargestellte NOR-Gatter mit drei Eingängen ist mit seinen Eingängen so verbunden, dass es die Zählerausgänge (Jj"\ Q^ und Q^ empfängt. Der Ausgang des NOR-Gatters 653b dient als ein Eingang für die NOR-Gatter 653c und 653d, um dieses in Bereitschaft zu setzen, eine logische "1" zu dem D^-Eingang der ersten Stufe des Zählers 651 über den Ausgang des NOR-Gatters 655 zu liefern, wenn immer der Zählerzustand 110 erfasst wurde, um die Verwendung aller Zählerzustände in dem Zyklus sicherzustellen.

909836/0694

In ähnlicher Weise bildet der Q-Ausgang aus jedem der Inverter 652a, 652b und 652c die Eingänge für ein NOR-Gatter mit drei Eingängen, dessen Ausgang den dritten und letzten Eingang für das NOR-Gatter 655 bildet und wird dazu verwendet, einen Zustand von nur Einsen zu erfassen, um das NOR-Gatter 655 ausser Bereitschaft zu setzen und eine logische "O" zu dem D.-Eingang der ersten Stufe des Zählers 651 bei dem nächsten Zählschritt zu liefern, um so den Zähler davon abzuhalten, in einem Zustand von nur Einsen hängenzubleiben. Der Ausgang des NOR-Gatters 653s mit drei Eingängen, der dazu verwendet wird, einen Zustand mit nur Einsen zu erfassen, ist ebenfalls mit seinem dekodierenden Ausgang mit dem Eingang eines Inverters 657 verbunden, dessen Ausgang mit einem Knotenpunkt 658 verbunden ist, dessen Verwendung nachfolgend beschrieben ist.

Der (^-Ausgang aus der ersten Stufe des Zählers 651 und der QjJ-Ausgang aus der zweiten Stufe des Zählers 651 v/erden von den aus den Ausgängen der Inverter 652a bzw. 652b herausragenden vertikalen Linien zu den ersten und zweiten Eingängen eines NAED-Gatters 659 geleitet. Der Ausgang des NAKD-Gatters 659 wird von einer Leitung 661 abgegriffen. Das NAND-Gatter 659 erfasst die Ausgänge Q^" und QT des Zählers 651 und gibt ein dekodiertes Taktsignal auf die Leitung 661 aus. Das dekodierte oder tormässig gesteuerte Taktsignal h,- wird einmal für jedes Auftreten der Haupttaktphase EL erzeugt.

Der Ausgang des NOR-Gatters 653a liefert ein positiv-gehendes, einen Taktimpuls breites Signal, wenn immer die Q/j-. Qp und Q^-Stufen des Zählers 651 einen hohen Pegel enthalten, der einmal in jedem Zählzyklus auftritt, wobei ein Zählzyklus jedesmal dann vervollständigt ist, wenn acht Haupttaktimpulse gezählworden sind. Das Auftreten dieses hohen Pegels, der anzeigt, dass ein Zustand mit nur Einsen vorhanden ist, bewirkt, dass ein niedriges Signal an dem Ausgang des Inverters 657 erscheint und dieses niedrige Signal bleibt für eine Haupttaktzeit oder

909836/0694

einen Haupttaktzählschritt an dem Eingangsknotenpunkt 658 bestehen.

Der niedrige Pegel an dem Knotenpunkt 658 wird direkt einem ersten invertierten Eingang eines ersten logischen UND-Gatters 662 zugeführt, das zwei invertierte Eingänge aufweist und zu einem ersten invertierten Eingang eines logischen UND-Gatters 663, das zwei invertierte Eingänge aufweist. Der Ausgang des Gatters 662 ist direkt mit dem Setzeingang eines zweiphasen-S/S-getakteten Flip-Flops 664 verbunden, das in Fig. 9-20 dargestellt ist, während der Ausgang des Gatters 663 direkt mit dem Rücksetzeingang des Flip-Flops 664 verbunden ist. Der erste Phasentakteingang δ ist so verbunden, dass er die erste Haupttaktphase H^ empfängt, während der zweite Taktphaseneingang C zum Empfang der zweiten Haupttaktphase H~ verbunden ist. Der Q-Ausgang des R/S-Flip-Flops 664 wird von einem Knotenpunkt 665 abgegriffen, der mit dem zweiten invertierten Eingang des UND-Gatters 662 rückverbunden ist und mit einem ersten Eingang eines NOR-Gatters 666 verbunden ist, während der Q-Ausgang des Flip-Flops 664 von einem Knotenpunkt 667 abgegriffen wird, der mit dem zweiten Eingang des UND-Gatters 663 zurückverbunden ist und mit dem ersten Eingang eines zweiten NOR-Gatters 668 verbunden ist.

Während des Betriebes wird der Knotenpunkt 658 jedesmal dann auf niedrigen Pegel gehen, wenn der Zähler 651 einen Zustand mit nur Einsen (111) erreicht hat. Wie durch die Zählerzustandstabelle der Fig. 4D2 dargestellt, tritt dies einmal bei jeden acht Zähler-Haupttaktzeiten auf. Es sei angenommen, dass das E/S-Flip-Flop 664 anfänglich in dem Sücksetz-Zustand ist, so dass ein niedriger Pegel an dem Q-Ausgangsknotenpunkt 665 vorhanden ist, während ein hoher Pegel an dem Q-Ausgangsknotenpunkt 66? vorhanden ist. Der hohe Pegel an dem Knotenpunkt 66? wird zu einem invertierten Eingang des UND-Gatters 663 zurückgeführt, um dieses Gatter ausser Bereitschaft zu setzen, während der niedrige Pegel von dem Q-Ausgangsknotenpunkt 665 zu-

909836/0694

rückgeführt wird, um das UITD-Ga tt er 662 in Bereitschaft zu setzen. Sobald der Zähler 651 den Zählerstand 111 erreicht,hat, der einmal für jede acht Haupttaktzeiten auftritt, geht der Knotenpunkt 658 für eine Haupttaktzeit auf niedrigen Pegel.

Sobald dieser niedrige Pegel zu dem anderen invertierten Eingang des Gatters 662 übertragen wird, liefert das Gatter 662 einen hohen Impuls zu dem Setzeingang des Flip-Flops 664. Ist ein hoher Pegel an dem Setzeingang und ein niedriger Pegel an dem Rücksetzeingang vorhanden, so wird das Flip-Flop 664 beim nächsten Auftreten der H^- und Hp-PhasensignaIe gesetzt. Folglich wird nach einer Haupttaktzeit das R/S-Flip-Flop 664 gesetzt werden, so dass ein hoher Pegel dem Q-Ausgangsknotenpunkt 665 und ein niedriger Pegel dem Q-Ausgangsknotenpunkt 667 dargeboten wird. Der hohe Pegel am Ausgangsknotenpunkt 665 wird zurückgeführt, um das UND-Gatter 662 ausser Bereitschaft zu setzen, während der niedrige Pegel an dem Knotenpunkt 667 das UND-Gatter 663 in Bereitschaft setzt. Folglich wird zum nächsten Zeitpunkt, bei dem ein Zählzustand mit nur Einsen an dem Ausgang des Zählers 651 erfasst wurde und der Knotenpunkt auf niedrigen Pegel geht, das Gatter 663 ein hohes Signal zu dem Rücksetzeingang des B/S-Flip-Flops 664 liefern, während ein niedriger Pegel einem Setzeingang dargeboten wird. Nach einer Haupttaktzeit wird das R/S-Flip-Flop 564 zurückgesetzt, was bewirkt, dass ein niedriger Pegel erneut an dem Q-Ausgangsknotenpunkt 665 erscheint und ein hoher Pegel an dem Q-Ausgangsknotenpunkt 667.

Folglich führt der Betrieb des Dekodier-Schaltkreises zum Erfassen eines Zustandes mit nur ELnsen von dem Zähler 651 und der Betrieb des R/S-Flip-Flops 664 zu der Wirkung eines durch

16" teilenden Zählers, da bei jedem achten gezählten Haupttaktimpuls der Q-Ausgang auf hohen Pegel geht und hoch bleibt, bis das Flip-Flop 664 nach acht weiteren Taktimpulsen zurückgesetzt wird. Folglich erfordert ein vollständiger Takt-

909836/0694

zyklus vom Setzen des R/S-IPlip-IPlops 66A- bis zum erneuten
Setzen, dass sechszehn Haupttaktimpulse gezählt werden, um so
den Effekt des durch 16 Teilens an des Ausgang der R/S-Elip-j?lops 664 zu erhalten.

Wie oben beschrieben, ist der Q-Ausgangsknotenpunkt 665
R/S-j?lip-Elops 654 mit einem ersten Eingang des NOR-Gatters
666 verbunden, dessen Ausgang direkt mit einem Ausgangsknotenpunkt 669 verbunden ist. Der Knotenpunkt 669 ist mit dem Eingang eines Inverters 670 verbunden, dessen Ausgang direkt mit der Gate-Elektrode eines Transistors 67Ί verbunden ist. Der
Ausgangsknotenpunkt 669 ist weiterhin direkt mit der Gate-Elektrode eines zweiten Transistors 672 verbunden, dessen eine
stiOmführende Elektrode mit einer +5 Volt-Potentialquelle verbunden ist und dessen andere stromführende Elektrode mit einer stromführenden Elektrode des Transistors 671 verbunden ist,
dessen gegenüberliegende stromführende Elektrode mit Masse verbunden ist. Der Verbindungspunkt der stromführenden Elektroden der Tx^ansistoren 671 und 672 bildet den ersten Phasenausgangsknotenpunkt 6735von dem die erste Phase von 62,5 Kilohertz
(ein Megahertz geteilt durch sechszehn), d.h. das Signal Iu
über die erste Taktphasenausgangsleitung 674 ausgegeben wird.

Der Ausgangsknotenpunkt 673 ist weiterhin mit dem zweiten Eingang des NOR-Gatters 668 rückverbunden, dessen erster Eingang direkt mit dem Q-Ausgangsknotenpunkt 667 verbunden war* Der
Ausgang des HOR-Gatters 668 wird von einem Knotenpunkt 675 abgegriffen. Der Knotenpunkt 675 ist direkt mit Eingang eines
Inverters 676 verbunden, dessen Ausgang direkt mit der Gate-Elektrode eines ersten Transistors 677 verbunden ist* Der Knotenpunkt 675 ist weiterhin direkt mit der Gate-Elektrode eines zweiten Transistors 678 verbunden, dessen erste stromführende Elektrode mit der +5 Volt-Potential-Quelle verbunden ist und
dessen zweite stromführende Elektrode mit der ersten stromführenden Elektrode des Transistors 677 verbunden ist. Die zweite

909836/0694

stromführende Elektrode des Transistors 677 ist mit Masse verbunden. Der Verbindungspunkt der zweiten stromführenden Elektrode des Transistors 678 und der ersten stromführenden Elektrode des Transistors 677 ist der zweiten Phasenausgangsknotenpunkt 679, der das zweite logische Taktphasensignal h₂ mit 62,5 Kilohertz über die zweite Phasenausgangsleitung 680 ausgibt. Der zweiten Phasenausgangsknotenpunkt 679 ist weiterhin zu dem zweiten Eingang des NOE-Gatters 666 zurückverbunden, um so eine verriegelnde Verbindung zwischen den tu- und h^-Aus- · gangen 673 und 679 zu bilden, um eine Signalüberlappung zu vermeiden und eine klare Unterscheidung zwischen den beiden Phasen des 62,5 Kilohertz-oder-heruntergeteilten Logiktaktes vorzusehen.

Die Arbeitsweise des durch sechszehn teilenden Zählers der Pig. 4D1 ist so, dass jedesmal, wenn das R/S-Flip-Flop 664 zurückgesetzt ist, was bewirkt, dass ein niedriger Pegel an dem Knotenpunkt 665 ansteht, das NOR-Gatter 666 in Bereitschaft gesetzt ist. Sobald der Q-Ausgang auf hohen Pegel geht, geht der Ausgang des NOR-Gatters 668 auf niedrigen Pegel, was veranlasst, dass das Signal an. dem Ausgang des Inverters 676 auf hohen Pegel geht, das den Transistor 677 einschaltet und den Transistor 678 ausschaltet, um die Taktphase hp auf niedrigen Pegel festzuhalten. Da dieser niedrige Pegel zu dem zweiten Eingang des in Bereitschaft gesetzten ODER-Gatters 666 zurückge führt wird, geht dessen Ausgang auf hohen Pegel, was bewirkt, dass der Transistor 671 ausschaltet und der Transistor 672 einschaltet. Dies verbindet die +5 Volt-Potentialquelle direkt mit dem Ausgangsknotenpunkt 673 und bewirkt unverzüglich, dass die erste Taktphase tu auf hohen Pegel geht.

Acht Haupttaktschritte von dem Rücksetzen des R/S-Fip-llops 664 entfernt, wird das B/S-Plip-ΙΊορ 664 gesetzt, was veranlasst, dass der Q-Ausgangsknotenpunkt 665 auf hohen. Pegel geht und der Q-Ausgangsknotenpunkt 667 suf niedrigen Pegel. Die An-

909836/0694

Wesenheit eines niedrigen Pegels an dem Knotenpunkt 66y setzt das HOR-Gatter 668 unverzüglich in Bereitschaft. Die Anwesenheit eines hohen Pegels an aera Knotenpunkt 66.5 bewirkt unmittelbar, dass dei? Ausgang des NOE-Gatters 666 aui niedrigen Pegel geht. Ein niedriger Pegel an dem Knotenpunkt 669 schaltet den Transistor 672 aus und den Transistor 671 ein, so dass der Ausgangsknotenpunkt 673 geerdet ist, was veranlasst, dass das erste Phasensignal tu auf niedrigen Pegel geht, was veranlasst, dass das zuvor in Bereitschaft gesetzte NOR-Gatter 668 einen hohen Impuls an seinem Ausgangsknotenpunkt 675 erzeugt. Wenn der Knotenpunkt 675 auf hohen Pegel geht, ist der Transistor 677 ausgeschaltet und der transistor 678 eingeschaltet, so dass die +5 Volt-Potentialquelle direkt nri-t dem zweltenphasenausgangsknotenpunkt 679 verbunden ist, was veranlasst, dass das zweite Phasentaktsignal h^ auf hohen Pegel geht.

Diese Folge wird wiederholt, so dass nach weiteren acht Haupttaktschritten das E/S-Flip-Flop 664 erneut zurückgesetzt wird, was veranlasst, dass das Signal h^ erneut auf hohen Pegel geht, während das Signal h2 auf niedrigen Pegel geht. Die Frequenz der von dem Schaltkreis der Fig. 4-D1 ausgegebenen Zweitaktphasen ist daher 1/16 der Frequenz des Haupttaktes, da sechszehn Haupttaktschritte zwischen jedem aufeinanderfolgenden positiven Übergang (von niedrig-zu hoch) einer gegebenen Taktphase tu oder hp verstreichen.

4-.11 Synchronisierer für den Maschinenkurbelwellen-Stellungsimpuls

Die Fig. 4D3 zeigt ein schernatisch.es elektrisches Schaltbild des Synchronisier-Schaltkreises des Blocks 642 der Fig. 4D. Der Synchroneser-SehaItkreis der Fig. 4D3 enthält ein Kurzseitfilter zur Unterdrückung der Erzeugung eines synchronisierten Maschinenkurbelwellen-Stellungsimpulses durchSpannungsspitzen und ähnliches mit kurzer Zeitdauer, weiterhin ein Langzeitfil-

909836/0694

- 173 -

ter oder einen Prell-Unterdrücker (bounce suppressor), der das Eingangs-Flip-Flop nach einem vorbestimmten, relativ langen Zeitintervall zurücksetzt, um sicherzugehen, dass,wenn ein gefilterter Maschinenkurbelwellen-Stellungsimpuls einfasst wurde, zur Synchronisation mit dem durch sechszehn geteilten Logik— takt hy,, hp, dieser nicht die Anwesenheit eines weiteren Einganges anzeigen kann, bis zu dem Zeitpunkt, nachdem eine vorbestimmte Zeitperiode verstrichen ist. Der Synchronisierer der Fig. 4D3 schafft weiterhin eine Zeitsteuerlogik -zum Synchronisieren der erfassten und entsprechend gefilterten Maschinenlcurbelwellen-Stellungsimpulse mit dem Logiktakt von 62,5 Kilohertz, wie nachfolgend beschrieben.

Die erste Phase IL. des Haupttaktes wird dem Synchronisier-Schaltkreis der Fig. 4D3 über eine Leitung 681 zugeführt, während die zweite Haupttaktphase E₂ über eine Eingangsleitung 682 zugeführt wird. Das Signal G^, das ein entsprechend erfasster und geformter Maschinenkurbelwellen-Stellungsimpuls ist, der von dem Schaltkreis des Blocks 4-15 cLer Fig. 4 ausgegeben wird, wie nachfolgend beschrieben, wird über eine Leitung einem Eingangsknotenpunkt 684- zugeführt. Der Knotenpunkt 684 ist direkt mit einem ersten Schaltkontakt verbunden, der mit einer ersten stromführenden Elektrode eines Transistors 685 über einen wahlweise einstellbaren Schaltarm 686 verbunden ist. Sollte es gewünscht sein, den Eingang mit entgegengesetzter Polarität zu verwenden, so wird der Knotenpunkt 684 ebenfalls mit dem Eingang eines Inverters 687 verbunden, dessen Ausgang mit einem zweiten Schaltkontakt verbunden ist, zu dem der masken-positionierbare Schaltarm 686 bewegt werden kann, oder durch allgemein bekannte LSI—Technik eingestellt werden kann, um einen Strompfad zwischen dem Ausgang des Inverters 687 und der ersten stromführenden Elektrode des Transistors 685 zu vervollständigen.

Die Gate-Elektrode des Transistors 685 ist direkt mit der IL,-

909836/0694

2907380

Taktphasenleitung 682 verbunden, während die gegenüberliegende stromführende Elektrode des Transistors 685 sowohl mit der ersten stromführenden Elektrode eines Transistors 688 als auch mit dem Eingang eines Inverters 689 verbunden ist. Der Ausgang des Inverters 689 ist direkt mit dem Eingang eines zweiten Inverters 690 verbunden, dessen Ausgang mit einem Knotenpunkt 691 verbunden ist. Der Knotenpunkt 691 ist direkt mit einem Knotenpunkt 692 und mit der ersten stromführenden Elektrode eines Transistors 693 verbunden. Der Knotenpunkt 692 ist mit . der zweiten stromführenden Elektrode des Transistors 688 und mit einem ersten invertierten Eingang eines logischen UND-Gatters 694- mit vier invertierten Eingängen verbunden.

Die Gate-Elektrode des Transistors 688 und die Gate-Elektrode des Transistors 693 sind direkt mit der H^-Taktphaseneingangsleitung 681 verbunden« Die gegenüberliegende stromführende Elektrode des Transistors 693- ist mit dem Eingang eines Inverters 695 verbunden«, dessen Ausgang direkt mit der ersten stromführenden Elektrode eines Transistors 696 verbunden ist, dessen gegenuberlxegende stromführende Elektrode mit dem Eingang eines Inverters 697 verbunden ist„ Der Ausgang des Inverters 697 wird einem Knotenpunkt 698 zugeführt und der Knotenpunkt 698 ist mit einer ersten stromführenden Elektrode eines Transistors 699 und mit dem zweiten invertierten Eingang des AND-Gatters 694 verbunden. Die zweite stromführende Elektrode des Transistors 699 ist direkt mit dem Eingang eines Inverters 700 verbunden j dessen Ausgang mit der ersten stromführenden Elektrode eines Transistors 701 verbunden ist, dessen zweite stromführende Elektrode direkt mit dem dritten invertierten Eingang des UND-Gatters 69²I- verbunden ist« Die Gate-Elektrode des Transistors 696 und des Transistors 701 sind mit der Hp-Taktphasenleitung 682 verbunden, während die Gate-Elektrode des Transistors 699 direkt mit der EL -Taktphasenleitung 681 verbunden ist

Der vierte invertierte Eingang des UHD-Gatters 694· ist direkt

909836/0694

mit einem Knotenpunkt 702 verbunden, der ebenfalls direkt mit dein Rücksetzeingang eines R/S-getalrbeten Flip-Flops 703 verbunden ist. Der Setzeingang des R/S-Flip-Flops 703 ist direkt mit dem Ausgang des Gatters 694 verbunden und der zweite Taktphaseneingang ü ist mit der E_x,--Taktphasenlextung 681 verbunden, Der erste Taktphaseneingang C ist mit der Hj-Taktphasenleitung 682 verbunden.

Der Q-Ausgang des R/S-Flip-Flops 703 ist direkt mit einem ersten invertierten Eingang eines logischen ODER-Gatters 704 verbunden, dessen Ausgang mit einem ersten nicht-invertierten Ein· gang eines logischen UND-Gatters 705 verbunden ist, dessen zweiter- Eingang invertiert ist. Die Kombination eus dem ODER-Gatter 704 und dem UND-Gatter 705 ist äquivalent der in der Fig. 9.16 dargestellten Kombinetion eus UND-Gatter mit awei Eingängen und NOR-Gatter mit zwei Eingängen.

Der Ausgang des UND-Gatters 705 ist direkt mit der ersten stromführenden Elektrode eines Transistors 706 verbunden, dessen zweite stromführende Elektrode mit dem Ausgangsknotenpunkt 707 verbunden ist. Der Knotenpunkt 70? ist wie folgt verbunden: (1) mit der ersten stromführenden Elektrode eines Transistors 7O8, dessen gegenüberliegende stromführende Elektrode mit Masse verbunden ist; (2) mit der ersten stromführenden Elektrode eines Transistors 709, dessen gegenüberliegende stromführende Elektrode mit einem Knotenpunkt 710 verbunden ist; und (3) mit dem Eingang eines Inverters 7II , dessen Ausgang mit dem Eingang eines zweiten Inverters 712 verbunden ist, dessen Ausgang direkt mit dem Knotenpunkt 710 verbunden ist. Die Gate-Elektrode des Transistors 706 mit der ersten Phase h^ des heruntergeteilten Logiktaktes verbunden, der auf der Leitung 674 der Fig. 4D1 ausgegeben wurde, während der Transistor 709 mit seiner Gate-Elektrode mit dem zweiten, heruntergeteilten Phasentaktimpuls ho aus der Ausgangsleitung 680 der Fig. 4D1 verbunden ist. Da die ersten und zweiten Taktphasensignale h^ und h₂, die die ersten und zweiten Phasen eines 62,5 Kilohertz-Logik-

909836/0694

taktes darstellen, im folgenden extensiv gebraucht werden, sei darauf hingewiesen, dass sie an den Ausgangsleitungen 674- bzw« 680 des durch sechszehn teilenden Zähler-Schaltkreises der Pig. 4-DI₉ der oben beschrieben wurde, entstehen und auf diese Leitungen wird im folgenden nicht bezuggenommen, um ein Überinass von Beschriftung der Figuren zu vermeiden»

Das Rücksetzsignal ν ρ wird über eine Leitung 713 zu einem Knotenpunkt 714- geführt und der Knotenpunkt 714- ist direkt mit der Gate-Elektrode des Transistors 708 verbunden«, Das Rücksetzsignal Vp ist ein Leistungs—Einschalt-Rücksetzsignal«, das mit dem 62,5 Kilohertz-Logiktakt synchronisiert ist, und das durch den Rücksetz-Steuerschaltkreis des Mikroprozessor-Systems des Blocks 123 der Fig. 2 ausgegeben wird, wie nachfolgend beschrieben»

Ein Langzeitfilter oder Prell-Schutz-Schaltkreis wird durch sieben dynamische Zweiphasen-Flip-Plops (näher in Fig. 9*221 und B beschrieben) geschaffen, die so zusammengesetzt sind, dass sie einen siebenstufigen Schieberegister-Zähler 715 bilden. Der erste Taktphaseneingang h jeder der sieben Stufen ist mit der Quelle der Logiktaktphase Iu verbunden, während der zweite Taktphaseneingang tw jeder der sieben Stufen mit der Quelle der Taktphase hp verbunden ist. Die nicht-invertierten Ausgänge jeder der sieben Stufen sind mit Q^ bis Qr₇ bezeichnet und durch gerade vertikale Linien dargestellt, die sich von dort nach unten erstrecken. Die invertierten Ausgänge Q^ bis GjU sind durch gerade vertikale Linien dargestellt, die sich von dem Ausgang der entsprechenden Inverter 716a bis 716g nach unten erstrecken, deren entsprechende Eingänge direkt mit den Q^-bis Qn-Ausgängen des Zählers 715 verbunden sind.

Wie oben beschrieben, stellen die vier horizontalen Linien, die die Q- und Q-Ausgänge jeder der sieben Stufen des Zählers 715 darstellen, NOR-Gatter 717s, 717b, 717c und 717d mit mehr-

909836/0694

2807390

fachen. Eingängen dar. Die horizontale Linie 717a entspricht einem iTOR-Gatter mit sieben Eingängen, dessen Eingänge mit den Ausgängen der Inverter 716a bis 716g (Zählerausgänge Q^ bis Q_n) zum Erfassen des Zustandes mit nur Einsen verbunden sind. Der Ausgang des NOE-Gatters 717 ist ein Eingang eines HOR-Gatters mit drei Eingängen, das durch die vertikale Linie 718 dargestellt ist. Der Ausgang des NOR-Gatters 718 ist gemeinsam mit der Gate-Elektrode und einer stromführenden Elektrode eines pull-up-Transistors 719 verbunden, dessen gegenüberliegende stromführende Elektrode direkt mit einer +5 Volt-Potentialquelle verbunden ist, um den notwendigen Gattertreiberstrom zu liefern, um die richtigen Logikpegel sicherzustellen. Der Ausgang des NOR-Gatters 718 ist weiterhin direkt mit dem D^-Eingang der ersten Stufe des Zählers 715 verbunden, um dessen Betrieb durch Anlegen entweder einer logischen "1" oder einer logischen ¹¹O" zu steuern, wie nachfolgend beschrieben. Der D^- Eingang jeaer darauffolgenden Stufe des Zählers 715 ist mit dem Q-Ausgang der vorhergehenden Stufe verbunden, wie in der Technik bekannt.

Das durch die zweite horizontale Linie 717b dargestellte NOR-Gatter stellt ein NOR-Gatter mit sieben Eingängen zum Dekodieren eines vorbestimmten Zählerstandes des Zählers 715 dar und zum Ausgeben eines hohen Impulses auf die Ausgangsleitung 720, wenn alle Eingänge gleichzeitig auf niedrigem Pegel sind. Die sieben Eingänge des NOR-Gatters 717b sind die nicht-invertierten Ausgänge Q₁, Q₂, Q₅, Q₄, Q₅ und Q₆ der ersten sechs Stufen des Zählers 715 und der invertierte Ausgang Q^" der siebten und letzten Zählerstufe.

Das durch die horizontale Linie 717c dargestellte dritte NOR-Gatter ist ein NOR-Gatter mit zwei Eingängen, dessen Eingänge die Zählerausgänge Q₆ und (^ sind und das durch die vierte horizontale Linie 717d dargestellte vierte NOR-Gatter ist ein NOR-Gatter mit zwei Eingängen, das als Eingänge die Zähleraus-

909836/0694

gänge Q,- und Q_n hat_e Die Ausgänge der NOR-Gatter 717c und 717d bilden zwei Eingänge eines ITOR-Gatters mit vier Eingängen, das durch die gerade vertikale Linie 718 dargestellt ist und bilden eine Exklusiv-ODER-Kombination₉ die zusammen mit dem NOR-Gatter 7173 und dem Signal auf der Leitung 721₉ wie nachfolgend beschrieben, die Zählsequenz des Zählers 715 in Übereinstimmung mit der Zählerzustandstabelle der Eig. 4D4- steuert» Der ihjsgang des HOR-Gatters 718 liefert eine logische "1" oder eine logische "O" zu dem D^-Eingang der ersten Stufe des Zählers 715s_f in Abhängigkeit von dem dekodierten Signal an seinen vier Eingängen»

Ein Ende jeder der horizontalen Linien yi7a bis 717<1 ist gemeinsam mit der Gate-Elektrode und einer ersten stromführen·»- den Elektrode eines entsprechenden Transistors 722a bis 722d verbunden und die gegenüberliegende stromführende Elektrode jedes der (Transistoren 722a bis 722d ist direkt mit der +5 Volt-Potentialquelle verbunden, um den erforderlichen "pullup"-oder Treiberstrom zu liefern, der aum Betreiben der entsprechenden NOR-Gatter benötigt wird, wie im Stand der Technik bekannt. In ähnlicher V/eise ist das NOH-Gatter, das durch die vertikale Linie 718 dargestellt ist₃ gemeinsam mit der Gate-Elektrode und einer stromführenden Elektrode eines pull-up-Transistors 719 verbunden, dessen andere stromführende Elektrode mit einer +5 TTolt-Potentialqiielle verbunden ist,, um einen ausreichenden Gattertreiberstrom zu liefern«,

Die erste Zählerstand-Dekodier-Ausgangsleitung 720 ist direkt mit einem Knotenpunkt 723 verbunden und der Knotenpunkt 725 ist mit der ersten stromführenden Elektrode des Transistors 724 und mit einem zweiten Knotenpunkt 725 verbunden« Der Knotenpunkt 725 ist direkt mit dem zuvor beschriebenen Knotenpunkt 702 und direkt mit dem invertierten Eingang des UND-Gatters 705 verbunden«, In ähnlicher Weise ist die Zählerstands-Steuerleitung 721 direkt mit einem Knotenpunkt 726 verbunden.

909836/0694

Der Knotenpunkt 726 ist mit dem zweiten invertierten Eingang des Gatters 704 und mit einem Knotenpunkt 727 verbunden. Der Knotenpunkt 727 ist mit einem ersten Eingang eines NOR-Gatters 728 mit drei Eingängen verbunden, dessen Ausgang von dem Knotenpunkt 729 abgegriffen wird und (1) direkt den Setzeingängen eines R/S-Flip-llops 730 zugeführt wird; (2) direkt einem ersten Eingang eines NAND-Gatters 731 mit zwei Eingängen zugeführt wird; und (3) zu einem ersten Eingang eines zweiten NOR-Gatters 732 mit zwei Eingängen rückgeleitet wird. Der Ausgang des NOR-Gatters 732 ist direkt mit einem Knotenpunkt 733 verbunden und der Knotenpunkt 733 ist direkt mit dem Rücksetzeingang R des R/S-Flip-Flops 730 verbunden und über eine Leitung 734 mit dem Knotenpunkt 727 rückverbunden.

Der erste Phasentakteingang Ö des R/S-getakteten Flip-Flops 730 ist zum Empfang des ersten logischen Phasentaktsignales tu verbunden, während der zweite Taktphaseneingang C zum Empfang des zweiten Taktphasensignales ho verbunden ist. Der Q-Ausgang des R/S-IFlip-IPlops 730 ist direkt mit dem zweiten Eingang eines NlND-Gatters 731 verbunden, dessen Ausgang von einer Leitung 735 abgegriffen wird.

Der zweite Eingang des NOR-Gatters 728 mit drei Eingängen ist direkt mit dem Knotenpunkt 714· verbunden, um die Leistungs-Einschalt-Rücksetzsignale V₂ über die Leitung 713 zu empfangen, während der dritte und letzte Eingang des NOR-Gatters 728 mit dem Ausgang eines logischen UND-Gatters 736 verbunden ist. Ein Eingang des UND-Gatters 736 wird von der zweiten stromführenden Elektrode des Transistors 724- abgegriffen, dessen Gate-Elektrode zum Empfang des ersten Phasentaktimpulses h^ verbunden ist, während der zweite Eingang gemeinsam mit dem zweiten Eingang eines logischen UND-Gatters 737 verbunden ist und so ausgebildet ist, dass die zweiten Taktphasenimpulse I^ hierzu zugeführt werden. Der erste Eingang des UND-Gatters 737 ist über eine Leitung 738 mit dem oben beschriebenen Ausgangskno-

909836/0694

tenpunkt 710 verbunden und der Ausgang des UND-Gatters 737 ist direkt mit dem zweiten Eingang des NOR-Gatters 732 verbunden.

In der Praxis ist die Kombination aus dem UND-Gatter 736 und dem NOR-Gatter 728 eine Konfiguration eines UND-Gatters mit zwei Eingängen und eines NOR-Gatters mit drei Eingängen, wie in Fig. 9·9 dargestellt, während die Kombination aus dem UND-Gatter 737 und dem NOR-Gatter 732 eine Konfiguration aus einem UND-Gatter mit zwei Eingängen und einem NOR-Gatter mit zwei Eingängen ist, wie in Fig. 9.14· dargestellt.

Die Wirkungsweise des Synchronisier-Schaltkreises der ITig. 4-D3 ist wie folgt. Wenn das System anfänglich gestartet ist oder darauffolgend erneut gestartet ist, so wird die Erzeugung des Leistungs-Einschalt-Rücksetz-Signales Vp veranlassen, dass ein momentan hohes Signal über die Leitung 713 dem Knotenpunkt 714-dargeboten wird. Dieses hohe Signal veranlasst, dass der transistor 708 leitet, und so den Knotenpunkt 707 auf niedrigem Pegel festhält. Ist der Knotenpunkt 707 auf niedrigem Pegel, so ist der Ausgang des Inverters 711 auf hohem Pegel und folglich ist der Ausgang des Inverters 712, d.h. der Knotenpunkt 710 auf niedrigem Pegel. Der niedrige Pegel von dem Knotenpunkt 710 wird über die Leitung 738 zurückgeführt, um das UND-Gatter 737 ausser Bereitschaft zu setzen und um zu veranlassen, dass sein Ausgang auf niedrigen Pegel geht. Ein niedriger Pegel an dem Ausgang des UND-Gatters 737 setzt das NOR-Gatter 732 in Bereitschaft. Gleichzeitig liefert das Leistungs-Einschalt-Rücksetzsignal v~ einen momentan hohen Pegel zu einem Eingang des HOR-Gatters 728, was veranlasst, dass dessen Ausgangsknotenpunkt 729 auf niedrigen Pegel geht. Der an dem Ausgangsknotenpunkt 729 vorhandene niedrige Pegel setzt das NAND-Gatter 731 ausser Bereitschaft, liefert einen niedrigen Pegel zu dem Setzeingang des R/S-Flip-Flops 730 und liefert einen niedrigen Pegel zurück zu dem zweiten Eingang des in Bereitschaft gesetzten NOR-Gatters 732, was veranlasst, dass ein hoher Pegel

909836/0694

an dem Ausgangsknotenpunkt 733 erscheint. Der hohe Pegel an dem Ausgangsknotenpunkt 733 wird dem Rücksetzeingang des R/S-Flip-Flops 730 dargeboten und über die Leitung 73^ dem Knotenpunkt 727 zurückgeführt. Ein hoher Pegel an dem Knotenpunkt 727 wird dem einen Eingang des NOR-Gatters 728 zugeführt, um das Gatter weiterhin ausser Bereitschaft zu setzen, selbst nachdem das Leistungs-Einschalt-Rücksetzsignal Vo erneut auf niedrigen Pegel geht. Die kreuzgekoppelten Ausgänge der beiden NOR-Gatter 728 und 732 verriegeln es effektiv in diesem Zustand bis sich die externen Bedingungen ändern.

Als nächstes setzt der fcu-hg-Taktzyklus das R/S-Flip-IFlop zurück. Das Rücksetzen des R/S-Flip-Flops 730 bewirkt, dass der Q-Ausgang auf hohen Pegel geht, um so einen Eingang des NAND— Gatters 731 in Bereitschaft zu setzen. Das NAND-Gatter 731 gibt das normalerweise hohe Signal g,, auf der Leitung 735 aus, da sein anderer Eingang über den niedrigen Pegel an dem Knotenpunkt 729 ausser Bereitschaft gesetzt ist. Das Signal g,, ist der Maschinenkurbelwellen-Stellungsimpuls G^, nachdem er bezüglich Rauschen gefiltert und mit den heruntergeteilten Logiktaktphasen hy,, ho synchronisiert wurde. Ein schmaler, negativgehender Impuls gy| wird zu einem vorbestimmten Zeitintervall erzeugt, nachdem jeder Maschinenkurbelwellen-Stellungsimpuls G₇ erfasst wurde, jedoch bleibt das Signal g^ zwischen den erfassten Impulsen normalerweise auf hohem Pegel.

Der an dem Ausgangsknotenpunkt 733 des NOR-Gatters 732 vorhandene hohe Pegel wird, wie oben beschrieben, über die Leitung 734- zurück zu dein Eingangs knotenpunkt 727 geführt. Der Knotenpunkt 727 ist weiterhin mit dem Knotenpunkt 726 verbunden, so dass das hohe Signal über die Leitung 721 einem ersten Eingang des NOR-Gatters mit vier Eingängen dargeboten wird, das durch die vertikale Linie 718 dargestellt ist, um so normalerweise das NOR-Gatter ausser Bereitschaft zu setzen und kontinuierlich Nullen zu dem D--Eingang des Zählers 715 zu leiten, um dieses

909836/0694

effektiv zu löschen. Der hohe Pegel an dein Knotenpunkt 726 wird ebenfalls dem zweiten invertierten Eingang des ODER-Gatters 704- zugeführt, um es in Bereitschaft zu setzen.

Es sei angenommen, dass das Eingangs-Flip-ΈΊορ 703 anfänglich in dem Rücksetzzustand war, wobei der Q-Ausgang einen hohen Pegel zu dem anderen invertierten Eingang des ODER-Gatters 704- liefert, was einen niedrigen Pegel an dessen Ausgang erscheinen lässt. Ist ein niedriger Pegel an dem nicht-invertierten Eingang des UND-Gatters 705 vorhanden, so ist das Gatter anfänglich ausser Bereitschaft gesetzt, was einen niedrigen Pegel an seinem Ausgang erscheinen lässt. Folglich v/erden, wenn der Synchronisierer durch das Leistungs-Einsehalt-Rücksetzsignal v_? zurückgesetzt worden ist, beide Taktphasen h^ und hp nur die niedrigen Pegel von dem Ausgang des UND-Gatters 705 übertragen, um das UND-Gatter 737 über den Knotenpunkt 710 und die Leitung 738 ausser Bereitschaft zu setzen. Dies wird den Ausgang des UHD-Gatters 737 auf niedrigem Pegel halten, um sicherzustellen, dass der Ausgang des NOR-Gatters 732 festgehalten bleibt oder auf hohem Pegel verriegelt.

Der Schaltkreis ist dann so anzusehen, als sei er in dem Rücksetzzustand und wartet auf das Erfassen eines Maschinenkurbelwellen-Stellungsimpuls G^. Das Signal G^, das über die Leitung 683 dem Eingangsknotenpunkt 684 zugeführt wird, ist ein normalerweise hohes Signal, das momentan auf niedrigen Pegel geht, wenn ein Maschinenkurbelwellen-Stellungsimpuls erzeugt werden soll» Der Schaltkreis zwischen dem Eingangsknotenpunkt 684- und den Setzeingängen des R/S-Flip-Plops 703 wirkt als Kurzzeitfilter, um sicherzustellen, dass negativ-gehende kurzzeitige Impulse_? deren Dauer kurzer ist als drei Taktzeiten, d.h. drei Mikrosekunden in dem vorliegenden Beispiel, bei dem ein Haupttakt mit einem Megahertz verwendet wird, keinen Einfluss auf den Schaltkreis haben. Solange das Signal Q-? hoch bleibt, ist ein hoher Pegel an den Knotenpunkten 691 und 692 vorhanden,

9098 36/0694

2807380

ein niedriger Pegel an dem Ausgang des Inverters 695, ein ho- ■ iaer Pegel an dem Knotenpunkt 698 und ein niedriger Pegel an dem Ausgang des Inverters ?OO.

Folglich werden mit ^eder Taktphase EU die ersten und zweiten invertierten Eingänge des Gatters 694- ausser Bereitschaft gesetzt. Der vierte invertierte Eingang, der von dem Knotenpunkt 702 abgegriffen wird, wird kontinuierlich in Bereitschaft' gesetzt, da der Knotenpunkt 702 mit dem Knotenpunkt 725 verbunden ist und der Knotenpunkt 725 mit dem Knotenpunkt 723 verbunden ist, der mit der dekodierten Ausgangsleitung 720 aus dem Zähler 715 verbunden ist. Da der vorbestimmte Zählerstand, der von dem durch.die horizontale Linie 717b dargestellten NOR-Gatter dekodiert wird, noch nicht erreicht ist, da der Zähler lediglich Nullen verschiebt, ist der Ausgang des NOR-Gatters normalerweise auf niedrigem Pegel, was einen niedrigen Pegel an den Knotenpunkten 723, 725 und 702 über die Leitung 720 erscheinen lässt, wodurch der vierte invertierte Eingang des. UND-Gatters 694 in Bereitschaft gesetzt wird.

Wenn aufgrund der ersten Taktphase EU das Signal G^ anfänglich auf niedrigen Pegel geht, so leitet der Transistor 685, um diesen niedrigen Pegel durch die doppelten Invertierer 689, 690 hindurchzuleiten, was einen niedrigen Pegel an dem Knotenpunkt 691 erscheinen lässt, der direkt mit dem Knotenpunkt 692 verbunden ist. Der niedrige Pegel an dem Knotenpunkt 692 wird den ersten invertierten Eingang des UND-Gatters 694- in Bereitschaft setzen, das während beider Taktphasen H^ und EL, in Bereitschaft gesetzt bleibt, da das von dem Transistor 685 ausgegebene niedrige Signal ebenfalls zu dem Knotenpunkt 692 geleitet wird, wenn das Signal EL den Transistor 688 veranlasst, zu leiten.

Gleichzeitig mit dem Leiten des Transistors 685 triggert das erste Hp-Signal das anfängliche Leiten des Transistors 696, um das an dem Ausgang des Inverters 695 vorhandene niedrige

909836/0694

~-^W9" 29073:

Signal durch den Inverter 697 hindurchzuleiten, um einen hohen Pegel an dem Knotenpunkt 698 erscheinen zu lassen. Bieser aohe Pegel wird dein zweiten invertierten Eingang des Gatters 694-zugeführt, vras es veranlass*, ausser Bereitschaft gesetzt =zu sein. Gleichseitig veranlasst die erste Taktphase U₂ den transistor ?Ö1 zu leiten, um das an dein Ausgang des Inverters JOO anliegende niedrige Signal durchzulassen, um den dritten Έχη-gang des Gatters 694- in Bereitschaft zu setzen, sx> dass der erste, dritte und vierte Eingang des UMD-Gatters 694- nach der ersten Taktphase lip in Bereitschaft gesetzt sind. Das Auftreten der ersten Taktphase H^ lässt den niedrigen Pegel an dem Knotenpunkt 692 weiter "bestehen, um so den ersten invertierten Eingang des Gatters 69¹I- in dem bereitgesetzten Zustand t/eiterziahalten. Weiterhin triggert das ex^ste Auftreten der Taktphase EL den Transistor 693 in einen leitenden Zustand, um den niedrigen Pegel von dem Knotenpunkt 691 durch den Inverter 695 hindurchzulassen, was veranlasst, dass ein hoher Pegel an seinem Ausgang erscheint. Gleichzeitig bewirkt das erste H^, dass der Transistor 699 leitend wird, um das ausser ereitschaft setzende hohe Signal von dem Knotenpunkt 698 durch den Inverter 700 hindurchzulassen, un zu veranlassen, dass ein niedriger Pegel an seinem Ausgang erscheint. !Olglich bleiben nach des ersten vollständigen Taktzyklus H^, Hp nach dem Erscheinen des niedrigen G^-Signales, der erste, dritte und vierte invertierte Eingang des UND-Gatters 694- in Bereitschaft, während der zweite Eingang ausser Bereitschaft bleibt.

Bei dem Auftreten des zweiten Ho-Impulses bleiben die Knotenpunkte 691 und 692 auf niedrigem Pegel, äedoch überträgt das Leiten des Transistors 696 den zuvor an dem Ausgang des Transistors 695 vorhandenen hohen Pegel durch den Inverter 697 hindurch, was einen niedrigen Pegel an dem Knotenpunkt 698 erscheinen lässt. Das Auftreten eines niedrigen Pegels an dem Knotenpunkt 698 setzt den zweiten invertierten Eingang des UND-Gatters 694- in Bereitschaft. Gleichzeitig triggert das Er-HP.ViPi TiPTi riPi.q 7,wp.j tem Η^-Ττηρυ] ses das Leiten des Transistors

909836/0694

701, um den an seinem Ausgang anliegenden niedrigen Pegel hindurchzulassen, um den dritten invexⁿtierten Eingang des UND-Gatters 694- in Bereitschaft zu setzen. Folglich sind nach dem .Auftretext des zweiten EU-Impulses alle vier invertieren Eingänge des Gatters 694- ^uf niedrigem Pegel, was ein hohes Signal an seinem JVusgang erscheinen lasst, der direkt mit den Setzeingängen des .Eingangs-Elip-Flops 703 verbunden ist;.

Bas Auftreten des nächste H^-Impuises veranlasst das teilen des Transistors 688-, so dass noch ein niedriger Pegel zu desi ersten invertierten Eingang des Gathers 694- geleitet wird. Weiterhin bewirkt das Auftreten des Nächsten -ILj-Impulses das Leiten des Transistors 6931 se- dass ein hoher Pegel erneut an dem Ausgang des Inverters 695 vorhanden ist. Scnliesslich bewirkt das Auftreten des nächsten BL-Impulses das Leiten des Transistors 699» so dass ein hoher Pegel jetzt an dem Ausgang des Inverters 700 vorhanden ist. Allerdings bleiben alle vier invertierten Eingänge des Gatters 694- auf niedrigen Pegel, so dass das hohe Signal an dem Setzeingang des R/S-Flip-Iflops 703 anwesend bleibt. Das Auftreten des zweiten H^-Signales über· trägt also den hohen Pegel von dem Ausgang des Gatters 694- zu dem Setzeingang des Flip-Flops 703·

Mit dem Auftreten der dritten EU-Taktphase, d.h. eine Talctzeit naGh/dem das Gatter 694- veranlasst wurde, ein hohes Signal auszugeben, v/ird das Signal H₂ erneut das Leiten des Transistors 685 triggern, um zu veranlassen, dass ein bereitsetzender niedriger Pegel an dem Knotenpunkt 691 und 692 erscheint und das Leiten des Transistors 696 veranlasst, dass ein hoher Pegel an dem Ausgang des Inverters 695 zu dem Inverter 697 geleitet wird um den niedrigen Pegel an dem Knotenpunkt 698 aufrechtzuerhalten, um so weiterhin den zweiten invertierten Eingang des Gatters 694- bereitzusetzen. Allerdings wird, wenn das dritte EU-Signal das Leiten des Transistors 701 triggert, der an dem Ausgang des Inverters 703 vorhandene hohe Pegel zu dem dritten

909836/0694

- tsrt -

invertierten Eingang, des Gatters 694- geleitet, was das Gatter ausser Bereitschaft setzt und seinen Ausgang auf niedrigen Pegel gehen lässt. . .

Gleichzeitig, wenn das dritte H^-Signal das Leiten des Transistors 701 triggert, steuert dies allerdings auch den zweiten Takteingang des' R/S-plip-Plops 703 und bewirkt, dass das Flip-Flop in den Setzzustand schaltet, so dass ein niedriger Pegel an dem Q-Ausgang vorhanden ist. Polglich war, selbst wenn das Setzsignal an dem Ausgang des Gatters 694- nur für eine einzige Taktperiöde vorhanden war-j dieses ausreichend, das Eingangs-Plip-Plop 703 zu setzen, das in dem gesetzten Zustand bis zue Rücksetzen bleibt, wie nachfolgend beschrieben.

Der Zweck des Kurzseitfilter-lTetzwerkes, das zwischen dem G-,-Eingangsknotenpunkt 694- und dem Setzeingang des Plip-Flops 7'03 erscheint, liegt darin, dass kurzzeitige Impulse mit weniger als drei Taktzeiten nicht in der "Lage sind, das Setzen des Plip-Plops 703 zu triggern. Da irgendein tatsächlicher Maschinenkurbelwellen-Stellungsimpuls G^ eine längere Zeitdauer aufweisen wird als drei Taktperioden, so können nur berechtigte Maschinenkurbelwellen-Stellungsimpulse G^ die geforderten drei Taktperioden lang bestehen bleiben, um das Eingangs-Plip-Plop 703 zu setzen, wie oben beschrieben. In der Praxis führt diese Verzögerung um drei Taktperioden nach der Erfassung des Signales G^ zu einem Rauschfilter, das negativ-gehende Rauschimpulse, Spannungsspitzen oder ähnliches mit relativ kurzer Zeitdauer ausblendet, um eine unrichtige Erzeugung von synchronisierten Maschinen-Stellungsimpulsen g,. zu verhindern«

Wenn das Flip-Flop 703 gesetzt ist, wie oben beschrieben, so geht sein Q-Ausgang auf niedrigen Pegel. Der Q-Ausgang wird einem invertierten Eingang des ODER-Gatters 704 zugeführt, dessen anderer invertierter Eingang mit dem hohen Signal von dem verriegelten Ausgang des NOR-Gatters 732 versorgt wird, über

909836/0694

die Leitung 733, die Leitung 734- und die Knotenpunkte 727, und 725· Ist ein Eingang hoch und ein Eingang niedrig, so geht der Ausgang des Gatters 704 auf hohen Pegel, um einen hohen Pegel an dem nicht-invertierten Eingang des UND-Gatters 705 erscheinen zu lassen. Da ein niedriger Pegel an dem invertierten Eingang des UND-Gatters 705 von dem Knotenpunkt 725 anwesend ist, da der Zähler 715 noch nicht seinen Dekodierzählerstand erreicht hat, da er noch zum Zählen gesperrt ist, geht der Ausgang des UND-Gatters 705 auf hohen Pegel.

Ein hoher Pegel an dem Ausgang des UND-Gatters 705 wird mit dem Auftreten der Taktphase h^ weitergeleitet, was das Leitendwerden des Transistors 706 triggert und veranlasst, dass der Knotenpunkt 710 auf hohen Pegel geht. Der hohe Pegel an dem Knotenpunkt 710 wird über die Leitung 738 zum Bereitsetzen des UND-Gatters 737 geleitet. Das Auftreten der zweiten Taktphase ho sorgt für einen hohen Pegel an dem anderen Eingang des UND-Gatters 737, was seinen Ausgang auf hohen Pegel gehen lässt. Da der von dem UND-Gatter 737 ausgegebene hohe Pegel mit einem Eingang des verriegelten NOR-Gatters 732 verbunden ist, geht der Ausgang des NOR-Gatters 732 an dem Knotenpunkt 733 unverzüglich auf niedrigen Pegel. Wenn der Knotenpunkt auf niedrigen Pegel geht, so wird der niedrige Pegel über die Leitung 734- zurück zu dem Knotenpunkt 727 geleitet, so dass alle drei Eingänge des NAND-Gatters 728 niedrig werden, was veranlasst, dass ein hoher Pegel an dem Knotenpunkt 729 ausgegeben wird. Darüber hinaus wird der niedrige Pegel von dem Knotenpunkt 727 zu dem Knotenpunkt 726 übertragen, der der vierte Eingang zu dem NOR-Gatter ist, das durch die vertikale Linie 718 dargestellt ist und da die anderen drei Eingänge zuvor auf niedrigem Pegel waren, da der Zähler 715 noch nicht mit Zählen begonnen hat, so veranlasst das Auftreten eines niedrigen Pegels an dem vierten und letzten Eingang, dass ein hoher Pegel zu dem D.-Eingang der ersten Stufe des Zählers 715 geleitet wird, was bewirkt, dass der Zähler 715 mit dem Zählen

909836/0694

beginnt, in Übereinstimmung mit der Zählerzustandstabelle der Fig. 4-D4-. Der niedrige Pegel wird auch von dem Knotenpunkt zu dem zuvor hohem invertierten Eingang des NOR-Gatters 704- geleitet, was seinen Ausgang auf niedrigen Pegel gehen lässt.

Hit dem Auftreten der nächsten Taktphase tu wird der an deia Knotenpunkt 729 anwesende hohe Pegel dem Setzeingang des R/S-Flip-Flops 730 zugeführt, während der an dem Ausgang des UND-Gatters 705 vorhandene niedrige Pegel zu dem Knotenpunkt übertragen wird und dann über die Leitung 738 zu einem Eingang des UND-Gatters 737. Das Auftreten der zweiten Taktphase hp setzt das Flip-Flop 703, was den Q-Ausgang auf niedrigen Pegel gehen lässt. Während der Taktzeit h^, h^, zu der ein hoher Pegel an dem Setzeingang 729 des R/S-Flip-Flops 730 vorhanden war und der Q-Ausgang noch hoch war, veranlasste das NAND-Gatter 731, dass des Signal g^ für eine Taktperiode h^, hp auf niedrigen Pegel ging, was gefordert war, um das Flip-Flop 73O zu setzen und bewirkt, dass der Q-Ausgang auf niedrigen Pegel geht, was das NAND-Gatter 731 ausser Bereitschaft setzt.

Folglich, hat der Synchronisierausgang ein Signal gvi erzeugt, das anzeigt, dass ein richtiger Maschinenkurbelwellen-Stellungs impuls G^ erfasst wurde, und richtig zeitmässig gesteuert und ir.it dem Herunterteil-Zähler synchronisiert wurde. Gleichzeitig mit der Übertragung des niedrigen Pegels von dem Ausgang des Gatters 705 zu dein Knotenpunkt 710 geht der Ausgang des UND-Gatters 737 auf niedrigen Pegel, um erneut den ersten Eingang des HOR-Gatters 732 in Bereitschaft zu setzen, dessen gegenüberliegender Eingang durch das an dem Knotenpunkt 729 von dem Ausgang des NOR-Gatters 728 verriegelte hohe Signal ausser Bereitschaft gesetzt ist.

Der Synchronisier-Schaltkreis der Fig. 4-D3 enthält auch ein Langzeit-Rauschfilter oder einen Prell-Verhinderungs-Schaltkreis, der den Zähler 715 unä dessen zugeordneten Ausgangs-

90 9 836/0694

schaltkreis enthält. Wie oben beschrieben, wird nach dem anfänglichen Leistungseinschalt-Rücksetzen der dekodierte Ausgang aus der Leitung 720 auf niedrigem Pegel gehalten, um so ein niedriges Signal den Knotenpunkten 723, 725 und 702 darzubieten. Der niedrige Pegel an dem Knotenpunkt 702 setzt den vierten invertierten Eingang des Gatters 692 in Bereitschaft, so dass, wenn ein richtiger G^-Impuls auftritt, d.h. ein negativ-gehender Impuls mit einer Dauer langer als drei Taktzeiten, das Eingangs-Flip-Flop 703 gesetzt werden kann.

Unmittelbar nach dem Erfassen eines richtigen G^-Maschinenkurbelwellen-Stellungsimpuls wird das Flip-Flop 730 gesetzt und ein negativ-gehender, synchronisierter Maschinen-Stellungsimpuls g^ mit einer Taktimpulsbreite wird erzeugt. Eine Taktzeit vor dem Setzen des Flip-Flops 730 wurden die Ausgangszustände der verriegelten NOR-Gatter 728 und 732 geschaltet, was veranlasste, dass ein niedriger Pegel an dem Ausgang 733 erschien, der, wie oben beschrieben, den Zähler 715 in Bereitschaft gesetzt hat, eine Eins an seinem D^-Eingang zu empfangen und mit seiner Zählfolge zu beginnen. Der Betrieb des Zählers 7"15 dient als Langzeitfilter, zur Verhinderung der Erzeugung von nachfolgenden g^-Signalen, selbst wenn ein Eingang, der eine Dauer grosser als drei Taktimpulse aufweist, vorhanden ist, da er ein Rücksetzen des Eingangs-Flip-Flops 703 für eine vorbestimmte Zeitperiode verhinderte Folglich wird, solange der Zähler arbeitet und noch nicht seinen vorbestimmten dekodierten Ausgangszählerstand erreicht hat, der Rücksetzeingang des Flip-Flops 703, das direkt mit dem Knotenpunkt 702 verbunden ist, auf niedrigem Pegel gehalten und davor bewahrt, zurückgesetzt zu werden, so dass irgendeine Anzahl von Flip-Flop-Setzungen den Ausgang des Flip-Flops 703 nicht beeinflussen wird.

Wenn der Zähler ^Λ^> den Ausgangszählerstand erreicht hat, der durch das NOR-Gatter 717b dekodiert wird, so wird ein

909836/0694

29O7390

hoher Pegel an der Leitung 720 für eine Taktzeit oder einen Zählschritt erscheinen. Wenn ein hoher Pegel an der Leitung 720 erscheint, so wird gleichzeitig der hohe Pegel an den Knotenpunkten 723, 725 und 702 erscheinen. Ein hoher Pegel an dem Knotenpunkt 702 wird das Gatter 694- ausser Bereitschaft setzen, was veranlasst, dass ein niedriger Pegel an dem Setzeingang des Flip-Flops 703 erscheint und dass ein hoher Pegel dem Rücksetzeingang zugeführt wird, folglich wird eine Taktzeit später das Flip-Flop 703 zurückgesetzt, was einen hohen Pegel an dem Q-Ausgang erscheinen lässt. In ähnlicher V/eise wird ein hoher Pegel an dem Knotenpunkt 723 zu dem Eingang des UND-Gatters 736 übertragen, wenn der Transistor 724 leitend wird, wenn h^j auf hohen Pegel geht. Wenn h₂ auf hohen Pegel geht, wird das UND-Gatter 736 einen hohen Impuls zu einem Eingang des KOR-Gatters 728 ausgeben, was veranlasst, dass sein Ausgang entriegelt wird und ein niedriger Pegel an dem Knotenpunkt 729 erscheint. Bei einem niedrigen Pegel an dem Knotenpunkt 729 wird der zweite Eingang des MOR-Gatters 752 in Bereitschaft gesetzt und ein hoher Pegel erscheint an dem Rücksetzausgang 733, was das R/S-Flip-Flop 730 nach einer h^, hp-Taktzeit veranlasst, zurückgesetzt zu werden und einen hohen Pegel erneut an dem Q-Ausgang erscheinen lässt. Da der Setzeingangs -Knotenpunkt 729 auf niedrigem Pegel war, bevor der Q-Ausgang auf hohen Pegel ging, bleibt das Signal g^ auf hohem Pegel und nachdem das Flip-Flop 730 gesetzt ist, setzt der Q-Ausgang einen Eingang des NAHD-Gatters 73I in Bereitschaft, dessen anderer Eingang durch den niedrigen Pegel an dem Knotenpunkt 729 ausser Bereitschaft gehalten wird.

Der hohe Pegel an dem Knotenpunkt 733 wird über die Leitung 73* gegeben und zu dem Knotenpunkt 727, um den Ausgang des NOR-Gatters 728 auf niedrigem Pegel zu verriegeln. Der hohe Pegel wird weiterhin von dem Knotenpunkt 727 zu dem Knotenpunkt 726 geleitet, um den Zählbetrieb des Zählers 715 zu beenden oder ihn zu löschen, indem nur Nullen zu dem D--Eingang der ersten

909836/0694

Stufe geliefert werden, während gleichzeitig ein hohes Signal an den zweiten invertierten Eingang des ODER-Gatters 704 geliefert wird. Sind beide invertierten Eingänge des ODER-Gatter 704 auf hohem Pegel, so wird ein niedriger Pegel zu dem nichtinvertierten Eingang des UND-Gatters 705 ausgegeben, auch wenn der an dem Knotenpunkt 725 momentan anwesende hohe Pegel, wenn der vorbestimmte Zählerstand nur für eine Taktdauer fortdauert, erreicht ist, so wird der jetzt niedrige Pegel an dem Knotenpunkt 725 zu dem invertierten Eingang des UND-Gatters 70; geleitet, jedoch bleibt dessen Ausgang aufgrund der Anwesenheit eines niedrigen Pegels an seinem nicht-invertierten Eingang auf niedrigem Pegel. Beim Auftreten der nächsten Taktphase tu leitet der Transistor 706, um einen niedrigen Pegel zu dem Knotenpunkt 710 zu leiten. Der niedrigen Pegel an dem Knotenpunkt 710 setzt das UND-Gatter 737 in Bereitschaft und lässt ein bereitsetzendes niedriges Signal an einem Eingang des NOR-Gatters 732 erscheinen. Zu diesem Zeitpunkt ist der Schaltkreis in dem gleichen Zustand, in dem er nach dem anfänglichen Leistungseinschalt-Rücksetzen war und er ist in der Lage, den nächsten G^-Eingang zu erfassen, der für drei oder mehr Taktzeiten andauert, um einen weiteren g^,-Impuls zu erzeugen, wie oben beschrieben.

4.12 Voreinstellbarer Maschinenperiodenzähler

Der voreinstellbare Zähler des Blocks 643 der Fig. 4D wird im folgenden unter Bezugnahme auf das schematische Schaltbild der Jig. 4D5 beschrieben. Der Zähler der I¹Ig. 4D5 ist voreingestellt, um die Anzahl von synchronisierten Maschinenkurbelwellen-Stellungsimpulsen g^j pro Messperiode, d.h. im vorliegenden Beispiel eine vollständige Maschinenperiode, zu programmieren. Der Zähler ist voreinstellbar, um die Anzahl von g^-Impulsen zu bestimmen, die pro Periode für eine Acht-Zylinder-, Sechs-Zylinder oder Vier-Zylinder-Maschine gezählt werden sollen, jedoch ist es für den Pachmenn klar, dass Änderungen durchgeführt werden können, um ihn an jegliche Maschinenkonfi-

909836/0694

2507390

ration anzupassen. Der dekodierte Ausgang des Zählers führt ein Signal, das für vier, drei oder zwei Vorkommen von g^, auftritt, in Abhängigkeit davon, ob eine Acht-Zylinder-, Sechs-Zylinder- oder Vier-Zylindermaschine verwendet wird. Zusätzlich wird dieses Signal mit verschiedenen Zeitsteuersignalen tormässig gesteuert, um Signale zu erzeugen, die für Datenübertragungs- und -loschoperatxonen verwendet werden, wie nachfolgend beschrieben.

Das Signal g,,, das von dem Synchronisier-Schaltkreis der Fig« 4D3 erzeugt wird, wird über eine Leitung 735 einem ersten invertierten logischen UND-Gatter 74-1 zugeführt, das vier invertierte Eingänge aufweist. Die Taktphase hg wird einem Takteingangs -Knotenpunkt 74-2 zugeführt, der die i^-Taktphase einem zweiten invertierten Eingang des UND-Gatters 74-1 zuführt und einem ersten invertierten Eingang eines zweiten logischen UND-Gatters 74-3? das drei invertierte Eingänge hat. Der Knotenpunkt 74-2 ist weiterhin mit dem Eingang eines Inverters 74-4 verbunden, dessen Ausgang das Signal h^ zu dem ersten invertierten Eingang eines dritten logischen UND-Gatters 74-5 liefert, das drei invertierte Eingänge aufweist. Das E^ ist in erster Näherung der tu -Taktphase äquivalent.

Der Ausgang des UND-Gatters 74-5 wird von einem Knotenpunkt 74-6 abgegriffen und zu einem dritten invertierten Eingang des UND-Gatters 741 zurückgeführt und zu einem zweiten invertierten Eingang des UND-Gatters 74-3» Der Ausgang des UND-Gatters 74-3 wird von einem Knotenpunkt 74-7 abgegriffen, der zu dem vierten und letzten invertierten Eingang des UND-Gatters 74-1 zurückgeführt wird und zu dem invertierten Eingang des UND-Gatters 74-5. Der Ausgang des UND-Gatters 74-1 mit vier invertierten Eingängen wird von einem Knotenpunkt 74-8 abgegriffen und der Knotenpunkt 74-8 ist mit dem dritten und letzten invertierten Eingang des UND-Gatters 74-5 verbunden. Weiterhin mit dem ersten Eingang eines NOR-Gatters 74-9 und mit dem Setz-Vorberei-

909836/0694

tungseingang (set enable input) h der ersten Stufe eines Vier-Stufenzählers 750. Jede Stufe des Zählers 750 ist eine statische Schieberegisterstufe mit Voreinstellung, die unter Bezugnahme auf die statische Schieberegisterstufe mit Voreinstellung aus dem Blockschaltbild und dem Schaltkreis der lig. 9.26A und B vollständiger zu ersehen ist.

Wie erwähnt, ist der Knotenpunkt 74-8 des Ausgangs des UND-Gatters 74-1 mit vier invertierten Eingängen direkt mit dem Setz-Vorbereitungseingang ti verbunden. Der Ausgangsknotenpunkt 74-6 aus dem UND-Gatter 74-5 mit drei invertierten Eingängen ist direkt mit dem ersten Takteingang tu verbunden. Der Ausgangsknotenpunkt 74-7 von dem Ausgang des anderen UND-Gatters 7^-5 mit drei invertierten Eingängen ist direkt mit dem direkten Voreinstellungs-Vorbereitungseingang h verbunden

ap

und der zweite Takteingang h ist direkt mit dem Ausgang des NOR-Gatters 74-9 verbunden. Der zweite Eingang des NOE-Gatters 74-9 wird von dem Ausgang des UND-Gatters 74-3 mit drei invertierten Eingängen über den Knotenpunkt 74-7 abgegriffen und der dritte und letzte invertierte Eingang des UND-Gatters 74-3 wird von dem Ausgang eines Inverters 751 abgegriffen, dessen Eingang direkt mit dem Ausgang des logischen ODER-Gatters 752 verbunden ist, das drei invertierte Eingänge aufweist.

Ein Kommandosignal mq von dem sekundären SignaIkommando-Generator des Mikroprozessor-Systems des Blocks 123 der Fig. 4-wird dazu verwendet, den Zähler 750 zurückzusetzen, um so den Maschinenumdrehungszyklus des Sauerstoff-Sensor-Integrierers mit dem Software-Maschinenumdrehungszyklus zu synchronisieren und dieses Signal mq, das dem Sauerstoff-Integrier-Schaltkreis der Fig. 4-D über den sekundären Kommandosignal-Bus m_Q eingegeben wird, wird der ersten stromführenden Elektrode eines Transistors 753 zugeführt, dessen gegenüberliegende stromführende Elektrode direkt mit dem Eingang eines Inverters 754-verbunden ist, dessen Ausgang mit dem ersten invertierten Ein-

909836/0694

gang des ODER-Gatters 752 verbunden ist. Die Gate-Elektrode des Transistors 753 ist so verbunden, dass sie das zweite heruntergeteilte Taktphasensignal h₂ empfängt. Der zweite invertierte Eingang des ODER-Gatters 752 wird über die Leitung 755 von dem dekodierten Ausgangssschaltkreis gespeist, der den Ausgängen des Zählers 750 zugeordnet ist„ wie nachfolgend beschrieben. Der dritte und letzte invertierte Eingang des ODER-Gatters 752 ist zum Empfang des invertierten Leistungs~Einschalt-Rücksetzsignales vT ausgebildet, das in dem Mikroprozessor-System des Blocks 123 wie nachfolgend beschrieben erzeugt wird»

Zur Ausbildung des Zählers 750 werden vier statische Schiebe= registerstufen verwendet«, Jede der vier Stufen hat einen Ausgang Qyj, Q₂S Q* und Q^ und jede hat einen entsprechenden Voreins te ll-Eingang P^, P₃₅ P, und P^«, Die Voreinstell-Eingänge P, und P^ der dritten und vierten Stufen des Zählers 750 sind direkt mit Masse verbunden» Der P^-Eingang ist direkt mit einem einstellbaren Schaltelement 756 verbunden, während der P₂ Voreinstellungs-Eingang direkt mit einem einstellbaren Schaltelement 757 verbunden ist_o Eine Masseleitung 758 enthält zwei Schaltkontakte, die direkt mit Masse verbunden sind₉ während eine Leitungsanordnung 759 zwei separate SchaItkontakte führt₉ die direkt mit einer +3 Volt-Potentialquelle verbunden sind«,

Wie oben beschrieben_} können die einstellbaren Schaltelemente 756 und 757 wahlweise eingestellt werden₉ um die während jeder Maschinenperiode zu zählenden Maschinenkurbelwellen-Stellungsiinpulse g^ zu steuern, in Abhängigkeit von der Zylinderzahl der verwendeten Maschine_o Der letzte signifikante Voreinstell-Eingang P^ ist so ausgerichtet, dass er die geerdete Leitung 758 berührt, um einen Strompfad zwischen dem P^-Eingang und Masse zu vervollständigen, und zwar für eine A_cht-Zylinaermaschine, wie in fig. 4D5 gezeigt» Er ist jedoch in die rechte' Stellung geschaltet, um bei Sechs- oder Vier-Zylinaermsschinen

S08836/06S4

die +5 "Volt-Leitung 759 zu berühren. Das zweit-letzte signifikante Bit des Zählers 750 ist der Voreinstellungs-Eingang Pp, dessen Schaltelement 757 für Acht- und Sechs-Zylindermaschinen so eingestellt ist, dass es die geerdete Leitung 758 berührt, wie in der Pig. 4D5 gezeigt, jedoch wird es für Vier-Zylindermaschinen nach links bewegt, um die +5 Volt-Leitung 759 zu berühren. Wenn die P^- und P₂-Eingänge für eine Acht-Zylindermaschine in eine geerdete Stellung geschaltet sind und da die P,- und P^-Voreinstellungs-Eingänge immer geerdet sind, setzt folglich das Programmieren des Zählers 750 für eine Acht-Zylindermaschine den Zählerstand 0000 anfänglich in den Zähler, wenn die'von dem Ausgang des UND-Gatters 753 mit drei invertierten Eingängen zu dem h der ersten Stufe des Zählers gespeisten Signale auf hohen Pegel gehen, um dessen Voreinstellung vorzubereiten.

Für Sechs-Zylindermaschinen wurde das Schaltelement 756 so geschaltet, dass es die +5 Volt-Leitung 759 berührt, während die P₂-,P,- und P^-Voreinstellungs-Eingänge geerdet sind. Folglich wird bei Anlegen eines hohen Signales an den ti -Eingang der Zählerstand 1000 an dem Eingang der ersten, zweiten, dritten bzw. vierten Stufe des Zählers 750 gesetzt. Schliesslich sind für eine Vier-Zylindermaschine die Schalter 756 und 757 so bewegt, dass sie die +5 Volt-Leitung 759 berühren, so dass ein hoher Pegel den P^- und Pg-Eingängen dargeboten wird, während die P^- und P^-Eingänge geerdet sind. Folglich wird bei dem Auftreten eines hohen Pegels an dem h -Eingang der Zähler-

ap

stand 1100 in die erste bis vierte Stufe des Zählers 750 voreingegeben.

Die nicht-invertierten Ausgänge der ersten, zweiten, dritten und vierten Stufe des Zählers 750 sind mit Q^, Q₂, Q₅ bzw. Q₂, bezeichnet und durch gerade senkrechte Linien dargestellt, die sich von dort nach unten erstrecken. Die Q-Ausgänge aus jeder der Stufen, Q^, Q₂", QZ und Q^ sind durch gerade vertikale

909836/0694

Linien dargestellt, die sich von den Ausgängen der entsprechenden Inverter 76Oa, 76Ob, 76Oc bzw. 76Od erstrecken, wobei deren Jeweilige Eingänge mit der entsprechenden Ausgangsleitung Q,-, Q2» Q3 ^bzw· Q4 verbunden sind.

Die mit 761a, 761b, 761c und 761d bezeichneten vier horizontalen Linien stellen jeweils ein NOR-Gatter mit mehreren Eingängen dar, deren Eingänge die verschiedenen Ausgänge des Zählers 750 sind, deren Schnittpunkte mit horizontalen Linien als Kreis dargestellt sind· Diese Bezeichnung ist näher in der Fig. 9 erläutert, wie nachfolgend beschrieben. Ein Ende jeder der horizontalen Linien 761a bis 761d, die vier^separate NOR-Getter darstellen, ist gemeinsam mit der ersten stromführenden Elektrode und der Gete-Elektrode eines Transistors 762a bis 762d entsprechend verbunden, wobei die jeweiligen gegenüberliegenden stromführenden Elektroden gemeinsam mit einer +5 Volt-Potentialquelle verbunden sind, um den notwendigen Treiberstrom für das entsprechende NOR-Gatter zu liefern^

Die mit 763 bezeichnete vertikale Linie stellt ein NOR-Gatter mit drei Eingängen dar, dessen Ausgang wie folgt verbunden ist: (1) mit einer stromführenden Elektrode und einer Gete-Elektrode eines pull-up-Transistors 764-, dessen gegenüberliegend? stromführende Elektrode mit einer +5 Volt-Potentialquelle verbunden ist und (2) direkt mit dem D-Eingang des statischen Schieberegisters, das die erste und zweite Stufe des Vier-Stufenschieberegisters-Zählers 750 bildet. Der erste Eingang zu dem NOR-Gatter 763 ist der Ausgang des NOR-Gatters 761a mit vier Eingängen, dessen Eingänge von den Ausgängen der Inverter 76Oe bis 760c abgegriffen werden, oder alternativ, die Zählerausgänge Ö£j", (JTJ, DT und ζζ*, so dass des NOR-Getter 761 als Detektor zum Erfassen der Anwesenheit von nur Einsen in dem Zähler 750 wirkt.

In ähnlicher Weise stammt der zweite Eingang des NOR-Gatter 763 von dem Ausßrsnc des NOR—Gatters 7S1b. ilssaen zwsi VA

909836/0694

von dem Q^-Ausgang bzw. dem Q^-Ausgang der dritten und vierten Stufe des Zählers 750 stammen, während der dritte "und der letzte Ausgang zu dem NOR-Gatter 763 von dem q7- und Qn-Ausgängen der dritten und vierten Stufe des Zählers 750 abgegriffen werden.

Die Kombination des NOR-Gatters 761b und des NOR-Gatters 761c bildet eine Exklusiv-ODER-Gatter-Kombination, die, kombiniert mit dem NOR-Gatter 761a einen Zählzyklus des Zählers 750 errichtet. Die Zählerzustandstabelle, die die einzelnen Zählfolgen darstellt, ist in Fig. 4D6 dargestellt.

Die vierte und letzte horizontale Linie 761d stellt ein NOR-Gatter mit vier Eingängen dar, das zum Dekodieren eines vorbestimmten Zählerausganges verwendet wird, um ein gewünschtes Ausgangssignal,wie im folgenden beschrieben, zu erzeugen. Der Ausgang des NOR-Gatters 761 d mit vier Eingängen wird von dem Ausgangsknotenpunkt 765 abgegriffen, der das Ausgangssignal &2<] über die Leitung 766 ausgibt. Das Signal go.* ist ein Signal das einmal für jede Vier-, Drei oder Zwei-Folgen der synchronisierten Maschinenkurbelwellen-Stellungsimpulse g^ auftritt, in Abhängigkeit von der programmierten Bedingung an den Voreinstelleingängen P^ und ^2 ^ies Zählers 750* wie oben beschrieben.

Der Zählerstand-Dekodier-Ausgangsknotenpunkt 765 ist weiterhin mit dem Eingang eines Inverters 767 verbunden, dessen Ausgang mit einem Knotenpunkt 768 verbunden ist. Der Knotenpunkt 768 ist zu dem zweiten invertierten Eingang des ODER-Gatters 752 über eine Leitungs 755 zurückverbunden und weiterhin mit der ersten stromführenden Elektrode eines Transistors 769 verbunden, dessen gegenüberliegende stromführende Elektrode mit dem ersten invertierten Eingang eines logischen UND-Gatters 77Ο verbunden ist, das drei Eingänge aufweist. Weiterhin ist diese stromführende Elektrode mit dem ersten invertierten Eingang

909836/0694

290739Q

eines zweiten logischen UND-Gatters 771 verbunden, das ebenfalls drei invertierte Eingänge aufweist. Die Gate-Elektrode des Transistors 769 ist direkt zum Empfang des ersten Taktphasensignales tu verschaltet. Die Taktphase tu wird weiterhin der Gate-Elektrode eines Transistors 772 zugeführt, dessen erste stromführende Elektrode über eine Leitung 661 das Signal h(- des durch sechszehn teilenden Zählers der J¹Xg. 4-D1,der oben beschrieben wurde, zugeführt bekommt. Die gegenüberliegende stromführende Elektrode des Transistors 772 ist gleichzeitig mit dem zweiten invertierten Eingang des UND-Gatters 770 und des zweitenUND-Gatters 771 verbunden. Der dritte und letzte invertierte Eingang des UND-Gatters 770 ist direkt zum Empfang der zweiten Taktphase hp verbunden, während der dritte und letzte invertierte Eingang des UND-Gatters 771 zum Empfang des ersten Taktphasensignales h^ verbunden ist. Der Ausgang des UND-Gatters 770 ist das Übertragungssignal gop» &^as s^uf eine Leitung 775 ausgegeben wird, während das Löschsignal g₂^ über die Leitung 77^- von dem UND-Gatter 771 ausgegeben wird. Das Signal g₂₂ ist das Signal g₂^ _$ das mit h₂, E₁ und h,-synchronisiert ist, während das Signal g_2;, das Signal g_2<1 ist, das mit fctj, E₁ und hc synchronisiert ist. Die Signale g₂₁, g₂₂ und g₂, werden gemeinsam als Bus-Signal g₂ bezeichnet, das oben beschrieben wurde? sie treten am Ende einer Maschinenperiode auf und werden für Übertragungs- und Löschoperationen und für Zeitsteuerzwecke verwendet, wie nachfolgend beschrieben

Im folgenden wird die Wirkungsweise des voreinstellbaren Maschinenperiodenzählers der lig. 4D5 beschrieben. Die Signale an den drei invertierten Eingängen des ODEE-Gatters 752 sind normalerweise auf hohem Pegel, was einen niedrigen Pegel an dem Eingang des Inverters 751 und einen hohen Pegel an dem ersten invertierten Eingang des TJHD-Gatters 74-3 erscheinen lässt, was normalerweise dessen Ausgang an dem Knotenpunkt auf niedrigein Pegel hält. Es sei zuerst angenommen, dass eine der folgenden drei Bedingungen auftritt.

909836/0694

Wenn (1) das Leistungs-Einschalt-Rücksetz-Signal Vp während eines anfänglichen Startens oder ähnlichem auf hohen Pegel geht, so geht das Signal vT auf niedrigen Pegel und ein niedriger Pegel wird dem dritten invertierten Eingang des ODER-Gatters 752 zugeführt, was dessen Ausgang auf hohen Pegel gehen lässt, so dass der Ausgang des Inverters 751 auf niedrigen Pegel geht, um das UND-Gatter 74-3 in Bereitschaft zu setzen. Geht (2) der dekodierte Ausgang des NOR-Gatters 761d auf hohen Pegel und der an dem Ausgangsknotenpunkt 765 anliegende hohe Pegel wird durch den Inverter 767 invertiert, was den niedrigen Pegel von dem Knotenpunkt 768 veranlasst, über die Leitung 755 zurück zu dem zweiten Eingang des ODER-Gatters 752 dargeboten zu werden, was veranlasst, dass sein Ausgang auf hohen Pegel geht. Ein hohes Signal an dem Eingang des Inverters 751 lässt einen bereitsetzenden niedrigen Pegel an einem Eingang des UND-Gatters 74-3 erscheinen. Wenn (3) ein Kommandosignal m_Q von dem sekundären Kommandosignal-Generator des Mikroprozessor-Schaltkreises des Blocks 123 erscheint, wie nachfolgend beschrieben, so wird es ausgegeben, was ein Rücksetzen des Zählers 750 fordert. Beim Auftreten des Taktphasensignales hp wird das hohe Signal mq dem Eingang des Inverters 754- zugeführt was einen niedrigen Pegel an einem weiteren invertierten Eingang des ODER-Gatters 752 erscheinen lässt und dessen Ausgang auf hohen Pegel gehen lässt. Der hohe Pegel an dem Ausgang des ODER-Gatters 752 lässt einen bereitsetzenden niedrigen Pegel an einem Eingang des UKD-Gatters 74-3 erscheinen, wenn die Saiitphase h^, die dem Knotenpunkt 74-2 zugeführt wird, auf niedrigen Pegel geht, so geht ein zweiter invertierter Eingang des Gatters 74-3 auf niedrigen Pegel, da er direkt damit verbunden ist und da der Ausgang des Inverters 74-4- einen hohen Pegel zu dem Eingang des Gatters 74-5 liefern wird, wird dessen Ausgangsknotenpunkt 74-6 einen weiteren niedrigen Pegel zurück zu dem dritten und letzten invertierten Eingang des UND-Gatters 74-3 liefern, was den Ausgang an dem Knotenpunkt 74-7 auf hohen Pegel gehen lässt.

909836/0694

2307380

Der hohe Pegel an dem Knotenpunkt 74-7 wird einem invertierten Eingang des UKD-Ga tters 74-1 zugeführt ι setzt dieses ausser· Bereitschaft und lässt seinen Ausgang auf niedrigen Pegel gehen. Weiterhin wird dieser hohe Pegel an dem Knotenpunkt 74-7 zu einem invertierten Eingang des UND-Gatters 74-5 geleitet, urn dieses ausser Bereitschaft zu setzen und seinen Ausgang auf niedrigen Pegel gehen zu lassen« Schliesslich wird der Ausgang des Knotenpunktes 74-7 noch zu einem Eingang des NOR-Gatters 74-9 geliefert, was seinen Ausgang auf niedrigen Pegel gehen lässt, Folglich wird während der Zeit, während der hp auf niedrigem Pegel bleibt, der hohe Pegel an dem Knotenpunkt 74-7 zu dem h -Eingang zu allen Stufen des Zählers 750 geleitet.

Im folgenden wird die Wirkungsweise des Zählers 750 beschrieben, wobei ein besseres Verständnis aus der Bezugnahme auf das Blockschaltbild und das Schaltbild der statischen Schieberegisterstufe gewonnen werden kann, die in den Fig. 9.26 A und B dargestellt _ ist, die zum Bilden des Zählers 750 verwendet wird.

Zuerst sei angenommen, dass eine Acht-Zylindermaschine verwendet wird, wobei die Schaltarme 756 und 757 der ersten und zweiten Voreinstell-Eingänge P^ und P₂ in der linken Stellung wie in Fig. 4D5 dargestellt befindlich sind, um die geerdete Leitung 758 zu berühren, wobei die Voreinstell-Eingänge P, und P^ normalerweise geerdet sind. Folglich werden, wenn das hohe Signal von dem Knotenpunkt 74-7 zu den direkt Voreinstellungs-Bereitsetzungs-Eingängen h geliefert wird, die durch das Erden der Voreinstell-Eingänge P₁, P₂, P, und P^ dargestellten niedrigen Pegel zu dem Eingang jeder der vier Stufen des Zählers 750 geliefert oder taktraässig eingegeben, da das hohe Signal, das den h „-Eingängen zugeführt wird, der Gate-Elektrode des Transistors zugeführt wird, der leitend wird, um das durch den geerdeten Voreinstellungs-Eingang dargestellten niedrigen Pegel zu dem aktuellen Eingangsknot.enpunkt jeder der Stufen des Zählers 750 zu übertragen.

909836/0694

Sobald das Taktsignal hg auf hohen Pegel geht, geht der Ausgang des Gatters 74-3 erneut auf niedrigen Pegel. Im wesentlichen konkurrierend hiermit kehrt der Zustand, der das Voreinstellen triggert, d.h. das Signal nu, der dekodierte Ausgang des Zählers 750 oder das Leistungseinschalt-Rücksetzsignal vjj, in seinen normalen Zustand zurück, so dass erneut nur Einsen den invertierten Eingängen des ODER-Gatters 752 dargeboten werden, was einen niedrigen Pegel an dem Ausgang erscheinen lässt. Dieser niedrige Pegel wird dem Inverter 751 zugeführt, um einen hohen Pegel dem invertierten Eingang des Gatters 74-3 darzubieten, um so normalerweise das Gatter ausser Bereitschaft zu setzen und den Knotenpunkt 74-7 auf niedrigem Pegel zu halten. Der niedrige Pegel des Knotenpunktes 74-7 wird zurückgeführt, um einen invertierten Eingang des Gatters 74-1 in Bereitschaft zu setzen und um einen invertierten Eingang des Gatters 74-5 in Bereitschaft zu setzen. Wie oben beschrieben, setzt das niedrige t^-Signal das UND-Gatter 74-7 ausser Bereitschaft, was einen niedrigen Pegel an dem Knotenpunkt 74-6 erscheinen lässt. Der niedrige Pegel an dem Knotenpunkt 74-6 setzt einen zweiten Eingang des Gatters 74-1 und einen Eingang des Gatters 74-3 in Bereitschaft, sobald das Signal h₂ auf hohen Pegel geht, was, wie oben beschrieben, veranlasst, dass das Signal an dem Knotenpunkt 74-7 auf niedrigen Pegel geht, um den Taktimpuls zu beenden, der dem h -Eingang des Zählers 750 dargeboten wird. An dem Ausgang des Inverters 74-7 erscheint ein niedriger Pegel, so dass der dritte invertierte Eingang des UND-Gatters 74-5 auf niedrigen Pegel geht, was einen hohen Pegel an dem Ausgangsknotenpunkt 74-6 erscheinen lässt. Der hohe Pegel an dem Knotenpunkt 74-6 wird einem invertierten Eingang des Gatters 74-1 und einem Eingang des Gatters 74-3 zurückgeführt, um deren Ausgänge ausser Bereitschaft zu setzen. Ist das Gatter 74-3 ausser Bereitschaft gesetzt, so bleibt der Knotenpunkt 74-7 auf niedrigem Pegel, so dass ein niedriger Pegel dem einen Eingang des NOR-Gatters 74-9 zugeführt wird. Gleichzeitig veranlasst das ausser Bereitschaft gesetzte Gatter 74-1, dass ein niedriger Pegel an

909S36/0694

" ^20? " 290739Q

dem Knotenpunkt 748 erscheint, was einen niedrigen Pegel an dem anderen Eingang des NOR-Gatters 749 erscheinen lässt»

Folglich wird fast gleichzeitig ein hoher Pegel von dem Knotenpunkt 746 zu dem h^-Takteingang jeder der Schieberegisterstufen des Zählers 750 zugeführt und ein hoher Pegel wird dem h -Takteingang jeder <ler Stufen des Zählers 750 zugeführt.

Der hohe Taktimpuls an den h^- und h_c~Takteingängen wird zu den Gate-Elektroden von zwei Transistoren innerhalb jedes statischen Schieberegisters geleitet, wie in Figo 9»26 B gezeigt, um zu veranlassen, dass das an dem Eingangsknotenpunkt anwesende Signal zu dem Ausgangsknotenpunkt übertragen wird und in diesem Zustand verriegelt wird»

Folglich wird nach einer Taktzeit EJ, hg der Zählerstand von ¹¹OOOO¹' in die erste bis vierte Stufe des Zählers 750 voreingegeben und zu deren Ausgängen geliefert. Da keines der Dekodierer-lOE-Gatter, das durch die horizontalen Linien 761a bis 761d dargestellt ist, diesen Zählerstana erfasst^ ist der Ausgang des NOR-Gatters, das durch die vertikale Linie 763 dargestellt wird, auf hohem Pegel und speist eine logische "1" zu dem D-Eingang der ersten Stufe des Zählers 750-

Allerdings wird das Gatter durch die Anwesenheit eines hohen g^-Signales an seiner Eingangsleitung 755 ausser Bereitschaft gesetzt, was einen niedrigen Pegel an dem Knotenpunkt 748 erscheinen lässt. Dieser niedrige Pegel wird zxx dem Schiebe— Bereitsetzeingang h„ übertragen, um so das Eingeben der an dem D-Eingang anliegenden ""I" daran zu hindern, zu dem Eingangs knotenpunkt der ersten Stufe übertragen zu werden und der Q-Ausgang jeder Stufe wird daran gehindert, zu dem D-Eingang der nächsten darauffolgenden Stufe geliefert zu werden, solange das Signal, das dem h „-Eingängen dargeboten wird« niedrig

SC

bleibt« Folglich ist der Zähler nicht in der Lage zu zählen, unabhängig von der Erzeugung von hohen Signalen an den h, -,

909836/0694

" ²⁰⁸ " 29Q739Q

h -Takteingängen über die Knotenpunkte 746 bzw. 749, da die

Nullen nur zwischen dem Eingang und dem Ausgang seiner entsprechenden Stufe geschoben werden nach jeder Taktzeit,bei der der Zählerstand sich nicht geändert hat«,

Allerdings gelangen alle invertierten Eingänge des Gatters 741 auf niedrigen Pegel, was veranlasst, dass ein hoher Pegel dem Knotenpunkt 748 dargsboten wird, sobald ein schmaler, negativgehender entsprechend synchronisierter Maschinenkurbelwellen-Stellungsimpuls g- von dem Synchronisier-Sqhaltkreis der Fig. 4D3 über die Leitung 735 ausgegeben wird was auftritt, wenn das Signal h^ auf niedrigem Pegel ist. Der hohe Pegel an dem Knotenpunkt 748 setzt das Gatter 745 und das NOR-Gatter 749 ausser Bereitschaft, um die Signale auf niedrigem Pegel zu halten, die den h, - und h -Eingängen dargeboten werden. Wenn der hohe Pegel zu dem h „-Takteingang übertragen wird, so leitet ein transistor und führt die ^CB1^C% die zuvor an dem B-Singang der ersten Stuf3 anstand, su dem Eingangsknotenpunkt des Registers und die zuvor an Jedem Ausgang anstehende Hull su j dem Eingangsknotenpunkt; der nächsten folgenden Stufe« Der Knotenpunkt 748 bleibt für eine Taktphase auf hohem Pegel, da„ wenn hg ^auf ^ohen Pegel geht, das Gatter 741 erneut ausser Bereitschaft gesetzt ist, was den Knotenpunkt 748 auf niedrigen Pegel gehen lässt.

Ist der Knotenpunkt 748 auf niedrigen Pegel, so sind die Gatter 745 und 749 erneut in Bereitschaft gesetzt_G Eine hohe fcu-Taktphase wird von dem Inverter 744 invertiert und lässt das Gatter 745 einen hohen Pegel zu dem Knotenpunkt 746 übertragen. Folglich liefern die Gatter 745 und 749, sobald die Taktphase ho auf hohen Pegel geht«, ein hohes Signal mit einer Taktphasenbreite zu den Tskteingängen h, bzw«, h "und veranlassen die Übertragung und das Verriegeln der "1", die an dem Eingangsknotenpunkt des ersten Registers anliegt«, zu" dessen Ausgang, während jede der zuvor an dem Ausgang der CLp Q2 und Q?~ Register anliegenden Nullen, die zu den Eingangsknotenpunkten

909836/069

der zweiten, dritten und vierten Register übertragen wurden, und zwar durch das Erzeugen des hohen Pegels an dem Knotenpunkt 748, der dem Zähler über die h_gc~Eingänge angelegt wurde, jetzt übertragen und verriegelt werden an den Ausgängen der zweiten, dritten und vierten Stufe, wenn die Eingänge h_h und h_c auf hohen Pegel gehen.

Folglich ist eine Taktzeit nach dem Erfassen des g₁-Impulses der Zählerstand "1000" an den Zählerausgängen vorhanden« Da keiner der NOR-Gatter-Ausgangs-Dekodierer 761a bis 761d diesen Ausgangswert erfasst, bleiben alle ihre Ausgänge auf niedrigem Pegel, so dass alle ihre Eingänge zu dem NOR-Gatter 773 auf niedrigem Pegel sind, was eine weitere ^U1ⁿ dem D-Eingang der ersten Stufe des Zählers 750 darbieten lässt. Erneut kann keine Übertragung zwischen den Stufen stattfinden, bis zur Erfassung des nächsten g^-Impulses, der einen hohen Pegel an dein ^₈₀-Ei¹¹Sa¹IS erscheinen lässt. Wenn dies auftritt, werden alle folgend genannten Grossen zu den Eingangsstufen des Zählers 750 übertragen: die "1", die in dem Moment an dem D-Eingang der ersten Stufe anliegt; die "1", die laufend an dem D-Eingang der zweiten Stufe anliegt (da sie direkt mit dem Q-Ausgang der ersten Stufe verbunden ist); die "0", die an dem Q₂-Ausgang der zweiten Stufe vorhanden ist und an dem D-Eingang der dritten Stufe anliegt; und der "O¹¹-Ausgang der Q,-Stufe, der an dem D-Eingang der vierten Stufe des Zählers 750 anliegt. Sobald hp auf hohen Pegel geht, wird das Signal an dem Knotenpunkt 748 auf niedrigen Pegel gehen, was einen hohen Pegel an den h,- und h_c-Takteingängen erscheinen lässt, was eine Übertragung der an den Stufeneingangs-Knotenpunkten liegenden Signale zu den entsprechenden Stufenausgängen veranlasst, so dass nachdem das zweite g^-Signal erfasst wurde, die Zahl "1100" an den Ausgängen des Zählers 750 anliegt.

Da wiederum die Dekodier-Logik an dem Ausgang des Zählers auf diesen Ausgangszustand nicht anspricht, liefert das HOK-Gatter 765 erneut eine "1" zu dem D-Eingang der ersten BnM

909836/0694

2307390

registerstufe. Zu diesem Zeitpunkt wird ebenfalls eine "1"

dem D-Eingang der zweiten Stufe von dem Q^-Ausgang der ersten

Stufe zugeführt, weiterhin wird eine "1" dem D-Eingang der

dritten Stufe von dem (^,-Ausgang der zweiten Stufe und eine

"O" dem D-Eingang der vierten Stufe von dem Q^-Ausgang der dritten Stufe zugeführt.

Beim Erfassen des dritten g^-Signales wird der Knotenpunkt 74-8 am Ausgang des UND-Gatters 7W erneut auf hohen Pegel gehen, so dass der dem h „-Eingang des Zählers zugeführte hohe Pegel

ac

das an dem D-Eingang jeder Stufe anliegende Signal zu den entsprechenden Eingangsstufen oder Knotenpunkten des Registers übertragen wird. Sobald hg auf hohen Pegel geht, geht der Knotenpunkt 648 auf niedrigen Pegel und die Gatter 74-5 und 74-9 liefern einen hohen Pegel zu den h^- und h_c-Takteingängen, was veranlasst, dass die jetzt an der F^^r ..gss^"fe oder dem Eingangsknotenpunkt jedes der Register anliegeaaen Signale jetzt zu den Stufenausgängen übertragen werden und verriegelt v/erden, so dass nach der Erfassung des dritten g,|-Impulses der Zählerstand "1110" an den Ausgängen des Zählers 750 anliegt.

Allerdings, sobald der Zählerstand "1110" den Ausgängen Q₁, Q₂, Q, bzw. Q^ zugeführt wird, wird die Bedingungen, dass Q^ niedrig ist und Q^ hoch ist, von dem NOR-Gatter 761c erfasst und da beide an seinem Eingang anliegenden Signale niedrig sind, erscheint ein hoher Pegel an seinem Ausgang. Wird ein hoher Pegel einem der Eingänge des NOR-Gatters 763 zugeführt, so geht sein Ausgang auf niedrigen Pegel und eine "0" wird dem D-Eingang der ersten Stufe des Zählers 750 zugeführt.

Beim Auftreten des vierten g^-Impulses wird der hohe Pegel, der von dem Gatter 741 zu dem Knotenpunkt 74-8 ausgegeben wird, dem h „-Takteingang des Zählers 750 zugeführt, was veranlasst, dass das an dem D-Eingang jeder der Stufen anliegende Signal zu dem Eingangsknotenpunkt oder dessen Stufe übertragen wird. Beim Auftreten des hohen Pegels an den h -Eingängen, wenn das vier-

909836/0694

te gxj-Signal erfasst wird, so wird die ¹¹O", die an dem D-Eingang der ersten Stufe liegt, zu dessen Eingangsknotenpunkt übertragen, während die "1", die zuvor an dem Q^-Ausgang vorhanden war und damit an dem D=Eingang der zweiten Zählerstufe, zu deren Eingangsknotenpunkt geliefert wixdo Weiterhin wird die ^Mi^M, die zuvor an dem Qp-Ausgang anlag und daher an dem D=EIn= gang der dritten Zählerstufe zu deren Eingangsknotenpunkt über= tragen«, Schliesslich wird die "1^M ₅ die zuvor an dem Q^-Ausgang und damit an dem D-Eingang der vierten Stufe anlag₉ zu· dem Eingangsknotenpunkt der vierten Stufe des Zählers 750 übertragen ₉ wie oben beschrieben,. Sobald das Signal hg exit hohen Pegel geht 3 geht der Knotenpunkt 748 auf niedrigen Pegel und die hohen 2a kt Signa le werden den Takteingängen h^ und h._Q zugeführt was eine Übertragung der an der Eingangsstufe gedes der Register anliegenden Signale zu deren entsprechenden lusgängen veranlasst und deren ¥erriegelung_s so dass, nachdem das vierte g^-Signal erfasst wurde₉ das Signal "0111" in dem Zähler 750

gespeichert iat_o

! Folglich wird nsoa dem Erfassen des vierten g^-Xspülses ₉ - der ; bei einer i-cat-Sylinder-Yerbremurngskraftmaschiiie einen voll- j j ständigen liaschinensyklus oder eine Maschinenperiode darstellt, j der Zählerstand "01Ί1" an den Q₁₉ Qg₉ Q^ und Q^-Asugängen des ί Zählers 75C vorhanden seiSo Bie vierte horizontale Linie 761& stellt ein dekodierendes WOE~Gatter mit vier Eingängen dar, ί desssD. Eingänge mit den lusgängen CL₅ CJU₉ Q^ nad QjT vevhiw-"-.v. ist ο Wenn der- Zählerstand "0111'° erreicht ist₅ so siBd dj .us= gange Q,_{} 9} Q^₅ Q^ -⁵-Ώα or auf niedrigem Pegel₉ i-sss irer-sii" ,-St₅ dass sin Dskodisr=lusgang aus dem !OR-Gatter 6?id b\% hohes Signale an den Knotenpunkt 765 angelegt -wirdo Die j> hohe Signal ₅ das fill? eine i'sfctzeit ΈΖ^ h_p ansteht₉ erzeugt das. Signal §2^ 5 -iss über eis !»eitung 7^6 ausgegeben wird iiad ein digitales Signal darst-elli, Aas einmal für je vier Yorkomaen. von g^ bei eiBsr Ächt^Zylinder-maschine auftritt₉ was anzeigte, dass eine vollständige Maschiaenperiode verstriehsa isto

09836/0691)

Das Signal gpxi wird von dem Inverter 767 invertiert und über den Knotenpunkt 768 als niedriger Eingang zu einem invertierten Eingang des ODER-Gatters 752 über die Leitung 755 zurückgeführt, was veranlasst, dass dessen Ausgang auf hohen Pegel geht. Ein hoher Pegel an dem Ausgang des ODER-Gatters 752 lässt einen niedrigen Pegel an dem Ausgang des Inverters 751 erscheinen, und da dieser niedrige Pegel zu dem invertierten Eingang des logischen UND-Gatters 74-3 geführt wird, ist das Gatter 74-3 erneut in Bereitschaft gesetzt, so dass, wenn die Taktphase h^ auf niedrigen Pegel geht, die Gatter 74-1, 74-5 und 74-9 für eine Taktphase ausser Bereitschaft gesetzt werden, während ein hoher Pegel von dem Knotenpunkt 74-7 zu dem h „-Eingang geleitet wird, um eine Übertragung des programmierbaren voreingestellten Zählerstandes von den Voreinstell-Eingängen P^, Pp, P* und P^ zu der Eingangsstufe jedes der vier Register, die den Zähler 750 bilden, zu ermöglichen, wie oben beschrieben.

Der niedrige Pegel an dem Knotenpunkt 768 wird ebenfalls übertragen, wenn das Taktsignal iu auf hohen Pegel geht, um zu veranlassen, dass der Transistor 769 leitet, um einen ersten Eingang der Ausgangs-UND-Gatter 770 und 771 in Bereitschaft zu setzen. Das Auftreten des Signales h^ triggert ebenfalls das Leiten des Transistors 772, der die Gatter 770 und 771 in Bereitschaft setzt, wenn das Signal h,- auf niedrigem Pegel ist Folglich werden, wenn hu auf hohem Pegel ist, was anzeigt, dass fc^ auf niedrigem Pegel ist, zwei invertierte Eingänge jedes der AusgangBgatter 770 und 771 in Bereitschaft gesetzt, da ho zu diesem Zeitpunkt auf niedrigem Pegel ist, wobei das UND-Gatter 770 an jedem seiner Eingänge niedrige Signale führt, was veranlasst, dass ein ansteigender Impuls mit einer Taktphasenbreite über die Leitung 773 als Übertragungssignal g₂p ausgegeben wird. Sobald die Taktphase umgekehrt wird und hg auf hohen Pegel geht, um das Gatter 770 ausser Bereitschaft zu setzen, geht die Taktphase h^ auf hohen Pegel und veranlasst, dass ein positiv-gehender, eine Taktphase breiter Löschimpuls

909836/0694

29Q739Q

g₂;z von dem UND-Gatter 771 über die Leitung 774 ausgegeben wird. Die Signale g_2<1 , g₂₂ ^und- ^23 ^wer<ieEL gemeinsam als Bus- g₂ bezeichnet und für Zeitsteuerzwecke, Übertragungs- und Löschoperationen verwendet, wie nachfolgend beschrieben.

Aus der obigen Beschreibung ist klar geworden, dass bei einer Sechs-Zylindermaschine die Einstellung des Schaltelementes 756 von der geerdeten Leitung 758 zu der +5 Volt-Potentialquellenleitung 759 veranlasst, dass eine logische "1" zu dem P.-Eingang gesandt wird, während ein niedriger Pegel oder eine logische "0" den Voreinstell-Eingängen P₂, P* und P^ zugeführt wird. Folglich wird, bei einem anfänglichen Leistungseinschalt-Rücksetzen nach der Erfassung des dekodierten "0111"-Ausgangs, oder aufgrund der Erzeugung des Sechner-Kommando-Signales Hi₀. ein hohes Signal dem Direkt-Voreinstellungs-Bereitsetzungs-Eingang h zugeführt, was veranlasst, dass der Zählerstand

f.
"1000" anfänglich in den Zähler 750 voreingegeben wird.

Wie oben beschrieben, wird, nachdem das erste g/|-Signal erfasst wurde, der Zählerstand auf "1100" umgeschaltet haben. Nachdem der zweite g^-Impuls erfasst wurde, wird der Zählerstand auf '-¹IHO" gewechselt haben und nachdem das NOR-Gatter 761c ihren Ausgang dekodiert haben wird, was veranlasst, dass das NOR-Gatter 765 eine "0" zu dem D-Eingang der ersten Zählerstufe geleitet hat, so wird nachdem der dritte g^-Impuls erfasst wurde, der Zählerstand "0111" in dem Zähler 750 vorhanden sein. Wie oben beschrieben, bewirkt das Dekodieren des Zählerstandes "0111" erneut das Erzeugen des dekodierten Ausgangssignales g,™ und das erneute Initialisieren des Zählers 750 wiederum durch Voreingeben der an den Voreinstellungseingängen P^j, P₂^ P^ und P₁, vorhandenen Signale in den Zähler in Vorbereitung des nächsten Zählsyklus. In diesem lalle werden die Voreinstell-Eingänge für eine Sechs-Zylindermaschine vorprogrammiert sein und da ein Sechs-Zylinder-Betrieb erwartet wird, werden die Ausgangssignale g₂ einmal für jede drei erfassten

909836/0694

29Q739Q

gx|-Impulse erzeugt werden.

Für eine Vier-Zylinderraaschine sind der Schaltarm 756 und der Schaltarm 757 nach rechts bewegt und so verbunden, dass sie die +5 Volt-Leitung 759 berühren, so dass ein hoher Pegel den P,,- und Pq-"Voreinstellungs-Eingängen zugeführt wird, während die P^- und P₂,-Voreinstellungs-Eingängen geerdet bleiben. Polglich wird anfänglich der Zählerstand "1100" in den Zähler 750 eingegeben, so dass nur zwei g^-Signale erfasst und gezählt werden können, bevor der "0111"-Ausgang erfasst wird, so dass der Schaltkreis der Pig. 4D5 die gg-Sequenz einmal für jede zwei g/|-Signale ausgibt, wenn er für eine Vier-Zylinder-Maschine vorprogrammiert ist. Es ist klar, dass ähnliche Schaltungen für weitere Zylinderzahlen verwendet werden können.

4-.13? Zähler mit vierzehn Stufen

Der vierzehn-stufige Zähler-Schaltkreis des Blocks 644 der Pig. 4D wird im folgenden unter Bezugnahme auf das schematische Schaltbild der Pig. 4D7 beschrieben. Die vierzehn-stufige Zähler- und Verriegelungsanordnung der Pig. 4D7 ist ein vierzehnstufiger Schieberegister-Zähler, der zum Zählen der 62,5 Kilohertz Taktsignale h^, hp ausgebildet ist, die zwischen den aufeinanderfolgenden Rücksetz- oder Löschimpulsen gg^ auftreten. Bei hohen Geschwindigkeiten, beispielsweise bei 6000 U/min, können ungefähr 625 Taktimpulse auftreten, die erfordern, dass zehn Stufen gezählt werden, jedoch bei niedrigen Geschwindigkeiten, beispielsweise bei 500 U/min, können 3720 bis 7500 Impulse auftreten, die fordern, dass dreizehn Stufen gezählt werden. Um eine Impulsrate von 64-mal der Maschinenperiode zu erhalten, ist eine Impulsperiode von 1/64 der Maschinenperiode gefordert. Ein Verschieben des Inhaltes des Zählers nach unten durch sechs Bits ergibt die Grosse der Periode der höheren Geschwindigkeit. Die letzten acht Bits des vierzehn Bit-Zählers werden zu einer acht Bit-Verriegelung übertragen, wo sie dazu verwendet werden, einen weiteren acht Bit-Zähler voreinzu- -

909836/0694

_ 215 —

stellen, wie nachfolgend beschrieben, um so einen Impulszug von ungefähr 64 Abtastirnpulsen mit gleichem Abstand pro Maschinenperiode zu erzeugen.

Der vierzehn Bit-Zähler der Fig. 4D7 enthält einen ersten sechsstufigen Zählerabschnitt 775 und einen zweiten acht-stufigen Zählerabschnitt 776. Der Sechs-Stufen-Zähler 775 enthält sechs einzelne Stufen, die jeweils aus einem dynamischen Zwei-Phasen-Flip-Flop bestehen, das einen direkten Rücksetzeingang DR aufweist, wie _in Fig. 9·24- A und B dargestellt. Der acht-stufige Zähler 776 enthält acht Stufen, deren jede aus einem statischen Schieberegister mit einem direkten Rücksetzeingang DR besteht, wie in Fig. 9«25 A und B dargestellt.

Das letzte der von dem Schaltkreis der Fig» 4-D5 erzeugte gp-Signal, d.h. das Löschsignal gpx» wird über die Leitung 774- zu einem Zähler-Lösch-Eingangsknotenpunkt 777 geleitet. Der Knotenpunkt 777 ist direkt mit dem direkten Rücksetzeingang DR für jede der Stufen des sechs-stufigen Zählers 775 verbunden und direkt mit dem direkten Rücksetzeingang DR jeder der acht Stufen des acht-stufigen Zählers 776 verbunden. Das 62,5Kilohertz Takt-Signal h^ wird dem h, -Takteingang jeder der Stufen der Zählerabschnitte 775 und 776 zugeführt. Die Taktphase h^ wird dem h -Takteingang jeder der sechs Stufen des Zählerabschnittes 775 zugeführt. Der Q-Ausgang jeder der Stufen des Zählerabschnittes 775 ist direkt mit dem Datenschiebe- oder DS-Eingang der nächsten signifikanteren Stufe verbunden und der Q-Ausgang jeder der Stufen des acht-stufigen Zählersbschnittes 776 ist direkt mit dem DS-Eingang jeder nachfolgenden Stufe verbunden, um so eine herkömmliche Schieberegisterzähler-Anordnung zu bilden.

Die nicht-invertierten Ausgängen der ersten, zweiten, dritten, vierten, fünften und sechsten Stufe des Zählerabschnittes 775 sind mit Q^, Q₁₂, Q^,, Q₁^, Q^ bzw. Q^₆ bezeichnet. Der

909836/0694

nicht-invertierte Eingang ist in jedem Falle durch eine gerade senkrechte Linie dargestellt, die sich von dem entsprechend bezifferten Ausgang aus der Stufe nach unten erstreckt, während die Q-Ausgänge jeder der Stufen Q₁₁, Q^, Q^T, Q^, Q^ und Q₁₆ von dem Ausgang von Invertern 778a, 778b, 778c, 778d, 778e bzw. 778f abgegriffen werden, deren Ausgang direkt mit der vertikalen Linie verbunden ist, die den Ausgang der entsprechenden Stufen Q₁₁, ^12» ^15' ^14-' ^15 ^bzw* Q"l6 darstellt. ^Die ^en -Ausgängen des sechs-stufigen Zählerteiles 775 zugeordnete dekodierende Logik ist durch fünf horizontale Linien dargestellt, die mit 779a bis 779e bezeichnet sind und jede dieser Linien stellt ein logisches NOR-Gatter dar, wie oben beschrieben. Ein Ende jeder der Linien 779a bis 779e ist gleichzeitig mit einer stromführenden Elektrode und einer Gate-Elektrode eines entsprechenden pull-up-Transistors 78Oa bis 78Oe verbunden, dessen jeweilige andere stromführende Elektrode mit einer +5 Volt-Potentialquelle verbunden ist, um das erforderliche Hochziehen oder die Treiberenergie zum Betreiben der NOR-Gatter zu liefern und um die gewünschten Logikpegel aufrechtzuerhalten.

Die erste horizontale Linie 779a stellt ein NOR-Gatter mit sechs Eingängen dar, dessen Ausgang so verbunden ist, dass es einen Eingang eines NOR-Gatters mit drei Eingängen, das durch die horizontale Linie 779b dargestellt ist, ausser Bereitschaft setzt und dass es einen Eingang eines durch die horizontale Linie 779c dargestellten NOR-Gatters mit drei Eingängen ausser Bereitschaft setzt. Die zweiten und dritten Eingänge des M)R-Gatters 779b sind zum Empfang der CL,-- und Q₁ ,--Ausgänge des Zählerabschnittes 775 verbunden, während die anderen beiden Eingänge des NOR-Gatters 779c zum Empfang der Ausgänge Q₁E und Q^T verbunden sind. Die NOR-Gatter 779b und 779c sind mit ihren Ausgängen mit zwei Eingängen eines NOR-Gatters mit drei Eingängen verbunden, das durch die vertikale Linie 781 dargestellt ist, dessen Ausgang logische Einsen und Nullen zu dem Datenschiebeeingang DS der ersten Stufe des sechs-stufigen Zäh-

909836/0694

290739Q

lerabschnittes 775 liefert, in Abhängigkeit von den Signalen, die an den Eingängen des NOR-Gatters 781 anstehen.

Die vierte horizontale Linie 779d stellt ein NOR-Gatter mit sechs Eingängen dar, dessen Eingänge mit den Q-Ausgängen aus den sechs Stufen des Zählerabschnittes 775» d.h. mit QT^ bis Q^₆ verbunden sind und der Ausgang des NOR-Gatters 779d ist mit dem dritten und letzten Eingang des NOR-Gatters 781 verbunden. Die fünfte und letzte horizontale Linie 779e stellt ein NOR-Gatter mit sechs Eingängen dar, dessen Eingänge zum Empfang der Zählerausgänge Q^, Q^₂, Q^^, Q₁^, Q₁^ und Q^₆ verbunden sind und sein Ausgang wird von dem Zählerstand-Dekodier-Ausgangsknotenpunkt 783 abgegriffen. Ein pull-up-Transistor 784 ist ebenfalls dem NOR-Gatter 781 zugeordnet, um die richtigen Logikpegel zu liefern, wie oben beschrieben.

Die NOR-Gatter 779b und 779c bilden eine Exklusiv-ODER-Gatter-Kombination, die die Basis-Schleife steuert, durch die die Schieberegisterstufen die Sequenz des Zählerabschnittes 775 durchläuft. Das NOR-Gatter 779a dekodiert einen bestimmten Zählerausgang, um ein hohes Signal zu erzeugen, das die NOR-Gatter 779b und 779c ausser Bereitschaft setzt, wenn sein dekodierter Zählerstand "111110" erfasst wurde. Schliesslich erfasst das vierte NOR-Gatter 779d einen Zustand mit nur Einsen. Folglich bilden die ersten vier NOR-Gatter 779a bis 779d den Zählzyklus des sechs-stufigen, aus Schieberegistern aufgebauten Zählei-abschnittes 775_? dessen Zählerzustandstabelle in der lig. 4D8 dargestellt ist.

Das Zählerstand-Dekodier-NOR-Gatter 779e wird an seinem Dekodierausgangsknotenpunkt 783 ein niedriges Signal liefern, solange eine Eins an irgendeinem seiner Eingänge vorhanden ist. Folglich wird das NOR-Gatter 779e ein hohes Signal mit der Dauer eines Taktimpulses an dem Knotenpunkt 783 ausgeben, wenn der 63igste Zählschritt nach dem direkten Rücksetzen, d.h. 000001, durch den Zähler 775 erreicht ist.

909836/0694

Der Dekodier-Ausgangsknotenpunkt 783 ist mit dem Eingang eines Inverters 785 verbunden, dessen Ausgang mit einem zweiten invertierten Eingang eines logischen UND-Gatters 786 verbunden ist, das vier invertierte Eingänge besitzt. Der erste invertierte Eingang des UND-Gatters 786 ist zum Empfang der h2-Taktphase ausgebildet, während der dritte invertierte Eingang mit einer stromführenden Elektrode eines Transistors 787 verbunden ist, dessen gegenüberliegende stromführende Elektrode zum Empfang des dekodierten oder tormässig gesteuerten Taktsignales h^ aus dem durch sechszehn teilenden Zähler der Fig. 4-D1 über die Leitung 661 ausgebildet ist. Die Gate-Elektrode des Transistors 787 ist zum Empfang des ersten Taktphasen-Signales H^ des Haupttaktes mit einem Megahertz ausgebildet. Der vierte und letzte invertierte Eingang des UND-Gatters 786 wird über eine Leitung 788 von dem Ausgang eines Zähl-Dekodier-NOR-Gatters geliefert, das dem Ausgangsschaltkreis des Acht-Stufenzählerteiles 776 zugeordnet ist, wie nachfolgend beschrieben.

Der Ausgang des Gatters 786 ist direkt mit dem h -Takteingang

jeder der acht statischen Schieberegisterstufen des Zählerabschnittes 776 verbunden. Der Dekodier-Ausgangsknotenpunkt 783 ist weiterhin direkt mit einer stromführenden Elektrode eines Transistors 789 verbunden, dessen gegenüberliegende stromführende Elektrode direkt mit dem Eingang eines Inverters 790 verbunden ist, dessen Ausgang mit dem Takteingang h jeder der acht statischen Schieberegisterstufen des Acht-Bit-Zählerab— schnittes 776 verbunden ist.

Jede der acht Stufen des Acht-Bit-Zählerabschnittes, der durch das Bezugszeichen 776 bezeichnet ist, ist vorzugsweise eine statische Schieberegisterstufe mit direktem Rücksetzen, wie in Fig. 9.25 A und B dargestellt. Der Ausgang des letzten signifikanten Zählerbits kommt von der ersten Zählerstufe und ist mit Qp^i bezeichnet, während das signifikanteste Bit der Zählerstufe 776 von dem Ausgang der achten und letzten Stufe

909836/0694

kommt und mit Q₂₈ bezeichnet ist. Folglich sind die nicht-invertierten Ausgänge jeder der acht Stufen des Zählers 776 durch gerade vertikale Linien 791a, 791b, 791c, 791d, 791e, 791f, 791g und 791b. dargestellt, deren Eingänge von den Ausgängen Q₂₁, Q₂₂, Q₂₅, Q₂₄, Q₂₅, Q₂₆, Q₂₇ bzw. Q₂₈ von den acht Stufen des Zählerabschnittes 776 stammen und das Ausgangsende jeder dieser Leitungen 791a bis 791b- ist direkt mit dein Datenschiebe- oder DS-Eingang eines D-Flip-Flops verbunden, das eine entsprechende Stufe in einem Acht-Bit-Verriegelungsregister 792 bildet, so dass die acht D-Flip-Flops so aufgebaut sind, dass sie die einzelnen Stufen der Bit-Positionen eines Acht-Bit-Verriegelungsregister 792 bilden.

Jedes der D-Flip-Flops, deren Ausgänge mit Q^₁, Q^, Q^x» ^34-' Q Qx6» Q^7 ^un& Qxr b^ezeick^ne"k sind, sind so verbunden, dass sie das verriegelnde Register 792 bilden und jede D-Flip-Flop-Stufe kann besser aus dem Blockschaltbild und dem Schaltbild der Fig. 9.25 A und B verstanden werden. Folglich werden die Ausgänge Qp₁ bis Qpo der acht obersten signifikanten Bits des vierzehn-stufigen Zählers der Pig. 4D7, die die acht nichtinvertierenden Ausgänge des Zählerabschnittes 776 sind, über Leitungen 791a bis 791h zu den entsprechenden DS-Eingängen der acht Flip-Flops geleitet, die die verriegelnden Register 792 bilden, und jedes der acht D-Flip-Flops hat entsprechende Ausgänge Q₃,/] bis Q₇-Q, die den acht nicht—invertierten Ausgängen des Zählerabschnittes 776, d.h. Q₂₁ bis Qpo» entsprechen.

Der h -Takteingang jeder der Flip-Flops, die das verriegelnde Register 792 bilden, wird mit dem SQhiebereitsetzsignal g₂₂ zugeführt, das von dem Schaltkreis der Fig. 4-D5 über die Leitung 773 ausgegeben wird, um die an den Ausgängen der acht Stufen des Zählers 776 vorhandenen Signale zu veranlassen, zu den Eingängen der entsprechenden Bit-Positionsstufen des Verriegelungsregisters 792 geschoben zu werden. Das Taktsignal h₂ ist direkt mit dem h,-Takteingang verbunden, wahrend der h_c-

909836/0694

Takteingang direkt mit dem Ausgang eines Inverters 793 verbunden ist, dessen Eingang mit einer ersten stromführenden Elektrode eines Transistors 794- verbunden ist, dessen gegenüberliegende stromführende Elektrode das dekodierte Ausgangs-Zeitsteuer-Signal So^ ^von dem dekodierten Ausgang des Zähler-Schaltkreises der Fig. 4-D5 über die Leitung 766 empfängt. Die Gate-Elektrode des Transistors 794- wird mit der 62,5 Kilohertz Taktphase h- getaktet.

Die Ausgänge der das Verriegelungsregister 792 bildenden Flip-Flops sind mit Q^ bis Q^₈ bezeichnet, die mit den letzten bis ersten signifikanten Bits des Zählers 776, d.h. mit den Ausgängen Qp-i bis Qog verbunden sind, und diese Ausgänge werden als Eingänge zu dem Schaltkreis des Blocks 64-5 der Fig. 4-D geleitet, wie nachfolgend beschrieben, und zwar auf Ausgangsleitungen, die von den Q^-bis Q^g-Ausgängen stammen, die mit der Signalbenennung g^ bis g^₈ bezeichnet sind und die die acht signifikantesten Bits von dem vierzehn-stufigen Zähler der Fig. 4D7 ausgeben, der die h^, hp-Taktimpulse zählt, die zwischen aufeinanderfolgenden gp^-Rücksetzimpulsen auftreten, und damit pro Maschinenperiode, wie nachfolgend beschrieben.

Jede der acht Stufen, die den Acht-Bit-Zählerabschnitt 776 bilden, ist vorzugsweise eine statische Schieberegisterstufe, wie in Fig. 9.25 A und B dargestellt, wobei das letzte signifikante Bit oder der Stufenausgang als (X^ bezeichnet ist und das signifikanteste Bit oder Stufenausgang als Q₂₈ bezeichnet ist, wie oben beschrieben. Jeder der nicht-invertierten Ausgänge wird ausgegeben, wie durch die geraden, sich vertikal erstrekkenden Linien 791a bis 791h dargestellt ist. Der invertierte Ausgang aus jeder der 8cht Stufen des Zählerabschnittes 776 ist durch eine gerade vertikale Linie dargestellt, die sich aus den Ausgängen der Inverter 797a bis 797h erstreckt, deren jeweilige Eingänge direkt mit den Leitungen 791a bis 791h der Qg^-bis Q₂₈-Ausgänge verbunden sind. Die von den Ausgängen der Inverter

9 09836/0694

797a bis 797b- sich erstreckenden geraden senkrechten Linien entsprechen den Ausgängen ςΰ7 bis Q^T aus den acht Stufen des Zählerabschnittes 776.

Dem Ausgangsschaltkreis der acht Stufen des Zählerabschnittes 776 ist ein dekodierendes Netzwerk zugeordnet, das fünf horizontale Linien 795a bis 795s aufweist, die jeweils ein logisches NOR-Gatter darstellen. Ein Ende jeder der horizontalen Linien 795a bis 795e ist so dargestellt, dass es gemeinsam mit einer stromführenden Elektrode und einer Gate-Elektrode eines entsprechenden pull-up-Transistors 796a bis 796e verbunden ist, deren gegenüberliegenden stromführenden Elektroden direkt mit einer +5 Volt-Potentialquelle verbunden sind, um die notwendige Treiberenergie für die NOR-Gatter zu liefern und um die richtigen Logikpegel sicherzustellen.

Die erste horizontale Linie 795a stellt ein NOR-Gatter mit acht Eingängen dar, dessen Eingänge mit dem Ausgang eines Inverters 797a bis 797b- verbunden sind, so dass seine Eingänge die Zählerausgangssignale Qp_x, bis Qpo empfangen, um so als "Einser"-Detektor zu arbeiten. Der Ausgang des NOR-Gatters 795a bildet einen Eingang für ein NOR-Gatter mit vier Eingängen, das durch die vertikale Linie 798 dargestellt ist und der Ausgang des NOR-Gatters 798 wird dem DS-Eingang der ersten und letzten signifikanten Stufe des Acht-Stufen-Schieberegister-Zählerabschnittes 776 zugeführt. Das NOR-Gatter 798 ist mit der stromführenden Elektrode und mit der Gate-Elektrode eines Transistors 799 verbunden, dessen gegenüberliegende stromführende Elektrode mit einer +5 Volt-Potentialquelle verbunden ist, um das erforderliche Treiberenergie zu liefern und um die richtigen Logikpegel sicherzustellen, wie oben beschrieben.

Die horizontale Linie 795c stellt ein NOR-Gatter mit zwei Eingängen dar, dessen einer Eingang den Zählerausgang Qoc empfängt und dessen gegenüberliegende Eingang den Zählerausgang Qpo empfängt, während das durch die vierte horizontale Linie 795d

909836/0694

dargestellte NOR-Gatter ein NOR-Gatter mit zwei Eingängen ist, dessen einer Eingang den Zählerausgang Qo5 empfängt und dessen anderer Eingang den Zählerausgang Qpo empfängt. Die Kombination der NOR-Gatter 795c und 795d ist mit ihren Ausgängen mit zwei Eingängen des NOR-Gatters 798 verbunden und bildet eine Exklusiv-ODER-Gatter-Kombination, die zusammen mit dem NOR-Gatter 795a, das die Einsen dekodiert, einen Basis-Zähl-Zyklus oder -Sequenz des acht-stufigen Zählerabschnittes 776 bildet, wie in der Zählerzustandstabelle der !ig. 4G3 dargestellt.

Die zweite horizontale Linie 795b stellt ein Zähl-Dekodier-NOR-Gatter dar, das sieben Eingänge aufweist und die Zählerausgänge Q₂Xj, Q₂₂ Q23» Q24» ^25» ^26 ^und ^28 ^emP^fänS'b und sein Ausgang liefert den vierten Eingang für das NOR-Gatter, das durch die vertikale Linie 798 dargestellt ist. Das Zählerstand-Modifikations-Dekodier-NOR-Gatter 795b erfasst eine oder mehrere Zahlen, die nur in einer zweiten unerwünschten Schleife erzeugt werden und zwingt den Zähler zurück in die richtige Zählfolge, die in der Tabelle 403 dargestellt ist.

Das fünfte und letzte Zählerstand-Dekodier-NOR-Gatter ist durch die horizontale Linie 795e dargestellt und ist ein NOR-Gatter mit acht Eingängen, Das NOR-Gatter 7956 empfängt als Eingänge die Zählerausgänge Q₂₁, Q₂₂, Q₂₅, Q₂₄, Q₂₅, Q₂₆, Q₂₇ und Q₂^ und der Ausgang des NOR-Gatters 795e, das den Zählerstand-Dekodier-Ausgang des acht-stufigen Zählerabschnittes 776 bildet, wird über die Leitung 788 zurück zu einem invertierten Eingang des oben beschriebenen UND-Gatters 786 geleitet. Beispielsweise kann das NOR-Gatter 795e einen hohen Impuls über die Leitung 788 übertragen, um das Gatter 786 bei dem 217ten Zählschritt ausser Bereitschaft zu setzen, um den Zähler daran zu hindern, in seinen ursprünglichen Zustand mit nur Nullen bei dem nächsten Zählschritt zurückzukehren.

Während des Betriebes gibt der Synchronisier-Schaltkreis der

909836/0694

29Q7 39Q

Pig. 4-D3 richtig synchronisierte Maschinenkurbelwellen-Stellungsimpulse g^ aus und in Abhängigkeit von der Zylinderzahl der Maschine und der entsprechenden "Vorprogrammierung seiner Voreinstelleingänge zählt der voreinstellbare Zählschaltkreis der Pig. 4-D5 die richtig synchronisierten Maschinenkurbelwellen-Stellungsimpulse g^, und gibt eine Signalfolge gp aus, und zwar einmal und nur einmal während jeder Maschinenperiode. Die Rangfolge der Erzeugung des Impulses gp ist wie folgt. Die Signale gp. und gop werden fast gleichzeitig erzeugt, obwohl das Signal gp^i dem Signal gp^ um eine kurze Zeitspanne vorauseilt. Die Signale gp,- und gp~ werden normalerweise zur Zeitsteuerung verwendet und zum Einleiten von Datenübertragungen, während das Signal gp^, das dem Signal gpp um eine Taktphase nacheilt, für Lösch- oder Rücksetzoperationen verwendet wird.

Da jedes dieser Signale Spi» Sp? ^un<^- Sp^ einmal und nur einmal für jede Maschinenumdrehung auftritt, wird die Ankunft des Signales gp,, und gpo an dem Schaltkreis der Pig. 4-D7 veranlassen, dass die acht signifikantesten Bits des vierzehn-stufigen Zählers, d.h. die Ausgänge Q^i bi-^s Qpo ^^es ■Acht-Stufen-Zählerteiles 776, die zu den DS-Eingängen der acht Stufen des Verriegelungsregisters 792 über die Leitungen 791a bis 791g gegeben werden, in das Register gesetzt werden und zu den Ausgängen Q^ bis Q^n übertragen werden, beim Auftreten der Taktphase h,,. Das Auftreten der Taktphase h^ wird veranlassen, dass die Ausgänge Q^ bis Q^g verriegelt werden, so dass die zuletzt in dem Zählerabschnitt 776 gespeicherten acht signifikantesten Bits jetzt abgespeichert und in dem Yerriegelungsregister 792 verriegelt werden, für nachfolgend beschriebene Zwecke»

Beim Auftreten des Taktphasenimpulses hp wird das Signal gp^ von dem Schaltkreis der Pig«, 4D5 über die Leitung 77²S- zu dem Eingangs knotenpunkt 777 geliefert,, Der Knotenpunkt 777 überträgt diesen momentan hohen Pegel zu den Direkt-Rücksetz-Eingängen aller sechs Stufen des Zählerabsehnittes 775 und gleich-

909836/0694

zeitig zu den Rücksetzeingängen aller acht Stufen des Zählers 776, so dass alle Stufe des Zählers am Ende des ersten fcu, hp-Zählschrittes auf Null zurückgesetzt werden. Wenn nur Nullen in dem sechs-stufigen Zähler 755 gespeichert sind, so erfasst keiner seiner dekodierten Ausgänge, die Anwesenheit einer Eins und folglich bleibt der Ausgang des NAND-Gatters 781 auf hohem Pegel, um eine logische "1" zu dem DS-Eingang der ersten Stufe des sechs-stufigen Zählers 775 zu liefern. Wie oben beschrieben überträgt jede tu -Taktphase, die dem h -Eingang zugeführt wird, die "1", die an dem DS-Eingang der ersten Stufe anliegt und die Nullen, die zu den PS-Eingängen aller darauffolgenden Stufen von dem Q-Ausgang aller vorhergehenden Stufen geliefert werden, um zu deren Eingang geschoben zu werden. Das Auftreten des hp-Signales an dem h, -Takteingang zu jeder der sechs Stufen übertragt den zuvor verschobenen Eingang zu der Ausgangsstufe, so dass bei Vervollständigung des ersten Zählschrittes, nach dem direkten Rücksetzen (der zweite Zählschritt in der Zählschrittfolge), der Zählerstand "1OOOOO" in dem sechs-stufigen Register 775 gespeichert wird.

Da der Dekodier-Schaltkreis noch inaktiv ist, wird während des nächsten Taktzyklus eine weitere Eins zu dem DS-Eingang des ersten Registers geliefert. Dies wird, wie oben beschrieben, solange wiederholt, bis 63 Taktzählschritte nach dem direkten Rücksetzen gezählt worden sind, d.h. 64- vollständige Takt zählschritte, sofern die Taktfolge tu , hp miteingeschlossen ist, die verwendet wurde, um den anfänglichen Zustand von nur Nullen herzustellen. Zu diesem Zeitpunkt erfasst das Dekodier-NOR-Gatter 779e den 63igsten Zählschritt nach dem direkten Rücksetzen (den 64-igsten Gesamtzählschritt) und erzeugt einen positiv-gehenden Impuls für die Dauer eines Zählschrittes. Der positiv-gehende Impuls an dem Ausgangsknotenpunkt 783 des NOR-Gatters 779e wird von dem Inverter 785 invertiert, um einen bereitsetzenden Pegel dem Gatter 786 zuzuführen, dessen weitere Eingänge noch auf niedrigem Pegel sind. Sobald das tu -Signal auf hohen Pegel geht, was anzeigt, dass das Signal ϊ^ auf nied-

909836/0694

2107390

drigen Pegel gegangen ist, werden alle vier invertierten Eingänge des UND-Gatters 786 in Bereitschaft gesetzt und ein hoher Impuls wird dem h -Takteingang der acht Stufen des Re-

gisters 776 zugeführt.

Bis zu diesem Zeitpunkt führen alle acht Stufen des zweiten Zählerabschnittes 776 Nullen und folglich hat das Dekodier-Netzwerk nicht die Anwesenheit von nur Einsen erfasst, so dass alle vier Eingänge des NOR-Gatters 798 auf niedrigem Pegel sind und so eine logische "1" zu dem DS-Eingang der ersten Stufe des Acht-Stufen-Zählerabschnittes 776 liefern. Wenn der Dekodier-Ausgangsknotenpunkt 783 des sechs-stufigen Zählerabschnittes 775 auf hohen Pegel geht, so gehen alle invertierten Eingänge zu dem UND-Gatter 786 auf niedrigen Pegel und ein hohes Taktsignal wird an den h -Eingang jeder der acht Stufen des Zählerabschnittes 776 angelegt, was bewirkt, dass eine logische "1", die an dem DS-Eingang der ersten Stufe anliegt, dort hinein übertragen wird und bei der Vervollständigung des 64-igsten Zählschrittes geht h^ auf hohen Pegel, was veranlasst, dass ein hoher Pegel dem h,-Takt eingang zugeführt wird, so dass die zuvor übertragenen Daten in den einzelnen Registern verriegelt werden, so dass, wenn die 64-igste Taktperioden nach dem direkten Rücksetzen von dem Register 775 gezählt wurde, der erste Zählerstand von dem acht-stufigen Register 776 hergestellt wurde, so dass 64 Taktperioden nach dem direkten Rücksetzen die Zahl "1OOOOOOO" in dem acht-stufigen Zähler 7⁷6 gespeichert ist.

Dieser Betrieb wird so fortgeführt, dass, wenn Jede 64igste Taktperiode nach dem Zustand von nur Nullen in dem sechs-stufigen Zählerabschnitt 775 gezählt wurde, eine logische "1" oder logische "O" zu dem DS-Eingang der ersten Stufe des acht-stufigen Zählers 776 eingegeben wird, in Abhängigkeit von dem Ausgang des NOR-Gatters 798 mit vier Eingängen, wobei der Zähler 776 entsprechend der Zahlerzus.tandstabelle der Fig. 4-D8 zählt. Der Dekodier-Ausgangsschaltkreis des Zählers 776 stellt das

909836/0694

Auftreten der richtigen Zählfolge sicher, die in der Tabelle dargestellt sind und iip. Felle,dass der maximale Zählerstand erreicht werden sollte, bevor der Zähler zu dem Zustand von nur Nullen zurückkehrt, so überträgt das fünfte NOR-Gatter 795e über die Leitung 788 ein hohes Signal bei dem 217ten Zählerstand, um das Gatter 786 ausser Bereitschaft zu setzen und ein weiteres Zählen zu verhindern.

Sobald eine vollständige Maschinenumdrehung aufgetreten ist, wird die gp-Folge erneut von dem Schaltkreis der Fig. 4D5 erzeugt und die Signale go-| und ggo bewirken, dass die acht signifikantesten Bits, die momentan an den nicht-invertierenden Ausgängen der acht Stufen des Zählers 776 anstehen, in das Verriegelungsregister 792 übertragen werden, wobei der Zählschritt hp bewirkt, dass diese Zahl darin für nachfolgend zu beschreibende Zwecke verriegelt wird. Wenn hg auf niedrigen Pegel geht und hu auf hohen Pegel, so folgt das Signal go?» ^^as erneut alle Stufen des Zählers 775 und 776 in den Nullr-Zustand setzt und die Zähler in Bereitschaft setzt mit dem Zählen eines neuen 62,5 Kilohertz Taktimpulses h* , hg zu beginnen, bis zum Auftreten der nächsten gp-Impuls-Folge, die anzeigt, dass eine weitere Maschinenumdrehung oder -periode vervollständigt ist. Der verriegelte Inhalt des Pufferregisters 792 wird als Signale g,^ bis g,o zu den direkt voreinstellenden Eingängen DP der acht dynamischen Schieberegistsrstufen des AbtastZählers 801 der Fig. 4D9 geliefert, wie nachfolgend beschrieben.

4.14 Abtastzähler

Der Abtastzähler des Blocks 645 cis^ Fig. 4D4 ist in dem elektrischen schematischen Schaltbild der Fig. 4D9 dargestellt. Der Abtastzähler 801 der Fig. 4D9 ist ein Acht-Stufen-Abwärtszähler, der aus acht dynamischen Schieberegisterstufen aufgebaut ist, wie in dem Blockschaltbild der Fig. 9·27 A und dem Schaltbild der Fig. 9-27 B dargestellt ist. Jede der acht dynamischen Schieberegisterstufen des AbwärtsZählers 801 hat einen direkten

909836/0694

Claims

Karl A. η|Λ^"\ΟΓ" ^D· ^Karl βΠΑ^Γ ^DiP^|om

dkUoc dkUoc ^{lngen eure}

D-8023 Munchen-Pullach, Wiener 3tr i.; Tel. (089)'. 93 30 71: Telex 5 212147 tros d; Cables: «Patentibus» München

29Q739Q

ihr zeichen: 881 321 vBü/Ng Tag·. 2 6.Februar 1979

Yourref.r " Date:

THE BENDIX CORPORATION, Executive Offices, Bendix Center, Southfield, Michigan 48076, USA

PA TEN!ANSPRÜCHE

{Λ Λ Elektronisches Regelungs-System für Verbrennungskraftina schinen mit hin- und hergehenden Kolben, mit Einrichtungen, die auf ein Brennstoff-Steuer-Signal ansprechen, um selektiv eine geregelte Kraftstoffmenge einem ausgewählten oder mehreren Zylindern zuzuführen, mit Einrichtungen, die auf ein Zündsteuer-Signal ansprechen, um selektiv den Zeitpunkt und die Dauer der Zündung des Brennstoffes zu steuern, mit einem Auspuffgas-Rückführungsweg zwischen dem Auspuff- und dem Einlass-System der Maschine, mit Einrichtungen, die zumindest teilweise in diesem Weg angeordnet sind und auf ein Auspuffgas-Rückführ-Steuer-Signal ansprechen, um selektiv die von dem Auspuff-System zu dem Einlass-System rückgeführte Auspuffgasmenge zu verändern, gekennzeichnet durch folgende Einrichtungen und Merkmale: Einrichtungen (126 bis 133; S¹Xg. 2) zum Erfassen einer Vielzahl ausgewählter Maschinen-Betriebs-Parameter und zum Erzeugen eines Zustands-Sensor-Ausgangs-Signales (a, b, c, d, e, fs,, fo, G, G6), das den Wert der erfassten Vielzahl der ausgewählten Maschinen-Arbeits-Parameter anzeigt,

909836/0694

2307380

Analog/Digital-Wandler (121; Fig. 3), die auf vorbestimmte Kommando-Signale (g^, g¹,, Xq, t_Q) ansprechen, um einen ausgewählten der Zustands-Sensor-Ausgangssignale in ein oder mehrere digitale Datenworte, die dieser Grosse entsprechen, umzuwandeln,

Speicher-Einrichtungen (1133; Fig. 5, Fig. 5C), die "Nachschlagetabellen" von Steuer-Kommando-Modifikationswerten speichern, die zum Errechnen von einem oder mehreren Maschinen-Steuer-Kommandos verwendet werden, und programmierbare Einrichtungen (123, 1132), die zumindest eines von vorbestimmten Brennstoff-Steuergesetzen, Zünd-Steuergesetzen oder Auspuffgas-Rückführungs-Steuergesetzen ausführen, Einrichtungen (122, 123), die auf die digitalen Worte ansprechen, um die gespeicherten "Nachschlagetabellen" der Modifikationswerte zu adressieren,

Berechnungs-Einrichtungen (123) einschliesslich Einrichtungen, die auf jede der adressierten Nachschlagetabellen ansprechen, um einen oder mehrere gewünschte Modifikationswerte zu errechnen, wobei die Berechnungs-Einrichtungen (123) weiterhin programmierbare Einrichtungen enthalten, die die vorbestimmten Kommando-Signale erzeugen und die eines oder mehrere der vorbestimmten Steuergesetze ausführen, wobei die errechneten Modifikationswerte dazu verwendet werden, eines oder mehrere digitale?Kommando-Worte zu errechnen, die die gewünschte vorzunehmende Steuertätigkeit anzeigen, um eine vorbestimmte Maschinen-Steuerfunktion auszuführen, und Einrichtungen (124, 125), die auf die digitalen Kommando-Worte ansprechen, um einen präzise geregelten Wert von zumindest einer ausgewählten der folgenden Grossen zu erzeugen: der Brennstoff-Steuer-Signale (S2O, S3O; S4-O, S5O), die die Menge des zugeführten Brennstoffes steuern, des Zündsteuer-Signales (TU1O), das selektiv den Zeitpunkt und die Zeitdauer der Zündung des Brennstoffes steuert und des Auspuffgas— Rückführ-Signales (X3O), das selektiv die dem Einlass-System zurückgeführte Auspuffgasmenge verändert.

909836/0694
2. Elektronisches Maschinen-Steuer-System nach Anspruch 1, wobei Einrichtungen vorgesehen sind, die ein Maschinen-Stellungssignal erzeugen, das die Stellung der Kolben anzeigt, wobei Einrichtungen vorgesehen sind, die auf ein Brennstoff-Steuer-Signal ansprechen, um selektiv die Menge des einen oder mehreren Zylindern zugeführten Brennstoffes steuern und wobei Einrichtungen vorgesehen sind, die auf ein Zündsteuer-Signal ansprechen, um den Zeitpunkt und die Zeitdauer der Zündung des Brennstoffes zu steuern, wobei die Arbeitsweise der auf die digitalen Daten-Worte ansprechenden Einrichtungen mit der Erzeugung der Maschinen-Stellungssignale synchronisiert wird, gekennzeichnet durch folgende Einrichtungen und Merkmale:

Einrichtungen (122), die auf die digitalen Kommando-Worte ansprechen, um die Erzeugung eines ausgewählten Signales des Brennstoff-Steuer-Signales oder des Zündzeit-Steuer-Signales zu steuern, wobei die Menge des Brennstoffes der einen ausgewählten oder mehreren der Vielzahl von Zylindern zugeführt wird, sehr genau geregelt wird oder der Zeitpunkt oder die Dauer der Brennstoff-Zündung darin, wobei das Maschinen-Steuer-System weiterhin Einrichtungen (415, 416, 417, 123) enthält, die auf die Maschinen-Stellungssignale ansprechen, um die Geschwindigkeit, mit der die digitalen Kommandos erzeugt werden, so zu ändern, dass gewisse Steuerfunktionen, wie z.B. die Brennstoff-Steuerung einmal pro Umdrehung aufdatiert werden, bis eine vorbestimmte Maschinengeschwindigkeit erreicht ist und dann einmal bei jeder zweiten Maschinenumdrehung danach, und dass andere Steuerfunktionen, wie z.B. die Zündzeit-Steuerung und ähnliches mehrfach bei jeder Maschinenumdrehung bei niedrigen Maschinengeschwindigkeiten aufdatiert werden und einmal pro Maschinenumdrehung, nachdem die Maschinengeschwindigkeit eine vorbestimmte Schwelle erreicht hat, wodurch das Aufdatieren der Daten-Kommando automatisch bemessen wird, um Änderungen der Berechnungsleistung pro Maschinenumdrehung wirksam zu kompensieren und damit die Anzahl von Berechnungen, die pro Umdrehung durchge-

909836/0694

2^07390

führt werden kann, die sich mit der Maschinengeschwindigkeit notwendigerweise ändert.
3. Elektronisches Maschinen-Steuer-System nach Anspruch 1, dadurch gekennzeichnet, dass der Analog/Digital-Wandler (121) Einrichtungen enthält, die eine erste Umwandlung mit "n"-Bit durchführt, wobei eine erste für bestimmte Anwendungsfälle geeignete Genauigkeit erhalten wird, und die eine Umwandlung mit "m"-Bit durchführt, wobei eine grössere Genauigkeit erhalten wird, die bei anderen Anwendungen, bei denen diese benötigt wird, verwendet wird, wobei "m" grosser als "n" ist; und dass Einrichtungen vorgesehen sind, die die Arbeitsweise des Analog/Digital-Wandlers (121) wahlweise verändert, um eine Eingangsvariable mit "m"-Bit auf "n"-Bits herabzusetzen, wobei eine relativ konstante Genauigkeit über den Messbereich dadurch erhalten wird, dass der Bereich des Umwandlers unter Verwendung eines Abbildungs-Lösungsweges bzw. einer Abbildungsnäherung selektiv geändert wird.
4. Elektronisches Maschinen-Steuer-System nach Anspruch 1, dadurch gekennzeichnet, dass die in den Speichern (1133) gespeicherten "Nachschlagetabellen" als vorbestimmte zwei- oder drei-dimensionale Steuerfunktionen ausgebildet sind, die Werte der Modifikationsvariablen darstellen, die bei Ausführung der Brennstoff-Steuergesetze benötigt werden, und dass das System weiterhin Einrichtungen (123, 1132) enthält, die auf die digitalen Worte ansprechen, um.die "Nachschlagetabellen" selektiv zu adressieren und programmierbare Einrichtungen, die auf die Adressierung der Tabellen ansprechen, um zwischen den vorbestimmten adressierbaren Steuerfunktionswerten zu interpolieren und einen genauen Modifikstionswert zu errechnen, der von den Berechnungs-Einrichtungen bei Ausführung des programmierten Brennstoff-Steuergesetzes verwendet wird, um ein hochgenaues digitales Steuer-Kommando-Signal in Antwort hierauf zu erzeugen.

909836/0694
5. Elektronisches Maschinen-Steuer-System nach Anspruch 1, dadurch gekennzeichnet, dass weiterhin Einrichtungen (4-11) vorgesehen sind, die Änderungen zumindest in einem der erfassten Maschinen-Betriebs-Parameter erfassen, um das Erfordernis einer Beschleunigungs-Anreicherung zu erfassen und dass Einrichtungen vorgesehen sind, die auf das Erfordernis einer Beschleunigungs-Anreicherung ansprechen, um ein Beschleunigungs-Anreicherungs-Brennstoff-Kommando zu erzeugen, und zwar getrennt und unterscheidbar von dem ersten Brennstoff-Steuer-Kommando und wobei das Beschleunigungs-Anreicherungs—Brennstoff-Kommando und das erste Brennstoff— Steuer-Kommando über den gleichen Ausgangs-Schaltkreis (3OO3, 3OO7) ausgegebenwsrdenj um die Brennstoff-Zuführ-Einrichtungen steuerbar zu betreiben.
6. Maschinen-Steuer-System nach Anspruch 5» dadurch gekennzeichnet, dass die Einrichtungen, die auf die Erfassung des Erfordernisses einer Beschleunigungs-Anreicherung ansprechen, ein zwischenliegendes Beschleunigungs-Anreicherungs-Brennstoff-Kommando erzeugen und eine zweite separate und getrennte längere programmierte Beschleunigungs-Anreicherungs-Vergrösserung bei dem ursprünglich erzeugten ersten Brennstoff-Kommando über eine durch die Beschleunigungs-Anreicherung kommandierte Modifikation bei der Ausführung des vorprogrammierten Brennstoff-Steuergesetzes, um das erzeugte erste Brennstoff-Steuer-Kommando zu modifizieren, um den Betrieb der Brennstoff-Zufuhr-Einrichtungen zu steuern und so einen ruckfreien Betrieb der Maschine sicherstellen.
7. Elektronisches Maschinen-Steuer-System nach Anspruch 1, bei dem die digitalen Daten-Worte ein VJort enthalten, das den Wert der Maschinentemperatur darstellt, dadurch gekennzeichnet, dass die Speicher (1133) eine vorbestimmte endliche Anzahl von Grund-Brennstoff -Kommando-Modi filiations-Werten enthalten, die eine stetige Steuerfunktion mit einer unbegrenzten Anzahl solcher Modifikationswerte darstellt,

909836/0694

290739Q

wobei das Maschinentemperatur-Daten-Wort die "Nachschlagetabelle" adressiert, um zumindest einen vorbestimmten Basis— Brennstoff-Kommando-Modifikations-Wert zu erhalten, wobei Einrichtungen vorgesehen sind, die zwischen zumindest einem vorbestimmten Basis-Modifikationswert und dem hierzu benachbarten Basis-Modifikationswert interpolieren, um sehr genau einen optimalen Wert zu berechnen, der von den elektronischen Maschinen-Steuer-Einrichtungen bei Ausführung des vorbestimmten Brennstoff-Steuergesetzes verwendet wird, dass das System weiterhin programmierbare Einrichtungen enthält, die das Brennstoff-Steuergesetz ausführen, um ein digitales Brennstoff-Steuer-Kommando zu erzeugen, wobei die programmierbaren Einrichtungen auf den sehr genau berechneten optimalen Modifikationswert ansprechen, um den Wert des digitalen Brennstoff-Steuer-Kommandos zu modifizieren, um die Erzeugung eines genaueren durch die Maschinentemperatur kompensierten Brennstoff-Steuer-Signales sicherzustellen, wodurch eine genauer gesteuerte Zufuhr von Brennstoff in den einen ausgewählten oder mehrere Zylinder sichergestellt wird.
8. Elektronisches Maschinen-Steuer-System nach Anspruch 1, dadurch gekennzeichnet, dass Einrichtungen (132) vorgesehen sind, die einem oder mehreren Kolben oder der Maschinen-Ausgangswelle zugeordnet sind, um Maschinen-Stellungs-Impulse (G) zu erzeugen, die allgemein die Maschinengeschwindigkeit oder die Periodendauer anzeigen, dass Einrichtungen (415j 416) vorgesehen sind, die auf die Maschinen-Stellungs-Impulse ansprechen, um ein erstes Zündsteuer-Wort zu erzeugen, das eine Zündverzögerung darstellt und ein zweites Zündsteuer-Wort, das eine Zünd-Impulsbreite darstellt, wobei Einrichtungen vorgesehen sind, die auf das erste und das zweite Zündsteuer-Wort ansprechen, um die Erzeugung des Zündsteuer-Signales zu verzögern, bis eine vorbestimmte Zeit nach dem Auftreten des einen Maschinen-Stellungs-Impulses verstrichen ist, was durch das erste digitale Zünd-Kommando bestimmt ist, und dann unverzüglich das Zündsteuer-Signal einleitet und es für eine Zeitperiode aufrechterhält, die durch den Wert des

909836/0694

zweiten digitalen Zündwortes bestimmt ist, wodurch, die Maschinen-Zündzeit-Steuerung mit einem hohen Genauigkeitsgrad wirksam gesteuert wird.

o^v
9. Elektronisches Maschinen-Steuer-System nach Anspruch 4-, dadurch gekennzeichnet, dass Einrichtungen (1132) vorgesehen sind, die auf die Maschinengeschwindigkeit oder die Masehinenperiode ansprechen, um die "Machschlagetabellen" zu adressieren und eine dort gespeicherte vorbestimmte Modifikationsvariable auswählen, dass programmierbare Einrichtungen (1132) vorgesehen sind, die die Nachschlagetabelle adressieren, um zwischen dem adressierten vorbestimmtei Modifikationswert und benachbarten Werten zu interpolieren, um einen optimalen Modifikationswert zu errechnen, der bei Zündseit-Steuer-Berechnungen verwendet wird, wobei die programmierbaren Einrichtungen weiterhin Einrichtungen enthalten, die auf die Maschinengeschwindigkeit oder die Masehinenperiode ansprechen und auf den errechneten optimalen Modifikationswert, um ein Zündsteuer-i'lort zu erzeugen, das ein vorbestimmtes Verzögerungsintervall anzeigt, wobei die Zimdzeit-Steuerung dadurch so gesteuert wird, dass der Zündsteuer-Impuls am Ende der durch das Zündsteuer-Wort bezeichneten Verzögerung eingeleitet wird_s wobei die programmierbaren Einrichtungen weiterhin die Beendigung des Zündsteuer-Impulses nach einer zweiten vorbestimmten Zeitdauer bewirken, wodurch die Zündzeit-Steuerung der Maschine gesteuert wird»
10. Elektronisches Maschinen-Steuer-System nach Anspruch

95 dadurch gekennzeichnet, dass die programmierbaren Einrichtungen weiterhin Einrichtungen enthalten, die zumindest auf den genau berechneten optimalen Modifikationswert ansprechen, um ein erstes digitales Zündsteuer—Wort zu errechnen, das die Impulsbreite oder Dauer des Zündsteuer-Impulses anzeigt und vjeiterhin Einrichtungen, die auf jeden Maschinen-Steuer-Impuls ansprechen, um den Eeginn des Zündsteuer-Impulses bei dessen Empfang einzuleiten, um den Zündzeitpunkt und die Zündfunken-Verweildauer zu steuern.

909836/06S4

2307390
11. Elektronisches Maschinen-Steuer-System nach Anspruch 2, dadurch gekennzeichnet, dass weiterhin Einrichtungen vorgesehen sind, die gewisse Steuer-Kommandos erzeugen, wie z.B. diejenigen, die zur Brennstoff-Steuerung einmal pro Umdrehung verwendet werden, bis eine gewisse vorbestimmte Maschinengeschwindigkeit erreicht ist und dann danach einmal pro ge zwei Umdrehungen, wobei diese Einrichtungen zum Aufdatieren weiterer Steuer-Kommandos vorgesehen sind, wie z.B. derjenigen, die für Zündzeitsteuerung und ähnliches verwendet werden, und zwar einmal pro Zündung, N/2 mal pro Umdrehung bei niedrigen Maschinengeschwindigkeiten, wobei N die Anzahl der Zylinder der Maschine darstellt, wobei die Geschwindigkeit bei mittleren Maschinendrehzahlen bis auf N/4 mal pro Umdrehung verringert wird und dann weiter bis auf N/4 mal pro jede zweite Umdrehung bei noch höheren Maschinendrehzahlen.
12. Elektronisches Maschinen-Steuer-System nach Anspruch 8, dadurch gekennzeichnet, dass Einrichtungen vorgesehen sind, die auf die ersten und zweiten digitalen Zündsteuer-Worte ansprechen, um die Erzeugung des Zündsteuer-Impulses elektronisch zu steuern, und zwar für Zündsteuerzwecke während des normalen Maschinenbetriebes, dass Einrichtungen (136, 125) vorgesehen sind, die einen Anlasszustand der Maschine erfassen, um die Zündzeit-Steuerung von der Steuerung des Maschinen-Steuer-Systemes abzuschalten und um ein erstes Kommando-Signal zu erzeugen, und dass Einrichtungen vorgesehen sind, die auf das erste Kommando-Signal ansprechen, um die Erzeugung des Zündsteuer-Impulses und damit die Zündzeit-Steuerung während des Anlassbetriebes mechanisch zu steuern.
13. Elektronisches Maschinen-Steuer-System nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, dass weiterhin Einrichtungen (1131) vorgesehen sind, die auf die Erzeugung eines Rücksetzr-Signales ansprechen, um ein vorbestimmtes Zeitintervall einzuleiten, dass Einrichtungen vorgesehen sind, die auf die Maschinenstellungs-Impulse und auf vorbestimmte

909838/0694

2S07390

Steuer-Signale ansprechen, um die V/iederhers teilung eines normalen Betriebes der Rechner-Einrichtungen zu erfassen und die vorbestimmte eingeleitete Zeitperiode zu beenden, wobei diese Einrichtungen weiterhin auf einen Ausfall der Rücksetz-Einrichtungen der Rechner-Einrichtungen ansprechen, um einen potentiellen Programmfehler oder einen Rechnerausfall vor der Beendigung des eingeleiteten vorbestimmten Zeitintervalles zu eliminieren, um ein zweites Signal su erfassen, das darauf anspricht und das ein Signal erzeugt, das einen Systemfehler anzeigt.
14-. Elektronisches Maschinen-Steuer-System nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, dass weiterhin programmgesteuerte Rechner-Einrichtungen vorgesehen sind, die periodisch eine Serie von ersten Signalen erzeugen, dass Einrichtungen vorgesehen sind, die auf die ersten Signale ansprechen, um deren Abwesenheit innerhalb einer vorbestimmten Zeitperiode zu erfassen, um ein erstes Fehlersignal zu erzeugen, das einen potentiellen Programmfehler oder einen Rechnerausfall anzeigt und dass Einrichtungen vorgesehen sind, die auf das erste Fehlersignal ansprechen, um die Rechner-Einrichtungen erneut in Bereitschaft zu setzen und die versuchen, den potentiellen Programmfehler oder den Rechnerausfall zu beseitigen.
15. Elektronisches Maschinen-Steuer-System nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, dass weiterhin ein Brennstoff-Abschalt-Schaltkreis (3OOI) für einen elektronischen Maschinenregler vorgesehen ist, wobei der elektronische Maschinenregler normalerweise Brennstoff-Steuer-Impulse zur Steuerung der Brennstoff-Zufuhr zu der Maschine liefert, wobei der Brennstoff-Abschalt-Schaltkreis Einrichtungen enthält, die entweder einen Datentaktausiall oder einen Maschinen-Stillstandszustand erfassen und die ein Fehlersignal, das diesen Zustand anzeigt, erzeugen, und dass Einrichtungen vorgesehen sind, die auf das Fehlersignal ansprechen, um die Übertragung der Brennstoff-Impulse zu den

909836/0694

Einrichtungen zur Brennstoff-Zuführung zur Maschine zu beenden.
16. Elektronisches Maschinen-Steuer-System nach einem der Ansprüche 13 bis 15₅ dadurch gekennzeichnet, dass Einrichtungen (135) vorgesehen sind, die auf den Maschinen-Stellungs-Impuls ansprechen, um einen Notlauf-Impuls zu erzeugen, der eine vorbestimmte Dauer aufweist, die normalerweise ausreichend ist, der Zündspule eine ausreichende Zeit zum Entladen ihrer Energie zu den Zündkerzen zu gestatten und wobei noch ausreichend Zeit vorhanden ist, sie erneut für den nächsten Zündfunken wieder aufzuladen, und dass Übertragungs-Torsteuer-Einrichtungen vorgesehen sind, die auf die Abwesenheit des lehlersignales ansprechen, um die Zündsteuer-Impulse, die von dem elektronischen Maschinen-Steuer-System erzeugt wurden, zu den Zündsteuer-Treiber-Einrichtungen zu leiten und bei Anwesenheit des Fehlersignales die Notlauf-Zündimpulse zu der Zündspulen-Treiber-Einrichtung (3005) zu leiten.
17. Elektronisches Maschinen-Steuer-System nach Anspruch 1, dadurch gekennzeichnet, dass die auf einen oder mehrere Maschinen-Betriebs-Parameter ansprechenden Einrichtungen ein Signal erzeugen, das deren Betrieb anzeigt, wobei Schaltkreis-Einrichtungen auf das Signal zum Steuern einer Auspuffgas-Rückführung ansprechen, wobei wahlweise eine EIN/ AUS- oder proportionale Betriebsweise vorgesehen ist.
18. Elektronisches Maschinen-Steuer-System nach Anspruch

1, bei dem Sauerstoff-Fühler in dem Auspuff-System angeordnet sind, um das dort vorhandene Luft/Brennstoff-Verhältnis zu messen und um ein den Messwert anzeigendes Sensor-Ausgangssignal zu erzeugen, dadurch gekennzeichnet, dass ein Integrator (414) mit Rückkopplungsschleife vorgesehen ist, der das Sensor-Ausgangssignal eine vorbestimmte Anzahl oft pro Maschinenperiode abtastet, der das Sauerstoff-Sensor-Signal mittels digitaler Einrichtungen integriert und dann einen

909836/0694

2307390

entsprechenden digitalen Wert speichert, bis er durch die Rechner-Einrichtungen abgerufen wird, zur Verwendung bei der Ausführung eines oder mehrerer der Steuergesetze, um eines oder mehrere der Maschinen-Steuer-Kommandos zu errechnen.
19» Verfahren zur Regelung einer Verbrennungskraftmaschine in Verbindung mit dem System nach einem oder mehreren der vorhergehenden Ansprüche, gekennzeichnet durch folgende Schritte;

- Messen der Maschinendrehzahl als Funktion der Maschinenumdrehungen oder Maschinenperioden!

- Kompensieren der Verringerung der Anzahl von Berechnungen, die pro Umdrehung durchgeführt werden kann, wenn die Maschinendrehzahl zunimmt, indem vorbestimmte Steuer-Kommandos anfänglich auf datiert werden, wie z«,B„ diejenigen, die zur Erzeugung der Brennstoff-Steuer-Impulse einmal pro Umdrehung verwendet werden, bis eine vorbestimmte Maschinendrehzahl erreicht ist und dann einmal pro je zwei Umdrehungen danach und indem weitere Steuer-Kommandos aufdatiert werden, wie z_oB. diejenigen, die zum Erzeugen der Zündzeit-Steuer-Impulse einmal pro Zündung pro Maschinenumdrehung bei niedrigen Maschinendrehzahlen und einmal pro Zündung bei jeder zweiten Maschinenumdrehung, wenn die Maschinengeschwindigkeit sich über eine weitere vorbestimmte Maschinendrehzahl vergrössert hat, verwendet werden«,
20» Verfahren zum Steuern einer Verbrennungskraftmaschine im Zusammenhang mit dem System der Ansprüche 1 bis 18_? gekennzeichnet durch folgende Schritte;

- Programmieren einer "Nachschlagetabelle" mit vorbestimmten Modifikationswerten\

- selektives Adressieren der Kachschlagetabelle unter Vervjendung erfasster Maschinen-Betriebs zustände zum Lesen der vorbestimmten Modifikationswerte|

- Interpolieren zwischen benachbarten Modifikationswerten zur Errechnung eines optimalen Modifikators;

- Modifizieren des einen ausgeführten Steuergesetzes durch

909836/0894

den genau errechneten optimalen Modifikationswert zur Erzeugung eines hochgenauen Daten-Steuer-Wortes, das eine elektronische Verzögerungszeit anzeigt; und

- Erzeugen des Zündsteuer-Signales aus dem Daten-Steuer-Wort.
21. Verfahren zum Steuern einer Verbrennungskraftmaschine im Zusammenhang mit dem System der Ansprüche 1 bis 18, gekennzeichnet, durch folgende Schritte:

- Messen eines Maschinen-Betriebs-Parameters, der eine Funktion der Maschinendrehzahl ist;

- Speichern einer "Nachschlagetabelle" von Modifikationswerten, die eine Punktion der Maschinendrehzahl ist;

- Adressieren der "Nachschlagetabelle" mit zumindest einem Messwert, der die Maschinendrehzahl anzeigt, um einen ausgewählten Wert einer endlichen Anzahl von in der Nachschlagetabelle gespeicherten Modifikationswerten zu erhalten;

- Interpolieren zwischen dem ausgewählten Wert der endlichen Anzahl von Modifikationswerten und dem dazu benachbarten Wert, um einen optimalen Modifikationswert zu erhalten;

- programmierbares Ausführen eines der Steuergesetze unter Verwendung des sehr genau berechneten optimalen Modifikationswertes, um eine genau berechnete Darstellung der Zündfunkendauer zu erhalten; und

- Erzeugen des Zündsteuer-Signales hieraus.

909836/0694