DE2823967A1 - Npn-transistor - Google Patents
Npn-transistorInfo
- Publication number
- DE2823967A1 DE2823967A1 DE19782823967 DE2823967A DE2823967A1 DE 2823967 A1 DE2823967 A1 DE 2823967A1 DE 19782823967 DE19782823967 DE 19782823967 DE 2823967 A DE2823967 A DE 2823967A DE 2823967 A1 DE2823967 A1 DE 2823967A1
- Authority
- DE
- Germany
- Prior art keywords
- conductive
- zone area
- area
- base zone
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/40—Vertical BJTs
- H10D10/421—Vertical BJTs having both emitter-base and base-collector junctions ending at the same surface of the body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/133—Emitter regions of BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
-
- H10P32/00—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/965—Shaped junction formation
Landscapes
- Engineering & Computer Science (AREA)
- Bipolar Transistors (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Description
PATENTANWÄLTE F.W. HEMMERIOH · GtRD MULU=R · D. (iROSSE · F. POLLMEIER 72
- bh -
25.5.1978 "b " - ^ -
Tokyo Shibaura Electric Company Limited, 72, Horikawa-cho, Saiwai-ku, Kawasaki-shi,
Kanagawa-ken, Japan
Gegenstand dieser Erfindung sind ein NPN-Transistor und ein Verfahren zur Herstellung eines solchen NPN-Transistors.
Fig. 1 der Zeichnung stellt einen NPN-Transistor bekannter Ausführung im Schnitt dar. Zur Herstellung
solcher Transistoren werden N-leitende Siliziumplättchen verwendet, diese sind mit der allgemeinen Hinweiszahl 2 gekennzeichnet. Zunächst einmal wird bordotiertes Silikatglass (BSG) in Form einer Schicht
auf die freiliegende Fläche des Plättchens aufgetragen, woraufhin dann während der Wärmebehandlung das
Bor aus der Schicht in das Halbleiterplättchen diffundiert und in diesem Halbleiterplättchen einen P-leitenden Basisbereich 3 entstehen läßt. Auf die gesamte Oberfläche des Halbleiterplättchens wird eine
Schicht 8 aus Siliziumoxid aufgetragen, aus der über dem kurz zuvor hergestellten P-leitenden Basiszonenbereich 3 ein Teil wieder entfernt wird. Das Halbleiterplättchen wird nun wieder einer weiteren Wärmebehandlung unterworfen, und zwar in einem gasförmigen
Gemisch aus Arsen und Phosphor, während dieser Wärmebehandlung entstehtn in dem P-leitenden Basisbereich
ein N-leitender Emitterbereich 4. Mit dem Emitterbereich und mit dem Basisbereich werden jeweils die
Elektroden 6 und 7 verbunden.
Wenn die Transistoren in der zuvor beschriebenen Weise hergestellt werden, dann entsteht im Basiszonenbereich des Transistors ein Emitter-Tauchbereich. Dieser Emitter-Tauchbereich ist in Fig. 1 mit der allge-
809850/6886
PATENTANWÄLTE F.W. HEMMERICH · Gf-RD MÖLLtR · D. (-iROSSE · F. POLLMEIER 72
- bh 25.5.1978
meinen Hinweiszahl 5 gekennzeichnet. Die Bildung dieses Bereiches wird wie folgt erklärt:-
Beim Eindiffundieren von Phophor und Arsenik in das Halbleiterplättchen zwecks Herstellung des Emitterzonenbereiches
4 verbinden sich die Gitterlöcher V, die als Fehler in der Oberfläche des N-leitenden Si-1
izium-Halbleiterplättchens vorhanden sind, mit dem
Phosphor (P) zu (P - V=)-Paaren, und diese (P - V=)-Paare,
die aus dem Gitterloch/Defektelektron V" und aus Phosphor (P) bestehen, werden in die Tiefe des
N-leitenden Halbleiterplättchens aus Silizium eindiffundiert,
in die der Phosphor (P) eindiffundiert wird. In der Nähe der Grenze des P-leitenden Basiszonenbereiches
3, in der die Phosphor-Konzentration gering ist, und in der Nähe der Grenze zur Emitterzone
4, zerfallen diese (P - V~)-Paare in (P - 7")-Paare, die ihrerseits dann weiterhi η wiederum derart
zerfallen, daß P und V" entstehen.Wenn sich die Anzahl solcher dissoziierter Gitterlöcher oder Defektelektronen
V— in der unmittelbaren Nachbarschaft des Grenzbereiches zwischen der Basiszone 3 und der
Emitterzone 4 vermehrt,dann wird auch der Eindiffundierungskoeffizient
des Bors (B) im P-leitenden Basiszonenbereich 3 groß, d.h. im Endbereich, und es
entsteht die Emitter-Tauchzone 5 im Basiszonenbereich des Transistors. In der Emitter-Tauchzone kommt es
leicht zu einer Konzentration des elektrischen Feldes, wodurch wiederum auch die Spannungsfestigkeit dieses
NPN-Transistors beeinträchtigt wird. Darüber hinaus werden viele Gitterlöcher oder Defektelektronen, die
im Basiszonenbereich und in der Nachbarschaft des
809850/0888
PATENTANWÄLTE F.W. HEMMERiCH · GERD MÖLLER · D. SRCSSE · F. POLLMEIER 72
- bh 25.5.1978
Emitter-Tauchzonenbereiches vorhanden sind^ zu Rekombinationszentren,
so daß es zu einem "Fluktuationseffekt" kommt, der den in diesem NPN-Transistor fließenden
Strom beständig schwanken läßt und aus diesem Grunde die Ursache für das Rauschen ist.
Ziel dieser Erfindung ist somit die Schaffung eines NPN-Transistors, bei dem das Phänomen der Emitter-Tauchzone
vermieden wird,der weiterhin auch noch zufriedenstellende
elektrische Eigenschaften hat.
Ein zweites Ziel dieser Erfindung ist die Schaffung und Entwicklung eines Verfahrens zur Herstellung
eines NPN-Transistors ohne Emitter-Tauchzoneneffekt.
Der mit dieser Erfindung geschaffene Transistor besteht aus einem Plättchen aus N-leitendem Halbleitermaterial,
das einen N-leitenden Kollektorzonenbereich
hat, das einen P-leitenden Basiszonenbereich hat, der gegenüber dem vorerwähnten N-leitenden Kollektorzonenbereich
durch einen sich zur Oberfläche des Halbleiterplättchens hin erstreckenden PN-überganges
getrennt ist, und aus einem N-leitenden Emitterzonenbereich, der sich von der vorerwähnten Fläche aus
derart bis in den Basiszonenbereich erstreckt, daß er von diesem Basiszonenbereich umgeben und dadurch
gekennzeichnet ist, der Basiszonenbereich eine Bor-Dotierung aufweist, desgleichen auch noch eine Verunreinigung
durch N-leitendes Halbleitermaterial, welches gegenüber Gitterlöchern und Defektelektronen
eine hohe Rekombinationsenergie hat. Darüber hinaus enthält der Emitterzonenbereich auch noch Verunreinigungen
durch phopsphorhaltige und arsenhaltige Stoffe,
809850/0886
PATENTANWÄLTE F.W. HEMMERiCH · GiRD MULI ER · D. GROSSH · F. POLLMEIER 72
- bh 25.5.1978
Das mit dieser Erfindung entwickelte und geschaffene Verfahren zur Herstellung der angeführten Transistoren
ist dadurch gekennzeichnet, daß zu ihm die nachstehend angeführten Einzelschritte gehören:-
a) Das Eindiffundieren von Bor und einer N-leitenden
Verunreinigung, deren Rekombinationsenergie gegenüber Gitterlöchern/Defektelektronen groß
ist, in den Kollektorzonenbereich eines Plättchens aus N-leitendeni Halbleitermaterial - und
zwar durch eine Ausnehmung in eine den vorerwähnten N-leitenden Kollektorzonenbereich überdeckenden
Isolierschicht - zur Bildung eines P-leitenden
Basiszonenbereiches.der an einer zu iner Fläche des Halbleiterplättchens führenden PN-übergangsschicht
mit dem vorerwähnten N-leitenden Kollektorzonenbereich in Kontakt steht.
b) Das überziehen des zuvor angeführten N-leitenden Kollektorzonenbereiches und des zuvor angeführten
P-leitenden Basiszonenbereiches mit einer Isolierschicht und die Herbeiführung eines freiliegenden
und gegenüber der vorerwähnten Ausnehmung oder öffnung kleineren Teiles auf dem P-leitenden
Basiszonenbereich.
c) Schließlich auch noch das Eindiffundieren von
Phosphor und Arsen durch den vorerwähnten freiliegenden Teil in den bereits genannten P-leitenden
Basiszonenbereich, wobei eine N-leitende Emitterzonen-Schicht entsteht, die an der PN-übergangszone
- diese ist bis zu einer Fläche des Halbleiterplättchens geführt - dem vorerwähnten
P-leitenden Basiszonenbereich benachbart ist.
809850/0886
PATENTANWÄLTE F.W. HEMMERICH · GERD MÜLLER · D. GRCSSE · F. POLLMEIER 72
- bh -, 25.5.1978
Diese Erfindung wird nachstehend nun anhand des in Zeichnung dargestellten Ausführungsbeispieles (der
in Zeichnung dargestellten Ausführungsbeispiele) näher erläutert. Die Zeichnung zeigt in:-
Fig. 1 Einen Schnitt durch einen NPN-Transistor bekannter Ausführung.
Fig. 2 Ein Diagramm, welches das Eindiffundierungsprofil
der Basis eines NPN-Transistors bekannter Ausführung wiedergibt.
Fig. 3 Ein Diagramm, welches das Eindiffudierungsprofil
für die Basis und den Emitter eines Transistors bekannter Ausführung darstellt.
Fig. 4 Ein Diagramm, welches die Sperrspannungsfestigkeit
von Basis und Emitter eines Transistors bekannter Ausführung wiedergibt.
Fig. 5 Ein Diagramm, aus dem das Eindiffundierungsprofil
der Basis eines NPN-Transistors dieser Erfidnung zu erkennen ist.
Fig. 6 Ein Diagramm, aus dem das Eindiffundierungsprofile
für Basis und Emitter eines NPN-Transistors dieser Erfindung hervorgeht.
Fig. 7 Ein Diagramm, welches die Sperrspannungsfestigkeit
zwischen Emitter und Basis eines NPN-Transistors dieser Erfindung wiedergibt.
Ein N-leitendes Halbleiterplättchen mit einer im wesentlichen
ebenen Oberfläche wird vorbereitet. Die Fläche wird dann mit einer Oxidfilmschicht überzogen,
woraufhin dann in dem Bereich des Halbleiterplättchen, in dem nachher die P-leitende Basiszone hergestellt
werden soll, der Oxidfilm wieder entfernt wird. In
809850/0886
PATENTANWÄLTE F.W. HEMMERICH · GRRD Mül LER · D. '3RGSSF · F. POLLMEIER 72
- bh -
25.5.1978
-Au- - «■ -
einem gasförmigen Gemisch aus Bor (B) und Arsen (As) - dieses Gasgemisch wird mit einem Strömungsgeschwindigkeitsverhältnis
von ungefähr 4 : 1 zum Fließen gebracht - wird eine bor-dotierte Silikatglas-Schicht
auf die vorerwähnte freiliegende Fläche des Halbleiterplättchens
aufgetragen, diese Schicht ist ungefähr 5000 8 dick. Sodann wird der Gasfluß gestoppt, wird
weiterhin auf dieser bor-dotierten Silikatglas-Schicht
eine undotierte Schicht aufgebracht. Das mit der bor-dotierten Silikatglas-Schicht oder BSG-Schicht
versehene Halbleiterplättchen wird nach dem Aufbringen dieser Schicht für die Dauer von dreißig Minuten
und länger einer Wärmebehandlung unterworfen und dabei auf 12000C erhitzt, wobei zur Bildung eines P-leitenden
Basiszonenbereiches mit einer Tiefe von 2.5,u oder mehr das in der BSG-Schicht enthaltene
Bor und Arsen gleichzeitig und gemeinsam in das Halbleiterplättchen eindiffundiert werden. Nach diesem
Eindiffundierungsvorgang werden die bor-dotierte Silikatglas-Schicht/BSG-Schicht und die nichtdotierte
Schicht wieder entfernt.
Alternativ kann der Basiszonenbereich aber auch in der nachstehend angeführten Weise hergestellt werden:-
Auf ein Halbleiterplättchen, und zwar in dem Bereich, in dem der Basiszonenbereich hergestellt werden soll,
wird eine bor-dotierte Silikatglas-Schicht oder BSG-schicht auftragen, während eine Arsen enthaltende
BSG-Schicht auf den Bereich des Halbleiterplättchens
aufgetragen wird, in dem der Emitterzonenbereich hergestellt werden soll. Auf den BSG-Schichten, die diese
Verunreinigungen enthalten wird eine nichtdotierte Schicht abgelagert. Das Haitleiterplättchen wird dann
809850/6886
PATENTANWÄLTE F.W. HEMMERICH - GERD MÖLLER · D. GROSSE · F. POLLMEIER 72
- bh -
25.5.1978
-U-
einer Wärmebehandlung unterzogen, was wiederum zur Folge hat, daß zur Bildung der P-leitenden Basiszone
Bor und Arsen, die in den BSG-Schichten enthalten sind, in das Halbleiterplättchen eindiffundiert
werden. Nach diesem Eindiffundierungsvorgang werden die BSG-Schichten, welche die zuvor angeführten Verunreinigungen
enthalten wieder von der gesamten Oberfläche des Halbleiterplättchens entfernt. Auf die
freiliegende Oberfläche des Halbleiterplättchens wird eine Oxidschicht aufgebracht, woraufhin dann
ein Teil dieser Oxidschicht zum Freilegen eines Teiles des P-leitenden Basiszonenbereiches, in dem der
Emitterzonenbereich hergestellt werden soll, wieder entfernt wird.
Bei der Herstellung des Emitterzonenbereiches wird wie folgt verfahren:-
Gleichzeitig mit dem chemischen Aufdampfen einer CVD-Schicht wird eine gasförmige Mischung aus Phosphor
und Arsen mit einem Gasströmungsverhältnis
von ungefähr 4 : 1 zum Fließen gebracht , wobei auf der freiliegenden Oberfläche des P-leitenden Basiszonenbereiches
eine CVD-Schicht entsteht, die Phosphor und Arsen enthält, d.h. eine sogenannte PSG-Schicht.Das
mit dieser PSG-Schicht versehene Halbleiterplättchen wird einer Wärmebehandlung unterworfen
und dabei zur Bildung eines rund 1.5,u tiefen Emitterzonenbereiches für die Dauer von 10 Minuten
auf eine Temperatur von rund HOO0C erhitzt.
In den N-leitenden Kollektorzonenbereich, in den P-leitenden Basiszonenbereich sowie in den N-leitenden
Emiterzonenbereich werden jeweils Elektroden eingearbeitet, so daß ein Halbleiterelement entsteht,
das als ein Transistor der NPN-Ausführung mit N-leitender
Kollektorzone, mit P-leitender Basiszone und mit N-leitender Emitterzone ausgeführt ist.
809850/0880
PATENTANWÄLTE F.W. HEMMERICH · GtfRD MÜLLER · D. GRCSSt · F. POLLMEIER 72
- bh -
25.5.1978
In die mit Fig. 2 und mit Fig. 3 dargestellten Diagramme sind die vor der Herstellung des N-leitenden
Emitterzonenbereiches gegebenen Störstoffkonzentrationen als Funktion der Störstoff-Eindiffundierungstiefe
eingetragen, und zwar für den bekannten Transistor und auch für den mit dieser Erfindung geschaffenen
Transistorvergleicht man die beiden Transistor-Ausführungen, so weist der mit dieser Erfindung geschaffene
Transistor in den geringen Eindiffundierungstiefen innerhalb des Basiszonenbereiches eine
gleichmäßigere Störstoffkonzentration auf, welche fast stufenförmig ist, weil der P-leitende Basiszonenbereich
Arsen enthält, und Arsen ist ein N-leitender Störstoff/Verunreinigungsstoff mit einer großen
Kombinationsenergie im Hinblick auf Gitterlöcher.
In die mit Fig. 3 und mit Fig. 6 dargestellten Diagramme sind die Verunreinigungskonzentrationen oder
Störstoffkonzentrationen des N-leitenden Emitterzonenbereiches und des P-leitenden Basiszonenbereiches
als Funktion der Eindiffundierungstiefe eingetragen, und zwar für den bekannten Transistor und auch für
den Transistor, der mit dieser Erfindung geschaffen worden ist. Der Hinweis I steht für das Eindiffundierungsprofil
der Basis für solche Stellen, die sich nicht direkt unter der Emitterschicht befinden,
während mit dem Hinweis II das Eindiffungdierungsprofil
des Emitterzonenbereiches und auch des Basiszonenbereiches direkt unter dem Emitter gekennzeichnet
ist. Bei dem Basis-Eindiffundierungsprofil der
bisher bekannten Ausführung ist zwischen I und II
809850/8886
PATENTANWÄLTE F.W. HEMMER'CH · GiRD MDlLER · D. GROSSB · F. POLLMEIER 72
- bh -
25.5.1978
eine Abweichung zu verzeichnen, die die Emitter-Tauchzone ausmacht, während in dem Basis-Eindiffundierungsprofi1
dieser Erfindung keine Abweichung zwischen I und II festzustellen ist. Das aber bedeu
tet, daß mit dieser Erfindung der Emitter-Taucheffekt
vermieden wird. Weil bei der Herstellung der P-leitenden Basiszone das N-leitende Arsen (As)
als Störstoff oder Verunreinigung verwendet wird, hat der mit dieser Erfindung geschaffene Emitter
in Richtung auf die Eindiffundierungstiefe einen flacheren Verlauf.
Fig. 4 und Fig. 7 zeigen nun das Sperrspannungsverhalten, d.h. die zwischen Sperrstrom und Sperrspannung
gegebene Zuordnung zwischen dem Emitter und der Basis, und zwar für den bekannten Transistor
und auch für den mit dieser Erfindung geschaffenen Transistor.
Es hat den Anschein, als ob die Kristalldefekte
oder Kristal!störstellen in der Nähe des PN-überganges
zwischen dem Emitter und der Basis des mit dieser Erfindung geschaffenen Transistors dadurch
verringert werden, daß (As - V)-Paare entstehen, deren N-leitende Verunreinigung oder deren N-I ei tender
Störstoff im Hinblick auf die Gitterstörstellen eine hohe Kombinationsenergie haben, wobei
damit auch dasSperrspannungsverhalten verbessert wird. Dieses ist auch nicht nur auf den Bereich
um den PN-Übergang zwischen Emitter und Basis beschränkt, ähnliches gilt auch für den Grenzbereich
zum PN-Übergang zwischen Basis und Kollektor. Verringert wird auch der GR-Strom der Kombinationsstrom, der in diesem PN-Übergang erzeugt wird.
80985 0/0886
PATENTANWÄLTE F.W. HEMMERICH · GbRD MÜLLER · D. GRCSSE ■ F. POLLMEIER 72
- bh -
25.5.1978
Das hat zur Folge, daß ein rauscharmer Transistor hergestellt werden kann, der in dieser Hinsicht besser
als die bisher bekannten Transistoren ist. So kann beispielsweise ein rauscharmer Transistor mit
1 dB bis 4 dB hergestellt werden, gegenüber den bisher bekannten Transistoren, die 6 dB haben.
Nachstehend soll nun als ein weiteres Ausführungsbeispiel des Erfindungsgegenstandes ein Fall beschrieben
werden, bei dem während der Herstellung des P-leitenden Basiszonenbereiches der P-leitende
Störstoff Bor (B) und der N-leitende Störstoff Arsen (As) jeweils separat eindiffundiert werden. Dazu
wird ein N-leitendes Halbleiterplättchen vorbereitet
und mit einem Oxidfilm überzogen, der in einem Bereich wieder entfernt und weggenommen wird.. Dann
wird im strömenden Arsin oder Arsenwasserstoff (AsHo) unter Anwendung des CVD-Verfahrens oder des chemischen
Aufdampfverfahrens eine arsen-dotierte Schicht auf die freiliegende Oberfläche dieses N-leitenden
Haibieiterplättchens aufgetragen, woraufhin das in dieser arsen-dotierten Schicht enthaltene Arsen (As)
dadurch in das N-leitende Halbleiterplättchen eindiffuniert wird, daß dies Halbleiterplättchen in
Durchführung einer Wärmebehandlung auf eine Temperatur von rund 1000° erhitzt wird. Nach diesem
Wärmebehandlungsvorgang wird die arsen-dotierte Schicht wieder entfernt, wird im strömenden Diboran-Gas
(B2Hg) eine bor-dotierte Schicht auf der freileigenden
Oberfläche des N-leitenden Halbleiterplättchen
angelagert. Das mit dieser bor-dotierten Schicht
809850/Θ886
PATENTANWÄLTE F.W. HEMMERICH · GERD MÖLLER · D. GROSSE · F. POLLMEIER 72
- bh -
25.5.1978
versehene N-leitende HalbleiterpVättchen durchläuft
eine Wärmebehandlung, in der es für die Dauer von dreißig Minuten und länger zur Bildung des P-leitenden
Basiszonenbereiches. Die auf dem P-leitenden Basiszonenbereich des Halbleiterplättchens befindliche
bor-dotierte Schicht wird wieder entfernt. In dem Halbleiterplättchen der N-leitenden Ausführung,
im dem sich der P-leitende Basiszonenbereich nunmehr befindet, wird ein N-leitender Emitterzonenbereich
hergestellt. Dieser wird jedoch so hergestellt, wie dies bei dem früher beschriebenen Ausführungsbeispiel
des Erfindungegegenstandes der Fall ist.
Nachstehend soll nun ein wiederum anderes Ausführungsbeispiel des Erfindungsgegenstandes beschrieben
und erläutert werden:
Eine im wesentlichen ebene Oberfläche eines N-leitenden Halbleiterplättchens wird mit einem Oxidfilm beschichtet.
Auf die Oberfläche dieses Oxidfilmes wird mit Ausnahme des Bereiches, in dem die P-leitende
Basiszone hergestellt werden Soll, Deckmaterial aufgetragen. Nach dem Aufbringen dieser aus Deckmaterial
bestehenden Maske werden unter Anwendung des Ionen-Implantationsverfahrens
Bor (B) und dann Arsen (As) derart in den Oxidfilm eingegeben, daß eine dotierte
Oxidschicht entsteht,Während der Ionen-Implantation der Störstoffe in den Oxidfilm, kann jeder Störstoff
zuerst derart in den Oxidfilm eingegeben werden, daß die dotierte Oxidschicht entsteht. Nach dem Aufbringen
der dotierten Oxidschicht wird das Halbleiterplättchen während einer Wärmebehandlung erhitzt.
809850/0886
PATENTANWÄLTE F.W. HEMMERIOH - GERD
D. GROSSE · F. POLLMEIER
Der P-leitende Basiszonenbereich entsteht dadurch,
daß das Bor (B) und das Arsen (As) von der dotierten Oxidschicht aus gleichzeitig und gemeinsam eindiffundiert
werden. Alternativ ist jedoch auch möglich, daß über eine arsen-dotierte Oxidfilmschicht
zunächst einmal eine Arsen enthaltende N-leitende Schicht in dem Halbleiterplättchen hergestellt wird,
und dann über eine durch Ionen-Implantation hergestellte
bor-dotierte Schicht der P-leitende Basiszonenbereich. Zudem können zur Herbeiführung der
dotierten Schicht das Ionen-Implantationsverfahren
und das chemische Aufdampfverfahren/CVD-Verfahren zur Herbeiführung der dotierten Schicht kombiniert
eingesetzt werden, woraufhin dann eine Wärmebehandlung zur Herstellung des P-leitenden Basiszonenbereiches
durchzuführen ist.
In der bisher gegebenen Beschreibung handelte es sich bei der N-leitenden Verunreinigung oder bei
dem N-leitenden Störstoff,die/der bei der Herstellung
des P-leitenden Basiszonenbereiches Verwendung gefunden hat, um Arsen (As). Dieser Störstoff ist
jedoch nicht nur auf Arsen beschränkt. Als eine N-leitende Verunreinigung oder als N-leietender
Störstoff, die/der im Hinblick auf die im Halbleiterplättchen vorhandenen Gitterlöcher eine hohe
Kombinationsenergie hat, ist Antimon (Sb) geeignet. Das Antimon (Sb) bildet mit den Gitterlöchern/Defektelektronen
(Sb-V)-Paare.
72 942
- bh 25.5.1978
809850/8886
PATENTANWÄLTE F.W. HEMMERICH GERD MÖLLER · D. GROSSE · F. POLLMEIER 72
- bh -
25.5.1978
Bei Anwendung dieser Erfindung wird der Emitter-Taucheffekt vermieden. Der N-leitende Störstoff,
dessen Kombinationsenergie im Hinblick auf die Gitterlöcher/Defektelektronen groß ist, diffundiert
tief in den Basiszonenberiehc, dieser ist
P-leitend, ein. Es hat den Anschein, als ob durch das tiefe Eindiffundieren des N-leitenden Störstoffes
die (P - V~)-Paare dabei entstehen, den N-leitenden Emitterzonenbereich daran hindern, zu
tief in das Halbleiterplättchen zu diffundieren.
Weil zudem die Störstellen tief hereingenommen werden, desgleichen auch die zu diesen Störstellen
gehörenden Paare, wird das Emitter-Tauchphänomen durch den "Saugeffekt" verhindert. Weil die
Bildung des Emitter-Taucheffektes verhindert und vermieden wird, kommt es so leicht auch nicht mehr
zu Konzentrationen des elektrischen Feldes in dieser Halbleitervorrichtung, so daß aus diesem Grunde
auch die Sperrspannungsfestigkeit dieser Halbleitervorrichtung verbessert wird. Nunmehr ist
ein N-leitender Störstoff, insbesondere aber Arsen, dessen Kombinationsenergie im Hinblick auf
die Störstellen/Defektelektronen groß ist, innerhalb des P-leitenden Basiszonenbereiches in geringer
Konzentration enthalten, wobei in Richtung der Tiefe des P-leitenden Basiszonenbereiches der
P-leitende Störstoff in gleichmäßiger Verteilung vorhanden ist, wobei die Störstellen von dem N-leitenden
Störstoff aufgefangen werden, was wiederum zur Folge hat, daß der Einfluß der Störstellen/
809850/0886
PATENTANWÄLTE F.W. HEMMERICH · GERD ^ÖLl^R · D. C-ROSSE · F. POLLMEIER 72
- bh -
25.5.1978
Defektelektronen auf den Strom, der im P-leitenden Basiszonenbereich der Halbleitervorrichtung fließt,
reduziert ist, und aus diesem Grunde auch das Rauschen der Halbleitervorrichtung.
Weiterhin können dann, wenn Arsen (As) als N-1 ei tender
Störstoff Verwendung findet, die Kristall-Stränge wegen der unterschiedlich großen Durchmesser
der zum Halbleiter gehörenden Siliziumatome
und der zum N-leitenden Störstoff gehörenden Phosphoratome deswegen gelockert werden, weil die Halbleitervorrichtung
Arsen enthält. Darüber hinaus verbindet sich die im P-leitenden Basiszonenbereich
enthaltene N-leitende Störstoffverunreinigung mit den Gitterlöchern/Defektelektronen und läßt Paare
entstehen, was wiederum zur Folge hat, daß die Sperrspannungsfestigkeit im Emitter-Basis-Übergang
und im Basis-Kollektor-übergang dieses Transistors
verbessert wird, und dies bei Vrringerung der Erzeugung von Rekombinationsströmen in den vorerwähnten
PN-übergängen des Transistors.
- Ende -
809850/Θ886
Claims (1)
- 72 942PATENTANWÄLTE F.W. HEMMERICH · GERD fVüL'.HR - D. C-ROSSE · F. POLLMEIER29.5.1978 - 1 -Patentansprüche(Ein N-leitfähiges Halbleiterplättchen aufweisender NPN-Transistor mit einem N-leitfähigen Kollektorzonenbereich und einem von diesem durch einen sich in eine Fläche des Halbleiterplättchens erstreckenden PN-Übergang getrennten P-leitfähigen Basiszonenbereich sowie einem von der Fläche sich in den Basiszonenbereich erstreckenden und von diesem umgebenen N-leitfähigen Emitterzonenbereich, dadurch gekennzeichnet, daß der Basiszonenbereich sowohl Bor aufweist als auch einen N-leitfähigen Störstöff, der gegenüber den Gitterlöchern eine hohe Kombinationsenergie hat, und daß im Emitterzonenbereich Phosphor und Arsen als Störstoffe enthalten sind.2. Transistor nach Anspruch 1,
dadurch gekennzeichnet, daß die Konzentration der besagten P-leitfähigen Störstellen in Richtung der Tiefe des P-leitfähigen Basiszonenbereiches durch die Konzentrationsverteilung des N-leitfähigen Störstoffes im wesentlichen in Tiefenrichtung gleichförmig gehalten ist.3. Transistor nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß als N-leitfähiger Störstoff hoher Kombinationsenergie gegenüber Gitterlöchern Arsen vorgesehen ist.4. Transistor nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß als N-leitfähiger Störstoff hoher Kombinationsenergie gegenüber Gitterlöchern Antimon vorgesehen ist.•09850/0886OBlGiNAt INSPECTED72 PATENTANWÄLTE F.W. HEMMERICK · GERD MÖLLER · D. GROSSE · F. POLLMEIER g m ^29.5.1978Λ-5. Verfahren zum Herstellen eines Transistors nach Ansprüchen 1 bis 4,
gekennzeichnet durch die nachstehend angeführten Einzelschritte: das Eindiffundieren von Bor und von einem N-leitfähigen Störstoff mit einer in Hinblick auf Gitterlöcher hohen Kombinationsenergie in einen Kollektorzonenbereich eines N-leitenden Halbleiterplättchens durch eine Ausnehmung in einer den erwähnten N-leitfähigen Kollektorzonenbereich abdeckenden Isolierschicht unter Bildung eines P-leitfähigen Basiszonenbereiches, der mit dem P-leitfähigen Kollektorzonenbereich über einen sich in eine Fläche des Halbleiterplättchens erstreckenden PN-Übergang in Kontakt steht; das Abdecken des N-leitfähigen Kollektorzonenbereiches sowie des P-leitfähigen Basiszonenbereiches mit einer Isolierschicht, wobei ein Oberflächenteil des Basiszonenbereiches von dieser freigelegt wird, der kleiner ist als die oben erwähnte Ausnehmung;und daß durch den freigelegten Oberflächenteil in den P-leitfähigen Basiszonenbereich Phosphor und Arsen eindiffundiert werden, so daß ein N-leitfähiger Emitterzonenbereich formiert wird, der mit dem P-leitfähigen Basiszonenbereich durch einen sich in den Oberflächenteil erstreckenden PN-Übergang in Verbindung steht.6. Verfahren zur Herstellung eines Transistors nach Anspruch 5, dadurch gekennzeichnet, daß der in den P-leitfähigen Basiszonenbereich eindiffundierte, eine in Hinblick auf die Gitterlöcher hohe Kombinationsenergie aufweisende Störstoff Arsen ist.7. Verfahren zur Herstellung eines Transistors nach Anspruch 5, dadurch gekennzeichnet, daß der in den P-leitfähigen Basiszonenbereich eindiffundierte, eine im Hinblick auf die Gitterlöcher hohe Kombinationsenergie aufweisende Störstoff Antimon ist.809850/088672 PATENTANWÄLTE F.W. HEMMERICH · GCRD MÖLLER · O. ÜRCSSE · F. POLLMEIER g. th29.5.19788. Verfahren zur Herstellung eines Transistors nach einem der Ansprüche 5 bis 7,dadurch gekennzeichnet, daß in den in einem N-leitfähigen Halbleiterplättchen gebildeten N-leitfähigen, im wesentlichen eine ebene Oberfläche aufweisenden Kollektorzonenbereich ein N-leitfähiger Störstoff mit einer im Hinblick auf die Gitterstörstellen großen Kombinationsenergie sowie Bor als P-leitfähiger Störstoff durch die Ausnehmung in der Isolierschicht über dem N-leitfähigen Kollektorzonenbereich eindiffundiert werden, daß die Verteilung der Konzentration der P-leitfähigen Störstellen in Richtung zur Tiefe des P-leitfähigen Basiszonenbereiches durch die Konzentrationsverteilung des erwähnten N-leitenden Störstoffes in Richtung der Eindiffundierungstiefe im wesentlichen gleichförmig gehalten wird, und daß schließlich ein P-leitender Basiszonenbereich formiert wird, der im Bereiche des in die erwähnte Fläche geführten PN-überganges mit dem bereits genannten N-leitenden Kollektorzonenbereich in Kontakt steht.9. Verfahren zur Herstellung eines Transistors nach einem der Ansprüche 5 bis 8,dadurch gekennzeichnet, daß ein gasförmiges Gemisch auf einem N-leitfähigen sowie einem P-leitfähigen Störstoff über die Isolierschicht geführt wird, wobei die vorerwähnten N-leitfähigen und P-leitfähigen Störstoffe durch die in der den N-leitfähigen Kollektorzonenbereich überdeckenden Isolierschicht vorgesehene Ausnehmung in den Kollektorzonenbereich eindiffundiert werden und ein P-leitfähiger Basiszonenbereich gebildet wird, der über einen sich in die Oberfläche des Halbleiterplättchens erstreckenden PN-Übergang mit dem N-leitfähigen Kollektorzonenbereich in Kontakt steht.809850/Θ88672 942 PATENTANWÄLTE F.W. HEMMERICH GERD MÖLLER · D. GROSSE · F. POLLMEIER gmth29.5.1978lo. Verfahren zur Herstellung eines Transistors nach einem der Ansprüche 5 bis 9,dadurch gekennzeichnet, daß ein N-leitender Störstoff durch eine Ausnehmung in der Isolierschicht über dem erwähnten N-leitenden Kollektorzonenbereich in diesen eindiffundiert wird, daß dann in gegenüber der des N-leitfähigen Störstoffes höherer Konzentration ein P-leitender Störstoff durch diese Ausnehmung eindiffundiert wird, so daß ein P-leitfähiger Basiszonenbereich entsteht, der an einem sich in die Fläche des HaIbleiterplättchens erstreckenden PN-Übergang mit dem bereits angeführten N-leitfähigen Kollektorzonenbereich in Kontakt steht.809850/Θ888
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6730777A JPS543479A (en) | 1977-06-09 | 1977-06-09 | Semiconductor device and its manufacture |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2823967A1 true DE2823967A1 (de) | 1978-12-14 |
| DE2823967C2 DE2823967C2 (de) | 1988-12-08 |
Family
ID=13341216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19782823967 Granted DE2823967A1 (de) | 1977-06-09 | 1978-06-01 | Npn-transistor |
Country Status (3)
| Country | Link |
|---|---|
| US (4) | US4226650A (de) |
| JP (1) | JPS543479A (de) |
| DE (1) | DE2823967A1 (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2462780A1 (fr) * | 1979-08-01 | 1981-02-13 | Gen Instrument Corp | Procede de fabrication d'une jonction p-n a tension de rupture elevee |
| US5254484A (en) * | 1990-11-10 | 1993-10-19 | Telefunken Electronic Gmbh | Method for recrystallization of preamorphized semiconductor surfaces zones |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS543479A (en) * | 1977-06-09 | 1979-01-11 | Toshiba Corp | Semiconductor device and its manufacture |
| US4804634A (en) * | 1981-04-24 | 1989-02-14 | National Semiconductor Corporation | Integrated circuit lateral transistor structure |
| US4420344A (en) * | 1981-10-15 | 1983-12-13 | Texas Instruments Incorporated | CMOS Source/drain implant process without compensation of polysilicon doping |
| US4431460A (en) * | 1982-03-08 | 1984-02-14 | International Business Machines Corporation | Method of producing shallow, narrow base bipolar transistor structures via dual implantations of selected polycrystalline layer |
| JPS5933860A (ja) * | 1982-08-19 | 1984-02-23 | Toshiba Corp | 半導体装置およびその製造方法 |
| US4621411A (en) * | 1984-09-28 | 1986-11-11 | Texas Instruments Incorporated | Laser-enhanced drive in of source and drain diffusions |
| IT1214808B (it) * | 1984-12-20 | 1990-01-18 | Ates Componenti Elettron | Tico e semiconduttore processo per la formazione di uno strato sepolto e di una regione di collettore in un dispositivo monoli |
| EP0213919B1 (de) * | 1985-08-26 | 1991-06-26 | Kabushiki Kaisha Toshiba | Halbleiteranordnungen und Verfahren zur Herstellung mittels Ionenimplantation |
| IT1188309B (it) * | 1986-01-24 | 1988-01-07 | Sgs Microelettrica Spa | Procedimento per la fabbricazione di dispositivi elettronici integrati,in particolare transistori mos a canale p ad alta tensione |
| GB2188478B (en) * | 1986-03-26 | 1989-11-22 | Stc Plc | Forming doped wells in sillicon subtstrates |
| US4889492A (en) * | 1986-05-07 | 1989-12-26 | Motorola, Inc. | High capacitance trench capacitor and well extension process |
| JPH0828423B2 (ja) * | 1988-10-14 | 1996-03-21 | 日本電気株式会社 | 半導体記憶装置 |
| US5023891A (en) | 1989-07-25 | 1991-06-11 | Sf2 Corporation | Method and circuit for decoding a Manchester code signal |
| US5185276A (en) * | 1990-01-31 | 1993-02-09 | International Business Machines Corporation | Method for improving low temperature current gain of bipolar transistors |
| US5091321A (en) * | 1991-07-22 | 1992-02-25 | Allegro Microsystems, Inc. | Method for making an NPN transistor with controlled base width compatible with making a Bi-MOS integrated circuit |
| US5520752A (en) * | 1994-06-20 | 1996-05-28 | The United States Of America As Represented By The Secretary Of The Army | Composite solders |
| US5882961A (en) * | 1995-09-11 | 1999-03-16 | Motorola, Inc. | Method of manufacturing semiconductor device with reduced charge trapping |
| US6750482B2 (en) * | 2002-04-30 | 2004-06-15 | Rf Micro Devices, Inc. | Highly conductive semiconductor layer having two or more impurities |
| US20040121524A1 (en) * | 2002-12-20 | 2004-06-24 | Micron Technology, Inc. | Apparatus and method for controlling diffusion |
| US7297617B2 (en) * | 2003-04-22 | 2007-11-20 | Micron Technology, Inc. | Method for controlling diffusion in semiconductor regions |
| US8110469B2 (en) | 2005-08-30 | 2012-02-07 | Micron Technology, Inc. | Graded dielectric layers |
| US9634098B2 (en) | 2013-06-11 | 2017-04-25 | SunEdison Semiconductor Ltd. (UEN201334164H) | Oxygen precipitation in heavily doped silicon wafers sliced from ingots grown by the Czochralski method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3852127A (en) * | 1965-07-30 | 1974-12-03 | Philips Corp | Method of manufacturing double diffused transistor with base region parts of different depths |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3707410A (en) * | 1965-07-30 | 1972-12-26 | Hitachi Ltd | Method of manufacturing semiconductor devices |
| GB1099049A (en) * | 1965-12-28 | 1968-01-10 | Telefunken Patent | A method of manufacturing transistors |
| US3493443A (en) * | 1967-05-25 | 1970-02-03 | Bell Telephone Labor Inc | Hyperabruptp-n junctions in semiconductors by successive double diffusion of impurities |
| DE1614827C2 (de) * | 1967-06-22 | 1979-06-21 | Telefunken Patentverwertungsgesellschaft Mbh, 7900 Ulm | Verfahren zum Herstellen eines Transistors |
| FR1569872A (de) * | 1968-04-10 | 1969-06-06 | ||
| NL140657B (nl) * | 1968-06-21 | 1973-12-17 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting door een diffusiebehandeling en halfgeleiderinrichting, vervaardigd volgens deze werkwijze. |
| JPS4826179B1 (de) * | 1968-09-30 | 1973-08-07 | ||
| US3717507A (en) * | 1969-06-19 | 1973-02-20 | Shibaura Electric Co Ltd | Method of manufacturing semiconductor devices utilizing ion-implantation and arsenic diffusion |
| US3704178A (en) * | 1969-11-05 | 1972-11-28 | Bryan H Hill | Process for forming a p-n junction in a semiconductor material |
| US3608189A (en) * | 1970-01-07 | 1971-09-28 | Gen Electric | Method of making complementary field-effect transistors by single step diffusion |
| US3748198A (en) * | 1970-01-22 | 1973-07-24 | Ibm | Simultaneous double diffusion into a semiconductor substrate |
| US3834953A (en) * | 1970-02-07 | 1974-09-10 | Tokyo Shibaura Electric Co | Semiconductor devices containing as impurities as and p or b and the method of manufacturing the same |
| US3812519A (en) * | 1970-02-07 | 1974-05-21 | Tokyo Shibaura Electric Co | Silicon double doped with p and as or b and as |
| US3730787A (en) * | 1970-08-26 | 1973-05-01 | Bell Telephone Labor Inc | Method of fabricating semiconductor integrated circuits using deposited doped oxides as a source of dopant impurities |
| DE2211709C3 (de) * | 1971-03-12 | 1979-07-05 | Hitachi, Ltd., Tokio | Verfahren zum Dotieren von Halbleitermaterial |
| US3798084A (en) * | 1972-08-11 | 1974-03-19 | Ibm | Simultaneous diffusion processing |
| US3915767A (en) * | 1973-02-05 | 1975-10-28 | Honeywell Inc | Rapidly responsive transistor with narrowed base |
| US4006046A (en) * | 1975-04-21 | 1977-02-01 | Trw Inc. | Method for compensating for emitter-push effect in the fabrication of transistors |
| JPS543479A (en) * | 1977-06-09 | 1979-01-11 | Toshiba Corp | Semiconductor device and its manufacture |
-
1977
- 1977-06-09 JP JP6730777A patent/JPS543479A/ja active Pending
-
1978
- 1978-05-30 US US05/910,909 patent/US4226650A/en not_active Expired - Lifetime
- 1978-06-01 DE DE19782823967 patent/DE2823967A1/de active Granted
-
1980
- 1980-02-21 US US06/123,276 patent/US4263067A/en not_active Expired - Lifetime
- 1980-11-19 US US06/208,399 patent/US4667218A/en not_active Expired - Lifetime
-
1987
- 1987-03-05 US US07/022,240 patent/US4778772A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3852127A (en) * | 1965-07-30 | 1974-12-03 | Philips Corp | Method of manufacturing double diffused transistor with base region parts of different depths |
Non-Patent Citations (2)
| Title |
|---|
| IBM Technical Disclosure Bulletin, Bd. 19, 1976, Nr. 1, S. 162-163 * |
| US-Z.: Journal of the Electrochemical Society, Bd. 124, 1977, Nr. 7, S. 1107-1118 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2462780A1 (fr) * | 1979-08-01 | 1981-02-13 | Gen Instrument Corp | Procede de fabrication d'une jonction p-n a tension de rupture elevee |
| US5254484A (en) * | 1990-11-10 | 1993-10-19 | Telefunken Electronic Gmbh | Method for recrystallization of preamorphized semiconductor surfaces zones |
Also Published As
| Publication number | Publication date |
|---|---|
| US4263067A (en) | 1981-04-21 |
| DE2823967C2 (de) | 1988-12-08 |
| US4667218A (en) | 1987-05-19 |
| JPS543479A (en) | 1979-01-11 |
| US4226650A (en) | 1980-10-07 |
| US4778772A (en) | 1988-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2823967A1 (de) | Npn-transistor | |
| DE2317577C2 (de) | Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen | |
| DE2449012C2 (de) | Verfahren zur Herstellung von dielektrisch isolierten Halbleiterbereichen | |
| DE68910169T2 (de) | Verfahren zur Herstellung einer auf einem N-Typ-Substrat integrierten Schaltung, umfassend vertikale PNP- und NPN-Transistoren, die voneinander isoliert sind. | |
| DE3545040A1 (de) | Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung | |
| DE2517690A1 (de) | Verfahren zum herstellen eines halbleiterbauteils | |
| DE2749607A1 (de) | Halbleiteranordnung und verfahren zu deren herstellung | |
| DE2617293C3 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
| DE2124764A1 (de) | Verfahren zur Herstellung einer Halb leiteranordnung | |
| DE2718449A1 (de) | Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung | |
| DE2621165A1 (de) | Verfahren zum herstellen eines metallkontaktes | |
| DE19615324A1 (de) | Verfahren zum Herstellen eines vertikalen bipolaren Transistors | |
| DE69105621T2 (de) | Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung. | |
| DE2109352A1 (de) | Laterales Halbleiter Bauelement und Verfahren zur Herstellung | |
| DE2063952A1 (de) | Bipolartransistor | |
| DE2155816A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung | |
| EP0003330B1 (de) | Verfahren zum Herstellen von hochintegrierten Halbleiteranordnungen mit aneinandergrenzenden, hochdotierten Halbleiterzonen entgegengesetzten Leitungstyps | |
| DE10125339A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
| DE2752335B2 (de) | Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal | |
| DE2558925A1 (de) | Verfahren zur herstellung einer halbleitervorrichtung in der technik der integrierten injektionslogik | |
| DE2627922A1 (de) | Halbleiterbauteil | |
| DE2510951C3 (de) | Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung | |
| DE2507038B2 (de) | Inverser Planartransistor und Verfahren zu seiner Herstellung | |
| DE2541161A1 (de) | Verfahren zur herstellung monolithischer komplementaerer transistoren | |
| DE2511487C2 (de) | Verfahren zur Herstellung eines vertikalen Sperrschicht-Feldeffekttransistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OAP | Request for examination filed | ||
| OD | Request for examination | ||
| 8127 | New person/name/address of the applicant |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition |