DE3545040A1

DE3545040A1 - Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung

Info

Publication number: DE3545040A1
Application number: DE19853545040
Authority: DE
Inventors: Salvatore Dr. Riposto Musumeci
Original assignee: SGS Microelettronica SpA
Current assignee: STMicroelectronics SRL
Priority date: 1984-12-20
Filing date: 1985-12-19
Publication date: 1986-06-26
Anticipated expiration: 2005-12-20
Also published as: GB2169444B; GB8530729D0; IT1214808B; JPS61181161A; FR2575330B1; FR2575330A1; GB2169444A; DE3545040C2; IT8406633A0; US4721684A

Description

Beschreibung

Die Erfindung betrifft ein Verfahren zur Herstellung von elektronischen Halbleitervorrichtungen und insbesondere solchen, die eine integrierte Schaltung sowie Leistungselemente auf demselben Plättchen (Chip) aus Halbleitermaterial aufweisen.

Um den Kollektorreihenwiderstand von Transistoren der integrierten Schaltung zu verringern, ist es bekannt, unter der Kollektorzone der Transistoren eine vergrabene Schicht (buried layer) auszubilden. Wenn diese vergrabene Schicht auf einer stark dotierten Schicht ausgebildet wird, ergibt sich das bekannte Ausdiffusionsphänomen (out-diffusion), das darin besteht, daß der Dotierstoff in der dotierten Schicht unterhalb der vergrabenen Schicht aus der Ursprungsschicht heraus diffundiert; dadurch erhält die sich ergebende vergrabene Schicht eine größere Dicke als gewünscht sowie veränderte elektrische Eigenschaften. Außerdem wird die Kollektorzone, die über der vergrabenen Schicht liegt, verändert, weil sich in ihr, insbesondere in dem Teil, der näher an der vergrabenen Schicht liegt, Zwischenschichten ausbilden können, die auch als unerwünschte Phantomschichten bezeichnet werden. Diese haben nämlich eine Leitfähigkeit, die entgegengesetzt zu derjenigen ist, die in der vergrabenen Schicht und in der darüberliegenden Kollektorzone vorliegen muß.

Das Phänomen der Ausdiffusion ist besonders spürbar bei monolithischen Strukturen, bei denen die Komponenten der integrierten Schaltung untereinander und vom Rest des Substrates von Zonen getrennt sind, die als Isolierzonen (isolation regions) bezeichnet werce η und deren Leitfanigkeit entgegengesetzt zu derjenigen des Substrates ist.

Aufgrund der schädlichen Wirkungen der Ausdiffusion sind erhebliche Anstrengungen gemacht worden, um die Ausdiffusion zu vermeiden oder wenigstens zu verringern. Bei einem bekannten Verfahren wird das Phänomen der Ausdiffusion dadurch verringert, daß die Temperatur der Bearbeitungsvorgänge verringert wird. Bei einem anderen, ebenfalls bekannten Verfahren werden innerhalb eines sehr engen Variationsbereiches die Dotierstoffkonzentrationen, die Zeiten und die Temperaturen gesteuert; diese Herstellungsverfahren für die Vorrichtung sind jedoch so kritisch, daß sie industriell unwirtschaftlich sind.

Bei den genannten monolithischen Strukturen besteht außer dem Problem der Ausdiffusion das Problem, die Kollektorzone des Leistungstransistors und die Kollektorzonen der Transistoren der integrierten Schaltung mit Dotierstoffkonzentrationen zu erhalten, die voneinander verschieden sind. Diese Notwendigkeit kann sich auch bei Transistoren ergeben, die zu der integrierten Schaltung gehören, wenn von ihnen unterschiedliche elektrische Leistungen gefordert werden.

So ist beispielsweise in der Kollektorzone der Transistoren der integrierten Schaltung, die bei einer niedrigen Kollektor-Emitter-Sättigungsspannung arbeiten sollen, eine höhere Dotierung erforderlich.

Der Erfindung liegt hauptsächlich die Aufgabe zugrunde, ein Verfahren zur Herstellung einer vergrabenen Schicht in einer monolithischen Halbleitervorrichtung anzugeben, das die schädliche Ausbildung von Zwischenschichten oder Phantomschichten vermeidet und das sowohl für den Leistungstransistor als auch für die Transistoren der integrierten Schaltung ausgezeichnete Kennwerte ergibt.

Diese und weitere Aufgaben werden gemäß der Erfindung in der folgenden Weise gelöst:

Die vergrabene Schicht unter der Kollektorzone der Transistoren der integrierten Schaltung wird mittels einer zunächst durchgeführten Ablagerung oder Implantation und einer nachfolgenden Diffusion von zwei Arten von Dotierstoffen gebildet, die dasselbe Vorzeichen haben und deren Diffusionskoeffizienten D größer bzw. kleiner sind als einer dritten Art eines Dotierstoffes mit einem zu dem zuvor abgelagerten oder implantierten und in ein Siliziumsubstrat diffundierten Dotierstoff entgegengesetzten Vorzeichen.

Die Erfindung ist nachstehend an einem Ausführungsbeispiel erläutert, das in der Zeichnung dargestellt ist. Es zeigen:

Figuren la - Ie nicht maßstabsgetreue Schnittdarstellungen eines Teils einer monolithischen Vorrichtung mit einem Leistungstransistor und zwei Transistoren einer integrierten Schaltung während verschiedener Phasen des Herstellungsverfahrens gemäß der Erfindung;

Figur 2 graphische Darstellung der Konzentrationsverteilung von drei Arten von Dotierstoffen in einem Querschnitt der Figur Ie, der durch die vergrabene Schicht und die oberen Kollektor-, Basisund-Emitter-Zonen eines Transistors der integrierten Schaltung läuft. Der Kurvenverlauf der drei Arten von Dotierstoffen, die nach dem erfindungsgemäoen Verfahren eingesetzt werden, ist auf die genannte vergrabene Schicht und die ihr benachbarten Zonen begrenzt;

Figur 3 eine Kurvendarstellung der Verteilung der Konzentration über denselbe Querschnitt der Vorrichtung gemäß der Erfindung in Abhängigkeit von der Tiefe X, wobei die Zahlen auf der X-Achse dieselben Zonen bezeichnen, die in den Figuren

- 8 la - le mit diesen Zahlen angegeben sind.

Anhand der Figuren la - le wird ein erfindungsgemäßes Verfahren zur Herstellung einer Halbleitervorrichtung erläutert, die auf einem Si 1iziumplättchen ausgebildet ist und einen NPN-Leistungstransistor sowie zwei NPN-Transistören einer integrierten Schaltung, die auf demselben Plättchen gebildet ist, hat. Die Elektroden der drei Transistoren befinden sich an der Frontseite des Plättchens, ausgenommen der Kollektor des Leistungstransistors, der auf der Rückseite des Plättchens liegt. Die Vereinigung eines Leistungstransistors und einer integrierten Schaltung mit verschiedenen Transistoren und anderen Komponenten, die untereinander verbundenen sind^ auf demselben Si 1iziumplättchen erlaubt die Herstellung einer sehr kompakten und wirkungsvollen Vorrichtung, in der die integrierte Schaltung das Steuerelement niedriger Energie ist, während der Leistungstransistor einen Treiber hoher Energie darstellt, der elektrische Motoren, Solenoide, Widerstandslasten und ähnliche Leistungsvorrichtungen in geeigneter Weise steuern kann.

Das Verfahren gemäß der Erfindung besteht aus den folgenden, nacheinander ablaufenden Phasen:

Phase A - Auf einem Substrat aus N⁺-dotiertem, monokristallinen Silizium niedrigen spezifischen Widerstandes wird eine erste epitaktische Wachstumsphase so durchgeführt, daß eine mittels Phosphor N"-dotierte Schicht 2 entsteht. Die epitaktische Schicht 2

14 3
hat eine Dotierstoffkonzentration von etwa 1.10 Atomen/cm , was für eine Kollektorzone eines Transistors hoher Spannung typisch ist.

Phase B - Durch bekannte Verfahrensschritte der Oxidation, der Fotomaskierung, der Ätzung und der Diffusion wird in der epitaktischen Schicht 2 und genauer in einer Zone des Plättchens, die für die integrierte Schaltung bestimmt ist, eine Zone 3 hergestellt, die mittels Bor einer Konzentration von 4.10

Atomen/cm P-dotiert ist. Diese Zone 3 stellt die horizontale Isolierzone der Transistoren der integrierten Schaltung dar.

Phase C - Mit Hilfe der üblichen Verfahrensschritte der Oxidation, der Fotomaskierung, der Ätzung und der Diffusion werden in der Zone 3 die vergrabenen Schichten 4 und 5 ausgebildet, die N⁺-dotiert sind. Diese Schichten, die beim Stand der Technik durch Diffusion von Antimon oder Arsen hergestellt würden, werden gemäß der Erfindung dadurch gebildet, daß ein erstes Mal An-

15 2
timon mit einer Dosis von 1.10 Atomen/cm und ein zweites Mal

13 2
Phosphor mit einer Dosis von 1.10 Atomen/cm , d. h. mit einer 100 mal kleineren Dosis als Antimon, implantiert wird.

Falls gewünscht, kann zunächst die Implantation von Phosphor und dann die Implantation von Antimon in den angegebenen Dosen ausgeführt werden (Figur la).

Phase D - Es erfolgt eine zweite epitaktische Wachstumsphase von

Silizium, das mittels Phosphor N"-dotiert ist, wobei sich eine

epitaktische Schicht 6 mit denselben Eigenschaften wie denen der Schicht 2 ergibt.

Die beiden epitaktischen Schichten, die in den Figuren Ib bis Ie mit 2 und 6 bezeichnet sind und durch eine horizontale gestrichelte Linie getrennt sind, bilden in der für den Leistungstransistor bestimmten Zone in Wirklichkeit eine einzige Schicht, die gemeinsam mit dem Substrat 1 die Kollektorzone des Leistungstransistors ist. Ferner sei darauf hingewiesen, daß die vergrabenen Schichten 4 und 5 die in Figur Ib gezeigte Form vor allem aufgrund des epitaktisehen Wachsens und auch aufgrund der nachfolgenden Operationen bei hoher Temperatur annehmen, denen das Plättchen nach der Implantation von Antimon und Phosphor ausgesetzt w i r d .

BAD ORtGtNAL

- 10 -

- ίο -

Phase E - Mit den üblichen Techniken der Oxidation, der Fotomaskierung, der Ätzung und der Diffusion werden die N-Zonen 8 und 9 niedrigen spezifischen Widerstandes gebildet, welche die Kollektorzonen der Transistoren der integrierten Schaltung bilden (Figur Ic).

Diese Zonen werden durch Ablagerung oder Implantation von Phosphor auf den Teilen der Oberfläche des Plättchens, die über den vergrabenen Schichten 4 und 5 liegen, und durch anschl ieSende Tiefendiffusion des Phosphors gebildet. Die Diffusionszeit und die Diffusionstemperatur sind so gewählt, die die Phosphoratome, die abgelagert oder implantiert sind, und die Phosphoratome, die aus den vergrabenen Schichten diffundieren, dazu neigen, sich so zu verteilen, daß die Zonen 8 und 9 eine nahezu konstante Konzentration über die gesamte Schichtdicke mit einer Größe von etwa 1.10¹⁵ Atome/cm³ haben.

Zur Verdeutlichung einer wesentlichen Eigenschaft der Erfindung sei darauf hingewiesen, daß die Zonen 8 und 9 eine Dotierstoffkonzentration haben, die 10 mal größer als diejenige in den epitaktischen Schichten 2 und 6 ist, die ebenfalls vom N-Typ sind und die Kollektorzone des Leistungstransistors bilden. Das beruht auf der Diffusion des dem Antimon hinzugefügten Phosphors zur Bildung der vergrabenen Schichten (buried layers) und auf der zusätzlichen, lokalen Diffusion des Phosphors unter der Oberfläche 7, um in der gesamten Zone eine gleichförmige Dotierung zu erzielen. Gemäß der Erfindung wird mithin in den Zonen 8 und 9 die Konzentration des Dctierstoffs, der in der epitaktisch gewachsenen Schicht 6 vorliegt, verändert, wodurch sich Kollektorzonen der Transistoren der integrierten Schaltung und des Leistungstransistors ergeben, deren Eigenschaften und elektrische Leistungen verschieden voneinander sind.

BAD ORIGINAL

- 11 -

Phase F - An dieser Stelle des Verfahrens wird die Herstellung der Vorrichtung mit den bekannten Techniken fortgesetzt, welche zur Komplettierung dieser Ausführungen nachstehend aufgeführt werden.

Mit den üblichen Methoden der Oxidation, der Fotoabdeckung, der Ätzung und der Diffusion von Bor werden die P-Basiszone 10 des Leistungstransistors und die lateralen P-Isolierzonen 11 der Transistoren der integrierten Schaltung gebildet, so daß die Transistoren voneinander und vom Rest des Plättchens isoliert bleiben (Figur Id).

Phase G - Mit den herkömmlichen Techniken werden die N⁺-Emitterzone 12 des Leistungstransistors sowie - mit demselben Dotierstoff - die N⁺-Zonen 13 und 14 niedrigen spezifischen Widerstandes gebildet, die dazu dienen, den ohmschen Kontakt zwischen den Kollektorzonen 8 und 9 der Transistoren der integrierten Schaltung und einer metallischen Elektrode herzustellen (Figur Ie).

Phase H - Es folgt die Bildung der diffundierten P-Basiszonen 15 und 16 und anschließend der diffundierten N-Emitterzonen 17 und 18 der Transistoren der integrierten Schaltung (Figur Ie).

Phase I - Schließlich werden die metallischen Kontakte für die Emitterelektrode 19, die Basiselektrode 20 und die Kollektorelektrode 21 des Leistungstransistors und für die Emitterelektroden 23 und 26, die Basiselektroden 24 und 27 und die Kollektorelektroden 25 und 28 der Transistoren der integrierten Schaltung sowie die metallischen Verbindungsbahnen auf der Si Iiziumoxid-Isolierschicht 22 des Plättchens gebildet (Figur le).

Anhand der Figuren 2 und 3 werden die Wirkungen des Verfahrens gemäß der Erfindung erläutert, wobei klargestellt wird, wie die Aufgaben der Erfindung mit diesem Verfahren gelöst werden.

- 12 -

Figur 2 zeigt drei Kurven, die den Verlauf der Konzentration von Bor (B), von Antimon (Sb) und von Phosphor (P) in der vergrabenen Schicht 4 sowie in den angrenzenden Zonen (Kollektorzone 8 und Isolierzone 3) der mit dem oben erläuterten Verfahren hergestellten Vorrichtung darstellen. Das Bor (Kurve B) ist der P-Dotierstoff, der bei der Diffusion für die Bildung der Isolierzone 3 der Transistoren der integrierten Schaltung verwendet wurde. Das Antimon (Kurve Sb) ist der N-Dotierstoff, der bei der Implantation und nachfolgenden Diffusion für die Bildung der vergrabenen Schicht 4 des erwähnten Transistors der integrierten Schaltung eingesetzt wurde. Beim Phosphor (Kurve P) handelt es sich um den N-Dotierstoff, der gemäß der Erfindung in einer kleinen Menge für die Bildung der vergrabenen Schicht 4 des Transistors der integrierten Schaltung verwendet wird, um die schädliche Wirkung zu kompensieren, die durch die Ausdiffusion des Bor, das in der stark dotierten Zone 3 vorliegt, hervorgerufen wird.

Da Phosphor einen Diffusionskoeffizienten D hat, der größer ist als der von Bor und der von Antimon, ist Phosphor in der Kollektorzone 8 reichlicher vorhanden als Bor, nicht jedoch in der Isolierzone 3 der Transistoren der integrierten Schaltung. Damit liegen in der Kollektorzone 8 drei Dotierstoffe (Bor, Antimon, Phosphor) mit einer quasi gleichen Konzentration vor (da diese Dotierstoffe in einer solchen Menge eingegeben sind, die diese Bedingung erfüllt), welche diese Zone N-dotieren; denn zwei Dotierstoffe (Antimon und Phosphor) sind vom Typ N, während Bor vom Typ P ist. Das nachfolgende epitaktische Wachsen, genauer die zweite epitaktische Wachstumsphase einer mittels Phosphor N" dotierten Siliziumschicht mit weiterer, örtlicher Anreicherung von diffundiertem Phosphor in der Zone 8, was die Konzentration der Dotierstoffe in diesen Zonen quasi auf einen konstanten Wert bringt, gestattet die Erzielung der Kollektorzone 8 des Transistors der integrierten Schaltung mit einer mittleren Konzentra-

15 3

tion von 1.10 Atomen/cm über die gesamte Dicke, d. h. mit einem Wert, der 10 mal größer ist als die Konzentration der epitaktischen Schicht 2, die den Kollektor des Leistungstransistors

- 13 -

bildet.

Andererseits wird, wie Figur 2 zeigt, kein Schaden durch den Zusatz von Phosphor verursacht, der gemäß der Erfindung für die Bildung der vergrabenen Schichten (buried layers) für die reguläre und bekanne Funktionsweise der darunterliegenden Isolierschicht 3 eingesetzt wurde; dies deshalb, weil einerseits die Menge des Phosphors vernachlässigbar ist und weil andererseits eventuelle Spuren von Phosphor begrenzt bleiben auf das Innere der vergrabenen Schichten in der Nähe der Unterseite dieser Schichten, ohne in die P-Isolierschicht 3 zu diffundieren, weshalb sich in dieser Schicht keine Phantomschichten einstellen.

Figur 3 zeigt das Störstellenprofi1 in Abhängigkeit von der Tiefe in einem Vertikalschnitt der Vorrichtung der Figur Ie, der durch die vergrabene Schicht 4 und die Emitterzone 17 eines Transistors der integrierten Schaltung verläuft. Die Zahlen auf der Abszisse stimmen mit denjenigen der Figur Ie überein und geben die Schichten an, welche die zuvor beschriebene Vorrichtung bilden.

Zusammenfassend ist festzuhalten, daß mittels der bereits bekannten Auslegungs- und HerstelVungskriterien und der oben erläuterten Maßnahmen, die die Erfindung kennzeichnen, ein Verfahren zur Herstellung einer Halbleitervorrichtung angegeben wird, das die Nachteile des Standes der Technik vermeidet und damit die Herstellung einer monolithischen Vorrichtung mit optimalen Eigenschaften und Leistungen erlaubt.

über das beschriebene und dargestellte Ausführungsbeispiel hinaus sind selbstverständlich zahlreiche Abänderungen möglich, ohne dadurch den Rahmen der Erfindung zu verlassen. So kann beispielsweise die Erfindung für die Bildung integrierter Schaltungen verwendet werden, um Kollektorzonen der Transistoren zu erhalten, deren Dotierstoffkonzentrationen nicht identisch, sondern untereinander verschieden sind. Das ist dann besonders

- 14 -

zweckmäßig, wenn man auf demselben Plättchen integrierte Transistoren mit elektrischen Kennwerten benötigt, die aufgrund der ihnen zugeordneten Schaltungsfunktionen von Transistor zu Transistor verschieden sind, beispielsweise Signalverarbeitungstransistoren und Schalttransistoren.

Um Kollektorzonen 8 und 9 mit ihren zugehörigen vergrabenen Schichten 4 und 5 bei Transistoren der integrierten Schaltung mit unterschiedlichem spezifischen Widerstand zu erzeugen (Figuren la - Ie), werden die Phasen C (Implantation der Dotierstoffe in die vergrabenen Schichten 4 und 5) sowie E (weitere Diffusion von Phosphor für die Anreicherung der Kollektorzonen 8 und 9), geändert, welche zuvor für den speziellen Fall der Herstellung von Kollektorzonen bei Transistoren der integrierten Schaltung, die untereinander alle gleich sind, beschrieben wurden. Die Änderung erfolgt dabei in dem Sinn, daß Verfahrensschritte der Oxidation, der Fotomaskierung, der Ätzung, der Implantation und der Diffusion von Phosphor in entsprechend dem Entwurf in bekannter Weise erforderlichen Konzentrationen hinzugefügt werden, wobei diese Verfahrensschritte so oft wiederholt werden, wie Kollektorzonen mit unterschiedlichem spezifischen Widerstand vorhanden sind, welche für den optimalen Betrieb der integrierten Schaltung erzeugt werden müssen.

Im besonderen Fall, daß die beiden Kollektorzonen 8 und 9 voneinander verschiedene Dotierstoffkonzentrationen haben sollen, beispielsweise eine niedrigere in der Zone 8 und eine höhere in der Zone 9, muß entsprechend den folgenden Arbeitsphasen vorgegangen werden :

Phase Cl - Bildung der vergrabenen Schicht 4.

Phase C2 - Bildung der vergrabenen Schicht 5 mit einer höheren
Dotierstoffkonzentration nach vorheriger Abdeckung
der zuvor gebildeten vergrabenen Schicht 4.

Phase D - Wachstum der durch Phosphor N"-dotierten epitaktischen Schicht 6.

- 15 -

Phase El - Bildung der Zone 8.

Phase E 2 - Bildung der Zone 9 mit höherer Dotierstoffkonzentration nach vorheriger Abdeckung der zuvor erzeugten Zone 8.

- 16 -

Leerseite -

Claims

KUAKKH-SCHMHT-Ml^ Λ-IUHS(I P-VTKMANW-VLTK κι utiiiXN ι>\τκγ[ \τη«\κ\* K 30 188 SM 6 19. Dezember 1985 SGS MICROELETTROinCA S.p.A. Priorität: 20. Dezember 1984 - Nr. 6633 A/84 - Italien Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung Patentansprüche

1. Verfahren zur Herstellung einer Halbleitervorrichtung mit einer integrierten Schaltung, die in einer Schicht aus Halbleitermaterial gebildet ist, welches mit zu einer ersten Leitfähigkeit (P) führendem Dotierstoff dotiert ist, umfassend die folgenden Verfahrensschritte:

selektive Dotierung der vorgenannten Schicht mit zur entgegengesetzten Leitfähigkeit (N) führendem Doti erstoff

- Bildung einer epitaktisehen Schicht mit zur entgegengesetzten Leitfähigkeit (N) führendem Dotierstoff derart, daß wenigstens eine vergrabene Schicht mit niedrigem spezifischen Widerstand erhalten wird, die von der Schicht mit der ersten Leitfähigkeit und der epitaktisehen Schicht begrenzt ist,

dadurch gekennzeichnet, daß die Dotierung mit zur entgegengesetzten Leitfähigkeit (N) führendem Dotierstoff in der Weise ausgeführt wird, daß zwei Arten von Dotierstoffen verwendet werden, von denen die eine einen höheren und die andere einen niedrigeren Diffusionskoeffizienten als der zum ersten Leitfähigkeitstyp (P) führende Dotierstoff der Schicht haben.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die beiden Dotierstoffarten für den entgegengesetzten Leitfähigkeitstyp (N) aus Antimon und Phosphor in einem Verhältnis zwischen einem Teil und zehn Teilen Phosphor je 100 Teilen Antimon bestehen und daß der Dotierstoff des ersten Leitfähigkeitstyps (P) der Schicht aus Bor besteht.

3. Verfahren zur Herstellung einer Halbleitervorrichtung, die wenigstens einen Leistungstransistor sowie eine Steuerschaltung enthält, welche auf demselben Plättchen aus Halbleitermaterial integriert sind, umfassend die folgenden Verfahrensschritte:

- Herstellen einer ersten Schicht (1,2) aus monokristallinem Silizium mit einem ersten Leitfähigkeitstyp,

Dotierung der ersten Schicht (1,2) mit einer ersten Art eines Dotierstoffes zur Bildung einer ersten Zone (3) eines zweiten Leitfähigkeitstyps, der zum ersten Leitfähigkeitstyp entgegengesetzt ist,

- Bildung wenigstens einer zweiten Zone (4,5) in der ersten Zone (3) durch Dotierung mit Dotierstoff des ersten Leitfähigkeitstyps,

Bildung durch epitaktisches Wachsen einer zweiten Schicht (6) des ersten Leitfähigkeitstyps mit hohem spezifischen Widerstand in der Weise, daß diese die erste Schicht (1,2) sowie die erste Zone (3) vollständig bedeckt,

- Bildung wenigstens einer Isolierzone (11) vom zweiten Leitfähigkeitstyp, die die zweite Schicht (6) durchquert, bis sie die erste Zone (3) erreicht, und die in ihrem Inneren wenigstens einen Teil '3,9) der zweiten Schicht (6), der über einer dc-^ zweiten Zonen (£,5) liegt, begrenzt,

Bildung wenigstens einer Zone des zweiten Leitfähigkeitstyps, die aazu bestimmt ist, die Basis (10) eines Leistungstransistors zu bilden, in der zweiten Schicht (6),

- Bildung einer Zone des ersten Leitfähigkeitstyps, die dazu bestimmt ist, den Emitter (12) des Leistungstransistors zu bilden, in der Basiszone (10),

- Bildung im Inneren des Teils oder der Teile (8,9) der zweiten Schicht (6), die von den Isolierzonen (11) begrenzt sind, von weiteren Zonen zur Herstellung aktiver oder passiver Elemente der integrierten Schaltung,

Bildung von Elektroden auf der Vorderseite und auf der Rückseite des Plättchens sowie von metallischen Verbindungsbahnen zwischen den aktiven und den passiven Elementen der integrierten Schaltung und dem Leistungstransistor,

dadurcn ge^ennzei chen:, da.'5 zur Herstellung der zweiten Zone (4,5) eine zunächst durchgeführte Ablagerung oder Implantation und eine nachfolgende Diffusion einer zweiten und einer dritten Art von Dotierstoffen desselben Leitfähigkeitstyps erfolgen, welcne einen höheren bzw. einen niedrigeren Diffusionskoeffizienten als die erste Dotierstoff art haben.

BAD

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die zweite und die dritte Art der Dotierstoffe aus Antimon und Phosphor bestehen, und zwar in Verhältnissen, die zwischen einem und zehn Teilen Phosphor je 100 Teilen Antimon liegen, und daß die erste Dotierstoffart aus Bor besteht.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß in wenigstens einen der Teile (8 und 9) der zweiten Schicht (6), die von einer Isolierzone (11) begrenzt sind, und über einer der zweiten Zonen (4,5) liegen, Phosphoratome abgelagert oder implantiert und dann diffundiert werden, derart, daß die Konzentration aller Dotierstoffarten in diesem Teil (8,9), der die Kollektorzone eines Transistors der integrierten Schaltung bilden soll, quasi konstant ist und einen höheren Wert als die Konzentration der einzigen Dotierstoffart hat, die in der ersten Schicht (1,2) und in der zweiten Schicht (6) hohen spezifischen Widerstandes vorhanden ist, welche Schichten die Kollektorzone des Leistungstransistors bilden.

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das Verhältnis der Störstellenkonzentrationen in der Kollektorzone (1,2,6) hohen spezifischen Widerstandes des Leistungstransistors und in jeder Kollektorzone (8,9) der Transistoren der integrierten Schaltung zwischen 1 und 1/100 liegt.