DE2718773A1

DE2718773A1 - Halbleitervorrichtung

Info

Publication number: DE2718773A1
Application number: DE19772718773
Authority: DE
Inventors: Hiroshi Gamo
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1976-04-27
Filing date: 1977-04-27
Publication date: 1977-11-17
Also published as: DE2718773C2; SE424786B; US4259682A; SE7704781L; JPS584814B2; JPS52131463A

Description

Henkel, Kern, Feiler fr Hfinzei Patentanwälte

Möhlstraße37 D-8000 München

MitsuDisni lienki Kabushiki Kaisna ταί-ηηα/ααοηακ m

Γοκιο, Japan Telex:0529802hnkld

Telegramme: ellipsoid

2 7. April 1977

rl a 1 ü 1 ei tervorri chtung

Jie cKfinaung Dezienc sich auf die Haluleitervorrichtungen, die unter Vergrößerung des Ausbringens auf einem einzigen HalDleiterplattchen ausgebildet sind.

Leistungshalbleiterelemeute mit einer Stromleistung von einigen Ampere bis zu 1OA oder einem Mehrfachen davon, wie si- derzeit verbreitet eingesetzt werden, besitzen einen Mesa-Glaspassivierungsaufbau. üiese Elemente sind insofern vorteilhaft, als ihre Fertigungskosten niedrig sind, wänrend die Oberflächenstruktur au3erordentlich stark stabilisiert 1st und inre elentrisenen Eigenschaften ausgezeichnet sind. Infolgedessen können derartige Elemente in Kuststoffgu3stücke eingekapselt werden. Leistungshalbleiterelemente der genannten Art sind jedoen mit dem Nachteil behaftet, daß das verwendete Halbleiterplättchen leient »rieht, und zwar sowohl aufgrund des Rilleneinstecnens im Plättchen als auch wegen der im Plättchen aufgrund der unterschiedlichen tfärmedehnungskoeffizientenjzwiscnen dem betreffenden Halbleitermaterial, wie Silizium, und einem zugeordneten Passi-

709846/0887

vierungsmaterial, wie Glas, entstehenden Restspannungen. Jiese Umstünde fünrten üisher zu einer Einschränkung bezüglich des Durchmessers der Halbleiterplattcnen, was ein Hindernis für eine weitere Senkung der Fertigungskosten darstellt.

Aufgaue der Erfindung ist damit die Schaffung einer verDesserten und vorteilhaften HalDleitervorricntung, die auf einem einzigen Halbleiterplättcnen ausgebildet ist und die sich ohne Beeinträchtigung ihrer elektriscnen Einenscnaften mit verringerten Fertigungskosten und erhöhtem Ausbringen herstellen laut.

üiese Aufgabe wird bei einer Halbleitervorrichtung, bestehend aus einem Halbleiter-Chip mit zwei gegenüberliegenden Hauptflächen, in denen jeweils mindestens ein pn-übergang vorgesehen ist, sowie mit in beiden Hauptflachen des Chips ausgebildeten Trennrillen zur Trennung jedes pn-übergangs, erfindungsgemäß dadurch gelöst, daß die Trennrille in der einen Hauptfläche des Halbleiter-Chips die Form einer geschlossenen Schleife bzw. einer umlaufenden Rille besitzt, welche den wesentlichen Teil des Chips umschließt und inrerseits von einem Umfanqsabschnitt des Halbleiter-Chips umscnlossen ist.

Ein vorteilhaftes Merkmal dieser Halbleitervorricnting besteht darin, dai3 der Umfangsabscnni tt üoer die eine Hauptfläche des wesentlichen Teils des Haloleiter-Chips hinausragt«

709846/0887

Im folgenden sind bevorzugte Ausführungsformen der Erfindung anhand der beigefügten Zeichnung naher erläutert. Ls zeigen:

Fig. 1 einen Scnnitt durch einen Chip (pellet) eines glaspassivierten Mesa-Thyristors mit Iblichem Aufbau,

Fig. L eine teilweise im Schnitt gehaltene perspektivische Darstellung eines rialuleiterpTattchens vor dessen Unterteilung in eine Anzahl von Chips der Art gemäß Flg. 1 und nach der Durchführung aller am Halbleiterplattchen vorgenommenen Fertigungsschritte,

Fig. ό eine Fig. 2 ähnelnde Ansicht zur Verdeutlichung einer AusfUhrungsform der Erfindung,

Fig. 4 eine FI3. i ähnelnde Ansicht einer anderen Ausführungsform der Erfindung und

Fig. 5a bis 5e Teilschnittansichten eines Halbleiterplättchens zur Veranschaulichung der Fertigungsschritte bei der Herstellung der Vorrichtung gemäß Flg. 4.

Fig. 1 zeigt einen Leistungstransistor mit einer Stromkapazität von einigen Ampere bis zum Mehrfachen von lü A. Dieser Transistor besitzt den derzeit weit ver-

709846/0887

ureiteten Mesa-Typ-Glaspassivierungsaufoau. üie dargestellte Anordnung besteht aus eine.n slalblei ter-Chip 10 mit einer Halbleitermatrix 12 in Form eines n-Typ-Siliziumplättchens mit zwei einander gegenüberliegenden hauptfläcnen, zwei an den Hauptflachen des Pldttcnens 12 angeordneten p-Halbleiterscnichten 14 und lö, die durcn tindiffundieren eines geeigneten p-Fremdatoms in das Plättchen unter Bildung entsprecnender pn-übergänge oder -Sperrscnichten geoildet worden sind, unJ einer mit zentraler öffnung versenenen n-Halbleiterschicnt 18, aie auf der n-Schicht 16 nacn dem an sicn bekannten selektiven üiffusionsverfahren ausgebildet worden ist, so da3 zwiscnen den Schienten 13 und 16 ein pn-übergang gebildet una in der Scnicnt 18 eine zentrale öffnung dzw. ein Fenster G freigelassen ist, an der dzw. dem die n-Scnicht 16 freiliegt.

Gemäß Fig. 1 ist der Haloleiter-6hip 10 bei 20 um seinen gesamten Randabschnitt nerum von beiden Hauptfläcnen aus eingezogen dzw. verjüngt ausgeuiluet, wobei alle Obergänge nebst Teilen der Hauptscnicht 12 an den Enden des verjüngten Randabscnnitts lO_t der jeweils durch eine Hälfte einer Mesa-Rille gebildet wird, freiliegen. Auf die Rille dzw. den verjüngten Randabschnitt ist eine Glaspassivierschicht 22 zum Scnutze der freiliegenden Enden der pn-übergänge aufgetragen. Die Anordnung umfaSt weiterhin in an sicn bekannter WEise eine auf der gesamten Oberfläcne der

709846/0887

p-Scnicnt 14 vorgesehene Metallisierungsschicht 24a sowie eine mit zentraler Öffnung versehene Metallisierungsschicht 24D auf der perforierten n-Schicht 18, Ebenso ist eine kreisförmige Metal 1isäerungsschicht 24c mit Abstand von der perforierten Metallisierungsscnicnt 24o auf der freiliegenden QDerfläche der p-Schicnt Io angeordnet.

An die Metallisierungsschichten 24a, 24b und 24c sind mit Hilfe von Lbtmaterial^icht dargestellte Llektroden anscn1ieöbar.

Mehrere HalDleiter-Cnips der Art gemäß Fig. 1 können gleicnzeitig auf einem einzigen Hai bleiterplättchen mit großer Oberfläche ausgebildet werden, wie es in Fig. 2 gezeigt ist. Gemäß Fig. 2 enthält das Plättchen eine Vielzahl von rechteckigen Halbleiter-Cnips 10, die in Zeilen und Spalten bzw. waagerechten und lotrecnten Reihen angeordnet sind, wobei Riffelrillen 20 uoer beide Hauptflächen des Plättchens zwischen den einander benachbarten Chips verlaufen und dabei die pn-übergänge jedes Chips 10 von denen der benacnbarten Chips 10 trennen. Die Rillen 20 in der einen Hauptfläche des Plättchens sind über dessen Dicke hinweg auf die betreffenden Rillen in der anderen Hauptflache ausgericntet. Ersicntlicnerweise werden die p-Diffusionsschichten 14 und 16 in an sich bekannter Welse über die Gesamtoberfläche des Plättchens hinweg ausgebildet, während die perforierten Diffusions-

709846/0887

schienten 18 in eoenfalls an sich oekannter «leise selektiv an den betreffenden Stellen des Plättchens ausgeuildet werden. Anschließend wird in jeae Kille άύ eine Glaspassivierschicht H einjebracht, und die Metallisierungsschichten 24a, <ü4b und Ü4c werden beispielsweise durcn Galvanisieren am Plättchen vorgesehen.

Das Haloleiterplättcnen wird sodann längs der Mittellinie der Sohle jeder Kille iü in erer der Hauptfläcneri geschnitten und dadurch in eine Vielzahl von rialuleiter-Chips 10 unterteilt.

Diese Häbieiter-Cnips 10 bieten die folgenden Vorteile:

1. Die bearbeitbarkeit ist gut und eine Senkung der Fertigungskosten ist möglich, weil die grundsätzlichen Fertigungsschritte, einschließlich des Passivierens der pn-übergänge und des Metallisierens, an einem einzigen Plättchen aus MaIbleitermaterial und mit großem Durchmesser vorgenommen werden.

Z. üie Oüerflächenstruktur ist außerordentlich gut stabilisiert und die erzielten elektrischen Eigenschaften sind ausgezeichnet, weil ein elektrisch isolierendes Material, wie Glas, zum Passivieren der pn-übergänge bei erhöhter Temperatur auf dem Halbleiterplättcnen emailliert bzw. eingeDrannt wi rd.

709846/0887

3. Zusätzlich Können die Cnips in einen kunststoff eingegossen werden.

Das auf die oescnriebene gleise bearoeitete rialbleiterplättchen zeigt jedoch den Nachteil, dab es aufgrund von Restspannungen leicnt brechen kann, uies beruht darauf, daö in das Plättchen Killen eingeschnitten werden, um das Plattchen in Chips zu unterteilen, und weil die Passivierungsschicht aus einem elektrisch isolierenden Material, z.H. Glas,heryestel1t wird, das einen anderen tfärmedehnungskoeffizienten als das rlaloleiterinaterial des Plattchens besitzt. Aus diesen Gründen konnte der üurcnmesser solcher Plättchen mit dem Ziel der weiteren Senkung der Fertigungskosten nur bis zu eine'ii bestimmten, begrenzten Grad vergrößert werden.

Wenn eine Vergrößerung des Durchmessers des verwendeten Halulei^erplättchens angestrebt wird, muß zudem auch seine üicke vergrößert werden. Diese Ma3nahme wird jedoch als unvorteilhaft angesehen, weil sich dadurch De im fertigen Clement die elektrischen Eigenschaften verschlechtern und insbesondere ein erhöhter Spannungsabfall über das Element auftritt.

Die Erfindung bezweckt die Beseitigung der geschilderten Nachteile des Stands der Technik durch Schaffung von Halbleitervorrichtungen, die sich mit verringerten Fertigungskosten und erhöhtem Ausbringen an HaIb-

709846/0887

lei ter-Chips, jedoch onne Beeinträchtigung der elextrischenEigenschaften der Cnips herstellen lassen.

Im folgenden ist die fcRfindung anhand von Fig. 3 oeschrieoen, in welcher den Teilen von Fig. 1 und 2 entsprechende oder ännlicne Teile mit denselben bezugsziffern wie dort oezeicnnet sind. Die Anordnung umfaßt ein Plättcnenl2 aus einem n-Typ-Halbleitermaterial, wie Silizium, und sie unterscheidet sich von derjenigen gemäß Fig. 2 nur darin, daß gemäß Fig. 3 die einzelnen Killen in der einen Hauptfläcne, d.n. bei der dargestellten Ausführungsform in der gemäß Fig. 3 oberen riauptf1 ache aes Plättchens 12 jeweils in Form einer geschlossenen umlaufenden Kille ausgebildet sind, welche den wesentlichen Teil jedes recnteckigen rialb-1 eiter-Cnips 10 umschließt, so daß gitterartige Halblei terbereicne 26 zurücküleiben, die zwischen benachbarten Rillen it verlaufen und als kombinierte Verbinuungsuna Versteifungselemente dienen. Uie gitterartigen Zonen 23 sind dabei mit etier am Umfangsrand des Pjättcnens verbieiuenden Umfangszone 28 verbunden, Ersicntlicnerweise liegen die freien Oberflächen der gitterartigen Zonen 28 praktisch auf der Höhe der Oberflächen Denacnbarter Cnips 10.

Im Gegensatz dazu entsprechen die einzelnen Rillen 22

in der anderen bzw. unteren Hauptflauiie des Plättchens 12 den Rillen gemäß Fig. 2, doch ist inre Breite praktisch

709846/0887

BAD

gleich der Gesamtbreite der unmitteloar darüber angeordneten Rillen 26 und der betreffenden gitterartigen Zone 28.

Das Plättchen 12 gemäiJ Fig. 3 besitzt ersichtlicnerweise eine größere Effektivdicke als das Plättchen gemäß Fig. 2, und seine Festigkeit ernöht sich aus demselben Grund wie bei einer in einen Fensterrahmen eingesetzten Glasscheiue.

Nacn dem Auftragen der nicht dargestellten Hetallisierungsschichteu auf vorbestimmte Plättchenabschnitte auf die in Veroindung mit Fig. 1 und Z bescnriebene Weise steht die Anordnung gemäß Fig. 3 für das Schneiden zu Chips bereit. Dieses Schneiden erfolgt daüei, wie durch die strichpunktierte Linie 30 in Fig. 3 angedeutet» längs der Mittellinie jedes der kombinierten Veroinciungs- und Versteifungselemente 28.

Als Beispiel wurden zahlreiche Walbleiter-Chips in Form vun Quadraten mit einer Seitenlänge von jeweils J,ö mm auf einem 220 ,um dicken Hdlbleiterplättchen ausgebildet, wobei die ooeren Rillen, d.h. die Rillen 2ό, und die Verbindungselemente, d.h. die tlemente 23, an der Oberseite des Plättchens eine drei te von etwa 0,2 bzw. 0,4 mm besaßen. Die unterseitigen Rillen 22 besaßen eine Breite von etwa 0,8 mm und eine Tiefe von 65 ,um. Während nach den bisherigen Verfanren die bearbeitung von Halbleiterpl ättchen nur mit einem ma-

709846/0887

BAD ORIGINAL

ximal en Durchmesser von 40 mm möglicn war, zeigte es sich, daj der üurcnmesser von rialbleiterplättchen mit der Form geniäfi Fig. 3 erfindungsrjemäß auf 55 mm vergrößert werden kann, wobei kaum Brucn oder Ri'Jbildunj auftritt.

In Fig. 4, in welcher den Teilen von Fig. J entsprechende oder ähnliche Teile mit denselben dezugsziffern wie dort bezeichnet sind, ist eine augewandelte Ausführungsform der trfindung dargestellt, die sicn von derjenigen nach Fig. 3 nur darin unterscheidet, daö gemä3 Fig. 4 die kombinierten Veroindungs- und Versteifungselemente 28 etwas über die betreffende Hauptfläche der Chips 10 hinausragen. Das rialbleiterplättchen gemäS Fig, 4 besitzt weiter verbesserte Festigkeit, denn die Verbindungselemente 28 beispielsweise etwa bü ,um über die Detreffende Hauptfläcne der Chips 10 ninausragen, erweist es sich, daß Plättchen mit einem Durchmesser von öä mm ohne bruch- oder Rißbildungsgefahr verwendet werden können, wänrend die Abmessungen der restlichen Teile gegenüber denen nach Fig. 3 unverändert bleiben.

Die Anordnung gemäß Fig. 4 kann nach dem in Fig. 5 veranscnaulichten Herstellungsverfahren gefertigt werden,

Fig. 5a zeigt einen Teil eines n-Typ-HalDleiterplattcnens la mit einem ^ezifiscnen Widerstand von 15 - 25 Ohm/cm, einer Dicke von 280 ,um und einem Durchmesser von 65 mm.

709846/0887

Die eine riauptfläche, Dei der dargestellten Ausführungs· form die ooere Hauptflache gemäß Fig. 5a, des Plattchens wird mit Hilfe eines geeigneten Wachses selektiv maskiert, so da3 streifenförnige, 0,5 m;n breite maskierte Zonen in einem Scnachbrettmuster mit gleich gro3en Abstanden von 3,5 mm zur Festlegung der kombinierten Verbinüungs- und Versteifungselemente 28 sowie des Umfangsrandaoschnitts des Plättchens gebildet werden, wänrend die andere bzw. untere Hauptflache des Plattchens auf ähnliche Weiss vollständig maskiert wird. Sodann wird die Oberfläche des Plättchens in an sicn oekannter Weise etwa 60 .um tief weggeätzt, so aa!3 auf der oberen Hauptfläche streifenförmige Vorsprünge dS im Scnachbrettmuster entstehen, die von einem streifenfbrinigen Umfangsvorsprunq umscnlossen sind.

üas entstandene Gebilde ist in Fig. 5b dargestellt, in welcher der Umfangsvorsprung nicht eingezeicnnet ist.

riacn an sich bekannten Verfahren werden sodann zwei p-Typ-rialbleiterschichten 14 und 16 über die gesamte Ooerfläche der beiden Hauptflachen des Plättchens ninweg ausgebildet, um zwischen diesen Schichten und dem Pfcttchen einander gegenüberliegende, durcngehende pn-Obergänge zu bilden. Anschließend wird auf den Abschnitten der p-Schicht 16, weiche von den das

709846/0887

^cnacnbrettmuster oestimmenden bzw. qitterformigen Vorsprüngen 28 begrenzt werden, die mit zentraler üffnuny versenenen n-fyp-Halbleiterschicnten 18 ausgebildet, so ddii an jeder Schient 13 jeweils ein eigener pn-üüergang zum Plättchen gebildet wira.

üas fertige Geüilde ist in Fig. 5c veranschaulicht.

Im Anschluß hieran wird nach bekannten Verfahren das Plattchen 12 in oer oueren Hauptf l<icne mit einer Vielzanl von unmittelüar an die gi tterformi gen Vorsprung 2ö angrenzenuen Mesa-Rillen 26 in Form von umlaufenden Ki1 lenscnleifen versehen, welcne die jeweils zugeordnete n-Typ-rialbleiterschicht 13 umschließen, üiese Killen üo erstrecken sicn durch die p-Typ-ria!bleiterscnicnt Ib Dis in die η-Schicht 12. Gleichzeitig wird uie untere Hauptfläche des Plättcnens mit einer Vieizdni von unmittelbar unter den jitterförmigen Vorsprünqan c-i liegenden Killen 2ü versenen, welcne ois in die n-.Scnicnt 12 reichen. Die dreite jeder Kille ^O entspricnt praktiscn der Gesamtbreite eines Vorsprungs 28 und zweier einander benachoarter, üüer üer kille 20 liegender Killen 2o. Die Rillen ^O una 2o trennen die pn-Ouergänge unter den jeweiligen p-Schicnten 18 von denen der oenacnoarten Scnicnten Iu, so da3 im Plättcnen 12 eine Vielzahl von Tnyristor-ünips 10 festgelegt wird. Nacn dem Auftragen einer Glaspassivierschicnt auf die betreffenden Rillen <:ü und üo ergiut sich dann die Konstruktion qemäß Fig. 5d ozw. die Anordnung gemäö Fig. 3.

709QAG/0087

Gamäi Fig. 5e werden in an sicn oeicannter .Jeise eine Metallisierungsscnicnt ü4a, eine mit zentraler Öffnung versenene rietal lisierungsscni cn t <i4b und eine kleine Metal Ii si sierungsscnicht Ü4c in onmscnem Kontakt mit der p-Scfiicht 14, der zentral perforierten n-Scnicnt ld oiH. eier frei 1 iejenaen Flache der p-icr»icnt 15 angeordnet. Hierauf wird das rial Jleiterplättchen gemäß Fig. 5e längs der stricnpunktiert eingezeicnneten, gemäii Fig. 4 oder 5e mittig durcn die Vorspränge c'6 verlaufenden Linien JJ geschnitten unu dadurcn In eine Vielzanl von Chips 10 unterteilt.

brsicntlicherweise wird mit der Erfindung somit eine Halüleitervorricntung gescnaffen, die ein Haloleiter-Chip mit/einer in der einen riauptflacne ausgeui ldeten, eine gescnlossene Schleife bildenden Kille aufweist, welche den wesentlichen Γα 1 des Cnips umgibt und inrerseits von einem Umfangsabschnitt aus dem Halbleitermaterial des als Ausgangsmaterial benutzten Plättchens umschlossen ist. Die Halbleitervorrichtung ist daher auöerordentlicn brucn- und/oder rißbeständig. Außerdem wird erfindungsgemäß das Ausbringen an HalDleiter-Chips verbessert.

Obgleich die Erfindung vorstehend in einigen bevorzugten Ausfünrungsformen dargestellt und beschrieben 1st, sind dem Fachmann selustverständlich zahlreiche Änderungen und Abwandlungen möglich, ohne daß vom Rahmen der Erfindung abgewichen wird. Beispielsweise 1st die Erfindung nicht nur auf die beschriebenen Thyristoren, sondern gleichermaßen auf Transistoren, Halbleiterdioden usw. anwendbar. Außerdem kann die Passiv1erschient aus einem anderen geeigneten Material als Glas, etwa

709846/0887

aus Siliziumdioxid (SiOJ in Form eines Films, bestehen.

zusammenfassend wird mit der Erfindung also eine Halbleitervorrichtung jescnaffen, bei welcner ein rialbleiterplättchen mit einer Vielzanl von Halbleiter-Chips in waagerechten und lotrechten Keinen versehen ist» welche zwischen sicn gitterartige Zonen des Plattchens auf dessen gegenüberliegenden Hauptflächen festlegen. In der einen Hauptflache sind jeweils eine gescnlossene Scnieife bildende Rillen ausgebildet, welche jeweils einen Chip umschl ie,3en und weicne von den den oenacnbarten Cnip umschließenden Rillen auf Aostand angeordnet sind. In der gegenüberliegenden rlauptflache sind dagegen Rillen ausgeoildet, die in Überetistinimung mit den gi tterförmi gen Zonen des Plattchens verlaufen. Alle Rillen sind mit Glaspassivierscnicnten Dedeckt. Das Plättchen ist durch Schneiden längs der Hittellinien uer gitterförmigen Zonen in einzelne Halbleiter-Cnips unterteilbar.

709846/0887

Leerseite

Claims

Henkel, Kern, Feuer fr Hfinzel Patentanwälte

Möhlstraße 37

Mitsuuishi uenki Kaousnixi kaisna D-8000München80

Tokio, Japan Tel.:089/982085-87

* ^μ Telex: 0529802 hnkld

Telegramme: ellipsoid

27. April 1977

PATENTANSPRUCH

ridlüleitervorricntung, jesteriend aus einem HaIu-1 ei ter-Ciii η, mit zwei gegenüberliegenden riauptfläcnen, in denen jeweils mindestens ein pn-üoer-■jdiiij vorgesehen ist, sowie mit in ueiden riauptfldcnen ües Lnips ausgebildeten Trennrillen zur Trennung jeoes pn-üoergangs, dadurch g e κ e η η ieicnnet, daß die Frennrille in der einen liauptfldcne des rialol eiter-Lhi ps oie Forin einer gescit iossenen ocnleife üzw. einer umlaufenden Rille Desitzt, walcne den wesentlicnen Teil aes Caips

1 i eüt una inrerseits von einem Uinfangsaüscnni tt des rlaloleiter-Cnips umschlossen ist.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, da3 der ümfangsabscnnitt üoer die eine Hauptffecne des wesentlicnen Teils des HaIbleiter-Cnips ninausragt.

70904G/0Ö87

ORIGINAL