[go: up one dir, main page]

DE19501557A1 - Halbleitervorrichtung und Verfahren zu deren Herstellung - Google Patents

Halbleitervorrichtung und Verfahren zu deren Herstellung

Info

Publication number
DE19501557A1
DE19501557A1 DE19501557A DE19501557A DE19501557A1 DE 19501557 A1 DE19501557 A1 DE 19501557A1 DE 19501557 A DE19501557 A DE 19501557A DE 19501557 A DE19501557 A DE 19501557A DE 19501557 A1 DE19501557 A1 DE 19501557A1
Authority
DE
Germany
Prior art keywords
trench
semiconductor device
insulation layer
isolation
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19501557A
Other languages
English (en)
Other versions
DE19501557C2 (de
Inventor
Jae Kap Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19501557A1 publication Critical patent/DE19501557A1/de
Application granted granted Critical
Publication of DE19501557C2 publication Critical patent/DE19501557C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W20/069—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/859—Complementary IGFETs, e.g. CMOS comprising both N-type and P-type wells, e.g. twin-tub
    • H10W10/012—
    • H10W10/014—
    • H10W10/13—
    • H10W10/17—
    • H10W20/01—
    • H10W20/0698—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die vorliegende Erfindung betrifft im allgemeinen eine Halbleitervorrichtung und insbesondere eine Halbleitervorrichtung mit einem verkleinerten Verbindungsgebiet, in welchem eine Drainelektrode eines PMOS mit einer Drainelektrode eines NMOS verbunden sind und die Erfindung betrifft ein Verfahren zu deren Herstellung.
Eine hohe Integration einer Halbleitervorrichtung wird durch eine erhebliche Verkleinerung des Gebietes erreicht, das durch eine Einheitszelle eingenommen wird. Ein Gebiet einer Halbleitervorrichtung zur Verbindung eines Drains eines PMOS mit einem Drain eines NMOS ist allgemein als eine Struktur bekannt, die das größte Gebiet bei einer Halbleitervorrichtung einnimmt. Diese Verbindung wird typischerweise durch eine Kontaktöffnung mit einem leitfähigen Leiter hergestellt.
Um die vorliegende Erfindung besser zu verstehen, wird im folgenden eine bekannte Technik zur Herstellung einer Halbleitervorrichtung unter Bezugnahme auf einige Figuren beschrieben.
Fig. 2 zeigt ein Schaltkreisdiagramm zur Darstellung einer Halbleitervorrichtung, die weit verbreitet in integrierten Schaltungen verwendet wird. Dabei ist VDD mit einer Sourceelektrode des PMOS verbunden. Eine Drainelektrode des PMOS ist mit einer Drainelektrode des NMOS verbunden. Eine Sourceelektrode des NMOS ist mit VSS verbunden. Bei diesem Schaltkreisdiagramm wird in Abhängigkeit von der an der Gateelektrode (Vin) des PMOS oder NMOS angelegten Spannung die Ausgangsspannung (Vout) des PMOS oder NMOS bestimmt.
Fig. 3 zeigt die Halbleitervorrichtung nach Fig. 2, welche auf einem Halbleitersubstrat in bekannter Technik hergestellt ist. Das Halbleitersubstrat 1 weist einen N- Graben 10 und einen P-Graben 20 auf. Eine Isolationsschicht 2 zur Bauelementisolierung ist im Grenzbereich zwischen N- Graben 10 und P-Graben 20 gebildet. Darauffolgend wird ein PMOS-Transistor mit Gateoxid 3, Gateelektrode 4, Sourceelektrode 15A und Drainelektrode 15B auf einem aktiven Bereich des N-Grabens 10 gebildet. In ähnlicher Weise wird ein NMOS-Transistor aus Gateoxid 3, Gateelektrode 4, Sourceelektrode 25A und Drainelektrode 25B auf einem aktiven Bereich des P-Grabens 20 gebildet. Anschließend wird eine Deckenisolationsschicht über die sich ergebende Struktur aufgetragen. Zwei Kontaktöffnungen werden zum Freilegen von Drainelektrode 15B des PMOS und Drainelektrode 25B des NMOS entsprechend gebildet. Um die Drainelektrode 15B des PMOS mit der Drainelektrode 25B des NMOS zu verbinden, wird ein leitfähiger Leiter in die beiden Kontaktöffnungen eingefüllt.
Auch wenn bei dieser vorbekannten Technik, das heißt, der Elementisolationsschicht zwischen dem N-Graben und dem P- Graben und den Kontaktöffnungen zum Freilegen der Drainelektroden von PMOS und NMOS, die Größe der Halbleitervorrichtung bis zu einen gewissen Grad vermindert werden kann, ist es im wesentlichen unmöglich, eine hohe Integration einer Halbleitervorrichtung durch diese bekannte Technik zu erhalten.
Der Erfindung liegt daher die Aufgabe zugrunde, die beim Stand der Technik auftretenden Nachteile zu überwinden und eine Halbleitervorrichtung mit verminderter Einheitsfläche bereitzustellen.
Eine weitere Aufgabe der vorliegenden Erfindung ist die Bereitstellung eines Verfahrens zur Herstellung der Halbleitervorrichtung.
Gemäß eines Aspekts der vorliegenden Erfindung wird eine Halbleitervorrichtung bereitgestellt, welche aufweist: einen N-Graben und einen P-Graben, welche beide in einer Halbleitervorrichtung gebildet sind; einen Graben zur Grabenisolation, welcher in einem Grenzbereich zwischen N- Graben und P-Graben und tiefer als diese Gräben gebildet ist; einen PMOS und einen NMOS, welche entsprechend in dem N-Graben und P-Graben gebildet sind und deren Drainelektroden benachbart zu dem Graben gebildet sind; eine Isolationsschicht zur Grabenisolierung, welche einen Teil des Grabens auffüllt; eine Zwischenisolationsschicht, in welcher eine Kontaktöffnung oberhalb des Grabens und eines Gebietes der Drainelektroden gebildet ist; und einen leitfähigen Leiter, welcher die Kontaktöffnung und den anderen Teil des Grabens vollständig füllt, wobei die Drainelektroden miteinander durch den leitfähigen Leiter verbunden sind.
Gemäß eines weiteren Aspekts der vorliegenden Erfindung wird ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitgestellt, welches die folgenden Schritte aufweist: Bilden eines Grabens zur Grabenisolierung in einem vorbestimmten Gebiet eines Halbleitersubstrats; vollständiges Auffüllen des Grabens zur Grabenisolierung mit einer Isolationsschicht; Bilden eines N-Grabens und eines P- Grabens in dem Halbleitersubstrat, wobei der Graben zur Grabenisolierung zwischen dem N-Graben und dem P-Graben angeordnet ist; aufeinanderfolgendes Bilden eines Gateoxids und einer Gateelektrode auf dem N-Graben und dem P-Graben; Bilden einer P⁺-Typ Sourceelektrode und einer P⁺-Typ Drainelektrode im N-Graben und einer N⁺-Typ Sourceelektrode und einer N⁺-Typ Drainelektrode in dem P-Graben, wobei die Drainelektroden benachbart zu dem Graben gebildet sind; Bilden einer Deckenzwischenisolationsschicht auf der Struktur; Selektives Ätzen der Zwischenisolationsschicht zur Bildung einer Kontaktöffnung, welche die Drainelektroden benachbart zum Graben und die Isolationsschicht in dem Graben freilegt; und Einfüllen eines leitfähigen Leiters in die Kontaktöffnung zur Verbindung der Drainelektroden miteinander.
Im folgenden wird ein vorteilhaftes Ausführungsbeispiel der vorliegenden Erfindung anhand der in der Zeichnung beigefügten Figuren näher erläutert und beschrieben.
Es zeigen:
Fig. 1A bis 1E einen schematischen Querschnitt zur Darstellung eines Verfahrens zur Herstellung einer Halbleitervorrichtung entsprechend zur Fig. 2 gemäß der vorliegenden Erfindung;
Fig. 2 ein Schaltkreisdiagramm einer Halbleitervorrichtung zur Darstellung einer Verbindung einer Drainelektrode eines PMOS mit einer Drainelektrode eines NMOS; und
Fig. 3 einen schematischen Querschnitt zur Darstellung der bekannten Halbleitervorrichtung nach Fig. 2.
In den Fig. 1 sind bevorzugte Verfahrensschritte zur Herstellung der Halbleitervorrichtung gemäß Fig. 2 auf einem Halbleitersubstrat entsprechend zur vorliegenden Erfindung dargestellt. Die bevorzugten Verfahrensschritte werden im Detail in Verbindung mit den Fig. 1A bis 1E beschrieben.
Nach Fig. 1A sind ein N-Graben 10 und ein P-Graben 20 in einem Halbleitersubstrat 1 gebildet. Davor wird ein Graben 30 zur Grabenisolierung in einem vorbestimmten Gebiet des Halbleitersubstrates 1 gebildet. Der Graben 30 ist beispielsweise ungefähr 0,3 bis 3,0 µm breit und ungefähr 1,5 bis 10 im tief. Der Graben 30 ist mit einer Isolationsschicht 31 zur Grabenisolation, wie beispielsweise einem Oxid, gefüllt. Darauffolgend werden Dotierungsmittel durch Ionenimplantation in das Substrat eindotiert. Bei der Dotierung wird eine N-Grabenmaske (nicht dargestellt) zur Bildung des N-Grabens 10 verwendet. Bei der Herstellung des P-Grabens 20 wird eine P-Grabenmaske (nicht dargestellt) verwendet. Als Ergebnis ist der Graben 30 zur Grabenisolation zwischen dem N-Graben 10 und dem P-Graben 20 ausgebildet.
Fig. 1B zeigt einen Querschnitt nach Bildung eines Gateoxids 3 und einer Gateelektrode 4 auf dem N-Graben 10 und auf dem P-Graben 20, wobei vorher eine Bauelementisolationsschicht (nicht dargestellt) in einem vorbestimmten Bauelementisolationsbereich ohne Graben 30 gebildet und P⁺- Verunreinigungen und N⁺-Verunreinigungen entsprechend in den N-Graben 10 und in den P-Graben 20 zur Bildung einer Sourceelektrode 15A und einer Drainelektrode 15B im N-Graben und eine Sourceelektrode 25A und einer Drainelektrode 25B in dem P-Graben implantiert wurden. Darauffolgend wird eine Deckenzwischenisolationsschicht 6 aus beispielsweise Bor- Phosphor-Silikatglas (BPSG) auf der sich ergebenden Struktur aufgetragen.
Nach Fig. 1C wird die Zwischenisolationsschicht 6 mittels einer Kontaktmaske (nicht dargestellt) zur Bildung einer Kontaktöffnung 7 geätzt, welche Kontaktöffnung ein Gebiet einer Drainelektrode 15B des PMOS, ein Gebiet einer Drainelektrode 25B des NMOS und die Isolationsschicht zur Grabenisolierung freilegt. Durch dieses Ätzen wird die Isolationsschicht 31 des Grabens überätzt, wodurch Seitenflächen der Drainelektroden 15B, 25B und ein Gebiet der Gräben benachbart zum Graben 30 freigelegt werden. Darauffolgend wird eine erste Maske 32 auf der Zwischen­ isolationsschicht 6 oberhalb des NMOS in einer solchen Weise aufgetragen, daß sie die überätzte Isolationsschicht 31 überlappt. Unter Verwendung dieser Maske werden P⁺- Verunreinigungen zur Bildung einer Drainelektrode 15C auf einer Seite der Kontaktöffnung 7 implantiert. Wie im folgenden beschrieben wird, trägt diese gebildete Drainelektrode 15C zur Vergrößerung des Kontaktgebiets mit einem leitfähigen Material bei, wobei zusätzlich verhindert wird, daß das leitfähige Material in direkten Kontakt mit dem P-Graben und N-Graben gerät.
Fig. 1D zeigt einen Querschnitt nach Bilden einer zweiten Maske 32 auf der Zwischenisolationsschicht 6 oberhalb des PMOS in einer solchen Weise, daß sie die überätzte Isolationsschicht 31 überlappt. Vorher wurde die erste Maske 31 entfernt. Darauffolgend werden N⁺-Verunreinigungen zur Bildung einer Drainelektrode 25C auf der anderen Seite der Kontaktöffnung 7 implantiert.
Schließlich zeigt Fig. 1E einen Querschnitt nach Entfernen der zweiten Maske 32 und Einfüllen eines leitfähigen Leiters 35 in die resultierende Kontaktöffnung 7. In diesem Zustand sind Drainelektroden 15B und 25B miteinander durch den Leiter 35 verbunden, während N-Graben 10 und P-Graben 20 zur Grabenisolierung voneinander durch die Isolationsschicht elektrisch isoliert sind.
Wie vorangehend beschrieben, isoliert die Isolationsschicht zur Grabenisolierung N-Graben und P-Graben elektrisch voneinander. Die Drainelektrode des PMOS und die Drainelektrode des NMOS sind benachbart zum Graben zur Grabenisolierung angeordnet und die Drainelektroden sind miteinander durch einen eine Kontaktöffnung auffüllenden Leiter verbunden, wodurch insgesamt die Größe der Halbleitervorrichtung vermindert wird.
Weitere Merkmale, Vorteile und Ausführungsbeispiele der vorliegenden Erfindung ergeben sich für einen Fachmann durch die vorangehende Beschreibung. Wenn auch ein bestimmtes Ausführungsbeispiel der Erfindung im Detail beschrieben wurde, sind verschiedene Variationen und Modifikationen ohne Verlassen des Schutzumfangs möglich.

Claims (13)

1. Halbleitervorrichtung, gekennzeichnet durch:
einen N-Graben (10) und einen P-Graben (20), welche beide in einer Halbleitervorrichtung gebildet sind;
einen Graben (30) zur Grabenisolierung, welcher in einem Grenzbereich zwischen N-Graben (10) und P-Graben (20) und mit einer größeren Tiefe als diese Gräben gebildet ist;
einen PMOS und einem NMOS, welche entsprechend in dem N-Graben (10) und dem P-Graben (20) gebildet sind, wobei Drainelektroden (15B, 25B) von PMOS und NMOS benachbart zum Graben (30) gebildet sind;
eine Isolationsschicht (31) zur Grabenisolierung, welche einen Teil des Grabens (30) auffüllt;
eine Zwischenisolationsschicht (6), in welcher eine Kontaktöffnung (7) oberhalb des Grabens (30) und eines Gebietes der Drainelektroden (15B, 25B) gebildet ist; und
einen die Kontaktöffnung (7) und den übrigen Teil des Grabens (30) vollständig auffüllenden Leiter (35), welcher die Drainelektroden (15B, 25B) miteinander verbindet.
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Drainelektroden (15B, 25B) sich entlang der entsprechenden Seitenwände des Grabens (30) erstrecken.
3. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleitersubstrat (1) vom P- Typ oder N-Typ ist.
4. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Graben (30) zur Grabenisolierung eine Breite von ungefähr 0,3 bis 3,0 µm aufweist.
5. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Graben (30) zur Grabenisolierung eine Tiefe von ungefähr 1,5 bis 10 µm aufweist.
6. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Isolationsschicht (31) zur Grabenisolierung ein Oxid ist.
7. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Zwischenisolationsschicht (6) ein Bor-Phosphor-Silikatglas ist.
8. Verfahren zur Herstellung einer Halbleitervorrichtung, gekennzeichnet durch die folgenden Schritte:
Bilden eines Grabens (30) zur Grabenisolierung in einem vorbestimmten Gebiet eines Halbleitersubstrats (1);
Vollständiges Füllen des Grabens (30) zur Grabenisolierung mit einer Isolationsschicht (31);
Bilden eines N-Grabens (10) und eines P-Grabens (20) im Halbleitersubstrat, wobei der Graben (30) zur Grabenisolierung zwischen N-Graben (10) und P-Graben (20) angeordnet ist;
Bilden eines Gateoxids (3) und einer Gateelektrode (4) aufeinanderfolgend auf dem N-Graben (10) und auf dem P-Graben (20);
Bilden einer P⁺-Typ Sourceelektrode (15A) und einer P⁺- Typ Drainelektrode (15B) im N-Graben und einer N⁺-Typ Sourceelektrode (25A) und einer N⁺-Typ Drainelektrode (25B) in dem P-Graben (20), wobei die Drainelektroden (15B, 25B) benachbart zum Graben (30) gebildet sind;
Bilden einer Deckenzwischenisolationsschicht (6) auf der sich ergebenden Struktur;
Selektives Ätzen der Zwischenisolationsschicht (6) zur Bildung einer Kontaktöffnung (7), welche die Drainelektroden (15B, 25B) benachbart zum Graben (30) und die Isolationsschicht (31) im Graben (30) freilegt; und
Einfüllen eines leitfähigen Leiters in die Kontaktöffnung (7) zur Verbindung der Drainelektroden (15B, 25B) miteinander.
9. Verfahren nach Anspruch 8, gekennzeichnet durch den weiteren Schritt:
Entfernen einer vorbestimmten Dicke der Isolationsschicht (31) des Grabens (30) beim selektiven Ätzen, um Gebiete des N-Grabens (10) und des P-Grabens (20) in dem Graben (30) freizulegen und um P⁺-Verunreinigungen und N⁺-Verunreinigungen in die freigelegten Gebiete von N-Graben (10) und P-Graben (20) entsprechend zu implantieren, um P-Typ Drainelektrode (15B, 15C) und N-Typ Drainelektrode (25B, 25C) zu erweitern.
10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß das Halbleitersubstrat (1) vom P- oder N-Typ ist.
11. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der Graben (30) zur Grabenisolierung eine Breite von ungefähr 0,3 bis 3,0 µm und eine Tiefe von ungefähr 1,5 bis 10 µm aufweist.
12. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Isolationsschicht (31) zur Grabenisolierung ein Oxid ist.
13. Verfahren nach Anspruch 8, gekennzeichnet durch Bilden der Zwischenisolationsschicht (6) durch Ablagerung und Einebnung eines Bor-Phosphor-Silikatglases.
DE19501557A 1994-01-19 1995-01-19 CMOS-Halbleitervorrichtung und Verfahren zu deren Herstellung Expired - Fee Related DE19501557C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940000974A KR0137974B1 (ko) 1994-01-19 1994-01-19 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
DE19501557A1 true DE19501557A1 (de) 1995-08-03
DE19501557C2 DE19501557C2 (de) 1999-04-08

Family

ID=19375953

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19501557A Expired - Fee Related DE19501557C2 (de) 1994-01-19 1995-01-19 CMOS-Halbleitervorrichtung und Verfahren zu deren Herstellung

Country Status (4)

Country Link
US (2) US5573969A (de)
KR (1) KR0137974B1 (de)
DE (1) DE19501557C2 (de)
GB (1) GB2286082B (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130871A (ja) * 1993-06-28 1995-05-19 Toshiba Corp 半導体記憶装置
JP3058112B2 (ja) * 1997-02-27 2000-07-04 日本電気株式会社 半導体装置およびその製造方法
US6004835A (en) 1997-04-25 1999-12-21 Micron Technology, Inc. Method of forming integrated circuitry, conductive lines, a conductive grid, a conductive network, an electrical interconnection to anode location and an electrical interconnection with a transistor source/drain region
US5874328A (en) * 1997-06-30 1999-02-23 Advanced Micro Devices, Inc. Reverse CMOS method for dual isolation semiconductor device
GB9723468D0 (en) 1997-11-07 1998-01-07 Zetex Plc Method of semiconductor device fabrication
US6018180A (en) * 1997-12-23 2000-01-25 Advanced Micro Devices, Inc. Transistor formation with LI overetch immunity
US6093629A (en) * 1998-02-02 2000-07-25 Taiwan Semiconductor Manufacturing Company Method of simplified contact etching and ion implantation for CMOS technology
US6180494B1 (en) * 1999-03-11 2001-01-30 Micron Technology, Inc. Integrated circuitry, methods of fabricating integrated circuitry, methods of forming local interconnects, and methods of forming conductive lines
KR20000065719A (ko) * 1999-04-08 2000-11-15 김영환 반도체 소자 및 그 제조방법
US6144086A (en) * 1999-04-30 2000-11-07 International Business Machines Corporation Structure for improved latch-up using dual depth STI with impurity implant
US6265292B1 (en) * 1999-07-12 2001-07-24 Intel Corporation Method of fabrication of a novel flash integrated circuit
US6358803B1 (en) 2000-01-21 2002-03-19 Advanced Micro Devices, Inc. Method of fabricating a deep source/drain
US6335249B1 (en) * 2000-02-07 2002-01-01 Taiwan Semiconductor Manufacturing Company Salicide field effect transistors with improved borderless contact structures and a method of fabrication
JP2002237575A (ja) * 2001-02-08 2002-08-23 Sharp Corp 半導体装置及びその製造方法
US6498371B1 (en) * 2001-07-31 2002-12-24 Advanced Micro Devices, Inc. Body-tied-to-body SOI CMOS inverter circuit
US7081398B2 (en) * 2001-10-12 2006-07-25 Micron Technology, Inc. Methods of forming a conductive line
JP3828419B2 (ja) * 2001-12-25 2006-10-04 株式会社東芝 半導体装置及びその製造方法
KR100437856B1 (ko) * 2002-08-05 2004-06-30 삼성전자주식회사 모스 트랜지스터 및 이를 포함하는 반도체 장치의 형성방법.
US7118966B2 (en) * 2004-08-23 2006-10-10 Micron Technology, Inc. Methods of forming conductive lines
US7595232B2 (en) 2006-09-07 2009-09-29 International Business Machines Corporation CMOS devices incorporating hybrid orientation technology (HOT) with embedded connectors
US9136340B2 (en) 2013-06-05 2015-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Doped protection layer for contact formation
US9425240B2 (en) 2013-08-28 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensors with organic photodiodes and methods for forming the same
US9437470B2 (en) 2013-10-08 2016-09-06 Cypress Semiconductor Corporation Self-aligned trench isolation in integrated circuits

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0159483A2 (de) * 1984-02-14 1985-10-30 Kabushiki Kaisha Toshiba Verfahren zur Herstellung einer Halbleiteranordnung mit einer Wanne, z.B. einer komplementären Halbleiteranordnung
JPH02123752A (ja) * 1988-11-02 1990-05-11 Hitachi Ltd 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59155943A (ja) * 1983-02-25 1984-09-05 Mitsubishi Electric Corp 半導体装置の製造方法
JPS59188936A (ja) * 1983-04-11 1984-10-26 Hitachi Ltd 半導体装置の製造方法
JPS6038861A (ja) * 1983-08-12 1985-02-28 Hitachi Ltd 相補型の半導体集積回路装置の製造方法
JP2538857B2 (ja) * 1984-02-14 1996-10-02 株式会社東芝 半導体装置の製造方法
JPS60171760A (ja) * 1984-02-17 1985-09-05 Hitachi Ltd 半導体集積回路装置の製造方法
JPH0793282B2 (ja) * 1985-04-15 1995-10-09 株式会社日立製作所 半導体装置の製造方法
US4766090A (en) * 1986-04-21 1988-08-23 American Telephone And Telegraph Company, At&T Bell Laboratories Methods for fabricating latchup-preventing CMOS device
JPS62269336A (ja) * 1986-05-17 1987-11-21 Matsushita Electronics Corp 半導体集積回路の製造方法
JPS63116445A (ja) * 1986-11-04 1988-05-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPS6425971A (en) * 1987-07-18 1989-01-27 Kobe Steel Ltd Steel product plated with al-si alloy by vacuum deposition and having high corrosion resistance and production thereof
JPH01125971A (ja) * 1987-11-11 1989-05-18 Seiko Instr & Electron Ltd Ｃ−ｍｉｓ型半導体装置とその製造方法
US5015594A (en) * 1988-10-24 1991-05-14 International Business Machines Corporation Process of making BiCMOS devices having closely spaced device regions
US4927777A (en) * 1989-01-24 1990-05-22 Harris Corporation Method of making a MOS transistor
US4945070A (en) * 1989-01-24 1990-07-31 Harris Corporation Method of making cmos with shallow source and drain junctions
US5137837A (en) * 1990-08-20 1992-08-11 Hughes Aircraft Company Radiation-hard, high-voltage semiconductive device structure fabricated on SOI substrate
JP3308556B2 (ja) * 1991-05-08 2002-07-29 日本電気株式会社 半導体装置の製造方法
JPH0513566A (ja) * 1991-07-01 1993-01-22 Toshiba Corp 半導体装置の製造方法
JPH05183159A (ja) * 1992-01-07 1993-07-23 Fujitsu Ltd 半導体装置及びその製造方法
JP2740087B2 (ja) * 1992-08-15 1998-04-15 株式会社東芝 半導体集積回路装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0159483A2 (de) * 1984-02-14 1985-10-30 Kabushiki Kaisha Toshiba Verfahren zur Herstellung einer Halbleiteranordnung mit einer Wanne, z.B. einer komplementären Halbleiteranordnung
JPH02123752A (ja) * 1988-11-02 1990-05-11 Hitachi Ltd 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM Techn.Discl.Bull., Vol. 27, No. 5, 1984, S. 3045 *

Also Published As

Publication number Publication date
DE19501557C2 (de) 1999-04-08
GB2286082B (en) 1998-01-07
GB9500995D0 (en) 1995-03-08
US5573969A (en) 1996-11-12
US5831305A (en) 1998-11-03
GB2286082A (en) 1995-08-02
KR0137974B1 (ko) 1998-06-15

Similar Documents

Publication Publication Date Title
DE19501557C2 (de) CMOS-Halbleitervorrichtung und Verfahren zu deren Herstellung
DE69617849T2 (de) Halbleiter-Kondensator und Verfahren zu seiner Herstellung
DE3037431C2 (de)
DE4220497B4 (de) Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE19727232C2 (de) Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE2930630C2 (de) Halbleiterbauelement sowie Verfahren zu seiner Herstellung
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE2911132A1 (de) Verfahren zur bildung einer kontaktzone zwischen schichten aus polysilizium
DE3106202A1 (de) Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE10124413A1 (de) Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben
DE3134110A1 (de) Integrierte halbleiterschaltung
DE10235986A1 (de) Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben
DE19860505A1 (de) ESD-Schutzschaltung und Verfahren zu deren Herstellung
DE19837395A1 (de) Verfahren zur Herstellung einer Halbleiter-Isolationsschicht und eines diese Halbleiter-Isolationsschicht enthaltenden Halbleiterbauelements
DE3530773A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE69226223T2 (de) Kontaktausrichtung für Festwertspeicher
DE2921010A1 (de) Verfahren zur herstellung von sowie strukturen fuer vlsi-schaltungen mit hoher dichte
DE2922016A1 (de) Vlsi-schaltungen
DE2454705A1 (de) Ladungskopplungsanordnung
DE4038114A1 (de) Halbleiterspeicher und verfahren zu seiner herstellung
DE19825524B4 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE3543937C2 (de)
DE3142448C2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE10246682A1 (de) Halbleiter-Vorrichtung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140801