[go: up one dir, main page]

DE3121224C2 - MOS-Transistor für hohe Betriebsspannungen - Google Patents

MOS-Transistor für hohe Betriebsspannungen

Info

Publication number
DE3121224C2
DE3121224C2 DE3121224A DE3121224A DE3121224C2 DE 3121224 C2 DE3121224 C2 DE 3121224C2 DE 3121224 A DE3121224 A DE 3121224A DE 3121224 A DE3121224 A DE 3121224A DE 3121224 C2 DE3121224 C2 DE 3121224C2
Authority
DE
Germany
Prior art keywords
area
drain
source
mos transistor
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3121224A
Other languages
English (en)
Other versions
DE3121224A1 (de
Inventor
Takeo Osaka Fujimoto
Katsumi Sakai Osaka Miyano
Kiyotoshi Nara Nakagawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of DE3121224A1 publication Critical patent/DE3121224A1/de
Application granted granted Critical
Publication of DE3121224C2 publication Critical patent/DE3121224C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/299—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
    • H10D62/307—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations the doping variations being parallel to the channel lengths
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

Der MOS-Transistor hat als Besonderheit eine seinen Kanalbereich (4) überdeckende Abdeckung (13, 13Δ, 8Δ, 9Δ), die aus in mehreren Schichten und in Verbindung mit dazwischenliegenden Isolierschichten (12, 15) angeordneten Elementen besteht. Vorzugsweise besteht zwischen ersten und zweiten Abdeckschichten (13, 13Δ) und den Drain-, Source- und Gate-Elektroden (9, 8, 10) keinerlei Verbindung, Eine der Abdeckschichten ist eine Feldplattenschicht (8Δ, 9Δ) und liegt über den anderen beiden Abdeckschichten (13, 13Δ).

Description

dadurch gekennzeichnet, daß zwischen der Abdeckung (13) und der weiteren Isolierschicht (IS) eine zweite Isolierschicht (12) und darauf eine zweite Abdeckung mit mindestens einem auf schwimmendem Potential liegenden Element (13') derart angeordnet ist, daß die auf schwimmendem Potential liegenden Elemente der Abdeckungen (13, 13') die Schicht (5) hohen spezifischen Widerstands gegen Einflüsse der Feldplatten ([', 9') abschirmen.
2. MOS-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß der Kanalberelch (4) den Sourceberelch (2) umgibt und höher dotiert ist als das Substrat.
3. MOS-Transistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß
sich ein dotierter Feldbereich (6) an den Kanalberelch (4) auf der dem Bereich (5) hohen spezifischen Widerstands gegenüber liegenden Seite anschließt, und
die Sourceelektrode (8) den Sourceberelch (2), dem Kanalberelch (4) und den dotierten Feldbereich (6) kontaktiert.
4. MOS-Transistor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die auf schwimmendem Potential liegenden Elemente (13, 13') aus polykristallinen! Silizium oder aus Al, Mo oder W bestehen.
Die Erfindung betrifft einen MOS-Transistor für hohe Betriebsspannungen gemäß dem Oberbegriff des Haupt
anspruchs.
Ein solcher MOS-Transistor Ist In der nicht vorveröffentlichten DE-OS 30 46 749 beschrieben.
Der Erfindung Hegt die Aufgabe zugrunde, einen MOS-Transistor für hohe Betriebsspannungen der genannten Art so auszubilden, daß er noch höheren Spannungen standhält als bisher.
Die erfindungsgemäße Lösung 1st Im Hauptanspruch wiedergegeben. Vorteilhafte Weiterbildungen sind ίο Gegenstand von Unteransprüchen.
Nachstehend wird ein die Merkmale der Erfindung aufweisendes Ausführungsbeispiel unter Bezugnahme auf die Zeichnungen näher erläutert. Darin zeigt
Flg. 1 eine Schnittdarstellung durch das nachstehend beschriebene Ausführungsbeispiel eines erfindungsgemäßen MOS-Transistors, und
Flg. 2 (a) bis 2 (0 Produktionsschritte bei der Herstellung des Transistors von Flg. 1.
Das In Fig. 1 dargestellte Ausführungsbeispiel eines erfindungsgemäßen MOS-Transistors für hohe Betriebsspannungen besteht aus einem Halbleitersubstrat 1 vom P-Typ, je einem Sourcenberelch 2 und einem Dralnberelch 3 vom N+-Typ, einem Bereich 4 vom P*-Typ, einer Plnch-Schlcht vom N"-Typ mit hohem spezifischem Widerstand, einem dotierten Feldbereich 6, einer Source-Elektrode 8, einer Drain-Elektrode 9 und einer Gate-Elektrode JO, Isolierschichten 11, 12 und 15, potentialmäßig schwimmenden Elementen 13, 13', Feldplatten 8', 9' und 14 sowie einer Schutzisolierschicht 16. Der P-Berelch 4 dient als Kanal dieses MOS-Transistors und 1st mittels bekannter »Selbstausrlchtungstechnlk« um den N+-Source-Berelch 2 herumgeformt. Die N--Pinch-Schlcht 5 und die Drain-Elektrode 9 sind mit dem N+-Dralnberelch 3, und die Source-Elektrode 8 mit dem N+-Sourcebereich 2 verbunden. Das potentialmäßig schwimmende Element 13 ist vorzugsweise aus Al, polykristallinem Silicium, Mo oder W hergestellt, durch die Isolierschicht 12 abgedeckt und auf diese Welse von den Feldplatten 8' und 9' getrennt, welche von der Source-Elektrode 8 bzw. Drain-Elektrode 9 ausgehen.
Die vorzugsweise aus polykristallinem Silicium hergestellte Feldplatte 14 geht von der Drain-Elektrode aus. Das von dem Drainbereich 3 abgekehrte Ende der Schicht 5 Ist von dem F-Kanalbereich 4 durch einen Trennabschnitt 7 getrennt. Der außerhalb des Bereichs 4 liegende Bereich 6 Ist durch Dotierung In eine P-Schlcht verwandelt und die Source-Elektrode 3 1st außer mit Bereich 2 auch mit den Bereichen 4 und 6 verbunden. Die bestehende Verbindung zwischen dem Kanalberelch 4, Sourceberelch 2 und dotierten Feldbereich 6 sowie die Anordnung des Trennabschnitts 7 verleihen dem Halbleiterbauelement eine hohe Spannungsfestigkeit sowohl Im abgeschalteten Zustand wie Im Betrieb mit hoher Vorspannung; die sog. EIN-Spannungsfestlgkelt 1st wesentlich verbessert.
Die jeweils von der Source-Elektrode 8 bzw. Drain-Elektrode 9 ausgehenden Feldplatten 8' und 9' sind auf der dritten Isolierschicht IS angeordnet und bilden gemeinsam mit den potentialmäßig schwimmenden EIementen 13 und 13' eine Abdeckung, welche die N"-Schlcht 5 mit hohem spezifischem Widerstand vollständig und so wirkungsvoll überdeckt, daß der MOS-Transistor eine hohe Zuverlässigkeit erreicht. Eine Besonderheit des erfindungsgemäßen MOS-Transistors besteht darin, daß die zwei oder mehr potentialmäßig schwimmenden Elemente 13 und 13' die N"-Schicht 5 gegen Einflüsse seitens der Feldplatten 8' und 9' abschirmen, so daß der Transistor gute Betriebs-Eigenschaften und
eine hohe Spannungsfestigkeit aufweist.
Nachstehend wird die Herstellung des Transistors von Fig. 1 schrittweise in Verbindung mit Fig. 2 erläutert. Gem. Flg. 2 (a) wird das eine geringe Verunreinigungsdichte aufweisende Halbleitersubstrat 1 vom P-Typ an den Stellen wo sich nachher der Source- und Kanalbereich befinden mit einem Resist 18 abgedeckt. Durch einen die Gesamtoberfläche dieses Substrats 1 bedeckenden Oxidfilm 17 werden Phosphor-Ionen injiziert und durch Wärmebehandlung eindiffundiert, um die N"-Plnch-Schidn 5 mit hohem spezifischem Widerstand zu bilden.
Der durch Wärmebehandlung In Fig. 2(a) entstandene dicke Oxldfllm 19 wird in Flg. 2 (b) durch Fotoätztechnik im Source- und Drainbereich mit Fenstern versehen, In denen anschließend ein dünner Oxidfilm 20 gebildet wird. Die Oberseite ist teilweise mit einem Resist 21 überdeckt, und durch Ionen-Injektion von Bor und Dlfruslonsbehandlung von der Oberfläche her wird der P^Kanalberelch 4 ausgebildet, welcher von der Pinch-Schicht 5 durch eine Trennzone 7 getrennt ist.
Mit Flg. 2(c) werden zwei N*-Berelche durch Diffusion oder Ionen-lnjektlon hergestellt, welche den Source-Berelch 2 und Drainbereich 3 bilden. Danach werden die Oxidfilme 19 und 20 entfernt. Die Oberfläche wird teilweise mit einer Resistschlcht 22 überdeckt und dann durch Ionen-Injektion von Bor der dotierte P^-Feldberelch 6 erzeugt. Mit Flg. 2(d) wird ein vorzugsweise etwa 1,2 μτα dicker Oxldfllm 11 aufgedampft, Im Bereich von Drain, Gate und Source entfernt und dort durch einen dünnen Oxldfllm 23 ersetzt, um eine Gate-Ox'dschlcht zu bilden. Auf der gesamten Oberfläche wird dann eine Schicht aus vorzugsweise polykristallinem Silicium gebildet und einer N+-Dotlerung und Diffusion unterzogen. Durch Wegätzen der nicht-gewünschten Abschnitte werden das schwimmende Element 13, die Gate-Elektrode 10 und die von der Drain-Elektrode 9 ausgehende Feldplatte 14 gebildet.
Gemäß Fig. 2(e) wird auf der gesamten Oberfläche des Substrats 1 ein dünner Film 12 aus Phosphatsilikat- <to Glas hergestellt, der jeweils über dem Source- und Drain-Elektrodenbereich ein Fenster hat. Die Gesamtoberfläche wird mit einer Schicht vorzugsweise aus Al bedeckt und an nicht-erwünschten Stellen so entfernt, daß dadurch die Source- und Drain-Elektroden 8 und 9 sowie das IeItfähigkeitsmäßig schwimmende Element 13' gebildet werden. Die schwimmenden Elemente 13 liegen zur diskreten Abdeckung der Schicht 5 auf der Isolierschicht 11, und die lelüähigkeltsmäßlg schwimmenden Elemente 13' liegen Ihrerseits zur diskreten Abdeckung der Schicht 5 auf der Isolierschicht 12. Durch die Kombination aus den schwimmenden Elementen 13 und 13' ist eine vollständige Abdeckung für die Schicht 5 gebildet. Danach wird gemäß F i g. 2 (0 auf die gesamte Oberfläche eine Isolierschicht 15 aus vorzugsweise Phosphatsllikat-Glhs In der Welse aufgedampft, daß jeweils ein Fenster gegenüber dem Drain- und dem Source-Elektrodenbereich gebildet wird. Danach werden durch Belegen der Gesamtoberfläche mit einer vorzugsweise aus Al zusammengesetzten Schicht und durch Entfernen der nicht-erwünschten AbschnlUe die Feldplatten 8' und 9' gebildet, welche durch die Schicht 15 hindurch eine zusätzliche und die leitfähigkeitsmäßig schwimmenden Elemente 13, 13' ergänzende Abdeckung für die Schicht bilden. Damit Ist die Schicht 5 vollständig abgedeckt. Die Enden der Feldplatten 8' und 9' liegen relativ nahe nebeneinander. Abschließend wird das Halbleiterbauelement mit einer Schutzlsollerschlcht 16 überdeckt, und der Transistor 1st damit fertig.
Jedes der beiden potentialmäßig schwimmenden Elemente 13 und 13' kann aus poly kristallinem Silicium, Al, Mo oder W hergestellt ein. Der Aufbau des in Fig. 1 dargestellten MOS-FETs kann in der Weise abgewandelt werden, daß nach Art der Elemente 13 und 13' zwei oder mehr Blöcke von potentialmäßig schwimmenden Elementen angeordnet sind. Ferner können die Isolierschichten 11, 12 und 15 durch jsde denkbare Art von Isolierfilm gebildet und auch Im sogenannten LOCOS-Verfahren (Local Oxidation of Silicon) hergestellt sein.
Hierzu 2 Blatt Zeichnungen

Claims (1)

  1. Patentansprüche: 1. MOS-Tanslstor für hohe Betriebsspannungen mit
    einem Halbleitersubstrat (1) eines ersten Leltfählgkeltstyps,
    einem Source-Berelch (2) und einem Drain-
    Berelch (3), deren Leitfähigkeitstyp dem des
    Halbleitersubstrats entgegengesetzt 1st,
    einem nahe am Source-Bereich (2) angeordneten
    Kanalberelch (4) vom Leitfähigkeitstyp des HaIb-
    leltersubstrats,
    einem zwischen dem Kanalbereich (4) und dem
    Drain-Bereich (3) angeordneten Bereich (5) vom
    Leitfähigkeitstyp des Drain-Bereichs und mit
    hohem spezifischem Widerstand,
    - einer Source-Elektrode (8), einer Drain-Elektrode (9) und einer auf einer ersten Isolierschicht (11) über dem Kanalberelch (4) angebrachten Gate-Elektrode (10),
    einer auf der ersten Isolierschicht (11) über dem Bereich (5) hohen spezifischen Widerstands angeordneten Abdeckung aus leitendem Material, die mindestens ein auf schwimmendem Potential liegendes Element (13) umfaßt, und
    - zwei Feldplatten (8', 9'), die von der Source-Elektrode (8) bzw. der Drain-Elektrode (9) ausgehen, auf einer weiteren Isolierschicht (IS) angebracht sind und zusammen mit der Abdeckung (13) die Schicht (5) hohen spezifischen Widerstands vollständig überdecken,
DE3121224A 1980-05-30 1981-05-27 MOS-Transistor für hohe Betriebsspannungen Expired DE3121224C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7391780A JPS56169368A (en) 1980-05-30 1980-05-30 High withstand voltage mos field effect semiconductor device

Publications (2)

Publication Number Publication Date
DE3121224A1 DE3121224A1 (de) 1982-02-18
DE3121224C2 true DE3121224C2 (de) 1986-05-22

Family

ID=13531990

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3121224A Expired DE3121224C2 (de) 1980-05-30 1981-05-27 MOS-Transistor für hohe Betriebsspannungen

Country Status (4)

Country Link
US (1) US4766474A (de)
JP (1) JPS56169368A (de)
DE (1) DE3121224C2 (de)
GB (1) GB2077493B (de)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3382294D1 (de) * 1982-02-22 1991-07-04 Toshiba Kawasaki Kk Mittel zum verhindern des durchbruchs einer isolierschicht in halbleiteranordnungen.
US4890146A (en) * 1987-12-16 1989-12-26 Siliconix Incorporated High voltage level shift semiconductor device
US5237193A (en) * 1988-06-24 1993-08-17 Siliconix Incorporated Lightly doped drain MOSFET with reduced on-resistance
DE58904295D1 (de) * 1988-12-23 1993-06-09 Fraunhofer Ges Forschung Hochspannungstransistor-anordnung in cmos-technologie.
JPH02172253A (ja) * 1988-12-24 1990-07-03 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2530033B2 (ja) * 1990-02-08 1996-09-04 株式会社東芝 絶縁ゲ―ト型集積回路
ATE106551T1 (de) * 1990-04-12 1994-06-15 Endress & Hauser Wetzer Gmbh Kurvenschreibgerät.
US5040045A (en) * 1990-05-17 1991-08-13 U.S. Philips Corporation High voltage MOS transistor having shielded crossover path for a high voltage connection bus
FR2666174B1 (fr) * 1990-08-21 1997-03-21 Sgs Thomson Microelectronics Composant semiconducteur haute tension a faible courant de fuite.
DE4117959A1 (de) * 1991-05-31 1992-12-03 Bosch Gmbh Robert Halbleiteranordnung mit p-n-uebergang und zugeordneter elektrodenanordnung
JP2739004B2 (ja) * 1992-01-16 1998-04-08 三菱電機株式会社 半導体装置
DE69215858T2 (de) * 1992-04-17 1997-05-15 Sgs Thomson Microelectronics Junction-isoliertes, hochspannungsintegriertes MOS-Bauelement
JPH07235672A (ja) * 1994-02-21 1995-09-05 Mitsubishi Electric Corp 絶縁ゲート型半導体装置およびその製造方法
US5587329A (en) * 1994-08-24 1996-12-24 David Sarnoff Research Center, Inc. Method for fabricating a switching transistor having a capacitive network proximate a drift region
EP0714135B1 (de) * 1994-11-08 1999-01-13 STMicroelectronics S.r.l. Integrierte Anordnung mit einer Struktur zum Schutz gegen hohe elektrische Felder
US6110804A (en) * 1996-12-02 2000-08-29 Semiconductor Components Industries, Llc Method of fabricating a semiconductor device having a floating field conductor
JPH1154748A (ja) * 1997-08-04 1999-02-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6330145B1 (en) 1998-12-30 2001-12-11 Stmicroelectronics, Inc. Apparatus and method for contacting a sensor conductive layer
US6440814B1 (en) 1998-12-30 2002-08-27 Stmicroelectronics, Inc. Electrostatic discharge protection for sensors
US6346739B1 (en) * 1998-12-30 2002-02-12 Stmicroelectronics, Inc. Static charge dissipation pads for sensors
US6326227B1 (en) 1998-12-30 2001-12-04 Stmicroelectronics, Inc. Topographical electrostatic protection grid for sensors
US6686546B2 (en) 1998-12-30 2004-02-03 Stmicroelectronics, Inc. Static charge dissipation for an active circuit surface
US6478976B1 (en) 1998-12-30 2002-11-12 Stmicroelectronics, Inc. Apparatus and method for contacting a conductive layer
DE69910736T2 (de) * 1999-06-03 2004-04-01 Stmicroelectronics S.R.L., Agrate Brianza Randabschluss von Hochspannungs-Halbleiterbauelementen mit einem kapazitiven Spannungsteiler
US6552389B2 (en) * 2000-12-14 2003-04-22 Kabushiki Kaisha Toshiba Offset-gate-type semiconductor device
US6794719B2 (en) * 2001-06-28 2004-09-21 Koninklijke Philips Electronics N.V. HV-SOI LDMOS device with integrated diode to improve reliability and avalanche ruggedness
US6472722B1 (en) * 2001-07-03 2002-10-29 Industrial Technology Research Institute Termination structure for high voltage devices
DE10206739C1 (de) * 2002-02-18 2003-08-21 Infineon Technologies Ag Transistorbauelement
US6870219B2 (en) * 2002-07-31 2005-03-22 Motorola, Inc. Field effect transistor and method of manufacturing same
KR100975792B1 (ko) * 2002-07-31 2010-08-16 프리스케일 세미컨덕터, 인크. 전계 효과 트랜지스터 및 그 제조 방법
US20040201078A1 (en) * 2003-04-11 2004-10-14 Liping Ren Field plate structure for high voltage devices
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
JP4731816B2 (ja) * 2004-01-26 2011-07-27 三菱電機株式会社 半導体装置
US7550783B2 (en) * 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US9773877B2 (en) * 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
EP1921669B1 (de) * 2006-11-13 2015-09-02 Cree, Inc. GaN-basierte HEMTs mit vergrabenen Feldplatten
US20090096039A1 (en) * 2007-10-10 2009-04-16 United Microelectronics Corp. High-voltage device and manufacturing method of top layer in high-voltage device
JP5703829B2 (ja) * 2011-02-24 2015-04-22 サンケン電気株式会社 半導体装置
US9093432B2 (en) * 2011-09-23 2015-07-28 Sanken Electric Co., Ltd. Semiconductor device
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
JP6550674B2 (ja) * 2015-08-13 2019-07-31 ローム株式会社 半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US964009A (en) * 1909-05-10 1910-07-12 Henry Ferris Hand shocking device.
SE300472B (de) * 1965-03-31 1968-04-29 Asea Ab
US3967310A (en) * 1968-10-09 1976-06-29 Hitachi, Ltd. Semiconductor device having controlled surface charges by passivation films formed thereon
GB1260618A (en) * 1969-08-09 1972-01-19 Soc Gen Semiconduttori Spa Planar junctions with integrated resistor, for high voltages
US4157563A (en) * 1971-07-02 1979-06-05 U.S. Philips Corporation Semiconductor device
BE785747A (fr) * 1971-07-02 1973-01-02 Philips Nv Dispositif semiconducteur
US3890698A (en) * 1971-11-01 1975-06-24 Motorola Inc Field shaping layer for high voltage semiconductors
US3841926A (en) * 1973-01-02 1974-10-15 Ibm Integrated circuit fabrication process
US4009483A (en) * 1974-04-04 1977-02-22 Motorola, Inc. Implementation of surface sensitive semiconductor devices
UST964009I4 (en) 1975-02-06 1977-11-01 High voltage semiconductor structure
JPS5946107B2 (ja) * 1975-06-04 1984-11-10 株式会社日立製作所 Ｍｉｓ型半導体装置の製造法
JPS5368581A (en) * 1976-12-01 1978-06-19 Hitachi Ltd Semiconductor device
JPS53980A (en) * 1977-07-13 1978-01-07 Hitachi Ltd Field-effect transistor of high dielectric strength
JPS5437584A (en) * 1977-08-29 1979-03-20 Nec Corp Field effect semiconductor device of insulation gate type
US4292729A (en) * 1977-09-19 1981-10-06 Motorola, Inc. Electron-beam programmable semiconductor device structure
GB2011178B (en) * 1977-12-15 1982-03-17 Philips Electronic Associated Fieldeffect devices
JPS54121681A (en) * 1978-03-15 1979-09-20 Hitachi Ltd Nis-type semiconductor device
US4199774A (en) * 1978-09-18 1980-04-22 The Board Of Trustees Of The Leland Stanford Junior University Monolithic semiconductor switching device
US4288803A (en) * 1979-08-08 1981-09-08 Xerox Corporation High voltage MOSFET with doped ring structure
DE3046749C2 (de) * 1979-12-10 1986-01-16 Sharp K.K., Osaka MOS-Transistor für hohe Betriebsspannungen

Also Published As

Publication number Publication date
GB2077493A (en) 1981-12-16
US4766474A (en) 1988-08-23
JPH0216021B2 (de) 1990-04-13
GB2077493B (en) 1984-11-14
DE3121224A1 (de) 1982-02-18
JPS56169368A (en) 1981-12-26

Similar Documents

Publication Publication Date Title
DE3121224C2 (de) MOS-Transistor für hohe Betriebsspannungen
DE2753613C3 (de) Isolierschicht-Feldeffekttransistor
DE2814973C2 (de) Verfahren zur Herstellung eines Speicher-Feldeffekttransistors
DE69315239T2 (de) VDMOS-Transistor mit verbesserter Durchbruchsspannungscharakteristik
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE4242558C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE2930630C2 (de) Halbleiterbauelement sowie Verfahren zu seiner Herstellung
DE3121223C2 (de) MOS-Transistor für hohe Betriebsspannungen
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
DE2706623C2 (de)
DE69429018T2 (de) Ausgangsschaltung für Ladungsübertragungselement
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE3709708C2 (de) Halbleitervorrichtung sowie Verfahren zur Herstellung eines Feldeffekttransistors
DE69629017T2 (de) Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil
DE4208537C2 (de) MOS-FET-Struktur und Verfahren zu deren Herstellung
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE3229250A1 (de) Halbleitervorrichtung mit isoliertem gate und verfahren zu ihrer herstellung
DE19711729A1 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE2825433A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE2903534A1 (de) Feldeffekttransistor
DE2655998A1 (de) Isolierschicht-feldeffekttransistor mit zusammengesetztem kanal und verfahren zu seiner herstellung
DE3939305A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE3051063C2 (de)
DE19907201A1 (de) Vertikal-MESFET und Verfahren zu dessen Herstellung
DE2937261A1 (de) Mos-feldeffekttransistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: PATENTANWAELTE MUELLER & HOFFMANN, 81667 MUENCHEN