DE2752560B2

DE2752560B2 - Verfahren zur Analog-Digital-Umsetzung von Spannungen nach dem Mehrfach-Integrationsprinzip und Schaltungsanordnung zur Durchführung des Verfahrens

Info

Publication number: DE2752560B2
Application number: DE2752560A
Authority: DE
Inventors: Klaus Prof. Dr.-Ing. 3300 Braunschweig Horn
Original assignee: Individual
Current assignee: Individual
Priority date: 1977-11-24
Filing date: 1977-11-24
Publication date: 1980-11-06
Also published as: DE2752560A1; DE2752560C3

Description

. .„ μ. A..«.*.»·.» _n^.— ΛΠΠΟ

vviiii /Ausgang cuica wubix-

Die Erfindung bezieht sich auf ein Verfahren zur Analog-Digital-Umsetzung von Spannungen nach dem Mehrfach-Integrationsprinzip, bei dem in einem ersten Schritt ein Ladungsspeicher unter einer Meßspannung eine vorgegebene Zeitspanne lang geladen und in einem zweiten Schritt unter einer Bezugsspannung bis zum Erreichen einer vorgegebenen Spannungsschwelle bei Auszählung der dafür benötigten Zeit umgeladen wird, sowie auf eine Schaltungsanordnung zur Durchführung des Verfahrens.

Ein Verfahren und eine Schaltungsanordnung dieser Art sind im »Archiv für Technisches Messen« (ATM) Blatt J O77O-F 4, Seite 37, vom März 1975 beschrieben.

Bekannte Verschlüsselungsverfahren auf der Basis von Integrationsverfahren, zu denen vor allem das Prinzip der Doppelintegration (Dual-Slope) gehört, weisen bei der Verschlüsselung kleiner Meßspannungen den Nachteil auf, daß die Nulldriften U₀ des für deren Verstärkung erforderlichen Meßverstärkers als Nullpunktsfehler, sowie die Änderungen seines Verstärkungsfaktors als Empfindlichkeitsfehler das Verschlüsselungsergebnis sehr stark fehlerhaft verfälschen können.

Der Erfindung lag die Aufgabe zugrunde, bei möglichst geringfügigen Änderungen an schon bekannten Schaltungen den Einfluß von Nulldriften des Meßverstärkers zu eliminieren bzw. stark zu reduzieren, sowie den Einfluß von langzeitigen Änderungen des Verstärkungsfaktors des Meßverstärkers ebenfalls zu eliminieren und dadurch die Empfindlichkeitsfehler stark zu verringern.

Dabei sollen die positiven Eigenschaften der bekannten Integrationsschaltungen, wie die Elimination des Einflusses langzeitiger Schwankungen des Verstärkungsgrades, eines Meßwiderstandes und des Ladungsspeichers, sowie der Frequenz eines Zählimpulsgenerators, unverändert bleiben.

Diese Aufgabe wird bei einem eingangs genannten

Verfahren gemäß der Erfindung dadurch gelöst, daß der Ladungsspeicher in einem dritten Schritt unter der umgepolten Meßspannung die gleiche vorgegebene Zeitspanne lang weiter umgeladen, sowie in einem vierten Schritt unter der umgepolten Bezugsspannung bis zum Erreichen der Spannungsschwelle bei Auszählung der dafür benötigten Zeit wieder geladen wird, wobei im Rhythmus der aufeinanderfolgenden Schritte die Meßspannung und die Eezugsspannung abwechselnd über einen Vorverstärker geführt sind, und die Summe der im zweiten und vierten Schritt ausgezählten Umladungs- bzw. Ladungszeiten des Ladungsspeichers als Maß für die Meßspannung dient

Mit diesem Verfahren wird — wie gezeigt wird — der Einfluß der Verstärkereigenschaften auf das Meßergebnis stark zurückgedrängt und dadurch der Einsatz einfacher, besonders preiswerter und zuverlässiger, vollintegrierter Operationsverstärker ermöglicht Dies bildet eine Voraussetzung dafür, daß mit Hilfe der Erfindung vollintegrierbare Verschlüßleranordnungen für sehr kleine Meßspannungen/Strörne unter Einschluß des Meß- und Integrationsverstärkers vorgesehen werden können.

Zweckmäßig wird als Ladungsspeicher ein Miller-Integrator vorgesehen.

Eine Schaltungsanordnung zur Durchführung des Verfahrens mit einem dem Miller-Integrator vorgeschalteten Vorverstärker bzw. einem nachgeschalteten Schmitt-Trigger, einem von diesem angesteuerten UND-Gatter, dessen zweiter Eingang am Ausgang eines Zählimpulsgenerators liegt und dessen Ausgang mit dem Eingang eines Zählers verbunden ist, sowie einer von einer Logikschaltung gesteuerten Schalteinrichtung, welche die wechselweise Durchschaltung der Meßspannung bzw. der Bezugsspannung an den Miller-Integrator betätigt ist dadurch gekennzeichnet daß an den Ausgang des Zählers ein Ubernahmespeicher angeschlossen ist der, gesteuert von einem gegenüber dem das UND-Gatter steuernden Signal invertierten Ausgangssignal des Schmitt-Triggers, die den Vom ersten Erreichen der vorgegebenen Spannungsschwelle begrenzten Ladezeitabschnitt darstellende Impulszahl übernimmt, und daß zwischen entsprechenden Bitausgängen des Zählers und des Übernahmespeichers ein Vergleicher geschaltet ist. dessen Inhaltsgleichheit markierendes Ausgangssignal als zusätzliches Steuersignal für die Logikschaltung dient.

Eine Weiterbildung der Schaltungsanordnung zeichnet sich dadurch aus, daß die Schalteinrichtung zur wechselweisen Durchschaltung der Meßspannung bzw. der Bezugsspannung an den Miller-Integrator ein einfacher Umschalter ist dem ein von dem invertierenden Ausgang des Schmitt-Triggers gesteuerter Un.polschalter für beide Eingangsklemmen des Vorverstärkers nachgeschaltet ist, und der Umschalter vom Ausgang eines ODER-Gatters gesteuert ist, dessen beide Eingänge von Ausgängen zweier weiterer UND-Gatter belegt sind, deren eine Eingänge an den invertierenden bzw. nichtinvertierenden Ausgang des Schmitt-Triggers angeschlossen und deren zweite Eingänge mit dem Ausgang des Vergleichers bzw. mit dem Übertragsausgang des letzten Zählerbits des Zählers verbunden sind.

Eine abgeänderte Schaltungsanordnung ist dadurch gekennzeichnet, daß die Schalteinrichtung aus je zwei Doppelschaltern für jede Polarität besteht und die vier Doppelschalter jeweils durch Ausgangssignale von vier nach Art eines Ringzählers hintereinandergeschalteten Flip-Flöps eirisehaltbar sind, deren ersies von einem Startsignal bzw. über ein ODER-Gatter von einem Übertragssignal des Zählers oder dem invertierenden Ausgang eines dem nichtinvertierenden Ausgang des Schmitt-Triggers nachgescfaalieten weiteren Flip-Flops, deren zweites an seinem zweiten Eingang vom invertierenden Ausgang des Schmitt-Triggers, deren drittes an seinem zweiten Eingang vom Ausgang des Vergleichers und deren viertes an seinem zweiten Eingang vom invertierenden Ausgang des Schmitt-Trig gers angesteuert sind.

Die Erfindung wird an sechs Figuren erläutert F i g. 1 stellt ein Prinzipschaltbild einer Schaltungsanordnung nach der Erfindung dar; in Fig.2 sind Diagramme des Spannungsverlaufs am

is Ausgang des Miller-Integrators und die dazugehörigen Schaltzeiten längs einer Zeitachse aufgetragen; in

Fig.3 ist ein näher detailliertes Schaltbild eines Ausführungsbeispiels der Erfindung gezeichnet; die F i g. 4 stellt Diagramme der Ausgangsspannung des Miller-Integrators und dazugehörige Signaldiagramme an ausgewählten Punkten der Schaltung längs einer Zeitachse dar; in

Fig.5 ist ein zweites Ausführungsbeispiel der Erfindung gezeigt das sich im wesentlichen durch eine gegenüber dem Ausführungsbeispiel der F i g. 3 geänderte Logikschaltung unterscheidet; in

F i g. 6 ist ein Diagramm der Ausgangsspannung des Miller-Integrators zusammen mit einem zugehörigen Schalterdiagramm längs einer Zeitachse aufgetragen.

An zwei Eingangsklemmen Ki und K 2 liegt eine Meßspannung U_x. Zwei weitere Eingangsklemmen K 3 und K 4 sind mit einer Bezugsspannung Un belegt Die Klemmen Ki und K 3 sind mit zwei festen Kontakten eines Umschalters 51 verbunden. Der bewegliche Kontakt des Umschalters S1 liegt an einem Mittelkontakt eines Umpolschalters 52. Die beiden äußeren festen Kontakte des Umpolschalters 52 sind an die miteinander verbundenen Eingangsklemmen K2 und KA angeschlossen. Die beiden beweglichen Kontakte des Umpolschalters 52 liegen an den Eingangsklemmen eines Vorverstärkers Vl. An den beweglichen Kontakten liegt eine Spannung u* In der nicht an Masse liegenden Zuleitung zu der Eingangsklemme des Vorverstärkers Vl ist ein Generator D für die Störspannungen uo des Verstärkers Vl angenommen. Direkt an den Eingangsklemmen des Verstärkers Vl liegt die Spannung üb Am Ausgang des Verstärkers Vl liegt die Spannung u_A. Der Ausgang des Verstärkers ist über einen Widerstand R mit der einen Eingangsklem me eines Miller-Integrators V2 verbunden. Die andere Eingangsklemme des Miller-Integrators liegt an Masse. Die nicht an Masse liegende Eingangsklemme des Miller-Integrators V2 ist mit dessen Ausgang über einen Integrationskondensator C verbunden. An der

Ausgangsklemme liegt gegen Masse des weiteren eine Starttaste 53. Die Ausgangsklemme des Miller-Integrators führt die Spannung in. Weiterhin ist der Ausgang des Miller-Integrators V2 mit dem Eingang eines als Komparator dienenden Schmitt-Triggers ST verbun den. Der Ausgang des Schmitt-Triggers ist einer Logikschaltung LS zugeführt Weiter steht der Ausgang des Schmitt-Triggers ST mit einem Eingang eines UND-Gatters Ui in Verbindung. Der andere Eingang des UND-Gatters liegt an einem Zählimpulsgenerator G, der eine Zählimpulsfolge mit der Frequenz /b abgibt. Der Ausgang des UND-Gatters Ui ist an einen Zähler Z angeschlossen. Steuerleitungen führen von der

LügikschäliUilg LS

dem Umschalter S ι und dem

Umpolschalter S 2.

Im folgenden soll an der F i g. 1 die Wirkungsweise der Erfindung erläutert werden. Mit Hilfe des von der Logikschaltung steuerbaren Umschalters 51 kann in der Ruhestellung die Meßspannung U_x und in der angeregten Schalterstellung die Bezugsspannung un auf den Meßverstärker Vl geschaltet werden.

Beide Spannungen können außerdem durch den Umpolschalter 52 in ihrer Polarität bezüglich des Eingangs des Verstärkers Kl umgekehrt werden.

Auf der Eingangsseite des Verstärkers sind im Generator D als Quelle für die Störspannungen i/o die Driftursachen des Meßverstärkers ersatzweise zusammengefaßt Das reale Verstärkungsverhalten des Verstärkers wird durch die seine Ausgangsspannung mit der Eingangsspannung verknüpfende Übertragungsfunktion

U₀)

(1)

dargestellt

Die Übertragungsfunktion des Miller-Integrators aus dem Widerstand R, dem Kondensator C und dem Verstärker V2 lautet wie bekannt:

(2)

Die Bildung des Verschlüsselungsergebnisses wird anhand des in Fig.2 dargestellten zeitlichen Spannungsverlaufs von Ui. sowie des darunter dargestellten Schalterdiagramms auf der gleichen Zeitachse erläutert. Zum Zeitpunkt Ib soll durch Betätigung der Starttaste 53 der Kurzschluß des Ausgangs des Miller-Integrators aufgehoben werden. In der Folge wird eine Integrationsspannung

aufgebaut, weil in dieser ersten Integrationsphase die Meßspannung +u_x als Eingangsspannung u_c am Eingang des Verstärkers Vl liegt Sofern die Meßspannung u_x eine Gleichgröße ist erfolgt dabei ein streng linearer Anstieg von un(t). Überlagerte Wechselkomponenten führen in bekannter Weise zu einer entsprechenden Wellenüberlagerung des in F i g. 2 gezeichneten linearen Anstiegsverlaufs.

Zum Zeitpunkt fi erreicht u/i die Umschaltspannung ust des Komparator 57; dessen Umschaltimpuls die Logikschaltung veranlaßt das UND-Gatter UX zu öffnen und Zählimpulse aus dem Zählimpulsgenerator G im zeitlichen Abstand T₀= Mk in den Zähler Z zu leiten.

Der zuvor auf Null gesetzte Zähler gibt bei Erreichen seines Inhaltes N, also nach einer konstanten Zeitspanne, einen Übertragsimpuls ab, der die Logikschaltung zur Beendigung des ersten Integrationsschrittes veranlaßt

Am Ende des ersten Integrationsschrittes, also zum Zeitpunkt h=t\ + N ■ T₀, hat sich die Spannung Un gegenüber der Spannungsschwelle ust um den Betrag

/)h,i = Au_n = ■

(U₁ + U₀)Ot =

RC U₀)N-T₀

geändert

Jetzt wird von der Logikschaltung der Umschalter 51 umgesteuert und damit der zweite Integrationsschritt von f2 bis fs= t₂ + m ■ To eingeleitet m ist dabei die für die Zeitspanne dieses Integrationsschrittes repräsentative Zählimpulszahl.

Während dieser Integrationsphase liegt die Bezugsspannung -Un am Eingang des Verstärkers Vl. Es

'2 + "I T₀

= -Au_n= -

(-U_n + U₀)Ot = - erfolgt ein Abbau der Integrationsspannung u» bis diese Spannung nach m Zählimpulsen (nach der Zeit n\ ■ T₀) wieder die Spannungsschwelle ust erreicht hat Dann hat sich die Integrationsspannung u; um den Wert di/,2= —Δ u/i geändert

In dieser Integrationsphase ist u_A~ V{-u_N+uo\ so daß eine Rechnung ergibt

Γ (U_n-U₀)TI₁ -T₀.

Aus dem Gleichsetzen der Gleichungen (4) und (5) ergibt sich das Zählergebnis nach dem zweiten Integrationsschritt zu

U_n-U₀

U_n

Bemerkenswert an diesem Ergebnis ist daß nicht nur langfristige Änderungen der Zählimpulsfrequenz /o und von R und Q wie schon bei den herkömmlichen VerscbJüßlerschaltungen des Dual-Slope-Typs üblich, sondern daß zusätzlich auch der Verstärkungsfaktor ν ohne Einfluß auf das Verschlüsselungsergebnis bleibt Der Einfluß der Störspannung U₀ ist jedoch gegenüber der üblichen Technik noch etwa um den Faktor (1 + uo/un) größer. Aus diesem Grunde wird ein zweiter Doppelintegrationsschritt angehängt in dem die Meßspannung u_x und die Bezugsspannung u_N jeweils mit umgekehrtem Vorzeichen auf den Eingang des Verstärkers Vl gegeben werden.

go Zu diesem Zweck löst der Umschaltimpuls des Komparators 57 Ober die Logikschaltung LS das Zurückfallen des Umschalters 51 und das Umsteuern des Umpolschalters 52 und damit den dritten Integrationsschritt aus, der wieder Ober eine Zeit von N · 7o vom Zeitpunkt Ϊ3 bis zum Zeitpunkt h+N · T₀ geführt wird Jetzt liegt die umgepolte Meßspannung -Ux am Eingang des Verstärkers Vl und damit am Eingang des Verstärkers V2 die Spannung v{—u_x

Zum Zeitpunkt is — ö + N ■ To hat sich t/, um den Betrag

/5 - 1} + N ■ T₀

I₂ f »ι 7j)

geändert

Zum Zeitpunkt h weist der Zähler Z erneut den Zählerstand m auf. Das ist aus F ig. 2 zu entnehmen. Dieser Zeitpunkt repräsentiert durch den Zählerstand n%, wird dazu benutzt über die Logikschaltung LS emeut den Umschalter S1 umzusteuern und damit den vierten Integrationsschritt einzuleiten. Während dieses Schrittes wird die Integrationsspannung u, wieder um Am 11 auf die Spannungsschwelle us,des Komparators ST

Ii · »2 T₀

zurückgeführt jetzt liegt die positive Bezugsspannung +Us am Eingang des Verstärkers Vt. Die verstärkte Spannung ua=v(+un+uo) führt nach ife Impulsen, d.h. nach der Zeit n₂ · T₀, zum Zeitpunkt fe zum erneuten Umspringen des Komparators ST. Zu diesem Zeitpunkt fc ist der Verschlüsselungsvorgang durch Sperren des UND-Gatters t/i beendet Die Änderung der inicgrationsspannung4u,< findet man aus

U₀)H₂T₀

Aus den Gleichungen (7) und (8) findet man die Impulsanzahl n₂ zu

Uo=O, die vorliegende Verschlüßlerschaltung einen

vorgegebenen Meßbereichsendwert u_xml, der Eingangs spannung U_x in das fehlerfreie VerschlOsselungsergebnis

(11)

In der Zeit von is bis % wird der Zähler von n\ auf /2| + /I₂ weitergezählt und zeigt daher ab dem Zeitpunkt k das durch Addition der Gleichungen (6) und (9) erhaltene Verschlüsselungsergebnis

n. +

Iu_n-U₀

ff

(9a)

an. Daraus wird, auf einen gemeinsamen Hauptnenner gebracht

s = n, + H₂ = 2

^un-"o

N.

(9b)

Nach Kürzung des Bruches durch U_n ² wird daraus

ON

1 _ /ifo\

— +

(10)

Aus Gleichung (10) läßt sich entnehmen, daß im Falle fehlerfreier Funktion des Meßverstärkers Vt, also so umsetzt Aus der Gleichung (11) ergibt sich bei Vorgabe von u_xmtx dann aufgrund der Überlegung, daß auf alle Fälle /Jnm^ Λ/^bleiben muß, um eindeutige Verschiüsselungsergebnisse zu erhalten, die Dimensionierungsvorschrift für die Größe der Bezugsspannung u_N zu

^u"

IN

Daraus ist zu entnehmen, daß man das Verhältnis _nmax um so größer zu wählen hat, je weniger man für die Verschlüsselung des Meßbereichsendwertes Win» die Zählerkapazität Nausnutzt d h. je kleiner man β,πβ/Λ^macht Mit der Dimensionierungsvorschrift der Gleichung (12) kann man nun die auf den Endwert Uxmu bezogenen Relativfehler der Anordnung nach der Erfindung berechnen, die mit Gleichung (10) im Fehlerfalle, d. h. beim Auftreten von Nullpunktschwanklingen im Meßverstärker Vl, bei den Verschlüsselungsergebnissen zu erwarten sind

^ Γ

Daraus ist zu entnehmen, daß das Verschlfisselungser-

gn

1. nicht mehr von der Verstärkung vdes Meßverstärkers Vi und deren langzeitigen Änderungen abhängig ist und

2. daß der von der Driftspannung U₀ hervorgerufene Empfindlichkeitsfehler (Relativfehler)

\2/V M₁₁₁₁₀₁/

nur noch dem Quadrat des Verhältnisses der Driftspan nung i* zur Aussteuerspannung u^mu, multipliziert mit dem Quadrat des Verhältnisses /w/2 N des maximalen Zählergebnisses /Wr, zum Zählerinhalt Λ/proportional ist

Da man im Interesse der Ausmittelung dynamischer Schwankungen (Störungen) der Meßspannung U_x die feste Integrationszeit 2 N · T₀ möglichst groß macht, die maximale Auslesezeit Ji_01n · T₀ aber möglichst klein, wird in der Praxis meist das Verhältnis

2 N 10

seia Solange daher die Driftspannungen i*> z. B. die Bedingung

U₀ < 10~² ■ u

(16)

erfüllen, bleiben mit Gleichungen (15) und (14) die Empfindlichkeitsfehler

1(T⁶. (17)

Aus Gleichung (13) ist 3. zu entnehmen, daß das Verschlüsselungsergebnis n_ges einen sehr stark verkleinerten Nullpunktsfehler

»max ( "θ

(18)

aufweist Dies zeigt sich, wenn Gleichungen (15) und (16) und Gleichung (18) eingesetzt werden

"L(IO-²P-I-IO-*. (19)

(20)

Damit ist der über Gleichung (6) aus

"0

N u_r

ableitbare Nullpunktsfehler des bisherigen Dual-Slope-Verfahrens

■fön —

"ο

um den Faktor
F_0D

2ΛΓ

2000'

(21)

(22)

d. h. erheblich reduziert

Dies sei zur Demonstration noch an einem praktischen Beispiel veranschaulicht:

Greift man bei einem Digitalvoltmeter nach dem Prinzip der Erfindung auf den derzeit wohl billigsten Operationsverstärker uA 741 mit 15 μν/Κ Nullpunktsdrift über der Temperatur und maximalen Schwankungen der Offset-Spannung von ca. 200 μν als Meßverstärker zurück, so könnte eine Meßspannung von U_x=ImV aufgrund der Offset-Änderungen alilein immerhin noch mit Nullpunktsfehlern unter 2%o gemessen werden. Den gleichen Fehler würde erst eine Temperaturänderung von ±13 K hervorrufen.

Da man aber bei Digitalvoltmetern und ProzeEsignalformern, die den Anschluß von Prozeßrechnern an die Prozeßperipherie über Multiplexer eta ermöglichen, durchaus auch hochwertige Verstärker mit entsprechend kleineren Nulldriften einsetzen kann, lassen sich die Fehlergrenzen solchermaßen ausgerüsteter Meßeinrichtungen mittel*, der Erfindung noch ganz entscheidend senken und beispielsweise bei DMS-Aufnehmern (Wägeanlagen), Thermoelementen, Widerstandsthermometern etc, deren Meßspannungen bisher zu klein dafür waren, einen direkten Anschluß an den Rechner über einen zentralen Prozeßsignalformer möglich werden.

Bei einer Ausführungsform der Schaltungsanordnung zur Durchführung des Verfahrens nach der Erfindung ist in F i g. 3 über die schon in F i g. 1 erläuterten Schaltelemente hinaus insbesondere die Logikschaltung in näheren Einzelheiten gezeigt. So wird die Steuerung des Umpolschalters 52 von einem invertierten Ausgangssignal Ä des Schmitt-Trigger^ ST bewirkt. Das gleiche invertierte Ausgangssignal A ist auch an einen Übernahmespeicher US gelegt, dessen Biteingänge mit

ίο entsprechenden Bitausgängen des Zählers Z verbunden sind. Diese Bitausgänge sind ebenso wie die Bitausgänge des Übernahmespeichers US mit entsprechenden Eingängen eines digitalen Vergleichers VG verbunden. Der Umschalter Sl wird vom Ausgangssignal eines ODER-Gatters OR gesteuert, dessen Eingänge von Ausgängen zweier UND-Gatter i/2 bzw. t/3 belegt sind. An den Eingängen des UND-Gatters i/3 liegt ein Obertragsausgang des letzten Bits des Zählers Z bzw. der nichtinvertierende Ausgang des Schmitt-Triggers ST. An den Eingängen des UND-Gatters i/2 liegt ein, ein Ausgangssignal V führender Ausgang des digitalen Vergleichers VG, sowie der invertierende Ausgang des Schmitt-Triggers ST. Der nichtinvertierende Ausgang des Schmitt-Triggers ST ist mit dem Setzeingang eines Flip-Flops FF verbunden. Einer der Ausgänge des Flip-Flops FF, der ein Signal B führt, liegt an einem der Eingänge des schon in der F i g. 1 enthaltenen UND-Gatters Ui, das als Torschaltung den Zähleingang des Zählers Z für die aus dem Generator G gelieferten Zählimpulse steuert

In F i g. 4 ist der Verlauf der Integrationsspannung u; am Ausgang des Integrators, sowie die zeitlich zugeordnete Erzeugung der verschiedenen Logikimpulse wiedergegeben. Hierbei wird für die Gevinnung eines Signals Vfür die Umschaltung vom dritten auf den vierten Integrationsschritt bei f₅ der Übernahmespeicher US verwendet, in den am Ende des zweiten Integrationsschrittes zunächst der Zählwert m eingespeichert wurde. Während des dritten Integrations-Schrittes wird der Zähler Z von m bis N weitergezählt und dann von Null beginnend erneut hochgezählt Beim Wiedererreichen des Wertes n\ nach insgesamt N Impulsen meldet dies der Vergleicher VG durch den Impuls V, der den Schalter 51 umsteuert und damit die vierte Integrationsphase einleitet, in welcher der Zähler von m um It₁ Impulse auf den Verschlüsselungswert nges= m+ni hochgezählt wird.

Die F i g. 5 zeigt ein weiteres Ausführungsbeispiel der Erfindung, in der im wesentlichen eine andere Logikschaltung verwendet ist Die mit den Schaltelementen der Fig. 1 und 3 übereinstimmenden Schaltelemente sind mit den gleichen Bezugszeichen bezeichnet Beim Ausführungsbeispiel nach der Fig.5 sind die Schalter 51 und 52 durch eine Schalteinrichtung aus je zwei Doppelschaltern 55, 56 bzw. 57, 58 für jede Polarität ersetzt Betätigungssignale für die vier Doppelschalter werden jeweils den Ausgängen von vier nach Art eines Ringzählers hintereinandergeschalteten Flip-Flops FFl bis FF4 entnommea Das erste Flip-Flop FFl wird über eine Starttaste 53 angestoßen. Sein Rückstellsignal wird von einem ODER-Gatter OR 5 geliefert, dessen Eingänge einerseits vom invertierenden Ausgang des vom Schmitt-Trigger ST angestoßenen Flip-Flops FF bzw. vom Übertragseingang des letzten Bits des Zählers Z belegt sind. Der zweite Eingang des zweiten Flip-Flops FF2 ist vom Ausgangssignal des invertierenden Eingangs des Schmitt-Triggers ST belegt Die zweiten Eingänge der Flip-Flops-

FF3 bzw. FFA sind vom Ausgangssignal V des Vergleichers VG bzw. vom Ausgangssignal A des nichtinvertierenden Ausgangs des Schmitt-Triggers ST belegt Ein Flip-Flop FF5, dessen Setzeingang vom Startsignal der Starttaste 53 und dessen Rückstelleingang vom invertierenden Ausgang des Flip-Flops FF belegt ist, steuert einen Kurzschlußschalter 59 für den Integrationskondensator C Über die vier Doppelsr-halterstrecken werden jeweils nur eine der beiden Spannungen U_x oder un in jeweils einer der Polaritäten an den Eingang des Verstärkers V1 gelegt Zweckmäßig werden die Schaltstrecken 55 bis 58 als Feldeffekttransistoren ausgeführt, da sich diese direkt von den Ausgängen der Flip-Flops FFl bis FF4 in der für hohe Verschlüsselüngsgeschwindigkeiten notwendigen kurzen Zeit schalten lassen und dabei selbst hinreichend frei von Thermo- und Kontaktspannungen sind. Die gewählte Anordnung der Schalter 55 bis 58 gewährleistet, daß selbst beim Vorliegen derartiger Störspannungen in deren Schaltstrecken nur immer die paarweisen Differenzen zur Wirkung kommen und damit mindestens um den Faktor 10 in ihrem Einfluß reduziert sind.

Die Genauigkeit verbessernde, aus der Zweifach-Integrationstechnik bekannten Methoden, wie z.B. das Synchronisieren der Integrationsphasen mit den Zählimpulsen, das Einfügen von Beruhigungszeiten nach jedem Schaltvorgang auf eine neue Integrationsphase, die Wahl von Zählerinhalt N und Zählimpulsfrequenz k so, daß

N-T₀=

/ο

' Netz ι

(23)

wobei G= 1, 2, 3, 4 .., d. h., daß die Integrationszeiten für die Meßspannung in der ersten und dritten Integrationsphase ein ganzzahliges Vielfaches der Periodendauer der Netzfrequenz betragen, damit an Filteraufwand gespart wird, können naturgemäß auch beim Verfahren nach der Erfindung angewendet werden.

In F i g. 6 ist ein sich selbst erklärendes Diagramm der Integrationsspannung u, und der dazugehörigen Schalterzeiten längs einer Zeitachse dargestellt

Hierzu 4 Blatt Zeichnungen

Claims

Patentansprüche:

1. Verfahren zur Analog-Digital-Umsetzung von Spannungen nach dem Mehrfach-Intergrationsprinzip, bei dem in einem ersten Schritt ein Ladungsspeicher unter einer Meßspannung eine vorgegebene Zeitspanne lang geladen und in einem zweiten Schritt unter einer Bezugsspannung bis zum Erreichen einer vorgegebenen Spannungsschwelle bei Auszählung der dafür benötigten Zeit umgeladen wird, dadurch gekennzeichnet, daß der Ladungsspeicher in einem dritten Schritt unter der umgepolten Meßspannung (u_x) die gleiche vorgegebene Zeitspanne (N- 7J) lang weitet umgeladen, sowie in einem vierten Schritt unter der umgepolten Bezugsspannung (un) bis zum Erreichen der Spannungsschwelle (ust) bei Auszählung der dafür benötigten Zeit (οι · T₀) wieder geladen wird, wobei im Rhythmus der aufeinanderfolgenden Schritte die Meßspannung (u_x) und die Bezugsspannung (u_N) abwechselnd über einen Vorverstärker (V \) geführt sind, und die Summe der fm zweiten und vierten Schritt ausgezählten Umladungs- bzw. Ladungszeiten des Ladungsspeichers als Maß für die Meßspan- nung (Ux) dient.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Verhältnis der Bezugsspannung (un) zur maximalen Meßspannung (u_xmak) größer als 10 gewählt wird.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als Ladungsspeicher ein Millerintegrator (R, Q V2) benutzt wird.

4. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 3, mit einem dem Miller-Integrator vorgeschalteten Vorverstärker bzw. einem nachgeschalteten Schmitt-Trigger, einem von diesem angesteuerten UND-Gatter, dessen zweiter Eingang am Ausgang eines Zählimpulsgenerators liegt und dessen Ausgang mit dem Eingang eines Zählers verbunden ist, sowie einer von einer Logikschaltung gesteuerten Schalteinrichtung, welche die wechselweise Durchschaltung der Meßspannung bzw. der Bezugsspannung an den Millerintegrator betätigt, dadurch gekennzeichnet, daß an den Ausgang des Zählers (Z) ein Übernahmespeicher (US) angeschlossen ist, der, gesteuert von einem gegenüber dem das UND-Gatter (U 1) steuernden Signal invertierten Ausgangssignal des Schmitt-Triggers (ST), die den vom ersten Erreichen der vorgegebenen Spannungsschwelle (ust) begrenzten Ladezeitabschnitt darstellende Impulszahl (n\) übernimmt, und daß zwischen entsprechenden Bitausgängen des Zählers (Z) und des Übernahmespeichers (US) ein Vergleicher (VG) geschaltet ist, dessen Inhaltsgleichheit markierendes Ausgangssignal (V) als zusätzliches Steuersignal für die Logikschaltung dient.

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Schalteinrichtung zur wechselweisen Durchschaltung der Meßspannung (ux) bzw. der Bezugsspannung (un) an den Miller-Integrator (R, C, V2) ein einfacher Umschalter (S 1) ist, dem ein von dem invertierenden Ausgang des Schmitt-Triggers (ST) gesteuerter Umpolschalter fS 2) für beide Eingangsklemmen des Vorverstärkers (Vi) nachgeschaltet ist, und der Umschalter (Sl)

ist, dessen beide Eingänge von Ausgängen zweier weiterer UND-Gatter (UX 1/3) belegt sind, deren eine Eingänge an den invertierenden (A) bzw. nichtinvertierenden Ausgang (A) des Schmitt-Triggers (ST) angeschlossen und deren zweite Eingänge mit dem Ausgang des Vergleichers (VG) bzw. mit dem Übertragsausgang des letzten Zählerbits des Zahlers (ZJ verbunden sind.

6. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Schalteinrichtung aus je zwei Doppelschaltern (SS, S6; S7, SS) für jede Polarität besteht und die vier Doppelschalter (S 5, 56,57,58) jeweils durch Ausgangssignale von vier nach Art eines Ringzählers hintereinandergeschalteten Flip-Flops (FFi bis FFA) einschaltbar sind, deren erstes von einem Startsignal bzw. über ein ODER-Gatter (ORS) von einem Übertragssignal des Zahlers (Z) oder dem invertierenden Ausgang eines dem nichtinvertierenden Ausgang des Schmitt-Triggers (ST) nachgeschalteten weiteren Flip-Flops (FF), deren zweites an seinem zweiten Eingang vom invertierenden Ausgang des Schmitt-Triggers (ST% deien drittes an seinem zweiten Eingang vom Ausgang des Vergleichers (VG)und deren viertes an seinem zweiten Eingang vom invertierenden Ausgang des Schmitt-Triggers (ST)angesteuert sind.