[go: up one dir, main page]

DE2750209C2 - Verfahren zur Herstellung einer integrierten ROM-Speicheranordnung mit Feldeffekttransistoren - Google Patents

Verfahren zur Herstellung einer integrierten ROM-Speicheranordnung mit Feldeffekttransistoren

Info

Publication number
DE2750209C2
DE2750209C2 DE2750209A DE2750209A DE2750209C2 DE 2750209 C2 DE2750209 C2 DE 2750209C2 DE 2750209 A DE2750209 A DE 2750209A DE 2750209 A DE2750209 A DE 2750209A DE 2750209 C2 DE2750209 C2 DE 2750209C2
Authority
DE
Germany
Prior art keywords
layer
field effect
effect transistors
rom memory
passivation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2750209A
Other languages
English (en)
Other versions
DE2750209A1 (de
Inventor
Paul St. James N.Y. Richman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Smc Standard Microsystems Corp Hauppauge Ny Us
Original Assignee
Smc Standard Microsystems Corp Hauppauge Ny Us
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Smc Standard Microsystems Corp Hauppauge Ny Us filed Critical Smc Standard Microsystems Corp Hauppauge Ny Us
Publication of DE2750209A1 publication Critical patent/DE2750209A1/de
Application granted granted Critical
Publication of DE2750209C2 publication Critical patent/DE2750209C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
    • H10B20/38—Doping programmed, e.g. mask ROM
    • H10B20/383—Channel doping programmed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0163—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including enhancement-mode IGFETs and depletion-mode IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Landscapes

  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

dadurch gekennzeichnet, daß
f) selektiv über den Kanalbereichen der ausgewählten Feldeffekttransistoren Öffnungen (36) in der Passivierungsschicht (32) gebildet werden und dann
g) zur Durchführung des Verfahrensschritts e) unter Verwendung der restlichen Passivierungsschicht (32) als Implantationssperre Ionen (38), die eine ausreichende Energie haben, um durch die freiliegenden Tor-Elektroden (28) und die unter diesen liegenden Tor-Isolierschichten (12) zu dringen, in die Kanalbereiche (40) der ausgewählten Feldeffekttransistoren implantiert werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß selektiv eine Metallschicht (30) vor der Herstellung der Passivierungsschicht (32) gebildet wird, und daß die selektive Ausbildung der Öffnungen (36) in der Passivierungsschicht (32) gleichzeitig mit der Bildung von weiteren Öffnungen in der Passivierungsschicht (32) an ausgewählten Stellen über der Metallschicht (30) vorgenommen wird, an welchen Anschlüsse bzw. Kontakte ausgebildet werden sollen.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß Ionen (38) implantiert werden, deren Leitfähigkeitstyp entgegengesetzt zu dem des Substrates (10) ist.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß Ionen vom Leitfähigkeitstyp des Substrates (10) implantiert werden.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß für die Passivierungsschicht (32) Siliciumnitrid verwendet wird.
Die Erfindung betrifft ein Verfahren nach dem Oberbegriff des Patentanspruches 1.
Bei einem üblichen MOS-Festwertspeicher (ROM) wird jedes Datenbit durch einen Feldeffekt-Transistor (FET) dargestellt, der mit den anderen datenspeichernden Feldeffekt-Transistoren in einem Feld oder einer Matrix angeordnet ist, die aus sich überkreuzenden Reihen und Spalten besteht. Der Schnittpunkt einer Reihe und einer Spalte definiert eine Datenstelle. Das a.i jeder Stelle gespeicherte Zeichen, z. B. eine logische »1« oder eine logische »0« ist durch die elektrischen Eigenschaften des Feldeffekt-Transistors an jeder der Datenstellen bestimmt. So kann ein FET, der beim Anlegen eines Tor-Signales leitend ist, eine logische »1« definieren und ein FET, der beim Anlegen eines Tor-Signales nichtleitend gemacht werden kann, kann eine logische »0« definieren.
Ein Verfahren der eingangs genannten Gattung ist bereits bekannt [IEEE Journal of Solid-State Circuits, Bd, Sc-11, No. 3, Juni 1976, S. 360—364). Darüber hinaus ist aus der DE-OS 25 40 350 ein Verfahren nach dem Oberbegriff-des Patentanspruches 1, bekannt, bei dem jedoch die Anordnung einer Passivierungsschicht (Merkmal d) nicht erwähnt ist, bei dem aber ebenfalls Ionen durch die Tor-Isolierschichten hindurch in die Kanalbereiche der ausgewählten Feldeffekttransistoren implantiert werden.
Bei den bekannten Verfahren erfolgt die Implantation von Ionen in den Kanalbereich der ausgewählten Feldeffekttransistoren jedoch — soweit ersichtlich — in einem relativ frühen Verfahrensschritt
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zur Herstellung hochintegrierter ROM-Speicheranordnungen nach dem Oberbegriff des Patentanspruchs 1 zu schaffen, bei welchem die Datenprogrammierung erst in oder kurz vor der letzten Herstellungsstufe erfolgt.
Diese Aufgabe wird durch die kennzeichnenden Merkmale des Patentanspruchs 1 ge'öst. Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Durch dieses Verfahren wird die Zeit zwischen der Programmierung oder Kodierung und der Fertigstellung reduziert; der Hersteller kann unkodierte Chips herstellen und für eine spätere Programmierung lagern, obwohl die schützende Passivierungsschicht bereits aufgebracht ist.
Beispielsweise Ausführungsformen der Erfindung werden nachfolgend anhand der Zeichnung erläutert. Dabei zeigt
Fig. la bis Ig Teilschnitte einer MOS-Vorrichtung,
so die einige Verarbeitungsschritte darstellen,
F i g. 2 im Schnitt eine Verarbeitungsstufe nach einer weiteren Ausführungsform der Erfindung,
F i g. 3 in Draufsicht eine MOS-Vorrichtung in einer Verarbeitungsstufe nach noch einer weiteren Ausführungsform der Erfindung und
F i g. 4 im Schnitt die Vorrichtung nach F i g. 3.
Das Verfahren nach den Fig. la bis Ig wird angewendet, um einen ROM-Speicher herzustellen, dessen Kodierung in einer spaten Verarbeitungsstufe vorgenommen wird. Das Verfahren beginnt mit der Bildung des Aufbaus nach Fig. la, mit einem Substrat 10 mit p-Leitfähigkeit, auf dem thermisch eine relativ dünne Tor-Isolierschicht 12 (100 nm bis 150 nm) aus Siliciumdioxid (S1O2) anwächst. Diese Schicht 12 wird sofort mit einer dickeren Schicht 14 (etwa 200 bis 400 nm) aus mit Arsen dotiertem Polysilicium überdeckt, auf die eine Schicht 16 aus Siliciumnitrid (S13N4) abgelagert wird, ζ. Β durch chemischen Niederschlag, mit einer Dicke
von etwa 100 bis 250 nm. Alternativ können andere langsame Diffusionsmittel, wie z. 3. Antimon verwendet werden, um die polykristalline Schicht 14 zu dotieren.
Danach wird eine erste photolithographische Operation an dem Aufbau nach F i g. la vorgenommen, um die Öffnungen 18 in den Source- bzw. Quellenbereichen und Drain- bzw. Senkenbsreichen (20, 22) der Feldeffekt-Transistoren zu bilden, die die Datensteüen in dem ROM-Speicher definieren. Bei diesem Vorgang werden Teile der Siliciumnitridschicht 16 selektiv an den Öffnungen 18 entfernt Danach werden unter Verwendung der restlichen Siliciumnitridschicht 16 als Maske die freien Teile der Polysiliciumschicht 14 und der darunterliegenden Siliciumdioxidschicht 12 z. B. durch Ätzen entfernt, um die Öffnungen 18 zu erzeugen. Danach werden Verunreinigungen vom n+-Typ, wie z. B. Phosphor, z. B. durch Diffusion oder Ionenimplantation in die Fläche des Substrates 10 eingebracht, um die n+-Quellen- und Senkenbereiche 20 und 22 (F i g. Ib) zu schaffen.
Danach wird eine zweite photolithographische Operation vorgenommen, um Teile der Siliciumnitridschicht 16 über den Feld- oder parasitischen Bereichen zu entfernen, wobei die Nitridschicht 16 an den Torbereichen der Stellen der Feldeffekt-Transistoren verbleibt Teile der Polysiliciumschicht 14, von denen die darüberliegende Nitridschicht 16 entfernt worden ist, werden dann entweder vollständig thermisch oxidiert und damit in Siliciumdioxid (nicht gezeigt) umgewandelt unter Verwendung der restlichen Nitridschicht 16 als Maske gegen die Oxidation der übrigen Polysiliciumschicht 14, oder sie werden alternativ weggeätzt, unter Verwendung der Nitridschicht 16 als Maske nach einer thermischen Oxidation der n+-Bereiche 20 und 22, um diese gegen die Wirkungen der nachfolgenden Polysiiicium-Ätzung zu schützen.
Die freiliegenden Teile der aus Siiiciumdioxid bestehenden Tor-Isolierschicht 12 werden dann weggeätzt und eine dünne Schicht (etwa 100 nm) aus Siliciumdioxid (nicht gezeigt) wird thermisch über den ungeschützten Quellen-, Senken- und Feldbereichen zum Wachsen gebracht, worauf eine Implantation mit niedrigem Pegel von Borionen vorgenommen wird und zwar in und durch die Tor-Isolierschicht 12 und in die Quellen-, Senken- und Feldbereiche, wobei die restliche Nitridschicht 16 und die darunterliegende PolysUiciumschicht 14 in den Torbereichen als Impfsperre wirken. Durch diese, Einimpfung wird eine Schicht 24 mit p-Typ in den Feldbereichen erzeugt.
Die Vorrichtung in dbser Verfahrensstufe wird dann in eine oxidierende Umgebung gebracht, v/odurch die Teile der Platte (wafer), die nicht durch die restliche Nitridschicht 16 abgedeckt sind, oxidiert werden, um einen dicken Siliciumoxidbereich 26 in den Feldbereichen zu erzeugender über der Schicht 24 liegt (Fig. Ic).
Die übrige Nitridschicht 16 wird dann entfernt, z. B. unter Verwendung einer heißen Phosphorsäure, und es werden die gewünschten Kontakte durch die dicke Siliciumdioxidschicht 26 zu den verschiedenen diffundierten n+-Bereichen gebildet und geätzt unter Verwendung einer üblichen photolithographischen Technik und es wird dann eine zweite (n+-dotierte), als Tor-Elektrode 28 dienende Schicht aus polykristallinem Silicium auf der Vorrichtung niedergeschlagen mit einer Dicke von etwa 100 bis 300 ηm (Fig. Id). Eine Metallschicht 30 wird direkt oben auf den dotierten Polysiliciumschichten 28 über die gesamte Oberfläche der Platte aufgebracht. Das Metallisierungsmuster wird dann gebildet und geätzt und die darunterliegende zweite Polysiliciumschicht 28 wird von allen Bereichen weggeätzt, die nicht durch das Metall abgedeckt sind, wobei die restliche Metallschicht 30 als Maske benutzt wird. Die Ätzung des polykristallinen Siliciums greift weder das Metall noch das Siliciumdioxid an.
Wie F i g. Ie zeigt, bleibt in dieser Verfahrensstufe das Metallisierungsmuster über allen Reihen der ROM-Matrix, die durch die gebildeten Feldeffekttransistoren definiert ist (von denen zwei in Fig. Ie gezeigt sind), and es verbleibt somit über allen Teilen der Torbereiche dieser Transistoren. Eine Passivierungsschicht 32, die eine aus der Dampfphase chemisch niedergeschlagene Siliciumdioxidschicht sein kann, wird dann auf die Oberfläche der Platte in einer Dicke von etwa 300 bis lOOOnm aufgebracht; die Passivierungsschicht 32 wird durch eine Schutzschicht oder Deckschicht 34 abgedeckt
Der ROM-Speicher wird in dieser späten Verfahrensstufe nunmehr kodiert, um das gewünschte gespeicherte Datenmuster zu schaffen. Hierzu u, vd die Deckschicht 34 entsprechend geätzt, um Fenster ode- Öffnungen 36 über jede. Tor oder jeder Bit-Stelle in dem Speicher, an welchen es erwünscht ist, eine logische »0« bzw. den Zustand »Aus« zu speichern, zu bilden (Fig. If). Die Passivierungsschicht 32 aus Siliciumdioxid wird dann weggeätzt und die restliche Deckschicht 34 und das darunterliegende Siliciumoxid der Passivierungsschicht 32 werden als Maske benutzt, um die freiliegende Metallschicht 30 wegzuätzen, beispielsweise unter Verwendung einer Plasmaätzung oder einer chemischen Ätzung.
Wenn das Metall von den gewünschten Torbereichen entfernt worden ist, wird die Platte einer Implantation mit hoher Energie (z. B. 150 keV oder höher) ausgesetzt, wobei einzelnionisierte Borionen (B+) 38 implantiert werden. Alternativ können doppelt ionisierte Borionen 38 niedrigerer Energie verwendet werden. Die Ionen haben eine ausreichende Energie, um durc'n die polykristallinen Schichten 14 und 28 und die Siliciumdioxidschicht 12 zum darunterliegenden Substrat 10 zu dringe», um eine Schicht 40 (mit höherer Konzentration an Boratomen als im Substrat 10) im Kanalbereich des linken Transistors zu bilden, der sich zwischen den Quellen- und Senkenbereichen 20 und 22 erstreckt (F i g. Ig). Die Platte wird dann in Wasserstoff bei einer Temperatur zwischen etwa 440° C und 500° C geglüht und in einer nachfolgenden photolithographischen Operation wird die Passivierungsschicht 32 erneut selektiv weggeätzt, um die Bereiche für die Anschlußstellen zu bilden.
Bei einer ausreichenden Dosierung an Borionen 38 (etwa zwischen 101' und 1014 Ionen/cm3) hat die implantierte bzw. eingeimpfte Schicht 40 überall, wo sie gebildet ·. orden ist, die Wirkung, die Schwellwertspannung des Torbereiches des n-Kanal-Feldeffekttransistors in positiver Richtung zu verschieben. Die den freigelegten Feldeffekttransistoren zugeordneten Schwellwertspannungen werden somit mehr positiv als Folge dieser loneneinpflanzung, so daß, wenn eine positive Spannung an die leitende Leitung über dem Bit angelegt wird, an welchem der Einimpfungsbereich gebildet worden ist, der Transistor nicht einschaltet und kein Strom zwischen der Senke und der Quelle gemessen wird, weshalb das Bit als logische »0« erkannt wird, wie für den linken Transistor in F i g. 1 <i dargestellt. Jedoch in jeder Bitstelle, über der keine Öffnung 36 in der Passivierungsschicht 32 weggeätzt worden ist. bilden das Metall und das Passivierungsmaterial, die über diesen Transistor-Torbereichen verbleiben, eine effektive Impfsperre,
weshalb in diesen Stellen keine lonenimpfung erfolgt. Ein Transistor an einer Stelle wie der rechts in Fig. Ig schaltet bei einer niedrigen Spannung ein, wenn ein Potential an die metallische Leitung gelegt wird, worauf ein Stromfluß zwischen der Senke und der Quelle hervorgerufen wird und das Bit wird als logische »1« erkannt, wie dargestellt.
Das Verfahren nach Fig. 2 zeigt eine Stufe zur Programmierung eines ROM-Speichers, indem Transistoren geschaffen werden, die die Daten »I« und »0« an ausgewählten Stellen der Datenmatrix speichern und es kann benutzt werden, um eine Metall-Oxid-Silicium-Vorrichtung mit Metall-Tor und dicker Oxidschicht zu kodieren, nachdem die Passivierungsschicht aufgebracht worden ist. In der Figur ist eine p-Kanal-Struktur gezeigt, jedoch wie in allen Ausführungsformen der Er-
r:—-4 ι -4„„ \/™„f„u u i»:~u» _...„n,4n» ...rt-
iii tu uug η αιιιι vias vtiiuini.ii aunt 11.11.11t rti ntiiuv.1 neiden, um die entgegengesetzte Polarität (η-Kanal in diesem Fall) herzustellen. Das Verfahren nach Fig. 2 wird bei einer MOS-Struktur ausgeführt mit einem Silicium-Substrat 126 vom η-Typ, in welchem ρ+ -Quellen- und Senkenbereiche 128 bzw. 130, z. B. durch Diffusion, ausgebildet werden. Tor-Isolierschichten 132 aus Siliciumdioxid und dicke Siliciumdioxid-Bereiche 134 werden in üblicher Weise ausgebildet und dann mit einer dünnen Schicht 136 aus η+ -dotiertem Polysilicium überzogen.
Danach wird Metali niedergeschlagen und weggeätzt, um eine Metallschicht 138 über der dotierten Polysiliciurnschicht 136 zu bilden. Das Metall wird nach der Ätzung als Maske benutzt, um die freiliegende dotierte Polysiliciumschicht 136 zu ätzen. Danach wird eine Passivierungsschicht 140 auf die Oberfläche der Platte aufgebracht.
Das Verfahren nach F i g. 2 weicht von den üblichen Techniken ab durch Ätzen von Öffnungen 142 durch ausgewählte Stellen der Passivierungsschicht 140, und zwar über jeder Stelle, an der eine »O«-Speicherstelle geschaffen werden soll. Unter Verwendung der restlichen Passivierungsschicht 140 als Maske wird das freiliegende Metall an den ausgewählten Stellen weggeätzt, um die Polysiliciumschicht 136 freizumachen bzw. zu belassen. Danach wird eine lonenimpfung durchgeführt, wobei einzelnionisierte oder doppeltionisierte Phosphorionen 144 verwendet werden, die eine ausreichende Energie haben, um durch die freiliegende Polysilicium-Silicium-Dioxid-Struktur durchzudringen, um eine eingeimpfte Schicht 146 vom η-Typ zu erzeugen, die sich zwischen dem Quellenbereich 128 und dem Senkenbereich 130 erstreck:. Die eingeimpfte Schicht 146 verschiebt die Schwellwertspannung des linken Transistors in Fig.2, um, wie gewünscht, ein logisches Bit »0« zu erzeugen.
Das mit den F i g. 3 und 4 erläuterte Verfahren erlaubt das Kodieren eines n-Kanal-ROM-Speichers gleichzeitig mit der Bildung der Maske für die Anschlüsse. Wie Fig.4 zeigt, wird eine Phosphosilikat-Glasschicht 148 über den dicken Oxidbereichen 90, den Polysilicium-Oxid-Tor-Strukturen 88, 86 und den freiliegenden Senken- und Quellenbereichen 74, 76, 78, 80 gebildet Danach werden Kontaktöffnungen in der Schicht 148 ausgebildet und eine selektiv geätzte Metallschicht 150 hergestellt, die einen Kontakt mit dem Tor der Quelle und der Senke über diese Öffnungen schafft Danach wird bei niedriger Temperatur eine Passivierungsschicht 152 aus Siliciumnitrid auf der Oberfläche der Platte niedergeschlagen.
Um einen ROM-Speicher während des letzten photoüthographischen Arbeitsschrittes zu kodieren, während welchem Öffnungen in der Passivierungsschicht an den gewünschten Anschlußstellen ausgebildet werden, werden weitere öffnungen in der Passivierungsschicht an spezifischen Stellen innerhalb der ROM-Matrix geformt. Danach wird unter Verwendung der restlichen Passivierungsschicht und einer darüberliegenden Deckschicht als Maske die freiliegende Phosphosilikat-Glasschicht weggeätzt, z. B. unter Verwendung eines chemischen Ätzmittels oder eines Plasmaätzmittels, um eine Öffnung 154 zu bilden, die entweder einen Teil oder die gesamte Polysiliciumschicht 88a freiläßt, die über der Tor-Isolier-Oxidschicht 86.7 liegt.
Danach wird eine Impfung vorgenommen unter Verwendung von hochenergetischen einzelionisierten oder doppeltionisierten Borionen 156, wobei die restliche Passivierungsschicht 152, die Metallschicht 150, die Phosphusiiikst-Schicht 148 oder die restliche Deckschicht einzeln oder insgesamt als Impfsperre wirken. Als Folge der lonenimpfung wird e>n Kanal 158 mit p-Typ in einem Teil oder im ganzen Kanalbereich im rechten Transistor von Fig.4 gebildet, wodurch die dem Transistor zugeordnete Schwellwertspannung verändert wird, wodurch dieser in den »Aus«-Zustand, der einem logisch »0«-Zustand entspricht, gebracht wird. Ein metallischer Kontakt 160 (F i g. 3) wird an der PoIysilicium-~orstruktur des Transistors angebracht. Der linke Transistor, der durch die Passivierungsschicht 152 und die Phosphosilikat-Schicht 148 während der lonenimpfung geschützt war, bleibt unbeeinflußt von den Ionen 156 und ist daher in einem logiich»! «-Zustand.
Nach der Erfindung kann daher ein Produkt hergestellt werden, nahezu fertig bis auf die letzten Stufen und es kann dann später kodiert oder programmiert werden, wobei nur ein Bruchteil der bisherigen Zeit erforderlich ist, um eine ROM-Schaltung herzustellen. Die unprogrammierten Platten können dann auf Lager gehalten werden, bis sie in den Endstufen des Verfahrens programmiert werden.
Das Verfahren kann mit unterschiedlichen Arten von Materialien für die Passivierungsschichten angewendet werden, wie z. B. Silicium-Dioxid, Silicium-Nitrid, dotiertes Silicium-Dioxid und Aluminiumoxid. Bei der Impfung können einzeln, doppelt oder dreifach ionisierte Borionen oder Phosphorionen verwendet werden mit geeigneter Energie und Dosierungsstärke, solange die Ionen in ausreichenden Mengen durch die freigelegten Schichten in das Substrat eindringen.
Hierzu 2 Blatt Zeichnungen

Claims (1)

Patentansprüche:
1. Verfahren zur Herstellung einer integrierten ROM-Speicheranordnung mit Feldeffekttransistoren, bei dem
a) in einer Oberfläche eines Substrats (10) von einem ersten Leitungstyp beabstandet voneinander liegende Bereiche (20, 22) eines entgegengesetzten Leitungstyps ausgebildet werden, die die Quellen- und Senkenbereiche einer Vielzahl von Feldeffekttransistoren bilden,
b) eine dünne, über den Kanalbereichen der Feldeffekttransistoren liegende Tor-Isolierschicht (12) gebildet wird,
c) über der Tor-Isolierschicht (12) jedes Kanalbereichs riae aus dotiertem Polysilizium bestehende Tor-E!ektrode (28) gebildet wird,
d) über der so geschaffenen Anordnung eine diese Anordnung beim Lagern schützende Passivierungsschicht (32) gebildet wird, und
e) die elektrischen Eigenschaften von ausgewählten Feldeffekttransistoren durch Implantation von Ionen (38) in den Kanafbereich dieser Feldeffekttransistoren modifiziert werden,
DE2750209A 1976-12-14 1977-11-10 Verfahren zur Herstellung einer integrierten ROM-Speicheranordnung mit Feldeffekttransistoren Expired DE2750209C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/750,368 US4080718A (en) 1976-12-14 1976-12-14 Method of modifying electrical characteristics of MOS devices using ion implantation

Publications (2)

Publication Number Publication Date
DE2750209A1 DE2750209A1 (de) 1978-06-15
DE2750209C2 true DE2750209C2 (de) 1986-03-27

Family

ID=25017581

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2750209A Expired DE2750209C2 (de) 1976-12-14 1977-11-10 Verfahren zur Herstellung einer integrierten ROM-Speicheranordnung mit Feldeffekttransistoren

Country Status (8)

Country Link
US (1) US4080718A (de)
JP (1) JPS5375781A (de)
CA (1) CA1111147A (de)
DE (1) DE2750209C2 (de)
FR (1) FR2374739A1 (de)
GB (2) GB1594957A (de)
IT (1) IT1089901B (de)
NL (1) NL7713855A (de)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4294001A (en) * 1979-01-08 1981-10-13 Texas Instruments Incorporated Method of making implant programmable metal gate MOS read only memory
DE2832388C2 (de) * 1978-07-24 1986-08-14 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von MNOS- und MOS-Transistoren in Silizium-Gate-Technologie auf einem Halbleitersubstrat
US4208780A (en) * 1978-08-03 1980-06-24 Rca Corporation Last-stage programming of semiconductor integrated circuits including selective removal of passivation layer
US4210465A (en) * 1978-11-20 1980-07-01 Ncr Corporation CISFET Processing including simultaneous implantation of spaced polycrystalline silicon regions and non-memory FET channel
US4212684A (en) * 1978-11-20 1980-07-15 Ncr Corporation CISFET Processing including simultaneous doping of silicon components and FET channels
JPS5570072A (en) * 1978-11-21 1980-05-27 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor read only memory
US4305760A (en) * 1978-12-22 1981-12-15 Ncr Corporation Polysilicon-to-substrate contact processing
US4342100A (en) * 1979-01-08 1982-07-27 Texas Instruments Incorporated Implant programmable metal gate MOS read only memory
JPS5599722A (en) * 1979-01-26 1980-07-30 Hitachi Ltd Preparation of semiconductor device
JPS5643756A (en) * 1979-09-18 1981-04-22 Seiko Epson Corp Manufacture of semiconductor device
US4336647A (en) * 1979-12-21 1982-06-29 Texas Instruments Incorporated Method of making implant programmable N-channel read only memory
US4441941A (en) * 1980-03-06 1984-04-10 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device employing element isolation using insulating materials
US4315781A (en) * 1980-04-23 1982-02-16 Hughes Aircraft Company Method of controlling MOSFET threshold voltage with self-aligned channel stop
JPS56150860A (en) * 1980-04-24 1981-11-21 Fujitsu Ltd Manufacture of semiconductor memory device
US4519849A (en) * 1980-10-14 1985-05-28 Intel Corporation Method of making EPROM cell with reduced programming voltage
US4365405A (en) * 1981-05-28 1982-12-28 General Motors Corporation Method of late programming read only memory devices
US4358889A (en) * 1981-05-28 1982-11-16 General Motors Corporation Process for making a late programming enhanced contact ROM
US4364165A (en) * 1981-05-28 1982-12-21 General Motors Corporation Late programming using a silicon nitride interlayer
US4359817A (en) * 1981-05-28 1982-11-23 General Motors Corporation Method for making late programmable read-only memory devices
JPS583265A (ja) * 1981-06-30 1983-01-10 Toshiba Corp 半導体装置の製造方法
GB2102623B (en) * 1981-06-30 1985-04-11 Tokyo Shibaura Electric Co Method of manufacturing a semiconductors memory device
JPS5821369A (ja) * 1981-07-30 1983-02-08 Toshiba Corp 固定記憶装置
JPS59132651A (ja) * 1983-01-20 1984-07-30 Sanyo Electric Co Ltd 半導体読出し専用メモリのデ−タ固定方法
US4547959A (en) * 1983-02-22 1985-10-22 General Motors Corporation Uses for buried contacts in integrated circuits
US4514893A (en) * 1983-04-29 1985-05-07 At&T Bell Laboratories Fabrication of FETs
DE3318213A1 (de) * 1983-05-19 1984-11-22 Deutsche Itt Industries Gmbh, 7800 Freiburg Verfahren zum herstellen eines integrierten isolierschicht-feldeffekttransistors mit zur gateelektrode selbstausgerichteten kontakten
JPS5910261A (ja) * 1983-06-24 1984-01-19 Toshiba Corp 半導体論理回路装置
US5210042A (en) * 1983-09-26 1993-05-11 Fujitsu Limited Method of producing semiconductor device
JPS60130844A (ja) * 1983-12-20 1985-07-12 Toshiba Corp 半導体装置の製造方法
IT1213230B (it) * 1984-10-23 1989-12-14 Ates Componenti Elettron Processo planox a becco ridotto per la formazione di componenti elettronici integrati.
JPS61222175A (ja) * 1985-03-01 1986-10-02 Fujitsu Ltd 半導体記憶装置の製造方法
JPS61183548U (de) * 1986-05-01 1986-11-15
US4679302A (en) * 1986-05-12 1987-07-14 Northern Telecom Limited Double polysilicon integrated circuit process
US5275959A (en) * 1986-06-25 1994-01-04 Hitachi, Ltd. Process for producing ROM
US5149669A (en) * 1987-03-06 1992-09-22 Seiko Instruments Inc. Method of forming an isolation region in a semiconductor device
JP2797538B2 (ja) * 1989-10-27 1998-09-17 ソニー株式会社 読み出し専用メモリ装置の製造方法
US5648288A (en) * 1992-03-20 1997-07-15 Siliconix Incorporated Threshold adjustment in field effect semiconductor devices
US5215937A (en) * 1992-05-07 1993-06-01 Advanced Micro Devices, Inc. Optimizing doping control in short channel MOS
US5212106A (en) * 1992-05-07 1993-05-18 Advanced Micro Devices, Inc. Optimizing doping control in short channel MOS
JP3181695B2 (ja) * 1992-07-08 2001-07-03 ローム株式会社 Ｓｏｉ基板を用いた半導体装置の製造方法
JP2701763B2 (ja) * 1994-11-04 1998-01-21 日本電気株式会社 半導体装置およびその製造方法
WO2001016999A2 (en) * 1999-08-27 2001-03-08 Macronix America, Inc. New approach for multilevel mrom
US6455903B1 (en) * 2000-01-26 2002-09-24 Advanced Micro Devices, Inc. Dual threshold voltage MOSFET by local confinement of channel depletion layer using inert ion implantation
JP2001313389A (ja) * 2000-05-01 2001-11-09 Seiko Epson Corp 半導体装置およびその製造方法
CN102800593B (zh) * 2011-05-25 2016-03-16 中芯国际集成电路制造(上海)有限公司 晶体管形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2112024B1 (de) * 1970-07-02 1973-11-16 Commissariat Energie Atomique
US3775191A (en) * 1971-06-28 1973-11-27 Bell Canada Northern Electric Modification of channel regions in insulated gate field effect transistors
GB1345818A (en) * 1971-07-27 1974-02-06 Mullard Ltd Semiconductor devices
GB1392599A (en) * 1971-07-28 1975-04-30 Mullard Ltd Semiconductor memory elements
US3837071A (en) * 1973-01-16 1974-09-24 Rca Corp Method of simultaneously making a sigfet and a mosfet
US3873372A (en) * 1973-07-09 1975-03-25 Ibm Method for producing improved transistor devices
US3914855A (en) * 1974-05-09 1975-10-28 Bell Telephone Labor Inc Methods for making MOS read-only memories
JPS5947464B2 (ja) * 1974-09-11 1984-11-19 株式会社日立製作所 半導体装置
JPS51111020A (en) * 1975-03-26 1976-10-01 Hitachi Ltd Semiconductor fixing memory equipment

Also Published As

Publication number Publication date
IT1089901B (it) 1985-06-18
FR2374739B1 (de) 1983-01-07
GB1594957A (en) 1981-08-05
GB1594958A (en) 1981-08-05
JPS5375781A (en) 1978-07-05
JPS6219077B2 (de) 1987-04-25
CA1111147A (en) 1981-10-20
DE2750209A1 (de) 1978-06-15
FR2374739A1 (fr) 1978-07-13
US4080718A (en) 1978-03-28
NL7713855A (nl) 1978-06-16

Similar Documents

Publication Publication Date Title
DE2750209C2 (de) Verfahren zur Herstellung einer integrierten ROM-Speicheranordnung mit Feldeffekttransistoren
DE69707382T2 (de) Nichtflüchtige speicheranordnung mit schwebendem gate und verfahren zur herstellung
DE4140681C2 (de) Verfahren zur Herstellung eines Masken-Nur-Lesespeichers (Masken-ROM)
DE60307214T2 (de) Verfahren zur Herstellung eines resistiven 1T1R Speicherzellenfeldes
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE3012363C2 (de) Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen
DE4447266C2 (de) Verfahren zum Herstellen einer DRAM-Zelle
DE2741152A1 (de) Speicherzelle fuer einen silizium- gate-n-kanal-mos-direktzugriffspeicher und verfahren zu ihrer herstellung
DE4114344A1 (de) Herstellungsverfahren und aufbau einer nicht-fluechtigen halbleiterspeichereinrichtung mit einer speicherzellenanordnung und einem peripheren schaltkreis
DE2520190A1 (de) Verfahren zur herstellung eines festwertspeichers
EP0002670A1 (de) Verfahren zum Herstellen eines bipolaren Transistors in einem Halbleitersubstrat
DE3334333A1 (de) Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten
DE3103143A1 (de) Halbleiterspeicher
DE69016955T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung.
DE3230077A1 (de) Integrierte bipolar- und mos-transistoren enthaltende halbleiterschaltung auf einem chip und verfahren zu ihrer herstellung
DE68905487T2 (de) Verfahren zur herstellung einer integrierten schaltung mit bauelementen, die gates auf zwei ebenen enthalten.
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE3224287C2 (de)
DE19540124C2 (de) Verfahren zum Herstellen von Mikrokontakten eines Halbleiterbauelements
DE10036891A1 (de) Verfahren zum Herstellen einer Schottky-Diode und einer verwandten Struktur
DE2758161A1 (de) Elektrisch programmierbare halbleiter-dauerspeichermatrix
DE69009196T2 (de) EEPROM, dessen Löschgate-Elektrodenmuster, die Muster des Source-Bereiches kreuzen und Verfahren zur Herstellung desselben.
DE69212897T2 (de) Herstellungsverfahren für MIS-Halbleiterbauelement
DE2909197A1 (de) Verfahren zur herstellung eines festspeichers und festspeichermatrix
DE69007961T2 (de) Verfahren zum herstellen eines nur-lese-halbleiterspeichers.

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: MUELLER, H., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN

8125 Change of the main classification

Ipc: H01L 27/10

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee