DE2620059B2

DE2620059B2 - Anordnung zur gleichzeitigen Überwachung von Digital- und Taktsignalen

Info

Publication number: DE2620059B2
Application number: DE19762620059
Authority: DE
Inventors: Friedrich Dr.-Ing. Kuehne; Karl Ing.(Grad.) Lang
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1976-05-06
Filing date: 1976-05-06
Publication date: 1978-03-02
Also published as: DE2620059C3; DE2620059A1

Description

Die Erfindung betrifft Anordnungen zur gleichzeitigen Überwachung von Digital- und Taktsignalen, die an einer Schnittstelle auf getrennten Leitungen geführt

werden.

Innerhalb der für die Übertragung von digitalen Signalen notwendigen Gerätegruppen bestehen Schnittstellen, an denen auf getrennten Leitungen die digitalen Signale und die Taktsignale vom einen zum anderen Gerät geführt werden. Es ist zweckmäßig, an diesen Schnittstellen auch die übertragenen digitalen Signale und das zugehörige Signal für den Bit-Takt zu überwachen.

Aus der DT-AS 22 06 969 ist ein Verfahren und eine zugehörige Schaltungsanordnung bekannt, die zur Überwachung digitaler Signale in PCM-Multiplexgeräten verwendet werden. Das Digitalsignal und das Signal für den zugehörigen Bit-Takt werden dabei einer Synchronisierschaltung zugeführt, die das regelmäßige Auftreten eines Rahmenkennungswortes im Digitalsignal überwacht. Tritt das Rahmenerkennungswort nicht regelmäßig auf, dann gibt die Synchronisierschaltung ein Alarmsignal ab. Diese Anordnung ist in der F i g. 1 gezeigt. Mit D1 ist die Leitung für das Digitalsignal und mit Ti die Leitung für den Bit-Takt bezeichnet. Zusätzlich zur Synchronisierschaltung Sync ist eine Gleichrichteranordnung GR vorgesehen, die das Bit-Taktsignal gleichrichtet. Fällt nämlich das Bit-Taktsignal aus, dann ist die Synchronisierschaltung Sync nicht mehr funktionsfähig und kann kein Alarmkriterium A 1 abgeben. In diesem Falle gibt die Gleichrichterschaltung GR ein Alarmsignal A 2 ab, das ebenso wie das Alarmsignal der Synchronisierschaltung einem ODER-Gatter zugeführt wird und zur Abgabe eines externen Alarmsignals führt.

Diese bekannte Schaltung ermöglicht eine sehr weitgehende Überwachung des empfangenen Digitalsignals, sie ist jedoch sehr aufwendig und setzt zudem eine bestimmte Rahmenstruktur des zu überwachenden Digitalsignals voraus.

Der Erfindung liegt nun die Aufgabe zugrunde, eine Überwachungsschaltung zu finden, die das ankommende Digits !signal und das Taktsignal an einer Schnittstel-Ie auf möglichst einfache Weise überwacht, dabei soll die Überwachung weitgehend unabhängig, von der Rahmenstruktur des Digitalsignals sein.

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß die das Digitalsignal führende Leitung über eine gesteuerte Torschaltung mit dem ersten Eingang eines ersten Speichers verbunden ist, daß die das Taktsignal führende Leitung mit einem zweiten Eingang des ersten Speichers verbunden ist, daß der Ausgang des ersten Speichers mit einem Steuereingang der Torschaltung

so und mit einem ersten Eingang eines zweiten Speichers verbunden ist, daß weitere Eingänge des ersten und des zweiten Speichers mit einer Quelle für einen Überwachungstakt verbunden sind und daß der Ausgang des zweiten Speichers den Ausgang der Anordnung zur

Überwachung darstellt, der für den Anschluß eines Alarmgebers geeignet ist. Die erfindungsgemäße Anordnung hat den Vorteil des einfachen und übersichtlichen Aufbaus und der völligen Unabhängigkeit von jeglicher Rahmenstruktur im Digitalsignal. Die Erfindung beruht auf der Erkenntnis, daß bei den am häufigsten auftretenden Fehlern, also bei Leitungsunterbrechungen und Leitungskurzschlüssen, das empfangene Digital- bzw. Taktsignal ein Dauer-Null-Signal ist. Die Überwachung konzentriert sich also in diesem Falle

b5 auf das Auftreten von logischen Einsen während einer Periode des Abtasttaktes Γ0.

Eine bevorzugte Ausführungsform der Erfindung ergibt sich dadurch, daß als erster und zweiter Speicher

O-Flip-Flops und als Torschaltung ein NAND-Glied vorgesehen sind, daß als erste Speichereingänge die D-Eingänge der D-Flip-Flops vorgesehen sind, daß die das Taktsignal führende Leitung mit dem auslösenden Eingang des ersten D-Flip-Flops und die Quelle für den Überwachungstakt mit dem Rückst izeingang dieses D-Flip-Flops verbunden ist und daß der auslösende Eingang des zweiten D-Flip-Flops an die Quelle für den Überwachungstakt angeschlossen ist. Der Vorteil dieser Ausführungsform besteht hauptsächlich darin, daß sich D-Flip-Flops leicht realisieren lassen und bereits Bausteine handelsüblich sind, die zwei D-Flip-Flops enthalten. Ein weiterer Vorteil der Anordnung besteht darin, daß die Dauer des Überwachungstaktes ab einer Mindestlänge unkritisch ist und dieser deshalb sowohl lokal erzeugt werden kann als auch aus anderen Takten leicht abgeleitet werden kann.

Eine Weiterbildung der Erfindung ergibt sich dadurch, daß in die Verbindung zwischen die das Digitalsignal führende Leitung und die Torschaltung ein erster inverter und in die Verbindung zwischen die das Taktsignal führende Leitung und das erste D-Flip-Flop ein zweiter Inverter eingeschaltet ist, daß der <?-Ausgang des ersten D-Flip-Flops über eine Leitung mit dem D-Eingang des zweiten D-Flip-Flops mit einem weiteren Eingang des NAND-Glieds verbunden ist, daß die Setzeingänge des ersten und des zweiten D-Flip-Flops und der Rücksetzeingang des zweiten D-Flip-Flops mit Masse verbunden sind und daß der Rücksetzeingang des ersten D-Flip-Flops an den Ausgang einer verzögernden Verstärkeranordnung angeschlossen ist, deren Eingang mit der Quelle für den Überwachungstakt verbunden ist Vorteilhaft bei dieser Ausführungsform ist, daß sie sich sehr leicht mit CMOS-Bausteien realisieren läßt und dadurch über eine sehr geringe Leistungsaufnahme verfügt

Für die Überwachung von Digitalsignalen mit höheren Bitraten ist eine Ausführungsform der Erfindung zweckmäßig, bei der die D-Flip-Flops vom Schottky-TTL-Typ sind, daß als Verstärkeranordnung ein invertierender Verstärker vorgesehen ist und daß statt Massepotential eine positive Spannung vorgesehen ist.

Anhand von in der Zeichnung dargestellten Ausführungsbeispielen soll die Erfindung im folgenden noch näher erläutert werden. Dabei zeigt

F i g. 1 eine Überwachungsschaltung nach dem Stande der Technik,

F i g. 2 eine erste erfindungsgemäße Überwachungsschaltung im Prinzip,

F i g. 3 ein Impulsdiagramm mit einer Störung,

Fig.4 ein erstes Ausführungsbeispiel einer erfindungsgemäßen Überwachungsschaltung,

F i g. 5 ein Digramm der in der Schaltung nach F i g. 4 auftretenden Impulse und

F i g. 6 zweites Ausführungsbeispie! einer erfindungsgemäßen Überwachungsschaltung.

Die Schaltungsanordnung nach der F i g. 1 wurde bei der Besprechung des Standes der Technik bereits erläutert, so daß auf weitere Ausführungen zu diesem Punkt verzichtet wird.

In der F i g. 2 und in den weiteren Figuren ist mit D1 die das Digitalsignal führende Leitung und mit TX die den Bit-Takt des Digitalsignals führende Leitung bezeichnet. Von der Leitung D1 gelangt das Digitalsignal über eine Torschaltung Tor zum ersten Speicher SPi, in den das zu überwachende Digitalsignal mit dem Bit-Takt eingelesen wird. Die Torschaltung ist außerdem mit dem Ausgang des ersten Speichers SP1 verbunden, sie wird durch den Inhalt dieses Speichers gesteuert. Die Steuerung wirkt sich so aus, daß die Torschaltung gesperrt wird, sobald in den erster. Speicher SP1 das Binärzeichen Gins gelesen wird. Am Speicherinhalt ändert sich dann bis zum Ende der Periode des Überwachungstaktes TO nichts mehr. Zum Beginn der nächsten Periode des Überwachungstaktes TO wird der erste Speicher SP1 wieder auf Null gesetzt,

ίο damit wird die Torschaltung geöffnet und bleibt dies bis zum Eintreffen des ersten Binärzeichens Eins im Digitalsignal. Der erste Speicher 5Pl gibt also ein Ausgangssignal ab, sofern während einer Periode des Überwachungstaktes TO mindestens ein Binärzeichen Eins im empfangenen Digitalsignal vorhanden war und während des Auftretens dieses Binärzeichens Eins der erste Speicher einen Bit-Takt erhielt. Ist das Digitalsignal während einer Periode des Überwachungstaktes TO ein Dauer-Null-Signal, dann ist der Inhalt des ersten Speichers SP1 am Ende dieser Periode ebenfalls Null. Zu diesem Ergebnis führt auch ein Fehlen des Bittaktes auf der Leitung ΓΙ, da in diesem Fall kein Binärwert Eins in den ersten Speicher eingelesen werden kann. Mit dem Ausgang des ersten Speichers ist ein zweiter Speicher SP2 verbunden, der außerdem wie der erste Speicher einen Überwachungstakt TO zugeführt erhält. Durch diesen Überwachungstakt TO veranlaßt, fragt der zweite Speicher den Inhalt des ersten Speichers am Ende jeder Periode des Taktes Γ0 ab und gibt ein Alarmsignal A 12 an seinem Ausgang ab, sofern der abgefragte Wert der Binärwert Null ist. Das Alarmsignal kann somit seinen Zustand jeweils nur am Ende einer Periode des Überwachungstaktes TO ändern.
In der Fig.3 ist die Auswirkung einer Störung innerhalb einer Schaltungsanordnung nach der Fig.2 dargestellt. Die erste Zeile der Fig.3 zeigt den Überwachungstakt TO, während die zweite Zeile eine während der ersten Periode des Überwachungstaktes 7"O beginnende Störung zeigt, die in der dritten Periode

des Überwachungstaktes TO abklingt. Die dritte Zeile der F i g. 3 zeigt schließlich das an dem Ausgang A 12 der Schaltungsanordnung nach der F i g. 2 abgegebene Alarmsignal. Bei der Darstellung nach der Fig,3 ist angenommen, daß in den ungestörten Teilen der ersten und der dritten Taktperiode jeweils der Binärwert Eins im Digitalsignal vorhanden ist. Aus diesem Grunde wird erst am Ende der zweiten Taktperiode des Überwachungstaktes ein Alarmsignal abgegeben, das am Ende der tritten Taktperiode wieder verschwindet, weil in

so dieser Taktperiode mindestens ein Binärzeichen Eins aus dem Digitalsignal in den ersten Speicher 5Pl eingelesen wurde. Die Fig.3 zeigt, daß es mit der einfachen Schaltungsanordnung nach der F i g. 2 möglicht ist, gleichzeitig das Digitalsignal und den Bittakt an der jeweiligen Schnittstelle zu überwachen.

Die Fig.4 zeigt ein erstes Ausführungsbeispiel der erfindungsgemäßen Überwachungsschaltung bei dem die Speicher durch D-Flip-Flops FFl, FF2 und die Torschaltung durch ein NAND-Glied G 3 und einen Inverter G 1 realisiert sind. Die Digitalsignale gelangen von der Leitung über den Inverter GX und das NAND-Glied G3 zum D-Eingang des D-Flip-Flops, wäh-end die Signale des Bittaktes über einen zweiten Inverter C 2 zum Auslöseeingang des D-Flip-Flops

b) geleitet werden. Der Setzeingang 5des D-Flip-Flops ist mit Masse verbunden, während der Rücksetzeingang R den Überwachungstakt TO zugeführt erhält, der im Verstärker G 4 zusätzlich verstärkt wurde. Die Invertie-

rung des Bit-Taktes in Inverter G 2 ist notwendig, da das D-Flip-Flop FFl mit der positiven Taktflanke getriggert wird. Der (^-Ausgang des ersten Flip-Flops ist über die Verbindung Qi mit dem D-Eingang eines zweiten D-Flip-Flops FF2 verbunden, während der Ausgang ^ mit einem weiteren Eingang des NAND-Gliedes verbunden ist und der beschriebenen Steuerung der Torschaltung dient. Der Setz- und der Rücksetzeingang S, R des zweiten D-Flip-Flops sind mit Masse verbunden, während der auslösende Eingang des Flip-Flops an die Quelle für den Überwachungstakt TQ angeschlossen ist. Zur Abgabe eines Alarmsignals ist der Alarmausgang der Anordnung A 13 mit dem <?-Ausgang des zweiten Flip-Flops über die Verbindung Q2 verbunden. Für die Entnahme eines inversen Aiarmsignals ist natürlich auch eine Verbindung mit dem (^-Ausgang des Flip-Flops möglich.

Die Wirkungsweise dieser Überwachungsschaltung entspricht weitgehend der Schaltungsanordnung nach der Fig. 2. Solange der (^-Ausgang des ersten D-Flip-Flops auf dem Pegel des Binärwertes Null und damit der (^-Ausgang auf dem Pegel des Binärwertes Eins ist, gelangt das Digitalsignal von der Leitung D1 nach zweimaliger Invertierung zum D-Eingang dieses Flip-Flops. Sobald der erste Binärwert Eins im Digitalsignal vom ersten Flip-Flop übernommen worden ist, sperrt das NAND-Glied G3 die Verbindung zum D-Eingang des ersten Flip-Flops, damit behält der Ausgang Q dieses Flip-Flops bis zum Ende der Periode des Überwachungstaktes TO den Binärwert Eins.

Die Fig. 5 zeigt ein Impulsdiagramm mit dem Überwachungstakt TO in der ersten Zeile, dem Bit-Takt an Ti in der zweiten Zeile, dem Digitalsignal an der Leitung Dl in der dritten Zeile, dem Ausgangssignal des ersten Flip-Flops, das gleichzeitig das Eingangssignal des zweiten Flip-Flops darstellt, in der mit Qi bezeichneten vierten Zeile und dem Ausgangssignal des zweiten Flip-Flops in der fünften, mit Q bezeichneten Zeile. Das Diagramm stellt den Fall des störungsfreien Betriebs dar. In diesem Fall übernimmt am Anfang der nächsten Periode des Überwachungstaktes TO das zweite Flip-Flop FF2 mit der positiven Flanke des Taktes TQ das im ersten Flip-Flop gespeicherte Binärzeichen Eins. Gleichzeitig wird durch den Impuls des Überwachungstaktes 7"0 das erste Flip-Flop auf den Binärwert Null zurückgesetzt. Damit der Inhalt des ersten Flip-Flops noch vor der Rücksetzung sicher vom zweiten Flip-Flop übernommen werden kann, wird der Taktimpuls des Überwachungstaktes TO durch den Treiber G 4 und die Zeit Δ T verzögert. Damit ist der Ausgang Q des zweiten Flip-Flops im störungsfreien Betrieb immer auf dem Binärwert Eins und dessen C?-Ausgang auf den Binärwert Null. Im Störungsfall bleibt der (^-Ausgang des ersten Flip-Flops auf dem Wert Null, damit wird auch der ζί-Ausgang des zweiten

ίο Flip-Flops am Anfang der nächsten Taktperiode wieder auf den Wert Null gesetzt und es ergibt sich am (^-Ausgang des zweiten Flip-Flops ein Binärwert Eins, der als Alarmkriterium bzw. Alarmsignal verwendet werden kann.

Im vorliegenden Falle dient die Überwachungsschaltung zur Überwachung eines 2048-kbit/s-Signal und des zugehörigen Bittaktes in einem Digital-Multiplexgerät. Die praktische Ausführung erfolgte mit Hilfe von CMOS-Bausteinen, wobei für die beiden D-Flip-Flops ein Baustein CD 4013 AE verwendet wurde. Der Überwachungstakt TO hat im vorliegenden Falle eine Periode von 16 ms, die Impulsbreite dieses Taktes ist 4 μβ. Der Überwachungstakt 70 konnte im geringen Aufwand in der zentralen Taktversorgung des Multiplexgerätes erzeugt werden.

Die Fig.6 zeigt eine weitere Ausführung der Überwachungsschaltung, die zur Überwachung von digitalen Signalen mit höheren Bitraten geeignet ist. Zu diesem Zweck wurden Low-Power-Schottky-TTL-Bausteine verwendet. Die beiden D-FIip-Flops sind dabei in einem handelsüblichen Baustein enthalten. Da in diesem Falle eine ROcksetzung des dritten D-Flip-Flops FF3 mit dem Pegel des Binärzeichens Null erfolgen muß, wurde an Stelle des Treibers G 4 entsprechend der Schaltung nach der Fig.4 nunmehr ein Inverter G14 vorgesehen. Die Inverter GIl und G 12, das NAND-Glied G 13 und das zweite Flip-Flop FF4 entsprechen den Teilen der Schaltung nach der Fig.4. Zur Anpassung an die Low-Power-Schottky-TTL-Bausteine wurde lediglich anstelle des Nullpegels in der F i g. 4 ein Pegel von plus 5 Volt für die beiden D-Flip-Flops in der F i g. 6 gewählt.

Sofern das Digitalsignal und der zugehörige Bit-Takt auch invertiert zur Verfügung stehen, können die eingangsseitigen Inverter Gl, G2, bzw. GIl, G12 entfallen.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. Anordnung zur gleichzeitigen Überwachung von Digital- und Taktsignalen, die an einer Schnittstelle auf getrennten Leitungen geführt werden, dadurch gekennzeichnet, daß die das Digitalsignal führende Leitung (Di) über eine gesteuerte Torschaltung (Tor) mit dem ersten Eingang eines ersten Speichers (SP 1) verbunden ist, daß die das Taktsignal führende Leitung (Tl) mit einem zweiten Eingang des ersten Speichers (SP 1) verbunden ist, daß der Ausgang des ersten Speichers (SPl) mit einem Steuereingang der Torschaltung (Tor) und mit einem ersten Eingang eines zweiten Speichers (SP2) verbunden ist, daß weitere Eingänge des ersten und des zweiten Speichers (SP 1,2) mit einer Quelle für einen Überwachungstakt (TO) verbunden sind und daß der Ausgang (A 12) des zweiten Speichers (SP2) den Ausgang der Anordnung zur Überwachung darstellt, der für den Anschluß eines Alarmgebers geeignet ist.

2. Anordnung nach Patentanspruch 1, dadurch gekennzeichnet, daß als erster und zweiter Speicher D-Flip-Flops CFFl, 2) und als Torschaltung ein NAND-Glied (G3) vorgesehen sind, daß als erste Speichergänge die D-Eingänge der D-Flip-Flops vorgesehen sind, daß die das Taktsignal (Ti) führende Leitung mit dem auslösenden Eingang des ersten D-Flip-Flops (FFi) und die Quelle für den Überwachungstakt (TO) mit dem Rücksetzeingang (R) dieses Flip-Flops verbunden ist und daß der auslösende Eingang des zweiten D-Flip-Flops (FF2) an die Quelle für den Überwachungstakt (TO) angeschlossen ist

3. Anordnung nach Patentansprüchen 1 und 2, dadurch gekennzeichnet, daß in die Verbindung zwischen die das Digitalsignal führende Leitung (D 1) und die Torschaltung ein erster Inverter (G 1) und in die Verbindung zwischen die das Taktsignal (Ti) führende Leitung und das erste D-Flip-Flop (FFl) ein zweiter Inverter (G2) eingeschaltet ist, daß der (^-Ausgang des ersten D-Flip-Flops (FFi) über eine Leitung Q1 mit dem D-Eingang des zweiten D-Flip-FIops (FF2) verbunden ist, daß der ^Ausgang des ersten D-Flip-Flops (FFi) mit einem weiteren Eingang des NAND-Gliedes G3 verbunden ist, daß die Setzeingänge (S) des ersten und des zweiten D-Flip-Flops (FFi, 2) und der Rücksetzeingang (R) des zweiten D-Flip-Flops mit Masse verbunden sind und daß der Rücksetzeingang (R) des ersten D-Flip-Flops (FFl) an den Ausgang einer verzögernden Verstärkeranordnung (G 4) angeschlossen ist, deren Eingang mit der Quelle für den Überwachungstakt (TO) verbunden ist.

4. Anordnung nach Patentanspruch 3, dadurch gekennzeichnet, daß die D-FIip-Flops vom Schottky-TTL-Typ sind, daß als Verstärkeranordnung ein invertierender Verstärker (G 14) vorgesehen ist und daß statt Massepotential eine positive Spannung vorgesehen ist.