DE2736503A1

DE2736503A1 - Rastersynchronisieranordnung

Info

Publication number: DE2736503A1
Application number: DE19772736503
Authority: DE
Inventors: Jacques Luder
Original assignee: Nokia Inc
Current assignee: Nokia Inc
Priority date: 1976-08-20
Filing date: 1977-08-12
Publication date: 1978-02-23
Also published as: IE45566B1; IE45566L; LU77980A1; FR2362527A1; CA1092245A; JPS5326504A; IT1086052B; FR2362527B1; US4121057A; NL7708997A; DK370477A; GB1534669A; BE857348A

Description

- ? - 1 ö. Aug. ig??

RASTERSYNCHRONISIERANORDNUNG

Die Erfindung bezieht sich auf das Problem der Rastersynchronisierung einer ersten Informationsfolge mit der Grundtaktgeschwindigkeit Hl mit einer zweiten Informationsfolge mit der Grundtaktgeschwindigkeit H2.

Sollen gleichzeitig zwei binäre Informationsfolgen verarbeitet werden, so muß eine dieser Folgen derart synchronisiert werden, daß ihre Rasterstruktur mit der der anderen Informationsfolge übereinstimmt.

Für dieses Problem gibt es verschiedene Lösungen. Bei einer ersten Lösung wird ein adressengesteuerter Speicher vorgesehen, der durch eine der Informationsfolgen mit ihrer Taktgescrfwindigkeit gefüllt wird und der unter der Steuerung der Takte der anderen Informationsfolge geleert wird. Der Speicher besitzt dabei mindestens die zur Aufnahme eines kompletten Rasters notwendige Kapazität und ist zwei Steuerkreisen zur Füllung bzw. Leerung zugeordnet. Eine derartige Vorrichtung weist mehrere Nachteile auf :

a - Es muß der Rang des Bits im bearbeiteten Raster bestimmt werden, um den Speicher adressieren zu können, b - Ein Zusammenfallen eines Schreibvorgangs mit einem Lesevorgang muß vermieden werden, vor allem wenn die beiden Vorgänge dieselbe Speicherzelle betreffen.

c - Die Vorrichtung ist nicht symmetrisch, d.h. daß sie nicht gleichzeitig bei Bedarf die Synchronisierung der zweiten Folge mit der ersten durchführen kann.

809808/0799

d - Die Überwachung eines derartigen Systems ist schwierig, da jeder Speicherpunkt einer besonderen Binärstelle im Raster zugeordnet ist. Daher muß an alle Speicherzellen ein Testsignal gesandt werden, was nur während der Wartung geschehen kann.

Eine andere bekannte Lösung nutzt einen FIFO-Speicher ("first in - first out"). Von der soeben beschriebenen Ausführungsform unterscheidet sich diese Lösung lediglich dadurch, dafl die Adressiermittel durch Steuermittel zur Herbeiführung einer Verschiebung im Speicher ersetzt sind. Der Konflikt zwischen Schreiben und Lesen des Speichers muß genauso behandelt werden wie zuvor.

Durch die Erfindung sollen die genannten Nachteile vermieden werden. Sie bezieht sich auf eine Rastersynchronisieranordnung, mit der eine erste Binärfolge der Taktgeschwindigkeit Hl mit einer zweiten Binärfolge mit der Taktgeschwindigkeit H2 rastermäßig synchronisiert wird, und die einen Speicher und zwei Steuerkreise für das synchron zu den Rastertakten HtI und Ht2 der beiden Informationsfolgen durchgeführte Einschreiben in den bzw. Lesen aus dem Speicher enthält. Eine derartige Anordnung ist erfindungsgemäß dadurch gekennzeichnet, daß der Speicher aus drei Ringschieberegistereinheiten besteht, von denen jede eine zur Aufnahme eines kompletten Rasters ausreichende Kapazität besitzt, und daß die beiden Steuerkreise gleich aufgebaut sind und zyklisch den Eingang bzw. Ausgang der Anordnung mit den Eingängen bzw. Ausgängen der Register derart verbinden, daß jeder der Steuerkreise von einer Registereinheit zur nächsten weiterschaltet, wenn diese nächste Einheit nicht gleichzeitig durch den anderen Steuerkreis aktiviert wird.

809808/0799

Nachfolgend wird die Erfindung unter Bezugnahme auf zwei beiliegende Figuren näher erläutert.

Fig. 1 zeigt schematisch eine bevorzugte Ausführungsform der Erfindung zur Synchronisierung einer Informationsfolge mit einer anderen.

Fig. 2 zeigt eine Erweiterung einer derartigen Anordnung, mit der wahlweise die Synchronisierung einer Informationsfolge mit einer zweiten oder umgekehrt erfolgen kann.

Fig. 1 zeigt eine erfindungsgemäße Anordnung, mit der eine eintreffende Informationsfolge verzögert werden kann, die auf einer Klemme El mit der Grundtaktgeschwindigkeit Hl verfügbar ist. Für diese Informationsfolge ist außerdem ein Rastertakt HtI vorhanden. Die Informationsfolge, mit der die eintreffende Informationsfolge synchronisiert werden soll, ist durch ihre Grundtaktgeschwindigkeit H2 und durch einen Takt Ht2 charakterisiert, der den Beginn jedes Rasters angibt.

Die eintreffende Informationsfolge erscheint gleichzeitig auf sämtlichen Klemmen El, und die synchronisierte Informationsfolge verläßt die Vorrichtung auf den Klemmen Sl, die alle untereinander verbunden sind.

Die Vorrichtung besteht aus drei Registereinheiten 1, und 3, die untereinander gleich sind, und aus zwei Steuerkreisen 4 und 5, die ebenfalls untereinander gleich sind. Jede Registereinheit umfaßt im wesentlichen ein Scheiberegister 6 mit einer für ein komplettes Raster ausreichenden Kapazität. Der Eingang 7 eines derartigen Registers ist mit dem Ausgang eines ODER-Gatters 8 verbunden, das zwei Eingänge besitzt. Ein erster Eingang dieses Gatters führt zum Ausgang eines UND-Gatters 9,

809808/0799 /

— C —

dessen einer Eingang mit der Klemme El des eintreffenden Rasters verbunden ist. Der andere Eingang des ODER-Gatters 8 führt zum Ausgang eines UND-Gatters 10, das zwei Eingänge hat, von denen ein erster mit dem Ausgang 11 des Schieberegisters 6 verbunden ist. Die Klemme Sl ist ebenfalls mit dem Ausgang des Gatters IO verbunden.

Die elementare oder binäre Taktimpulsfolge Hl wird auf ein UND-Gatter 12 gegeben, dessen Ausgang mit einem ODER-Gatter 11 mit zwei Eingängen in Verbindung steht. Der Ausgang dieses Gatters 13 beaufschlagt einen Eingang 14 zum Steuern der Verschiebung des Registers 6. Jedesmal, wenn ein Impuls auf dem Eingang 14 eintrifft, wird der Inhalt des Registers 6 um einen Schritt nach rechts verschoben.

Die Grundtaktgeschwindigkeit H2 der abgehenden Informationsfolge wird auf ein UND-Gatter 15 mit zwei Eingängen gegeben, dessen Ausgang zum zweiten Eingang des ODER-Gatters 13 führt. Die zweiten Eingänge der Gatter 9 und 12 der drei Einheiten 1, 2 bzw. 3 erhalten ein Steuerpotential a, bzw. b.. bzw. c,, und die zweiten Eingänge der Gatter 10 und 15 erhalten ein Steuerpotential a_ bzw. b„ bzw. C₀, die von den Steuerkreisen 4 und 5, wie weiter unten beschrieben, geliefert werden.

Die Steuerkreise 4 und 5 weisen hauptsächlich ein Schieberegister 16 bzw. 17 mit jeweils drei Kippstufen auf. Diese Register sind Ringregister und enthalten ?.\\ jedem Zeitpunkt jeweils nur eine Information "1". Die Schiebeimpulse werden auf einen Eingang 18 bzw. 19 durch 3ine Logik 20 bzw. 21 gegeben, die durch den Rastertakt HtI bzw. Ht2 aktiviert wird.

809808/0799

Die Ausgänge der Register 16 und 17 werden a. , b.., C₁ bzw. a„, b₉ und c₂ genannt. Die Ausgänge liefern das entsprechende Steuerpotential für die drei Registereinheiten 1, 2 und 3, so daß der Buchstabe a die Registereinheit 1, b die Registereinheit 2 und c die Registereinheit 3 betrifft.

Die Logikkreise 20 und 21 empfangen außer dem Rastertakt die Steuerpotentiale der beiden Schieberegister 16 und 17. Sie liefern einen Ausgangsimpuls zum entsprechenden Schieberegister, wenn die folgende Bedingung erfüllt ist, bei der ze = ] und y = 2 für die Logik 20 und χ = 2 und y = 1 für die Logik 21 ist :

^ax-^cy ⁺ V^ay ^{+ c}x-^by

Die Vorrichtung arbeitet folgendermaßen ;

Zu einem gegebenen Zeitpunkt weist das Register 16 den Zustand lOO und das Register 17 den Zustand OlO auf. Folglich sind die Gatter 9 und 12 der ersten Registereinheit 1 und die Gatter IO und 15 der zweiten Registereinheit 2 durchlässig. Die dritte Registereinheit 3 befindet sich in Ruhestellung. Der gemeinsame Eingang El liefert ein Raster in Serie über die Gatter 9 und 8 ins Register 6 der ersten Einheit unter der Steuerung der Taktgeschwindigkeit Hl, die über die Gatter 12 und 13 auf den Eingang 14 des Registers 6 der ersten Einheit gelangt. Während das Register 6 der ersten Einheit mit der eintreffenden Taktgeschwindigkeit gefüllt wird, wird das Register 6 der zweiten Einheit 2 über das Gatter 10 mit der Taktgeschwin digkeit H2 geleert. Die Taktgeschwindigkeit H2 wird über die Gatter 15 und 13 an den Eingang 14 des Registers 6 der zweiten Einheit gegeben.

809808/0799

Wenn das Register 6 der zweiten Einheit 2 gerade gelesen wurde und ein Rasteranfangsimpuls Ht2 erscheint, wobei a.. und b_ sich auf dem Zustand "1" befinden, dann überträgt die Logik 21 das Taktsignal Ht2 an das Register 17, das somit auf den Zustand 001 übergeht. Wenn c aktiviert ist, dann beginnt die Registereinheit 3 damit, ein neues Raster auf den Ausgang 31 zu geben.

Es sei angenommen, daß die beiden Informationsfolgen genau dieselbe Grundfrequenz besitzen. Dann stellt man nach der Umschaltung des Register 17 irgendwann das Auftreten der Taktimpulse HtI fest, da das Füllen des Registers 6 der ersten Einheit beendet ist. Die Logik 20 liefert einen Taktimpuls HtI auf den Eingang 18 und der neue Zustand des Registers 16 ist 010. Jetzt wird die zweite Einheit 2 mit der eintreffenden Folge gefüllt, da das Steuerpotential b, vorhanden ist.

Unter der Annahme gleicher Frequenzen zwischen den beiden Folgen befinden sich dann die drei Register zyklisch im Schreib-, Ruhe- und Lesezustand.

Betrachtet man nun den Fall, daß die Binärfrequenz der ankommenden Informationsfolge, d.h. die Taktgeschwindigkeit Hl, kleiner als die Frequenz der abgehenden Folge ist, d.h. als die Taktgeschwindigkeit H2, dann ergibt sich ein Zeitpunkt, bei dem eine Registereinheit bereits geleert ist, während die folgende Registereinheit noch gefüllt wird. In diesem Fall sperrt der Steuerkreis 21 den Takt Ht2 , da die oben angebene Boole¹sehe Bedingung nicht erfüllt ist. Durch diese Sperrung wird bewirkt, daß während einer weiteren Rasterperiode der vorhergehende Zustand des Registers 17 beibehalten bleibt. Entsprechend wird

809808/0799

dieselbe Registereinheit ein zweites Mal entleert. Wegen der Verschleifung über die Gatter 10 und 8 befand sich das vorhergehende Raster noch im Register 6 und wird daher am Ausgang verdoppelt. Nach dieser Verdopplung sind die Bedingungen für ein neues Umschalten des Registers 17 wahrscheinlich erfüllt, da in der Zwischenzeit das Füllen des Registers der vorhergehenden Einheit beendet werden konnte. Der zyklische Vorgang beginnt daher normal von vorne.

Es bleibt der Fall, bei dem die Frequenz Hl der ankommenden Informations folge größer als die Frequenz 112 der abgehenden Informationsfolge ist. Dabei ergibt sich ein Zeitpunkt, bei dem das Füllen eines Registers beendet ist, bevor das Entleeren des folgenden Registers abgeschlossen ist. Unter Beachtung der oben angeführten Boole*sehen Bedingung wird durch die Logik 2O ein Impuls HtI unterdrückt, und das folgende Raster wird nicht in der folgenden Registereinheit registriert, sondern in derselben Einheit. Zwar geht die in diesem Register enthaltene Information, d.h. das vorhergehende Raster, verloren, da dieses Register während dieses Zeitraums nicht geleert wurde. Nach diesem zweiten aufeinanderfolgenden Schreibvorgang in derselben Einheit sind aber dafür die Bedingungen für das Umschalten auf die folgende Einheit wieder erfüllt, da das Leeren dieses folgenden Registers inzwischen abgeschlossen werden konnte,

Die Erfindung sieht somit sehr einfache Mittel vor, mit denen sowohl das Problem des Konflikts zwischen Schreiben und Lesen als auch das Problem der positiven und negativen Unterschiede zwischen den Frequenzen der beiden Informationsfolgen gelöst werden kann.

809808/0799

-LO-

Fig.2 zeigt eine Erweiterung der erfindungsgemäßen Anordnung auf den allgemeinen Fall, bei dem wahlweise eine erste Folge mit einer zweiten oder eine zweite mit einer ersten synchronisiert werden soll. In diesem Fall werden zwei Gruppen 22 und 23 bestehend aus jeweils drei Registereinheiten wie den in Fig. 1 gezeigten Einheiten 1, 2 und 3, vorgesehen, wobei jede Gruppe auf einem Eingang El bzw. E2 eine der Informationsfolgen empfängt. Da die Synchronisierung niemals gleichzeitig in beiden Richtungen erfolgt und die Steuerkreise 4 und 5 gleich sind, brauchen diese Schaltkreise nicht doppelt vorgesehen zu werden. Der Steuerkreis 4 ist wie im Fall der Fig. 1 verantwortlich für das zyklische Füllen der drei Register der ersten Gruppe 22. Außerdem sorgt er für das zyklische Entleeren der drei Register der Gruppe 23. Der Steuerkreis 5 sorgt wie im Fall der Fig. 1 für das zyklische Lesen der Register der Gruppe 22. Außerdem ist er für das zyklische Füllen der Register der Gruppe 23 verantwortlich. Die Gruppe 22 führt die Anpassung der Folge El an den Rastertakt Ht2 und die Gruppe 23 die Anpassung einer Folge E2, deren ursprünglicher Rastertakt Ht2 ist, an eine Informationsfolge durch, deren Rastertakt HtI ist,

Die Erfindung ist selbstverständlich nicht auf die hier beschriebenen Ausführungsbeispiele beschränkt. Insbesondere kann der logische Aufbau derart geändert werden, daß eine negative Logik mit NICHT-UND und NICHT-ODER-Gattern verwendet wird. Auch können die Schieberegister 16 und 17 durch einen zyklischen Zähler mit zwei Kippstufen ersetzt werden, der bis*3*zählt. Es ist außerdem klar, daß in gewisse Steuerleitungen zur Vermeidung eines auf Signalübergänge zurückzuführenden falschen Befehls Verzögerungen eingeführt werden können.

809808/0799

Schließlich kann die Erfindung auch auf eine nichtbinäre Informationsfolge angewandt werden, wenn die Register und Gatter einer Verarbeitung derartiger Informationen angepaßt sind.

809808/0799

L e e r s e i t e

Claims

Fo IO 494 D

COMPAGNIE INDUSTRIELLE DES TELECOMMUNICATIONS

CIT-ALCATEL J .Λ. 12, πι»? do la Baume, 75OO8 PAKIS, Frankreich

PATENTANSPRÜCHE

M-/- Rastersynchronisieranordnung, mit der eine erste Binärfolge der Taktgaschwindigkeit Hl mit einer zweiten Binärfolge mit der Taktgeschwindigkeit H2 rastermäßig synchronisiert wird, und die einen Speicher und zwei Steuerkreise für das synchron zu den Rastertakten HtI und Ht2 der beiden Informationsfolgen durchgeführte Einschreiben in den bzw. Lesen aus dem Speicher enthält, dadurch gakennzeichnot, daß der Speicher aus drei Uingschieberegistereinheiten (1 - 3) besteht, von denen jede eine zur Aufnahme eines kompletten Rasters ausreichende Kapazität besitzt, und daß die beiden Steuerkreise (4, 5) gleich aufgebaut sind und zyklisch den Eingang bzw. Ausgang (El, Sl) der Anordnung mit den Eingängen (7) bzw. Ausgängen (11) der Register (6) derart verbinden, daß jeder der Steuerkreise von einer Registereinheit zur nächsten weiterschaltet, wenn diese nächste Einheit nicht gleichzeitig durch den anderen Steuerkreis aktiviert wird.

2 - Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Register (6) nur dann ringförmig rückgekoppelt sind, wenn sie auf Lesen eingestellt sind.

809808/0799

ORIGINAL INSPSCTED

"3 - Anordnung nach oinem der Ansprüche 1 und 2, dadurch g 3 kennzeich net, daß zwei Gruppen (2:?, 23) mit je drei Registern vorhanden sind, wobei jede Gruppe eine der Folgen (El, E2) verarbeitet, und daß zwei Steuerkreise (4, 5) vorgesehen sind, von denen einer (4) das Einschreiben in eine der Gruppen (2 2) und das Lesen aus der anderen Gruppe (23) und der andere (5) die komplementären Funktionen steuert.

b u y H 0 8 / 0 7 9 9