DE2659360A1 - Sprechwegezentrale fuer eine zeitmultiplexvermittlungsstelle mit pulskodemodulation - Google Patents

Description

Sprechwegezentrale für eine Zeitmultiplexvermittlungsstelle mit Pulskodemodulation

Die Erfindung betrifft ein Sprechwegenetzwerk für eine Zeitmultiplexvermittlungsstelle, d.h. mit Zeitmultiplex und Pulskodemodulation (M I C), welche gestattet, die Oktade (8 Bits) ohne Austasten von einem Zeitschlitz eines Eingangsmultiplexkanals von zweiunddreißig Kanälen auf einen Zeitschlitz eines Ausgangsmultiplexkanals von zweiunddreißig Kanälen zu übertragen. Ein derartiges tausendvierundzwanzig Zeitschlitze betreffendes Netzwerk kann natürlich durch Nebeneinanderlagerung identischer Netzwerke in genügender Menge auf eine unbegrenzte Zahl von Zeitschlitzen angewandt werden.

Es sind bereits Netzwerke bekannt, z.B. das in der am 6, Juli 1973 von der Anmelderin eingereichten französischen Patentanmeldung 73 24 841 beschriebene, welches eine erste Anordnung von Schieberegistern mit Umlauf enthält, um die Oktaden der verschiedenen Zeitschlitze zu speichern, wobei eine zweite Anordnung von durch eine dritte Anordnung von Stromkreisen gesteuerten Multiplexgeräten die Adressenkodes in Verbindung mit der zentralen Steuereinheit der Zeitmultiplexvermittlungsstelle bildet. Dieses Netzwerk besitzt den Nachteil, die Verwendung einer großen Zahl von Bauteilen zu erfordern und einen erheblichen Energieverbrauch zu haben.

Dem gegenüber bietet die Erfindung den Vorteil, eine erheblici kleinere Zahl von Bauteilen zu benutzen und somit einen kleineren Energieverbrauch sowie einen kleineren Platzbedarf zu haben.

Das erfindungsgemäße Netzwerk ist zur Einschaltung 709829/0289

265936Ü

zwischen die Ausgänge eines Eodierers SIC_} dessen Eingänge mit zweiunddreißig Abtastern . verbunden sind, und die Eingänge von zweiunddreißig Dekodierem MIC vorgesehen. Es ist durch folgende Bauteile gekennzeichnet:

- eine Torrichtung zur Eeihen-ParaH el-ümwandlung der Bits einer jeden Oktade eines Eingangszeitschlitzes mit zweiunddreißig mit je einem τ^-ΐτ^η^ητπιΤίηρΊ p-rira-n^i verbundenen Eingängen und acht Ausgängen;

- eine mit Speichern versehene Leitvorrichtung mit acht Eingängen, welche an die Ausgänge der Torrichtung zur Reihen-Parallel-Ümwandlung angeschlossen sind, um einen Eingangszeitschlitz zu einem Ausgangszeitschlitz zu leiten, wobei diese Torrichtung acht Ausgänge aufweist;

- eine Torrichtung zur Parallel-Reihen-Ümwandlung der Bits einer jeden Oktade eines von der mit Speichern versehenen Leitvorrichtung kommenden Ausgangszeitschlitzes;

- eine Zeitbasis zur Synchronisierung der Überführung der Oktaden in den drei obigen Torrichtungen, welche Impulse mit zehntausendzweihundertvierzig Kilohertz sowie einen Heusynchronisierimpuls mit einer Dauer von hundert Nanosekunden alle vier Millisekunden erzeugt.

Die kodierten Impulse werden einer gewissen Zahl von Überführungen während ihres Durchgangs durch die Torrichtung zur Reihen-Parallel-Umwandlung, hierauf durch die mit Speichern versehene Leitvorrichtung und schließlich durch die Torrichtung zur Parallel-Reihen-ümwandlung unterworfen.

Sie haben daher eine gewisse Terzögerung, wenn sie aus dem Netzwerk austreten, um in die Dekodierer einzutreten. Diese Terzögerung muß notwendigerweise einem genauen Tielfachen der Dauer eines Zeitschlitzes entsprechen, um jedes Übersprechen zu verhindern. Diese Bedingung wird mittels der Zeitbasis erfüllt»

Ferner werden die Impulse von 10.240 kHz dieser Zeitbasis benutzt, um (alle 100 ns) Pufferregister freizugeben, welche an verschiedenen Punkten der Schaltung der mit Speichern versehenen Leitvorrichtung angeordnet sind, um die Streuung der Überführungszeiten der Signale beim Durchgang durch die verschiedenen Schaltungen zu verringern.

Die Erfindung ist nachstehend unter Bezugnahme' auf die Zeichnung beispielshalber erläutert.

709829/0289

Fig. 1. zeigt das Prinzipschema des erfindungsgemäßen Netzwerks.

Pig. 2 ist das Zeitdiagramm für zwei aufeinanderfolgende Zeitschlitze.

In Pig. 1 ist oben der Eingang E des Netzwerks dargestellt, welcher durch 32 Je 32 Zeitschlitze übertragende Multiplexkanäle gebildet wird, wobei die von einer G-ruppe von Abtastern und Kodierern kommenden entsprechenden 32 Eingangsdrähte nicht dargestellt sind. Diese 32 Kanäle werden durch ein Demultiplexiergerät A während der Dauer eines Zeitschlitzes zu einer Gruppe von acht Schieberegistern R 11, R. 12 .... R 18 und während der Dauer des nächsten Zeitschlitzes zu einer Gruppe von acht anderen identischen Registern R 21, R 22 .... R 28 geleitet, und so fort, um jede jeden Zeitschlitz bildende Oktade mit 8 binären in Reihe übertragenen Elementen in eine Gruppe von 8 binären parallel übertragenen Elementen am Ausgang der Registergruppe umzuwandeln, zu welcher diese binären Elemente geleitet wurden.

Hierfür weist jedes der genannten Register, welche eine an sich bekannte Bauart haben, 32 parallele Eingänge, welche mit den 32 Drähten des Eingangs E über A verbunden sind, und einen einzigen Reihenausgang auf. Die acht Ausgänge einer jeden Registergruppe werden bald bei einer Gruppe und bald bei der anderen Gruppe mit einer mit Speichern versehenen Leitvorrichtung D über ein Multiplexiergerät A1 verbunden, welches im Synchronismus mit dem Demultiplexiergerät A so arbeitet, daß die beiden Registergruppen abwechselnd arbeiten, d.h. daß die eine zum Einschreiben und die andere zum Ablesen der Oktaden dient. Die obigen Register sowie die Organe A und A1 werden durch eine ihrerseits von einer Zeitbasis B abhängende Polgeschaltung S1 so gesteuert, daß das erste binäre Element eines jeden Zeitschlitzes eines jeden Kanals in R 11 (oder R 21), das zweite in R 12 (oder R 22) usw. und das achte in R 18 (oder R 28) eingeschrieben wird. Man kann so am Ausgang einer Registergruppe die acht binären Elemente ein und derselben Oktade gleichzeitig abnehmen, wobei die Oktaden der 32 Multiplexkanäle während der Dauer eines Zeitschlitzes nacheinander geliefert werden. Die Register empfangen daher von S 1 einen Ladeimpuls bei jedem zweiten Zeitschlitz, und während der Dauer ihres Arbeitens zum Ablesen empfangen die acht Register gleichzeitig einen Verschiebeim-

709829/0289

alle 100 ns, so daß sie im ganzen 32 Impulse empfangen. Die 32 binären gleichzeitig in jedes Register während eines Einschreibezyklus eingeschriebenen Elemente werden so in Seihe während des darauffolgenden Ablesezyklus abgelesen.

Die Organe A und A 1 werden je durch acht elektronische Zweiwegeumschaltkontakte gebildet. Dies ist der Grund, weshalb in der in eindrähtiger Darstellung ausgeführten Pig. 1 A und A 1 schematisch durch einen einfachen. Zweiwegekontakt dargestellt sind.

Die Zeitbasis liefert der Polgeschaltung P 1 zwei Typen von Signalen, nämlich ein Signal B 1, welches durch Impulse in einem Tastverhältnis von 50 fo und einer Frequenz von 10.240 kHz gebildet wird, und ein Signal B 2, welches durch einen Impuls gebildet wird, dessen Dauer alle 4 ms 100 ns beträgt.

Die Polgeschaltung S 1 hat neunzehn Ausgangsdrähte. Der eine dient zur Steuerung von A und A 1, sechzehn andere Drähte gehen je zu einem der Register R 11 bis R 18 bzw. R 21 bis R 28 zur Steuerung des Einschreiben^ des entsprechenden binären Elements, der achtzehnte Draht dient für die Verschiebeimpulse der Register R 11 bis R 18, und der neunzehnte Draht dient für die Verschiebeimpulse der Register R 21 bis R 28.

Pig. 2 zeigt das Signal B 1 während der Dauer von zwei aufeinanderfolgenden Zeitschlitzen Xn und Xn + 1, d.h. während etwa acht Mikrosekunden.

In dieser Figur sind aus Maßstausgründen das Signal B 2 und aus Vereinfachungsgründen das Steuersignal von A und A 1, welche gleichzeitig alle 3.900 ns (Dauer eines Zeitschlitzes) die Richtung wechseln, nicht dargestellt, es sind aber die Ladesignale der Register R 11, R 21, R 12, R 22 und R 18, R 28 dargestellt. Man ersieht aus dem Maßstab O 1, welcher die zeitlichen Stellungen der verschiedenen binären Elemente von zwei aufeinanderfolgenden Oktaden angibt, daß R 11 das erste binäre Element (Zeichenelement genannt) der ersten Oktade, hierauf R 12 das zweite binäre Element der ersten Oktade usw. und schließlich R 28 das achte binäre Element der zweiten Oktade einschreibt. Die Diagramme C 2 bzw. 0" 3 geben die Freigabesignale zur parallelen Ladung einer jeden Registei«- gruppe an.

Die (in einem strichpunktierten Rahmen in Fig. 1 709829/0289

dargestellte) mit Speichern versehene !leitvorrichtung D, welche zur Überführung der Oktade von einem bestimmten Zeitschlitz eines Eingangsmultiplexiergeräts zu einem anderen bestimmten Zeitschlitz eines Ausgangsmultiplexiergeräts benutzt wird, wird im wesentlichen durch drei Speicher mit stochastischem Zugriff gebildet, deren Zugriffszeit höchstens 50 ns beträgt, wobei diese Speicher als integrierte Schaltungen hergestellt und gegenwärtig im Handel erhältlich sind. Zwei dieser Speicher M 1 und M 2 sind Speicher für kodierte Abtastproben MIC und können je 1024 Oktaden enthalten.

Ihre acht Eingänge sind mit den acht Ausgängen von A 1 verbunden. Der dritte Speicher M 3 ist der Speicher zur Steuerung der beiden vorhergehenden, welche abwechselnd arbeiten. Er enthält 1024 Adressen von 11 binären Elementen, wobei 10 binäre Elemente für die Adressierung der 1024 Oktaden erforderlich sind, während das 11 te ein binäres Element zur Freigabe von M 1 und M 2 ist. Während der Dauer eines Rahmens von 32 Zeitschlitzen arbeitet einer der Speicher M 1 oder M 2 zum Einschreiben, während der andere zum Ablesen arbeitet, und so fort. Hierfür wird jeder der Speicher M 1, M 2 über Multiplexiergeräte A 2 und A 3 bald von dem Speicher M 3, wenn es sich um die Ablesung handelt, bald von einer Folgeschaltung, wenn es sich um das Einschreiben handelt, gesteuert, und zwar A 1 hinsichtlich M 1 und A hinsichtlich M 2. Diese Multiplexiergeräte werden je durch elf elektronische Zweiwegeumschaltkontakte gebildet und werden durch eine Folge schaltung S 3 so gesteuert, daß sie alle 125 Mikrosekunden ihre Richtung wechseln.

Die Folgeschaltung S 2 wird durch einen Impulszähler verwirklicht, welcher unter Ausgang von dem Beginn eines jeden Zeitschlitzes alle 100 ns um eine Einheit vermehrt und nach einer Zählung von 32 Einheiten während des Restes der Dauer dieses Zeitschlitzes gesperrt wird, d.h. von der 3.200sten ns bis zu der 3.9OOsten ns.

Die Einordnung der Oktaden in M 1 oder M 2 kann in einer beliebigen Reihenfolge erfolgen, nachdem aber eine Einordnungsordnung einmal definiert wurde, wie sie oben durch die für die Register R 11 bis R 28 gewählten Ausgangsfolgen bestimmt wurde, darf sie nicht mehr verändert werden.

Die zentrale Steuereinheit L läßt nämlich einem Zeit-

709829/0289

schlitz zum, Eiateitt is ©iasa dss Speiehes¹ M 1 od©r M 2 einen bestimmtan AusgangszeitsefeXitg entsprechen,? und gwar flis jeden der beiden Gesprächsrichtungen ztfisehes. ztjei, Seilnehmern.

Die zentrale Einheit L liefert daher zwei Zuordnungsworte für jede Fernsprechverbindung^ xtöbei jedes Wort zehn binäre Elemente zuzüglich eines binärea Preigabeelements enthält, welches z.B. den Wert Hull annimmt, wenn keine Verbindung herzustellen ist. Diese Zuordnungsworte werden in dem Augenblick der Herstellung einer Verbindung durch eine unmittelbar L mit M 3 verbindende leitung mit elf Drähten geliefert.

Die Adressierung des Steuerspeichers M 3, welche nur 10 binäre Elemente erfordert, wird bald von einer Folgeschaltung S4, welche wie S2 ausgebildet ist, aber nur 10 Ausgänge anstatt 11 hat, hinsichtlich der Adressierung bei der Ablesung und bald durch die zentrale Einheit L hinsichtlich der Adressierung beim Einschreiben vorgenommen.

Die leitung von S 4 oder von L zu dem Adressierungseingang von M 3 erfolgt durch ein Multiplexiergerät A 4, welches durch zehn elektronische Zweiwegeumschaltkontakte gebildet wird.

Die Steuerung von A 4 erfolgt durch eine besondere Ausgangsleitung der Folgeschaltung S 3 so, daß S 4 M 3 eine Ableseadresse alle 100/Während des ersten Zeitabschnitts von 0 bis 3.200 ns eines Zeitschlitzes liefern kann, d.h. im ganzen 32 Adressen, worauf während des restlichen Zeitabschnitts dieses Zeitschlitzes, d.h. von 3.200 bis 3.9.00 ns, M 3 gegebenenfalls von der zentralen Einheit L die Adresse zum Einschreiben eines neuen Teilnehmers empfangen kann.

An den Ausgängen A 1, A 2, A3 und A 5 sind Pufferregister F 1, F 2, F 3, F 4 angeordnet. Die Register P 1 und F 4 haben 8 Eingänge und 8 Ausgange, die Register P 2 und F 3 haben 11 Eingänge und 11 Ausgänge. Diese Register werden durch bistabile Zippschaltungen des Typs D mit einem dynamischen Eingang G bekannter Bauart gebildet. Die Ladungen in diese Register werden alle 100 ns mittels der Impulse B 1 freigegeben.

Das Diagramm G 4 der Fig. 2 zeigt an den Ausgängen des Registers F 3 die zeitliche Verteilung der Adressen zum Einschreiben eines Zeitschlitzes Xp und des darauffolgenden Zeitschlitzes Xp + j in M 1 oder M 2 für die verschiedenen Eingangsmultipiexkanäle T 1,

709829/0289

T 2 .... T 32. . J₀ .

Das Diagramm G 5 zeigt das Freigabesignal zum Einschreiben der Oktaden in einen der Speicher M 1 oder M 2. Das Diagramm C 6 zeigt an den Eingängen des Registers F 2 die zeitliche Einordnung der Adressen der Teilnehmer für die Ausgangszeitschlitze Xn und Xn + 1 und für die Ausgangsmultiplexkanäle T 1 bis T 32.

Das Diagramm O 7 zeigt die zeitliche Folge der den Adressen von G 6 entsprechenden Oktaden an den Ausgängen von F 4.

Die Torrichtung zur Eeihen-Parallel-Umwandlung der binären Elemente einer jeden Oktade eines aus der Vorrichtung D austretenden Zeitschlitzes wird einerseits durch eine Gruppe von 32 Pufferregistern T 1 bis T 32, wobei jedes Pufferregister den Parallel-Parallel-ΐνρ hat und 8 mit den betreffenden 8 Ausgängen des Registers F 4 verbundene Eingänge und 8 Ausgänge hat, und andererseits durch eine Gruppe von 32 Schieberegistern 7 1 bis 7 32 gebildet, deren jedes den Para.1 IeI-Re ihen-Typ hat und 8 mit den betreffenden 8 Ausgängen eines der Pufferregister T 1 bis T 32 verbundene Eingänge und einen mit einem (in Fig. 1 nicht dargestellten) Dekodierer verbundenen Ausgang besitzt.

Die Gruppe der Pufferregister T 1 bis T 32 wird durch eine Folgeschaltung S 5 mit 32 Ausgängen gesteuert, welche durch die Zeitbasis B so synchronisiert wird, daß jede der nacheinander an den Ausgängen von F 4 (während der Dauer eines Zeitschlitzes) erscheinenden 32 Oktaden in einem der Register T 1 bis T 32 gespeichert wird. Hierfür ist jedes dieser Register mit einem der Ausgänge von S 5 verbunden, von welchem es einen Ladeimpuls alle 3.900 ns empfängt, wobei diese Impulse an jedem der Ausgänge von S 5 alle 100 ns während der Dauer eines Zeitschlitzes mit einer Unterbrechung von 700 ns nach jedem Zug von 32 Impulsen aufeinanderfolgen.

Während dieser Unterbrechung empfangen die Register 7 1 bis 7 32 gleichzeitig einen Ladeimpuls, welcher die Überführung von jedem der Register T 1 bis T 32 zu dem auf es folgenden der Register 7 1 bis 7 32 gestattet.

Die Register T 1 bis T 32 sind dann von neuem für den Empfang der 32 Oktaden des nächsten Zeitschlitzes bereit.

Die Ausgangsregister 7 1 bis 7 32 empfangen gleichzeitig von einer Folgeschaltung 3 6 während der Dauer eines Zeitschlitzes

709829/0289

2859360

einen Verschiebeimpuls alia 400 ns? jedoch mit einer Unterbrechung nach 7 Verschiebeimpulsen gemäß dem gleichen Übertragungsrhythaus wie am Eingang E.

Jedes der 32 Register Y 1 bis ¥ 32 liefert so

gleichzeitig einem DekodiereE während der Dauer eines Zeitschlitzes alle binären Elemente ein und derselben Oktade in Reihe«,

In Pig. 2 sind die Ladesignale der Register T 1, T 2, T 31 und T 32 sowie das Signal G 8 des überführung der von den Registern T 1 bis T 32 kommenden 32 Qlrfea&sn za den entsprechenden Ausgangsregistem Y 1 bis 7 32 dargestellte

709829/0289

Claims (4)

1. PAIBIfTAISPHiiGHE

   (1..' Sprechwege zentrale fur eine Zeitmultiplexvermittlungsstelle mit Pulskodemodulation zur überführung der Oktade eines Zeitschlitzes eines Eingangsmultiplexkanals von 52 Kanälen ohne Austasten auf einen Zeitschlitz eines Ausgangsmultiplexkanals von zweiunddreißig Kanälen, gekennzeichnet durch eine Vorrichtung zur Reihen-Parallel-Umwandlung der Bits einer jeden Oktade eines Eingangsschlitzes mit zweiunddreißig mit je einem Eingangsmultiplexkanal (S) verbundenen Eingängen und acht Ausgängen, eine mit Speichern versehene leitvorrichtung (L) mit acht Eingängen, welche an die Ausgänge der Vorrichtung zur Reihen-Parallel-Umwandlung angeschlossen sind, um einen Eingangszeitschlitz zu einem Ausgangszeitschlitz zu leiten, wobei diese Vorrichtung acht Ausgänge aufweist, eine Vorrichtung zur Parallel-Reihen-Umwandlung der Bits einer jeden Oktade eines von der mit Speichern versehenen Leitvorrichtung (L) kommenden Ausgangsschlitzes, eine Zeitbasis (B) zur Synchronisierung der überführung der Oktaden in den drei obigen Vorrichtungen, welche Impulse (B 1) mit zehntausendzweihundertvierzig Kilohertz sowie einen fleusynchronisierimpuls (B 2) mit einer Dauer von hundert uanosekunden alle vier Millisekunden erzeugt.
2. 2. netzwerk nach Anspruch 1, dadurch gekennzeichnet, daß die Vorrichtung zur Reihen-Parallel-Umwandlung eine Demultiplexierschaltung (A), welche abwechselnd die zweiunddreißig Eingangsmultiplexkanäle (E) zu zwei Richtungen leitet, wobei sie während der Dauer einer Oktade auf eine Richtung geschaltet bleibt, zwei Gruppen von acht Schieberegistern (R 11 bis R 18 und R 22 bis R 28) mit zweiunddreißig Stellungen, wobei jedes Register zweiunddreißig Paralleleingänge und einen Reihenausgang hat, wobei die Eingänge einer jeden Gruppe von acht Registern mit einer der beiden Richtungen der Demultiplexierschaltung (A) verbunden sind, eine erste Multiplexierschaltung (Al), welche abwechselnd die acht Ausgänge einer jeden Gruppe von Registern (R 11 bis R 18 oder R 22 bis R 28) auf die mit Speichern versehene Leitvorrichtung (D) schaltet, eine erste Folgeschaltung (S 1), welche durch die Zeitbasis (B) synchronisiert wird, um die Demultiplezierschaltung (A) und die erste Multiplexerschaltung (A 1) so zu steuern, daß sie das abwechselnde Arbeiten der beiden Registergruppen (R 11 bis R

   709829/0289

   und R 21 bis R 28 bewirkt, rind daß die Register so gesteuert werden, daß jedes von ihnen für jeden Bingangsmultiplexkanal (E) eines der binären Elemente einer Oktade einschreibt, enthält.
3. 3. Netzwerk nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die mit Speichern versehene leitvorrichtung (D) zwei Speicher (M 1, M 2) für Abtastproben mit stochastischem Zugriff, deren jeder tausendvierundzwanzig Oktaden enthält, welche abwechselnd zum Einschreiben und zum Ablesen dieser Oktaden arbeiten, und deren größte Zugriffszeit fünfzig Uanosekunden betragt, eine zweite Folgeschaltung (S 2), welche durch die Zeitbasis (B) synchronisiert wird, um das Einschreiben der Oktaden in einen dieser Speicher (M 1, M 2) zu steuern, einen Steuerspeicher (M 3) mit stochastischem Zugriff, welcher tausendvierundzwanzig Adressen von elf binären Elementen enthält, und dessen größte Zugriffszeit fünfzig Nanosekunden beträgt, um die Ablesung des einen der Abtastproben enthaltenden Speicher (M 1, M 2) zu steuern, wobei der Steuerspeicher (M 3) durch die zentrale Steuereinheit (L) der Zeitmultiplexvermittlungsstelle gesteuert wird, eine zweite (A 2) und eine dritte (A 3) Multiplexschaltung, um abwechselnd während der Dauer eines Rahmens die zweite Folgeschaltung (S 2) zu einem der Abtastprobenspeicher (M 1 oder M 2) und den Steuerspeicher (M 3) zu dem anderen Abtastprobenspeicher (M 2 oder M 1) zu leiten, eine dritte Folgeschaltung (S 4), welche durch die Zeitbasis (B) synchronisiert wird, um die Adressierung des Steuerspeichers (M 3) für die Ablesung der Oktaden zu liefern, eine vierte Multiplexschaltung (A 4), um abwechselnd die von der dritten Folgeschaltung (S 4) und der zentralen Einheit (L) der Zeitmultiplexvermittlungsstelle gelieferten Adressen zu dem Steuerspeicher (M 3) zu leiten, eine fünfte Multiplexschaltung (A 5) um abwechselnd während der Dauer eines Rahmens die Ausgänge eines jeden der Abtastprobenspeicher (M 1, M 2) zu den Ausgängen der mit Speichern versehenen Leitvorrichtung (D) su leiten, eine vierte Polgeschaltung (S 3), welche

   die
   durch/Zeitbasis (B) synchronisiert wird, um die zweite, dritte, vierte und fünfte Multiplexschaltung (A 2, A3, A4, A 5) zu steuern, und vier Pufferregister (F 2, F 3, F 4, F 1), welche zwischen die Ausgänge der zweiten, dritten und fünften Multiplexschaltung (A 2 bzw. A 3 bzw. A 5) und die Eingänge der mit Speichern versehenen Leitvorrichtung (D) geschaltet sind, wobei jedes Pufferregister

   709829/0289

   265936Ü

   -44 -

   (P 1, P 2, F 3, P 4) durch bistabile Kippschaltungen des Typs D mit einem dynamischen Eingang G gebildet -wird, wobei die ladungen in diese Register alle hundert Hanosekunden mittels des Impulses (B 1) mit zehntausendzweihundertvierzig Kilohertz der Zeitbasis (B) freigegeben werden, enthält.
4. 4. netzwerk nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Vorrichtung zur Parallel-Reihen-Umwandlung eine Gruppe von zweiunddreißig Pufferregistern (T 1 bis T 32) mit acht Eingängen und acht Ausgängen des Parallel-Parallel-Typs, welche durch eine durch die Zeitbasis (B) synchronisierte fünfte Folgeschaltung (S 5) gesteuert werden, wobei die Eingänge eines jeden dieser Register (T 1 bis T 32) mit den Ausgängen der mit Speichern versehenen leitvorrichtung (D) verbunden sind, und eine Gruppe von zweiunddreißig Schieberegistern (V 1 bis Y 32) mit acht Eingängen und einem Ausgang des Parallel-Reihen-Typs, welche durch eine sechste, durch die Zeitbasis (B) synchronisierte Folgeschaltung (S 6) gesteuert werden, wobei die Eingänge eines der Schieberegister (V 1 bis V 32) mit den Ausgängen eines der Pufferregister (T 1 bis T 32) verbunden sind, enthält.

   709829/0289