DE2648560C2 - Synchronisierung von Taktsignalen mit Eingangssignalen - Google Patents

Description

Die Erfindung betrifft eine Anordnung wie sie dem Oberbegriff des Patentanspruchs 1 zu entnehmen ist.

Beim Auslesen digitaler Daten z. B. von einem magnetischen Aufzeichnungsmedium wird üblicherweise eine Torschaltung durch einen Taktgeber derart gesteuert, daß jedes auszulesende und weiterzuverarbeitende Bit zeitgerecht übertragen wird. Das Taktgebersignal wird durch eine entsprechende Oszillatorschaltutig erzeugt Um eine korrekte Frequenz und Phase des Taktgebersignals zu gewährleisten, wird angestrebt, den Oszillator mit Hilfe einer Rückkopplungsschleife phasenstarr an die Daten anzubinden. In einem Servosystem mit phasenstarr einregelbarem Oszillator vergleicht das in der RückkoppJungsschleife benutzte Fehlerentdekkungssystem die Phasenlage des Datensystems, mit der des Oszillatorsignals. Jede Phasendifferenz dient dann zur Erzeugung eines Fehlersignals, das seinerseits dazu dient, die Phasendifferenz aufzuheben. Da die zu überwachende Größe, nämlich die Phase, linear mit der Zeit anwächst, liegt auch der Eingang bzw, die Führungsgröße zur Rückkopplungsschleife als lineare Ansstiegsfunktion vor.

Aus der Regeltechnik ist es bekannt, daß zur Verfolgung eines Eingangs-Linearanstiegs-Signal die Rückkopplungsschleife zumindest ein Integrationsglied enthalten muß, daß jedoch im eingeschwungenen Zustand bei Verwendung eines solchen Systems ein Fehler auftritt, der sich in einer entsprechenden Phasenabweichung auswirkt. Ein Minimalfehler im eingeschwungenen Zustand setzt einen großen Obenragungsfaktor voraus, der aber seinerseits die Systemempfindlichkeit im Ansprechen auf Rauschen oder »Zittern« heraufsetzt.

Aus der Regelungstechnik ergibt sich fernerhin, daß bei zusätzlich vorgesehener, nachgeschalteter zweiter Integration im Rückkopplungsweg der Fehler im eingeschwungenen Zustand beim Verfolgen der Eingangs-Linearanstiegsfunktion vollständig zu eliminieren isr. und damit die Rauschunterdrückung des Systems unabhängig vom Fehler im eingeschwungenen Zustand gemacht werden kann.

Die USA Patentschriften 36 14 635 und 37 01 039 beziehen sich auf phaseneinstellbare Oszillatorregelkreise, wie sie dem zuletzt erwähnten Typ entsprechen. In einem dort beschriebenen Regelkreis wird von jedem empfangenen Datensigna! ein Signal abgeleitet, das den Zeitpunkt des Auftretens einer Taktgebersignalcharakteristik vorgibt Ist das System synchronisiert, dann sollten Vorbestimmungssignal- und Taktgebersignalcharakteristik zusammenfallen. Beide Signale werden zwei Kanälen zugeleitet, wobei das eine in dem einen Kanal und das andere in dem anderen Kanal verzögert wird. Für jeden Obertragungskanal werden dann verzögerte und unverzögerte Signale einem UND-Glied zugeführt. Die Ausgangssignale der UND-Glieder dienen zur Betätigung positiver und negativer Stromquellen, die ein Integrationsschaltnetz laden und entladen. Sind Daten und Takt in Phase, dann werden beide Stromquellen qährend der Verzögerungsperiode betätigt, so daß zwei gleichgroße, jedoch entgegengesetzt gerichtete Ladungserhöhungen, die sich so gegenseitig ausgleichen, dem integrierenden Schaltnetz zugeführt werden. Sind Daten und Takt dagegen nicht in Phase, dann sind die Betriebszeiten der beiden Stromquellen ungleich, so daß dem integrierenden Schaltnetz eine Ladungserhöhung zugeführt wird, die der Phasendifferenz entspricht Die Gesamtladung des integrierenden Schaltnetzes wird zur Steuerung des Oszillators rückgekoppelt.

Der Nachteil eines derartigen Regelsystems besteht darin, daß die verwendeten Stromquellen während äußerst kurzer Zeitdauer in Tätigkeit sind, irn Grenzfall also für Impulsbreiten, die für gewisse Phasendifferenzen nach Null streben. Das bedeutet dann aber, daß zum Umschalten Schaltkreise benötigt werden, die für hohe Frequenzen ausgelegt sind. Dies erfordert einen entsprechenden Aufwand, wobei bei Anwendung auf monolithisch integrierten Halbleiterschaltungen in Extremfällen praktisch keine Realisierungsmöglichkeit besteht Weitere Anordnungen dieser Art sind den deutschen Patentanmeldungen P 19 53 484 und P 20 61 032 zu entnahm in.

Zur Synchronisierung einer von einem Signalgenerator abgegebenen Ausgangssignalfolge im Ansprechen auf eine Eingangssignalfolge, besteht die Aufgabe der Erfindung darin, diese Synchronisierung mit intermittierend eintreffenden Datensignalen zur Korrektur von Frequenz- und Phasenfehlern vorzunehmen, indem minimale Zeitabstände zwischen den Umschaltvorgängen der gleichen Stromquelle unter Wahrung von, Bütriebszuverlässigkeit und vertretbarem Aufwand vorliegen können.

Erfindungsgemäß wird diese Aufgabe gelöst, wie es im Kennzeichen des Patentanspruchs 1 angegeben ist. Gemäß der Erfindung werden mit Eingangssignalfolgen zu synchronisierende Ausgangssignalfolgen rückgekoppelt und mit den Eingangssignalen in bezug auf eine

vorgegebene Phasenbeziehung verglichen. Dieser Vergleich vollzieht sich unter Anwendung von Ein- und Ausgangssignalen, um die Umschaltung positiver und negativer Konstantströme auf ein Integrationsglied zu steuern, indem der Gesamtstrom zur Anzeige des Phasenfehlers integriert wird. Diese Phasenfehleranzeige dient zur Steuerung der Ausgangssignalphasenlage. Die Umschaltoperationen bestehen aus Einzelumschaltungen zweier Konstantströme in eine Richtung und gleichzeitigem Umschalten beide Konstantströme in entgegengesetzter Richtung; dabei sind Ein- und Ausgangssignale derart bestimmend, daß ein ausreichendes Zeitintervall zur Betätigung der Umschaltungskreise zwischen den einzelnen und gleichzeitigen Umschaltvorgängen zur Verfügung steht.

In einer speziellen Ausführungsform der Erfindung ist ein phasenstarr einstellbares Oszillatorsystem mit einem snanniingsgestenerten Oszillator versehen, dessen Betriebsfrequenz mittels einer in einem Kondensator gespeicherten Steuerspannung geregelt wird. Der Ausgang des spannungsgesteuerten Oszillators wird rückgekoppelt, um einen Vergleich bezüglich der Phase mit einem Eingangssignal durchzuführen, mit dem es synchronisiert werden soll. Das Vergleichsergebnis steuert Umschaltungsmittel für die selektive Betätigung positiver und negativer Konstantstromquellen gleicher Stärke, die den Steuerspannungsspeicherkondensator um eine jeweilige dem Phasenfehler entsprechende Erhöhung laden oder entladen. Durch Bereitstellen eines Bezugssignals, zweckmäßiger Dauer im Ansprechen und das Eintreffen eines Eingangssignals zeigt ein Bezugssignalgenerator den Zeitablauf eines vorgegebenen Zeitintervalls seit dem Eintreffen des Eingangssignals an. Dieses Zeitintervall überschreitet eine Nominalperiode des spannungsgesteuerten Oszillators um einen vorgegebenen Betrag. Ein zumindest auf das Eintreffen des Eingangssignals ansprechendes Schaltnetz schaltet die Umschaltungsmittel zur gleichzeitigen Betätigung beider Stromquellen aus, wobei die Gesamtwirkung auf die gespeicherte Steuerspannung gleich Null ist. Im An-Schluß daran wird eine der Stromquellen vom Steuerspannungsspeicherkondensator abgeschaltet, wenn das Bezugssignal endet. Die andere Stromquelle wird abgeschaltet, wenn zumindest ein zweites Ausgangssignal vom spannungsgesteuerten Oszillator, gerechnet vom Eintreffen des Eingangssignals, erzeugt worden ist. Sind Ausgangssignal des spannungsgesteuerten Oszillators und Eingangssignal in Phase, dann fallen die genannten Abschaltvorgänge zusammen, so daß die Steuerspannung sich nicht ?ndert. Liegt jedoch eine Phasendifferenz vor, dann empfängt der Speicherkondensator einen Gesamtladungszuwachs, so daß die Steuerspannung des spannungsgesteuerten Oszillators entsprechend geändert wird.

Durch Anwenden eines Bezugssignals, dessen Dauer eine Nominalperiode eines vom spannungsgesteuerten Oszillator abgegebenen Signals um einen vorgegebenen Betrag übersteigt und durch Verzögern der Abschaltung einer der Stromquellen bis zumindest das zweite Ausgangssignal des spannungsgesteuerten Oszillators empfangen ist, wird sichergestellt, daß die UmschaltungsiTiittel nicht bei zu hohen Frequenzen betätigt werden. Die minimale Impulsdauer, mit der die Umschaltungsmittel beaufschlagt werden, ist gleich dem Zeitablauf, um den das Bezugssignal eine Nominalperiode des vom spannungsgesteuerten Oszillators abgegebenen Signals übersteigt d. h. die Periode die sich ergibt, wenn Synchronisation mit einer Eingangssginalkomponente nominaler Frequenz vorliegt.

In einem bevorzugten Ausführungsbeispiel der Erfindung ist diese minimale Impulsbreite gleich der halben Nominalperiode des vom spannungsgesteuerten Oszillator abgegebenen Signals. In vorteilhafter Anwendung der Erfindung geschieht die gleichzeitige Betätigung beider Stromquellen einfach durch Erzeugen des ersten Ausgangssignals vom spannungsgesteuerten Oszillator im Anschluß an das Eingangssignal. Auf diese Weise sind die Stromquellen nur zeitweise mit dem integrierenden Kondensator verbunden, so daß die Notwendigkeit, daß sie absolut im Gleichgewicht stehen müssen, in etwa reduziert ist.

Weitere vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen.

Anschließend wird die Erfindung anhand einer Ausführungsbeispielsbeschreibung mit Hilfe der unten aufgeführten Zeichnungen näher erläutert. Es zeigt

F i g. 1 im wesentlichen ein Blockschaltbild' des phasenstarr einstellbaren Oszillatorsystems gemäß der Erfindung,

F i g. 2 eine Reihe von Impulsdiagrammen zur Erläuterung der Anordnung nach F i g. 1,

Fig.3 ein Schaltbild der im Oszillatorsystem nach F i g. 1 verwendeten Konstantstromquellen.

Das phasenstarr einstellbare Oszillatorsystem gemäß Fig. 1 enthält eine Rückkopplungsschleife mit zwei Integrationsstufen in Kaskade und einem spannungsgesteuerten Oszillator 10, dessen Betriebsfrequenz oberhalb von 10 MHz eingestellt ist, wobei Frequenzabweichungen mit ±3% von der Nominalfrequenz auftreten können. Ein Steilheitsverstärker 11 mit einem Spannungsgewinn von 1 überträgt die in den Kondensatoren 12 und 13 gespeicherte Steuerspannung auf den Eingang des spannungsgesteuerten Oszillators 10 um so dessen Betriebsfrequenz zu bestimmen. Die Ausgangssignale des spannungsgesteuerten Oszillators 10 entsprechen dem Impulszug A in F i g. 2 und werden über der Zuleitung 15 zum Phasenvergleich mit einer Eingangssignalfolge auf der Leitung 16 im Pulsdiagramm B in F i g. 2 rückgekoppelt, wobei sie mit den Eingangssignalen synchronisiert werden sollen.

Die Eingangssignale können von irgendwelcher Signalquelle stammen, jedoch wird im vorliegenden Fall angenommen, daß sie von codierten Daten eines magnetischen Aufzeichnungsmediums herrühren. Der Abstand dieser Eingangssignale variiert mit ihrem Informationsinhalt entsprechend dem angewendeten Code, so daß nicht alle Eingangssignale für den Phasenvergleich mit dem Ausgangssignal des spannungsge: ,euerten Oszillators geeignet sein dürften. Geeignete Signale werden einer Leseanordnung mit Hilfe eines Schaltnetzes entnommen, das durch die Ausgangssignale des spannungsgesteuerten Oszillators gesteuert ist Eine derartige Anordnung wird durch die Erfindung nicht miterfaßt so daß sich an dieser Stelle auch eine diesbezügliche Beschreibung erübrigt

Das über die Leitung 15 rückgekoppelte Ausgangssignal des spannungsgesteuerten Oszillators und die Eingangsdaten auf der Leitung 16 werden dem die Flip-Hops 20 und 21 und die UND-Glieder 22 und 23 enthaltenden logischen Schaltnetz zugeführt Die Ausgänge der Flip-Flops 20 und 21 sind an die Eingänge der UND-Glieder 22 und 23 angeschlossen. Die Eingangsdatensignale werden außerdem noch der monostabilen Kippschaltung 24 zugeführt deren Ausgang am einen Eingang des UND-Gliedes 23 liegt Die Ausgänge des UND-Gliedes 22 sind mit den jeweiligen Basen eines

emittergekoppelten NF¹N-Transistorpaars 25 und 26 verbunden. Die emittergekoppelten Transistoren 25 und 26 liegen an einer negativen Konstantstromquelle 27, die einen Strom der Stärke /, bereitstellt. In gleicher Weise sind die Ausgänge des UND-Gliedes 23 mit den Basen eines weiteren emittergekoppelten NPN-Transistorpaars 28 und 29 verbunden. Die miteinander gekoppelte.» Emitter dieser Transistoren 28 und 29 liegen an einer anderen negativen Konstantstromquelle 30, die einen Strom der Stärke /„ bereitzustellen vermag. Die Kollektoren der Transistoren 25 und 29 ihid miteinander verbunden und an Masse gelegt.

Eine positive Konstantstromquelle 31 liefert einen Strom der Stärke I_p zum Kollektor eines weiteren Transistors 32 sowie zu einem Widerstand 34. Die Ströme I_p und /„ sind gleich stark, jedoch von entgegengesetzter Polarität. Die Basis des Transistors 32 liegt am Kollektor des Transistors 26 und erhält über die Diode 33 das

RückkuppiüngiäUSgängsSignäi ucS otciiiiciiSverätSrivCrS

11. Der Wert für den Strom I_c über der Diode 33 läßt sich der Beziehung /, = I₉ + /centnehmen. Der Emitter des Transistors 32 sowie der Kollektor des Transistors 28 liegen am Speicherkondensator 12 und außerdem am Eingang des Steilheitsverstärkers 11.

Die Transistoren 28 und 29 besorgen das An- und Abschalten der Stromquelle 30 zum bzw. vom Speicherkondensator 12. Ist der Transistor 28 im EIN-Zustand, dann liegt die Stromquelle 30 am Kondensator 12. Ist der Transistor 29 im EIN-Zustand, dann ist die Stromquelle /„ vom Kondensator 12 abgeschaltet.

Das Umschalten der Stromquelle 31 ist dabei etwas komplizierter, um die Notwendigkeit der Verwendung hochfrequenter PNP-Schalttransistoren zu umgehen. Grundsätzlich wird der Strom von der Quelle 31 entweder über den Widerstand 34 und den Transistor 26 zur Hilfsstromquelle 27, die eigentlich als Stromsenke wirkt, oder alternativ über den. Transistor 32 zur Ladung des Kondensators 12 übertragen. Die Zielrichtung des Stromes von der Positivstromquelle 31 bestimmt sich durch den jeweils von den Transistoren 25 und 26 ausgehenden, von der Hilfsstromqjuelle 27 bereitgestellten Strompfad. Ist der Transistor 25 im EIN-Zustand, dann liegt die Hilfsstromquelle 27 an Masse; dabei ist der Transistor 26 im AUS-Zustand und der Transistor 32 im EIN-Zustand. Der Strom fließt von der Stromquelle 31 über den Transistor 32, so daß die Kondensatoren 12 und 13 aufgeladen werden. Ist der Transistor 26 im EIN-Zustand, dann ist der Transistor 32 im AUS-Zustand, und der Strom von der Stromquelle 31 fließt über den Widerstand 34 und den Transistor 26 zur Stromquelle 27.

Die Umschaltzeit des Transistors 32 ist dabei unabhängig von der im Kondensator 12 gespeicherten Spannung, indem die Basisvorspannung des Transistors 32 über den Steilheitsverstärker 11 und der Diode 33 auf diese Spannung bezogen ist Der Steilheitsverstärker 11 hat eine hohe Eingangsiimpedanz und, wie gesagt, einen Spannungsgewinn von 1 über den gesamten Betriebsbereich. Wenn die Umschaltzeit nicht unabhängig von der Steuerspannung gehalten würde, dann würden sich ungewollte Phasenfehler einschleichen. Der Betrieb der Anordnung nach F i g. 1 Jäßt sich besser verstehen, wenn die Wirkung der verschiedenen Eingangssignale auf das System im Zusammenhang mit den Zeitdiagrammen nach F i g. 2 näher erläu tert wird. Die Diagramme nach F i g. 2 sind generell in drei Positionen eingeteilt. Hierbei deutet F i g. 2a die Situation an, in der Ausgangsimpulse des spannungsgesteuerten Oszillators, wie durch das Zeitdiagramm A angedeutet ist, mit Eingangsdatenimpulsen, angedeutet durch das Zeitdiagramm B, synchronisiert werden. Fig. 2b zeigt die Situation, bei der die Impulse B voreilend eintreffen, wohingegen Fig. 2c den Fall andeutet, bei dem die Impulse ßmit Bezug auf das Ausgangssignal des spannungsgesteuerten Oszillators nacheilend eintreffen.

Es sei angenommen, daß anfangs die Flip-Flops 20 und 21 zurückgesetzt sind und daß sich die Transistoren 26 und 29 im EIN-Zustand und die Transistoren 28 und 32 im AUS-Zustand befinden. Unter dieser Voraussetzung ist weder die Stromquelle 30 noch die Stromquelle 31 mit dem Steuerspannungskondensator 12 verbunden. Trifft ein Datenimpuls Sein, dann werden das Flip-Flop 20 und die monostabile Kippschaltung 24 durch die Vorderflanke 40 des Impulses gesetzt. Das Ausgangssignal Cder monostabilen Kippschaltung 24 ist negativ, so daß der eine Eingang des UND-Gliedes 23 für ein Bezugszeitintervall gleich V2 Perioden der Nominalfrequenz des spannungsgesteuerten Oszillators erregt wird. Das Setzen des Flip-Flop 20 auf einen negativen Pegel hat zur Folge, daß der Rücksetzausgang D im Potential ansteigt, so daß die UND-Bedingung der UND-Glieder 22 und 23 nicht erfüllt wird. Das bedeutet, daß anfangs das Eintreffen des Datenimpulses die Schalttransistoren 25, 26,28,29,32 unbeeinflußt läßt und daß die Spannung an den Kondensatoren 12 und 13 die gleiche bleibt.

Beim Eintreffen der Vorderkante 41 des ersten Taktgeberimpulses nach erfolgtem Übergang 40, wird das Flip-Flop 21 (Impulsd'agramm E) durch die Ausgangssignale des Flip-Flop 20 gesetzt.

oas Setzen des Flip-Flop 21 hat das unmittelbare Rücksetzen des Flip-Flops 20 mittels des Rückkopplungssignals F zur Folge. Die UND-Glieder 22 und 23 sind nunmehr wirksam, und ihre Ausgangssignale /, /, G und //werden bezüglich ihrer Pegel geändert.

Aufgrund dieser Änderung erfolgt das Umschalten der Transistorpaare 25, 26 und 28. 29 in die jeweils anderen Schaltzustände, so daß ein Strom sowohl von der positiven Stromquelle 31 als auch von der negativen

Stromquelle 30 auf das Steuerspannungsnetzwerk 12, 13, 14 übertragen wird. Die hierdurch auf die gespeicherte Steuerspannung ausgeübte Gesamtwirkung ist gleich Null, da ja die Ströme I_p und I_n zwar gleich, jedoch von entgegengesetzter Polarität sind.

Der Abfall des Ausgangssignals C an der monostabilen Kippschaltung 24, entsprechend der Flanke 42, läßt das UND-Glied 23 unwirksam werden und schaltet die Negativstromquelle 30 vom Steuerspannungsspeichernetzwerk ab. Das Eintreffen der Vorderflanke 43 des nächsten Ausgangssignals vom spannungsgesteuerten Oszillator läßt das UND-Glied 22 unwirksam werden und schaltet außerdem die Positivstromquelle 31 vom Steuerspannungsspeichernetzwerk ab. In F i g. 2a ist der Ausgang des spannungsgesteuerten Oszillators mit den Daten synchronisiert, so daß diese Umschaltvorgänge zusammenfallen. Das bedeutet, daß die dem Steuerspannungsspeichernetzwerk übertragene Gesamtladung gleich Null ist.
In Fig.2b trifft der Datenimpuls mit der Flanke 40' ein. Die beiden Stromquellen 30 und 31 werden gleichzeitig mit Eintreffen der Flanke 41' an das Steuerspannungsspeichernetzwerk angeschaltet, jedoch von diesem Netzwerk zu verschiedenen Zeitpunkten, nämlich 42' und 43', wieder abgeschaltet Die Positivstromquelle 31 überträgt so einen positiven Ladungszuwachs auf das Steuerspannungsspeichernetzwerk, wie durch das Zeitdiagramm L gezeigt ist

Der positive Strom wird durch das Steuerspannungs-

Speichernetzwerk 12,13,14 integriert, das außerdem als Phasenvoreilungs- Kompensationsglied wirkt, um das System zu stabilisieren. Da die Kapzität des Kondensators 12 sehr viel größer als die des Kondensators 13 ist, ergibt sich eine Spannungsänderung hauptsächlich über den Kondensator 13, die über den Widerstand 14 schnell abfällt. Es tritt sonst eine nur geringe Spannungsänderung am Kondensator 12 auf, der die Wirkungen der langfristigen Frequenzänderungen ansammelt und die Frequenzsteuerspannung zwischen den Schaltzeiten speichert.

In Fig.2c trifft der Datenimpuls mit der Flanke 40" nacheilend ein. Wiederum werden beide Stromquellen 31 und 30 zum Zeitpunkt der Taktimpuls-Vorderflanke 41" gleichzeitig an das Steuerspannungspeichernetzwerk angeschaltet, jedoch wird die Stromquelle 31 zum Zeitpunkt der Vorderflanke 43" vor dem Abschalten der Stromquelle 30 beim Auftreten der Vorderflanke 42" wieder abgeschaltet. Auf diese Weise wird ein negativer Strom für einen Zeitraum angelegt, dir gleich dem Ausmaß des Phasenfehlers ist, so daß die Steuerspannung reduziert wird. Durch Einstellen der Ausgangssignaldauer der monostabilen Kippschaltung auf ³Λ der nominalen Signalperiode des spannungsgesteuerten Oszillators und durch Einteilen des Gesamtzyklus der Phasenfehlerkorrektur uut die Erfordernisse zweier aufeinanderfolgender Eingangssignale auf den spannungsgesteuerten Oszillator beträgt die Minimalzeit zwischen den Umschaltvorgängen der Stromquelle 30 oder 31 die Hälfte der nominalen Signalperiode des spannungsgesteuerten Oszillators.

Ein bevorzugtes Ausführungsbeispiel der Erfindung für die Stromquellen 27, 30, 31 unter Anwenden der Betriebsbedingungen nach F i g. 2 ist in F i g. 3 gezeigt. Die drei Stromquellen 27', 30', 31' sind zu einer gemeinsamen Stromquelle zusammengefaßt, bei der die drei Transistoren 50, 51 und 52 vom Haupttransistor 53 unter direkter Kollektor-Basis-Verbindung nachgezogen werden. Der Strom durch jeden der Transistoren 50,51, 52 ist zusätzlich bestimmt durch die Emitterwiderstände 54, 55, 56. Die Emitterwiderstände 55 und 56 haben gleichen Widerstandswert, wohingegen der Emitterwiderstand 54 einen etwas geringeren Widerstandswert hat, um einen stärkeren Strom /, bereitstellen zu können. Der im Transistor 51 fließende Strom tritt auch im PN P-Transistor 57 auf, so daß ein positiver Strom I_p über die PNP-Transistoren 58 und 59 fließt.

Die Erfindung ist anhand eines bevorzugten Ausführungsbeispiels beschrieben, jedoch versteht es sich ohne weiteres, daß auch davon abweichende Ausführungsbeispiele erfindungsgemäß betrieben werden können. So kann z. B, obgleich vorstehend diskrete Daten- und Ausgangssignale des spannungsgesteuerten Oszillators dargestellt sind, die Erfindung ebenso auf kontinuierliche zyklisch variierende Signale am Eingang oder Ausgang des Systems Anwendung finden. In einem derartigen Fall würde die Betriebsweise der Anordnung durch das Auftreten vorgegebener Charakteristiken der kontinuierlichen Eingangs- und Ausgangssignale, z. B. durch Maxima oder durch Nullstellen, ausgelöst anstatt durch eo diskrete Eingangs- und Ausgangssignale, wie sie im vorliegenden Falle angewendet worden sind; es ist also sowohl Digital- als auch Analogbetrieb mit Hilfe der Erfindung möglich. Obgleich im bevorzugten Ausführungsbeispiel gemäß der Beschreibung ein gleichzeitiges Umschalten der Stromquellen bezüglich dss Integrationsgliedes den individuellen Schaltvorgängen der StromqueHen bezüglich ihres Abschaltens vom Integrationsglied vorausgeht, kann es ohne weiteres möglich sein, die Reihenfolge der Vorgänge umzukehren. So könnten die StromqueHen einzeln an das Integrationsglied angeschaltet werden und anschließend gleichzeitig vom Integrationsglied abgeschaltet werden. Der sich ergebende Gesamtstrom zum Integrationsglied würde nach wie vor den Phasenfehler anzeigen unter Beibehalten eines minimalen Zeitintervalls zwischen den Einzelschaltvorgängen und dem gemeinsamen Schaltvorgang. Allerdings könnte ein derart abgeändertes System nicht mit intermittierend zugeführten oder zufallsweise eintreffenden Eingangsdaten betrieben werden sondern nur mit Eingangssignalen, die regelmäßige Abstände und eine eindeutige Zuordnung bzw. feste Vielfachbeziehung zu den Ausgangssignalen des spannungsgesteuerten Oszillators aufweisen.

Hierzu 2 Blatt Zeichnungen

Claims (6)

Patentansprüche:

1. Schaltungsanordnung zum Nachstellen der Frequenz der von einem spannungsgesteuerten Oszillator gelieferten Taktimpulse je nach der Phasenlage eintreffender Signalimpulse mit einem Phasendiskriminator, der zwei ausgangsseitig daran angeschlossene Ladestromquellen entgegengesetzter Polarität steuert, von denen die eine ein Signal abgibt, das nach Integration die Frequenz des spannungsgesteuerten Oszillators erhöht, während die andere Stromquelle ein Signal liefert, das nach Integration die Oszillatorfrequenz erniedrigt, und bei der der Phasendiskriminator eine Phasenvergleichsschaltung mit Kippgliedern vom bistabilen und monostabilen Typ sowie logische Verknüpfungsglieder enthält, gekennzeichnet durch die folgende Merkmalskotnijiaation

20

— zwischen Schaltungseingängen (16) und zwei die Ladestromquellen steuernden Phasendiskriminator-UND-Gliedern (22, 23) ist die Hintereinanderschaltung eines ersten und eines zweiten bistabilen Kippgliedes (20, 21) und parallel dazu ein monostabiles Kippglied (24) vorgesehen, wobei dem ersten bistabilen Kippglied (20) sowie dem monostabilen Kippglied (24) die Signalimpulse am jeweiligen Setzeingang und die Taktimnulse (A) dem zweiten bistabilen Kippglied (21) direkt und die Taktimpulse (A) über eine Rückführung von dessen Ausgang (F) dem Rücksetzeingang (R) des ersten bistabilen Kippgliedes (20) indirekt i.igeführt werden,

— vom Verbindungspunkt der bistabilen Kippglieder (20, 21) wird ein für beide Phasendiskriminator-UND-Glieder (22, 23) gemeinsames Eingangssignal (D) für jeweils einen der beiden Bedingungseingänge dieser UND-Glieder abgeleitet, deren jeweils zweiter Bedingungseingang mit einem Ausgang (Έ; C) des zweiten bistabilen Kippglieds (21) bzw. des monostabilen Kippglieds (24) verbunden ist,

— das monostabile Kippglied (24) ist derart eingestellt, daß es nach einem etwa ³Z₂ Perioden des Taktimpulses dauernden Zeitablauf in seinen Ausgangszustand zurückkippt,

— es sind zwei wechselweise geschaltete Schalttransistoren (28,32) vorgesehen, wovon der erste Schalttransistor (32) während der Dauer des so Einzustandes des zweiten bistabilen Kippgliedes (21) eingeschaltet bleibt, um den Spannungsintegrator (12, 13, 14) mit Abfallen des Ausgangsimpulses des Phasendiskriminator-UND-Gliedes (23) an die positive Ladestromquelle (31) zu legen, bis mit Kippen des zweiten bistabilen Kippgliedes (21) in den Rücksetzzustand bei weiterhin gesperrtem zweiten Schalttransistor (28) der Entladevorgang des Spannungsintegrators (12, 13, 14) bei relativ großer Zeitkonstante ausgelöst wird, und wovon der zweite Schalttransistor (28) bei gesperrtem ersten Schalttransistor (32) durch den Ausgangsimpuls des Phasendiskriminator-UND-Gliedes (23) mit Kippen des zweiten bistabilen Kippgliedes (21) in den Rücksetzzustand eingeschaltet wird, um den Spannungsintegrator (12, 13, 14) an die negative Ladestromquelle (30) zu legen, bis mit Abfallen des Ausgangsimpulses des Phasendiskriminator-UND-Gliedes (23) der zweite Schalttransistor (28) ausgeschaltet und der Entladevorgang des Spannungsintegrators (12,13,14) bei relativ großer Zeitkonstante ausgelöst wird.

2. Schaltungsanordnung nach Anspru; h 1, dadurch gekennzeichnet, daß der mit seinem Kollektor an den Spannungsintegrator (12,13,14) angeschlossene zweite Schalttransistor (28) mit seiner Basis am Ausgang (G) des Phasendiskriminator-UND-Gliedes (23) und mit seinem Emitter unmittelbar sowohl an der negativen Ladestromquelle (30) als auch am Emitter eines ersten, mit seinem Kollektor an Masse liegenden Stromübernahme-Schalttransistors (29) liegt, dessen Basis wiederum an den Ausgang mit Negation (H) des Phasendiskriminator-UND-Gliedes (23) angeschlossen ist

3. Schaltungsanordnung nach Anspruch 1 und/ oder 2, dadurch gekennzeichnet, daß der mit seinem Emitter an den Spannungsintegrator (12,13,14) angeschlossene erste Schalttransistor (32) mit seinem Kollektor unmittelbar an der positiven Ladestromquelle (31) liegt und mit seiner Basis an den andererseits über einen Arbeitswiderstand (34) ebenfalls mit der positiven Ladestromquelle (31) verbundenen Kollektor eines dritten Schahtransistors (26) angeschlossen ist, dessen Basis mit dem Ausgang mit Negation (J) eines mit seinen Eingängen an den Schaltausgängen (D, E) des ersten (20) und zweiten bistabilen Kippgliedes (21) liegenden UND-Gliedes (22) verbunden und dessen Emitter unmittelbar sowohl an eine negative Stromquelle (27) als auch an den Emitter eines zweiten, mit seinem Kollektor an Masse liegenden Slromübernahme-Schalttransistors (25) angeschlossen ist, dessen Basis am Ausgang (I) des UND-Gliedes (22) liegt

4. Schaltungsanordnung mindestens nach Anspruch 1, dadurch gekennzeichnet, daß der Spannungsintegrator (12, 13, 14) aus der Parallelschaltung eines ersten Kondensators (13) mit einem Widerstand (14) mit in Serie hierzu liegendem zweiten Kondensator (12) besteht, dessen Kapazität groß gegenüber der des ersten Kondensators (13) ist.

5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Verbindungspunkt des Spannungsintegrators (12, 13, 14) mit dem ersten (32) und zweiten Schalttransistor (28) über einen Verstärker (11) mit einem Spannungsverstärkungsverhältnis von 1 sowohl mit dem Steuereingang des Taktgebers (10) als auch mit der Anode eines Gleichrichters (33) verbunden ist, dessen Kathode ebenfalls an Basis des ersten Schalttransistors (32) liegt

6. Schaltungsanordnung mindestens nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet,

— daß die negativen Stromquellen (27 und 30) aus einem ersten, mit seinem Kollektor ebenfalls am Emitter des dritten Schalttransistors (26) liegenden Transistor (50), aus einem zweiten, mit seinem Kollektor ebenfalls am Emitter des zweiten Schalttransistors (28) liegenden Transistor (52) mit jeweils angeschlossenem ersten (54) bzw. zweiten Emitterwiderstand (56) besteht, deren miteinander verbundene Basen sowohl über einem ersten Widerstand an Masse liegen

als auch über eine Serienschaltung von Diode (53) mit zweitem Widerstand an die andererseits miteinander verbundenen ersten und zweiten Emitterwiderstände (54, 56) angeschlossen ist,

daß die gemeinsame Basisverbindung des ersten (50) und des zweiten Transistors (52) mit der Basis eines dritten Transistors (51) und die gemeinsame Emitterwiderstandsverbindung mit einem dritten, andererseits am Emitter des dritten Transistors (51) liegenden Emitterwiderstand (55) verbunden ist,
daß der Kollektor des dritten Transistors (51) am Kollektor eines vierten Transistors (57) mit gegenüber den bisher genannten Transistoren abgeänderter Zonenfolge liegt, dessen Emitter über einen vierten Emitterwiderstand an Betriebspotential und dessen Basis an der Basis eines fünften Transistors (58) mit gleicher Zonenfolge wie die des vierten Transistors (57) Hegt,

daß der Kollektor des fünften Transistors (58), dessen Emitter über einen fünften Emitterwiderstand ebenfalls am genannten Betrisbspotential liegt, mit seinem Kollektor sowohl mit seiner Basis als auch mit dem Emitter eines sechsen Transistors (59) verbunden ist, dessen Zonenfoige ebenfalls der des vierten Transistors (57) entspricht und dessen Basis mit dem Kollektor des dritten Transistors (51) verbunden ist, und

daß der Kollektor des sechsten Transistors (59) als Ausgang der positiven Ladestromquelle (31') an den Verbindungspunkt zwischen dem Arbeitswiderstand (34') und dem Kollektor des ersten Scha'ttransistors (32') angeschlossen ist.