DE2648560A1

DE2648560A1 - Synchronisierung von taktsignalen mit eingangssignalen

Info

Publication number: DE2648560A1
Application number: DE19762648560
Authority: DE
Inventors: Julian Edgar Vaughn
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1975-12-23
Filing date: 1976-10-27
Publication date: 1977-07-07
Also published as: JPS5279856A; US4034309A; DE2648560C2; GB1522260A; JPS5934016B2

Description

bu/bd j

Anmelderin: International Business Machines j

Corporation, Armonk, N.Y. 10504 i

Amtliches Aktenzeichen: Neuanmeldung ι

Aktenzeichen der Anmelderin: SA 974 050

Synchronisierung von Taktsignalen mit EingangsSignalen

Die Erfindung betrifft eine Anordnung wie sie dem Oberbegriff des Patentanspruchs 1 zu entnehmen ist.

Beim Auslesen digitaler Daten z,B, von einem magnetischen Aufzeichnungsmedium wird üblicherweise eine Torschaltung durch einen Taktgeber derart gesteuert _r daß jedes auszulesende und fieiterzuverarbeitende Bit zeitgerecht übertragen wird. Das Taktgebersignal wird durch eine entsprechende Oszillatorschaltung erzeugt. Um eine korrekte Frequenz und Phase des Taktgebersignals zu gewährleisten, wird angestrebt, den Oszillator mit jHilfe einer Rückkopplungsschleife phasenstarr an die Daten anzubinden. In einem Servosystem mit phasenstarr einregelbarem (Oszillator vergleicht das in der Rückkopp lungs schleife benutzte Fehlerentdeckungssystem die Phasenlage des Datensystems, mit der des Oszillatorsignals. Jede Phasendifferenz dient dann zur Erzeugung eines Fehlersignals, das seinerseits dazu dient, die Phasendifferenz aufzuheben. Da die zu überwachende Größe, nämlich die ^hase, linear mit der Zeit anwächst, liegt auch der Eingang bzw. die Führungsgröße zur Rückkopplungsschleife als lineare Anstiegs funktion vor.
j

der Regeltechnik ist es bekannt, daß zur Verfolgung eines

709827/0560

Eingangs-Linearanstiegs-Signal die Rückkopplungsschleife zumindest ein Integrationsglied enthalten muß, daß jedoch im eingeschwungenen Zustand bei Vervrendung eines solchen Systems ein Fehler auftritt, der sich in einer entsprechenden Phasenabweichung auswirkt. Ein Minimalfehler im eingeschwungenen Zustand setzt einen großen übertragungsfaktor voraus, der aber seinerseits die Systemempfindlichkeit im Ansprechen auf Rauschen oder "Zittern" heraufsetzt.

Aus der Regelungstechnik ergibt sich fernerhin, daß bei zusätzlich vorgesehener, nachgeschalteter zweiter Integration im Rückkopplungsweg der Fehler im eingeschwungenen Zustand beim Verfolgen der Eingangs-Linearanstiegsfunktion vollständig zu elimenieren ist und damit die Rauschunterdrückung des Systems unabhängig vom Fehler im eingeschwungenen Zustand gemacht werden kann.

Die USA Patenschriften 3 614 635 und 3 701 039 beziehen sich auf phaseneinstellbare Oszillatorregelkreise, wie sie dem zuletzt erwähnten Typ entsprechen. In einem dort beschriebenen Regelkreis wird von jedem empfangenen Datensignal ein Signal abgeleitet, das den Zeitpunkt des Auftretens einer Taktgebersignalcharakteristik vorgibt. Ist das System synchronisiert, dann sollten Vorbestimmungssignal- und Taktgebersignalcharaktecistik zusammen fallen. Beide Signale werden zwei Kanälen zugeleitet, wobei das eine in dem einen Kanal und das andere im anderen Kanal verzögert wird. Für jeden übertragungskanal werden dann verzögerte und unverzögerte Signale einem UND-Glied zugeführt. Die Ausgangssignale der UND-Glieder dienen zur Betätigung positiver und negativer Stromquellen, die ein Integrationsschaltnetz laden und entladen. Sind Daten und Takt in Phase, dann werden beide Stromquellen während der Verzögerungsperiode betätigt, so daß zwei gleiche, jedoch entgegengesetzt gerichtete Ladungserhöhungen, die sich so gegenseitig ausgleichen, dem integrierenden Schaltnetz zugeführt werden. Sind Daten und Takjb demgegenüber nicht in Phase, dann sind die Betriebszeiten der

sä 974 050 709827/0680

beiden Stromquellen ungleich, so daß dem integrierenden Schaltnetz eine Ladungserhöhung zugeführt wird, die der Phasendifferenz entspricht. Die Gesamtladung des integrierenden Schaltnetzes wird zur Steuerung des Oszillators rückgekoppelt.

Der Nachteil eines derartigen Regelsystems besteht darin, daß die verwendeten Stromquellen während äußerst kurzer Zeitdauer in Tätigkeit sind, im Grenzfall also für Impulsbreiten, die für gewisse Phasendifferenzen nach Null streben. Das bedeutet dann aber, daß zum Umschalten Schaltkreise benötigt werden, die für hohe Frequenzen ausgelegt sind. Dies erfordert einen entsprechenden Aufwand, wobei bei Anwendung auf monolithisch integrierten Halbleiterschaltungen in Extremfällen praktisch keine Realisierungsmöglichkeit besteht.

Weiter Anordnungen dieser Art sind den deutschen Patentanmeldungen P 19 53 484 und P 2 061 032 zu entnehmen.

Zur Synchronisierung einer von einem Signalgenerator abgegebenen Ausgangssignalfolge im Ansprechen auf eine Eingangssignalfolge, besteht die Aufgabe der Erfindung darin, diese Synchronisierung mit intermittierend eintreffenden Datensignale zur Korrektur von Frequenz- und Phasenfehlern vorzunehmen, indem minimale , Zeitabstände zwischen den Umschaltvorgängen der gleichen Stromquelle unter Wahrung von Betriebszuverlässigkeit und vertretbarem Aufwand vorliegen können.

Erfindungsgemäß wird diese Aufgabe gelöst,wie es im Kennzeichen

des Patenanspruchs 1 angegeben ist. Gemäß der Erfindung werden [ mit Eingangssignalfolgen zu synchronisierende Ausgangssignalfolgen rückgekoppelt und mit den EingangsSignalen in Bezug auf ■ eine vorgegebene Phasenbeziehung verglichen. Dieser Vergleich

vollzieht sich unter Anwenden von Ein- und Ausgangssignalen, um ! die Umschaltung positiver und negativer Konstantströme auf ein j Integrationsglied zu steuern, indem der Gesamtstrom zur Anzeige des Phasenfehlers integriert wird. Diese Phasenfehleranzeige dient zur Steuerung der Ausgangssignalphasenlage. Die Umschal toperationen bestehen aus Einzelumschaltungen zweier

974 050 709827/0560

Konstantströme in eine Richtung und gleichzeitigem Umschalten beide Konstantströme in entgegengesetzter Richtung; dabei sind Ein-und Ausgangssignale derart bestimmend, daß ein ausreichendes Zeitintervall zur Betätigung der Umschaltungskreise zwischen den einzelnen und gleichzeitigen Umschaltvorgängen zur Verfügung steht.

In einer speziellen Ausführungsform der Erfindung ist ein phasenstarr einstellbares Oszillatorsystem mit einem spannungsgesteuertejn Oszillator versehen, dessen Betriebsfrequenz .nittels einer in einem Kundensator gespeicherten Steuerspannung geregelt wird. Der Ausgang des spannungsgesteuerten Oszillators wird" rückgekoppelt, um einen Vergleich bezüglich der Phase mit einem Eingangssignal durchzuführen, mit dem es synchronisiert werden soll. Das Vergleichsergebnis steuert Umschaltungsmittel für die selektive Betätigung positiver und negativer Konstanststromquellen gleicher Stärke, die den Steuerspannungsspeicherkonden™ sator um eine jeweilige dem Phasenfehler entsprechende Erhöhung laden oder entladen. Durch Bereitstellen eines Bezugssignals zweckmäßiger Dauer im Ansprechen auf das Eintreffen eines Eingangssignals zeigt ein BezugsSignalgenerator den Zeitablauf eines vorgegebenen Zeitintervalls seit dem Eintreffen des Eingangssignals an. Dieses Zeitintervall überschreitet eine Nominalperiode des spannungsgesteuerten Oszillators um einen vorgegebenen Betrag. Ein zumindest auf das Eintreffen des Eingangssignals ansprechendes Schaltnetz schaltet die Umschaltungsmittel zur gleichzeitigen Betätigung beider Stromquellen aus, wobei die Gesamtwirkung auf die gespeicherte Steuerspannung gleich Null ist. Im Anschluß daran wird eine der Stromquellen vom SteuerspannungsSpeicherkondensator abgeschaltet, wenn das Bezugssignal endet. Die andere Stromquelle wird abgeschaltet, wenn zumindest ein zweites Ausgangssignal vom spannungsgesteuerten Oszillator, gerechnet vom Eintreffen des Eingangssignals, erzeugt worden ist. Sind Ausgangssignal des spannungsgesteuerten Oszillators und Eingangssignal in Phase, dann fallen die

sä 974 050 709827/0560

genannten Äbschaltvorgänge zusammen, so daß die Steuerspannung sich nicht ändert. Liegt jedoch eine Phasendifferenz vor, dann empfängt der Speicherkondensator einen Gesamtladungszuwachs, so daß die Steuerspannung des spannungsgesteuerten Oszillators entsprechend geändert wird.

Durch Anwenden eines Bezugssignal, dessen Dauer eine Ttfominalperiode eines vom spannungsgesteuerten Oszillator abgegebenen Signals um einen vorgegebenen Betrag übersteigt und durch Verzögern der Abschaltung einer der Stromquellen bis zumindest das zweite Ausgangssignal des spannungsgesteuerten Oszillators empfangen 1st, wird sichergestellt, daß die ümschaltungsmittel nicht bei zu hohen Frequenzen betätigt werden. Die minimale Impulsdauer, mit der die ümschaltungsmittel beaufschlagt werden, ist gleich dem Zeitablauf _f um den das Bezugssignal eine Nominalperiode des vom spannungsgesteuerten Oszillators abgegebenen Signals übersteigt, d.h. die Periode die sich ergibt, wenn Synchronisation mit einer EingangsSignalkomponente nominaler Freqeunz vorliegt.

In einem bevorzugten Ausführungsbeispiel der Erfindung ist diese minimale Impulsbreite gleich der halben Nominalperiode des vom spannungsgesteuerten Oszilator abgegebenen Signals. In vorteilhafter Anwendung der Erfindung geschieht die gleichzeitige Betätigung beider Stromquellen einfach durch Erzeugen des ersten Ausgangssignals vom spannungsgesteuerten Oszillator im Anschluß an das Eingangssignal. Auf diese Weise sind die Stromquellen nur zeitweise mit dem integrierenden Kondensator verbunden, so laß die Notwendigkeit, daß sie absolut im Gleichgewicht stehen müssen, in etwa reduziert ist.

Weitere vorteilhafte Ausgestaltungen der Erfindung sind den [Jnteransprüchen zu entnehmen.

Anschließend wird die Erfindung anhand einer Ausführungsbeispiels-

974 050 709827/0580

beschreibung mit Hilfe der unten aufgeführten Zeichnungen näher erläutert.

Es zeigen:

Fig. 1 im wesentlichen ein Blockschaltbild des phasenstarr einstellbaren Oszillatorsystems gemäß der Erfindung,

Fig. 2 ■ eine Reihe von Impulsdiagrarnmen zur Erläuterung

der Anordnung nach Fig. 1,

Fig. 3 ein Schaltbild der im Oszillatorsystem nach Fig.

verwendeten Konstantstromquellen.

s phasenstarr einstellbare Oszillatorsystem gemäß Fig. 1, enhält: eine Rückkopplungsschleife mit zwei Integrationsstufen in Kaskade und einen spannungsgesteuerten Oszillator 10, dessen Betriebsfrequenz oberhalb 10 MHz eingestellt ist, wobei Frequenzabweichungen mit +3% von der Norainalfrequenz auftreten können. Ein Steilheitsverstärker 11 mit einem Spannungsgewinn von 1 überträgt die in den Kondensatoren 12 und 13 gespeicherte Steuerspannung auf den Eingang des spannungsgesteuerten Oszillators, um so dessen Betriebsfrequenz zu bestimmen. Die Ausgangssignale des spannungsgesteuerten Verstärkers 10, entsprechend dem Impulszug A in Fig. 2, werden über Zuleitung 15 zum Phasenvergleich mit einer Eingangssignalfolge auf Leitung 16 im Pulsdiagramm B in Fig. 2 rückgekoppelt, wobei sie mit den Ausgangssignalen synchronisiert werden sollen.

Die Eingangssignale können von irgendwelcher Signalquelle stammen, jedoch wird im vorliegenden Fall angenommen, daß sie von codierten Daten eines magnetischen Aufzeichnungsmediums herrühren. er Abstand dieser Eingangssignale variiert mit ihrem Infortionsinhalt entsprechend dem angewendeten Code, so daß nicht

SA 974 050 709827/Ö5SÖ

alle Eingangssignale für den Phasenvergleich mit dem Ausgangssignal des spannungsgesteuerten Oszillators geeignet sein dürften. Geeignete Signale werden einer Leseschaltungsanordnung mit Hilfe eines Schaltnetzes entnommen, das durch Ausgangssignale des spannungsgesteuerten Oszillators entsprechend gesteuert isti Eine derartige Schaltungsanordnung wird durch die Erfindung nicht miterfasst, so daß sich an dieser Stelle auch eine diesbezügliche Beschreibung erübrigt.

Das über Leitung 15 rückgekoppelte Ausgangssignal des spannungsgesteuerten Oszilators und die Eingangsdaten auf Leitung 16 werden dem logischen Schaltnetz enthaltend die Flip-Flops 20 und 21 und die UND-Glieder 22 und 23 zugeführt. Die Ausgänge der Flip-Flops sind an die Eingänge der UND-Glieder angeschlossen. Die Eingangngsdatensignale werden außerdem noch der monostabilen Kippschaltung 24 zugeführt, deren Ausgang an einem Eingang des UND-Gliedes 23 liegt. Die Ausgänge des UND-Gliedes 22 sind mit den jeweiligen Basen eines emittergekoppelten NPN-Transistorpaars 25 und 26 verbunden. Die emittergekoppelten Transistoren 25 und 26 liegen an einer negativen Konstantstromquelle 27, die einen Strom der Stärke I_fc bereitstellt. In gleicher Weise sind die Ausgänge des UND-Gliedes 23 mit den entsprechenden Basen eines weiteren emittergekoppelten NPN-Transistorpaars 28 und verbunden. Die miteinander gekoppelten Emitter dieser Transistoren 28 und 29 liegen an einer anderen negativen Konstantstromquelle 30, die einen Strom der Stärke I bereitzustellen vermag. Die Kollektoren der Transistoren 25 und 29 sind miteinander verbunden und an Masse gelegt.

Eine positive Konstantstromquelle 31 liefert einen Strom der Stärke I zum Kollektor eines weiteren Transistors 32, sowie zu einem Widerstand 34. Die Ströme I und I sind gleich stark,.

pn

jedoch von entgegengesetzter Polarität. Die Basis des Transistors 32 liegt am Kollektor des Transistors 26 und erhält über die Diode 33 das Rückkopplungsausgangssignal des Steilheitsverstärkers

974 050 709827/0560

11. Der Werte für den Strom I über Diode 33 läßt sich der

Beziehung I, = I + I entnehmen. Der Emitter des Transistors 32 sowie der Kollektor des Transistors 28 liegen am Speicherkondensator 12 und außerdem am Eingang des Steilheitsverstärkers 11.

Die Transistoren 28 und 29 besorgen das An- und Abschalten der Stromquelle 30 zum bzw. vom Speicherkondensator 12. Ist der Transistor 28 im EIN-Zustand, dann liegt Stromquelle 30 am Kondensator 12. Ist Transistor 29 im EIN-Zustand, dann ist Stromquelle I vom Kondensator 12 abgeschaltet.

Das Umschalten der Stromquelle 31 ist dabei etwas komplizierter, um die Notwendigkeit der Verwendung hochfrequenter PNP-Schalttran™ sistoren zu umgehen. Grundsätzlich wird Strom von der Quelle 31 entweder über Widerstand 34 und Transistor 26 zur Hilfsstromquelle 27 übertragen _f die eigentlich als Stromsenke wirkt, oder alternativ über Transistor 32 zur Ladung des Kondensators 12. Die Zielrichtung des Stromes von der Positivstromquelle 31 bestimmt sich durch den jeweils von den Transistoren 25 und 26 ausgehenden, von der Hilfsstromquelle 27 bereitgestellten Strompfad. Ist der Transistor 25 im EIN-Zustand, dann liegt die Hilfsstromquelle 27 an Masse; dabei ist der Transistor 26 im AUS-Zustand und der Transistor 32 ist im EIN-Zustand. Der Strom fließt von der Stromquelle 31 über Transistor 32, so daß die Kondensatoren 12 und 13 aufgeladen werden. Ist Transistor 26 im EIN-Zustand, dann ist der Transistor 32 im AüS-Zustand und der Strom von der Stromquelle 31 fließt über den Widerstand 34 und den Transistor 26 zur Stromquelle 27.

Die Umschaltzeit des Transistors 32 ist dabei unabhängig von der im Kondensator 12 gespeicherten Spannung, indem die Basisvorspannung des Transistors über Steilheitsverstärker 11 und Diode 33 auf diese Spannung bezogen* ist. Der Steilheitsverstärker 11 besitzt eine hohe Eingangsimpedanz und wie gesagt, einen Spannungsgewinn von 1 über den gesamten Betriebsbereich. Wenn die Umschaltzeit nicht unabhängig von der Steuerspannung gehalten

sä 974 050 709827/0560

würde, dann würden sich ungewollte Phasenfehler einschleichen. Der Betrieb der Schaltungsanordnung nach Fig. 1 läßt sich besser verstehen, wenn die Wirkung der verschiedenen Eingangssignale auf das System im Zusammenhang mit den Zeitdiagrammen nach Fig. 2 näher erläutert wird. Die Diagramme nach Fig. 2 sind generell in drei Portionen eingeteilt. Hierbei deutet Fig. 2a die Situation an, in der Ausgangsimpulse des spannungsgesteuerten Oszillators, wie durch Zeitdiagramm A angedeutet , mit Eingangsdatenimpulsen, angedeutet durch Zeitdiagram B, synchronisiert v/erden. Fig. 2b zeigt die Situation, bei der die Impulse B voreileijid

eintreffen, wohingegen Fig. 2c den Fall andeutet, wo die Impulse ι
B mit Bezug auf das Ausgangssignal des spannungsgesteuerten

Oszillators nacheilend eintreffen.

Es sei angenommen, daß anfangs die Flip-Flops 20 und 21 zurückjgesetzt sind, daß sich Transistor 26 im EIN-Zustand und die

Transistoren 28 und 32 im AUS- Zustand befinden. Unter dieser Voraussetzung ist weder die Stromquelle.30 noch die Stromquelle 31 mit dem SteuerSpannungskondensator 12 verbunden. Trifft ein Datenimpuls B ein, dann werden Flip-Flop 20 und monostabile Kippschaltung 24 durch die Vorderflanke 40 des Impulses gesetzt. Das Ausgangssignal C der monostabilen Kippschaltung 24 ist negativ, so daß ein Eingang des UND-Gliedes 23 für ein Bezugszeitintervall gleich 3/2-Perioden der Nominalfrequenz des spannungsgesteuerten Oszillators erregt wird. Das Setzen des Flip-Flop 20 auf einen negativen Pegel hat zur Folge, daß der Rücksetzausgang D im Potential ansteigt, so daß die UND-Bedingung der UND-Glieder 22 und 23 nicht erfüllt wird. Das bedeutet, daß anfangs das Eintreffen des Datenimpulses die Schaltferansistoren 25 , 26, 28, 29, 32 unbeeinflusst läßt und die Spannung an den Kondensatoren 12 und 13 die gleiche bleibt.

Beim Eintreffen der Vorderkante 41 des ersten Taktgeberimpulses nach erfolgtem Obergang 40, wird der Flip-Flop 21 (Impulsdiagramm E) durch die Ausgangssignale des Flip-Flop 20 gesetzt.

SA 974 050

709827/0560

Das Setzen des Flip-Flop 21 hat das unmittelbare Rücksetzen des Flip-Flops 20 mittels des Rückkopplungssignals F zur Folge. Die UND-Glieder 22 und 23 sind nunmehr wirksam und ihre Ausgangssignale I, J, G und H werden bezüglich ihrer Pegel geändert.

Aufgrund dieser Änderung erfolgt das Umschalten der Tranistorpaare 25, 26 und 28, 29 in die jeweils anderen Schaltzustände, so daß ein Strom sowohl von der positiven Stromquelle 31 als auch von der negativen Stromquelle 30 auf das Steuerspannungsnetzwerk 12, 13, 14 übertragen wird. Die hierdurch auf die gespeicherte Steuerspannung ausgeübte Gesamtwirkung ist gleich Null, da ja die Ströme I und I_n zwar gleich, jedoch von entgegengesetzter Polarität sind.

Der Abfall des Ausgangssignals C an der monostabilen Kippschaltung 24, entsprechend der Flanke 42, läßt das UND-Glied 23 unwirksam werden und schaltet die Negativstromquelle 30 vom Steuerspannungsspeichernetzwerk ab. Das Eintreffen der Vorderflanke 43 des nächsten Ausgangssignals vom spannungsgesteuerten Oszillator läßt das UND-Glied 22 unwirksam werden und schaltet außerdem die Positivstromquelle 31 vom Steuerspannungsspeichernetzwerk ab. In Fig. 2a ist der Ausgang des spannungsgesteuerten Oszillators mit den Daten synchronisiert, so daß diese Umschaltvorgänge zusammenfallen. Das bedeutet, daß die äem Steuerspannungspeichernetzwerk übertragene Gesamtladung gleich Null ist.

En Fig. 2b trifft der Datenimpuls mit der Flanke 40· ein. Die aeiden Stromquellen 30 und 31 werden gleichzeitig mit Eintreffen ler Flanke 41' an das Steuerspannungsspeichernetzwerk angeschaltet, jedoch von diesem Netzwerk zu verschiedenen Zeitpunkten, lämlich 42» und 43· wieder abgeschaltet. Die Positivstromquelle Π überträgt so einen positiven LadungsZuwachs auf das Steuer-Jpannungsspeichernetzwerk, wie durch Zeitdiagramm L gezeigt ist.

sä 974 050 709 827/0560

Der positive Strom wird durch das Steuerspannungsspeichernetzwerk 12, 13, 14 integriert, das außerdem als Phasenvoreilungs- !Compensationsglied wirkt, um das System zu stabilisieren. Da die Kapazität des Kondensators 12 sehr viel größer als die des Kondensators 13 ist, ergibt sich eine Spannungsänderung hauptsächlich über Kondensator 13, die über Widerstand 14 schnell abfällt. Eine geringere Spannungsänderung tritt also am Kondensator 12 auf, der die Wirkungen der langfristigen Frequenzänderungen ansammelt und die Frequenzsteuerspannung zwischen den Schaltzeiten speichert.

In Fig. 2c trifft der Datenimpuls mit der Flanke 40'· nacheilend ein. Wiederum werden beideStromquellen 31 und 30 zum Zeitpunkt der Taktimpuls-Vorderflanke 41·' gleichzeitig an das Steuerspannungsspeichernetzwerk angeschaltet, jedoch wird Stromquelle 31 zum Zeitpunkt der Vorderflanke 43^fl vor Abschalten der Stromquelle 30 beim Auftreten der Vorderflanke 42'' wieder abgeschaltet. Auf diese Weise wird ein negativer Strom für einen Zeitraum angelegt, der gleich dem Ausmaß des Phasenfehlers ist, so daß die Steuerspannung entsprechend reduziert wird. Durch Einstellen der Ausgangssignaldauer der monostabilen Kippschaltung auf 3/2 der nominalen Signalperiode des spannungsgesteuerten Oszillators und durch Einstellen des Gesamtzyklus der Phasen- ; fehlerkorrektur auf die Erfordernis zweier aufeinanderfolgender !Eingangssignale auf den spannungsgesteuerten Oszillator beträgt ί '■ die Minimalzeit zwischen den Umschaltvorgängen der Stromquelle I 30 oder 31 die Hälfte der nominalen Signalperiode des spannungs- ι '■ gesteuerten Oszillators.

I ί

- i

j Ein bevorzugtes Ausführungsbeispiel gemäß der Erfindung für die Stromquellen 27, 30, 31 unter Anwenden der Betriebsbedingungen

mach Fig, 2 ist in Fig. 3 gezeigt. Die drei Stromquellen 27', -_f

30', 31' sind zu einer gemeinsamen Stromquelle zusammengefasst, '■

ibei der die drei Transistoren 50, 51 und 52 vom Haupttransistor ■

;53 unter direkter Kollektor-Basis-Verbindung nachgezogen werden. ■

Der Strom durch jeden der Transistoren 50, 51, 52 ist zusätzlich

^SA974O5° 709827/0560

bestimmt durch die Emitterwiderstände 54, 55, 56. Die Emitterwiderstände 55 und 56 besitzen den gleichen Widerstandswert, wohingegen der Emitterwiderstand 54 einen etwas geringeren Widerstandswert besitzt, um einen stärkeren Strom I_fc bereitstellen zu können. Der im Transistor 51 fließende Strom tritt auch im PNP-Transistor 57 auf, so daß ein positiver Strom I über die PNP-Transistoren 58 und 59 fließt.

Die Erfindung ist anhand eines bevorzugten Ausführungsbeispiels beschrieben, jedoch versteht es sich ohne weiteres, daß auch davon abweichende Ausführungsbeispiele erfindungsgemäß betrieben werden können. So kann z.B., obgleich vorstehend diskrete Daten- und Ausgangssignale des spannungsgesteuerten Oszillators dargestellt sind, die Erfindung ebenso auf kontinuierliche zyklisch variierende Signale am Eingang oder Ausgang des Systems An- ;wendung finden. In einem derartigen Fall würde die Betriebsweise der Schaltungsanordnung durch das Auftreten vorgegebener Charakteristiken der kontinuierlichen Eingangs- und Ausgangssignale, wie z.B. Maxima oder Nullstellen, ausgelöst, anstatt durch diskrete Eingangs- und Ausgangssignale wie sie im vorliegenden Falle angewendet worden sind; d.h. es ist sowohl Digital- als auch Analogbetrieb mit Hilfe der Erfindung möglich. Obgleich im bevorzugten Ausführungsbeispiel gemäß der Beschreibung

!ein gleichzeitiges Umschalten der Stromquellen, bezüglich des Integrationsgliedes den individuellen Schaltvorgängen der Stromquellen bezüglich Abschaltens vom Integrationsglied vorausgeht, kann es ohne weiteres möglich sein, die Reihenfolge der Vorgänge umzukehren. So könnten die Stromquellen einzeln an das Integrationsglied angeschaltet werden und anschließend gleichzeitig vom Integrationsglied abgeschaltet werden. Der sich 3rgebende Gesamtstrom zum Integrationsglied würde nach wie vor len Phasenfehler anzeigen unter Beibehalten eines minimalen Zeitintervalls zwischen den Einzelschaltvorgängen und dem gemeinsamen Schaltvorgang. Jedoch könnte ein derart abgeänderbes System nicht mit intermittierend zugeführten oder zufallsweise eintreffenden Eingangsdaten betrieben werden, sondern

sä 974 050 709827/0-5 60

vielmehr mit Eingangssignalen, die regelmäßige Abstände besitzen und eine eindeutige Zuordnung bzw. feste Vielfachbeziehung zu den Ausgangssignalen des spannungsgesteuerten Oszillators aufweisen.

709827/0560

Leerseite

Claims

PATE N TA N SPRUCH E

Anordnung zur Einregelung der Frequenz und Phase von Taktsignalen, in Abhängigkeit von entsprechenden Schwankungen eintreffender Datensignale mit Hilfe eines

! Oszillators, dessen Frequenz Steuerspannungsabhängig regulierbar ist, wobei die Steuerspannung von einem Integrierglied zugeführt wird, las durch eine Schaltvorrichtung je nach Fehlerrichtung entweder von einer positiven oder negativen Stromquelle aufladbar ist, indem die Schaltvorrichtung durch von UND-Gliedern eines PhasendisJcriminators im Ansprechen auf den Vergleich der Datensignale mit rückgeführten Taktsignalen abgegebenen Impulsen betätigt wird, deren Dauer jeweils gleich dem Phasenfehler ist_f dadurch gekennzeichnet,, daß die Schaltvorrichtung zwei mit je zwei Transistoren bestückte Strom-

! übernahmeschaltungen mit auf festem Potential liegenden

! Kollektoren enthält, wovon der erste zum Anschalten einer ι negativen Stromquelle und der zweite zum Anschalten einer positiven Stromquelle an das Integrierglied ausgebildet ist und daß bei zusätzlich je mit Negationsausgang ausgestatteten UND-Gliedern, jeweils die beiden Eingänge der Stromübernahmeschaltungen mit einem der UND-Glieder verbunden sind, wovon das erste UND-Glied durch eine mit dem Dateneingang verbundene monostabile Kippschaltung derart gesteuert wird, daß die erste Stromübernahmeschaltung nach vorgegebener Zeitdauer, insbesondere nach bei gegenüber der Taktsignaldauer etwa eineinhalbfacher Datensignaldauer mindestens eineinhalbfacher Taktsignalperiodendauer, gerechnet vom Einsatz des Datensignals, von der negativen Stromquelle abschaltbar ist und das zweite UND-Glied durch eine ebenfalls am Dateneingang liegende Ringschaltung zweier Flip-Flops steuerbar ist, indem der Setzeingang des zweiten Flip-Flops an der

sä 974 050 709827/0560

ORIGINAL INSPECTED

Rückkopp lungs leitung des Oszillators liegt und der Rücksetzeingang des ersten Flip-Flops ]
zweiten Flip-Flops verbunden sind.

setzeingang des ersten Flip-Flops mit dem Ausgang des j

Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der ; Verbindungspunkt von Integrierglied mit Ausgang der ersten ^: Stroiaübernahmeschaltung über einem Stromverstärker mit dem ^! Steuereingang des Oszillators verbunden ist, welcher seiner¹-seits über eine in Durchlassrichtung gepolte Diode mit der ; andererseits am Ausgang der zweiten Stromübernahemschal- |

i tung liegenden Basis eines Schalttransitors verbunden ist, j dessen Emitter ebenfalls am Verbindungspunkt von Integrierglied mit Ausgang der ersten Stroraübernahmeschaltung liegt
und dessen Kollektor einerseits an eine Stromquelle
entgegengesetzter Polarität,- wie die der ersten Stromübernahmeschaltung zugeordneten Stromquelle und andererseits
über einen Widerstand an seine Basis angeschlossen ist.

Anordnung mindestens nach Anspruch 1 dadurch gekennzeichnet daß bei der Flip-Flop Ringschaltung die eine Seite des
einen Flip-Flops mit der einen Seite des anderen Flip-Flops und die andere Seite des einen Flip-Flops mit der anderen
Seite des anderen Flip-Flops verbunden sind, daß die
j Verbindungsleitung der Flip-Flops, die der Flip-Flopseits
• mit dem Rückseitseingang zugeordnet ist, an je einen
j Eingang der UND-Glieder liegt, während der zweite Eingang
j des zweiten UND-Gliedes an den freien Ausgang der Plip-

. Flop-Ringschaltung angeschlossen ist.

4. Anordnung nach den Ansprüchen 1-3, dadurch gekennzeichnet, daß die Emitterseite der Stroraubernahraeschaltungen an
Kollektoren von als Stromquellen dienenden Transistoren mit gemeinsamem Basisanschluß liegen, der seinerseits an
der Verbindungsleitung zwischen Basis und Kollektor eines

sä 974 050 709827/0560

264Β560

dritten, den Basisstroin bestimmenden Transistors liegt, daß ein vierter Transistor am gemeinsamen Basisanschluß liegt, dessen Kollektor mit deir. Kollektor eines ersten komplementären Transistors verbunden ist, dessen Basis ihrerseits mit der mit dem Kollektor verbundenen Basis eines zweiten komplementären Transistors verbunden ist, dessen Kollektor am Kollektor des Schalttransistors und dessen Basis an der Verbingungsleitung zwischen Kollektor des vierten Transistors mit dem Kollektor des ersten komplementären Transistors liegt.

70982 7/0560

5Λ 97A 050