DE2534923A1 - Anzeigeanordnung - Google Patents

Description

Die Erfindung betrifft eine AnseigeanOrdnung mit einer digjtelcn Anzeigeeinrichtung mit n, ebensovielen zu überwachenden iiteuerstroEikre:· sen zugeordneten Schauzeichen, mit eine·; analoge SoIHwerte für die η Steuerkreise in Bigital;;ert*i unfoj-i::endon Analogdigitalv/andler, und rait einem an Ausgänge ö.qe Analogdigitalwandlers angeschlossenen Auswerter je Über- ragun.g3kana.l, der abhängig von einem Vergleich der Größe des Sollwertes ir.it einem Grenzwert Sohaltsignale an das jev^-ils zugeordnete Schauzeichen der Anzeigeeinrichtung gibt.

BeJ. derartigen, meist mit Lampen als Schauzeichen arbeitenden. Anneigeanordnungen, wie sie vor erlern für die Einschal+kontrolle von Scheinwerfern mit steuerbarer Helligkeit in Bühnenoder Studio anlagen Verwendung finden, konimt ea infolge unvermeidlicher geringfügiger Änderungen des Sollwertes und von Arbeitspunktveränderungen der Schaltung zu einem Flackern der Larrpe, wenn sich der Sollwert in der Nähe des Grenzwertes befindet« Besonders störend wirkt sich dieser Sachverhalt aus, wenn die genannte Grenzbedingung gleichzeitig für mehrere Lampen einer großen Anzeigetafel gegeben sind, wodurch ein unübersichtliches und irritierendes Bild entsteht. Der Ez'i'indung liegt daher die Aufgabe zugrunde, auf die genannten Ursachen zurückzuführende Urnschaltungen der Schauzeichen / Lampen zu vermeiden.

Die erfindungsgemäße Lösung dieser Aufgabe ist bei ein-^r Anzeigeanordnung der eingangs genannten Art dadurch gekennz*.ebnet,

80988^/0644

- 2 - VPA 75 P 4040 BRD

daß die mit dem aus Gattern bestehenden Auswerter verbundenen Ausgänge des Analogdigitalv/andlers unterschiedliche Signalkombinationen für Sollwerte S=A, für S<B und für B = S<A liefert, wobei A der obere und B der untere Grenzwert eines Intervalles ist, daß dem Auswerter ein den jeweiligen Schaltsustand des zugeordneten Schauzeichens der Anzeigeeinrichtung darstellender Istwert über einen zusätzlichen Eingang zugeführt wird, und daß diese Eingangsgröße durch die Gatter so verknüpft ist, daß der Auswerter an seinem Ausgang bei S = A ein Einschalt signal und "bei S < B ein Au s s ehalt signal liefert, während bei B = S<A das Schaltsignal mit dem dem zusätzlichen Eingang zugeführten Istwert identisch ist.

Wählt man bei der Erfindung das angesprochene Intervall mindestens so groß, daß es praktisch alle vorkommenden, unbeabsichtigten Schwankungen und Veränderungen des Sollwertes überdeckt, dann können nur beabsichtigte Sollwertänderungen von mindestens der Größe dieses Intervalles zu einer Umschaltung der Lampe bzw. des Schauzeichens der Anzeigeeinrichtung führen, wodurch sich eine klare und übersichtliche Anzeige ohne flackernde Lichtquellen/Schauzeichen ergibt. Die hierbei in Kauf genommene Ungenauigkeit spielt praktisch keine Rolle, da Sollwertänderungen der mindestens nötigen Größe des Intervalles ohnehin zu einer kaum wahrnehmbaren Änderung der Lichtausbeute der Scheinwerfer führen.

Vorzugsweise besteht der Auswerter aus zwei NAND-Gattern, von denen das erste die Schaltsignale für die Anzeigeeinrichtung liefert und mit einem Eingang an den Ausgang des zweiten NAND-Gatters mit zwei Eingängen angeschlossen ist, von denen wiederum einer mit dem zusätzlichen Eingang verbunden ist; die weiteren Eingänge der beiden NAND-Gatter sind dann an die Ausgänge des Analogdigitalwandlers angeschlossen.

609 8 86/0644

- 3 - VPA 75 P 4040 BRD

Im einfachsten Falle kann der Analogdigitalwandler so ausgebildet sein, daß er nur zwei Ausgänge aufweist, an denen drei unterschiedliche Signalkorabinationen für S = A, S<B und B = S < A auftreten.

Sofern man sich ö^edoch eines binär kondierten Umsetzers bedient, sind zvfisehen dessen Ausgänge und die Ausgänge des An?.logdigitalv.randlers noch ein NOR- und ein NAND-Gatter einzuschalten:

Über das zusätzliche NAND-Gatter ist der mit einem Eingang der-;- ersten NAND-Catters des Auswerters verbundene Ausgang des Analogdigitalv.^randlers an die a Ausgänge des Umsetzers angeschlossen, die zusammen eine den oberen Grenzwert A darstellende Signalko:übination bilden; derjenige Teil dsr a Ausgänge des Umsetzers, der zusammen den unteren Grenzwert B des Intervalles repräsentiert, ist dann an Eingänge des zweiten NAND-Gatters des Auswerters angeschlossen. Schließlich v/eist in einem solchen Fall der Analogdigitalwandler einen dritten, mit einem weiteren Eingang des ersten ΚηίΐΒ-Gatters des Auiswerters verbundenen Ausgang auf, der über ein HOR-Gatter an sämtliche Ausgänge des Umsetzers angeschlossen ist, die einen höheren Stellenwert haben als die mit dem NAND-Gatter des Analogdigitalwandlers verbundenen Ausgänge.

Die Erfindung ist bei serieller und bei paralleler Datenübertragung zwischen den Quellen für die einzelnen Sollwerte und den zugeordneten Schauzeichen anwendbar; im letzteren Fall benötigt man dementsprechend viele Übertragungskanäle mit je einem Analogdigitalwandler und einem Auswerter. Bei serieller, durch einen Taktgeber gesteuerter, zyklisch wiederholter Datenübertragung kommt man dagegen mit einem einzigen Übertragungskanal mit einem Analogdigitalwandler und einem Auswerter aus.

609886/0644

- 4 - VPA 75 P 4040 BRD

Vor allem bei paralleler Datenverarbeitung kann die über den zusätzlichen Eingang des Auswerters zugeführte Information über den momentanen Istwert des Schaltzustandes eines Schauzeichens direkt von der Anzeigeeinrichtung, insbesondere von dem zugeordneten Anzeigespeicher abgeleitet werden. Bei serieller Datenübertragung ist es jedoch besonders vorteilhaft, die in einem Zyklus vom Auswerter ausgegebenen Schaltsignale in einem Istwertspeicher bis zum nächsten Zyklus abzulegen und über den zusätzlichen Eingang dem Auswerter wieder zuzuführen.

Ausführungsbeispiele dieser Art werden anhand der Figuren erläutert; es zeigen

Fig. 1 das Blockschaltbild einer ersten Ausführungsform der Erfindung mit einem binär kodierten Umsetzer,

Fig. 2 einen Ausschnitt aus dem Blockschaltbild nach Figur 1 mit einem Analogdigitalwandler mit nur zwei Ausgängen, und

Fig. 3 tabellarische Übersichten über die an den Aus- und 4 gangen der wichtigsten Einheiten der Ausführungsbeispiele vorhandenen Signale für den Fall, daß der Sollwert über, in oder unter dem Intervall liegt.

In Figur 1 ist mit 1 ein Kernspeicher bezeichnet, der η Speicherplätze für die Speicherung von η Intensitätswerten hat; diese Intensitätswerte werden von dem Eingabeteil 21 eines Gebers 2 geliefert, der zusätzlich einen Adressteil 22 aufweist, der zur Anwahl des jeweils gewünschten Speicherplatzes ebenfalls mit dem Kernspeicher 1 verbunden ist.

609886/0644 - 5 -

- 5 - ' VPA 75 P 4040 BRD

An den die Intensitätswerte in digitaler Form liefernden- Ausgang des Kernspeichers 1 ist ein Digitalanalogwandler 3 und an diesen ein Steuerteil 4 angeschlossen, mit dessen Hilfe je der vom Digitalanalogwandler gelieferte Intensitätswert abhängig von zusätzlich zugeführten Steuergrößen durch Multiplikation, Division udgl. in den eigentlichen Sollwert umgeformt wird. Als zusätzliche Einflußgrößen kommen beispielsweise die Spannungen von Gruppenstellern oder Überblendstellern in Lichtstellanlagen in Betracht.

Die Ausgangsgröße des Steuerteiles 4 wird als Sollwert S den Steuerstromkreisen des Leistungsteiles 5 (z. B. Thyristorsteller) und über einen Wahlschalter dem Eingang eines Analogdigitalwandlers 6 und darin speziell einem binär kodierten Umsetzer 63 zugeführt.

Dieser Umsetzer wandelt den in analoger Form vorgegebenen Sollwert S in eine achtstellige Binärzahl um, die an den acht Ausgängen 630 bis 637 anfällt.

Der Analogdigitalwandler 6 hat einen Ausgang 601, der über ein NAND-Gatter 61 mit den Ausgängen 633 und 634 des Umsetzers 63 verbunden ist, wobei der Ausgang 634 auch an dem Ausgang 602 liegt; ferner ist ein Ausgang 603 über ein NOR-Gatter 62 mit den Ausgängen 635 bis 637 verbunden.

Der mit 7 bezeichnete Auswerter enthält ein erstes NAND-Gatter 71 mit drei Eingängen, von denen ein erster an den Ausgang 603, ein zweiter an den Ausgang 601 und ein dritter an den Ausgang eines zweiten NAND-Gatters 72 angeschlossen ist; ein Eingang dieses zweiten NAND-Gatters ist mit dem Ausgang 602 des Analogdigitalwandlers 6 und ein weiterer mit einem zusätzlichen Eingang 701 verbunden, der an den Ausgang 81 eines Istwertspeichers 8 angeschlossen ist. Letzterer ist vorzugsweise als

609 8^6/0

- 6 - VPA 75 P 4040 BRD

Magnetkernspeicher mit η Speicherplätzen zu Je ein Bit aufgebaut und kann Teil des Kernspeichers 1 sein, der dementsprechend eine mit Informationen über Intensitätswerte nicht belegte Stelle haben muß.

Der Ausgang 702 des Auswerters 7 liefert die Schaltsignale für die Anzeigeeinrichtung 9, die eine Anzeigetafel 92 mit η Lampen 921 bis 92n und einen mit dem Ausgang 702 verbundenen Anzeigespeicher 91 aufweist; ferner ist der Ausgang 702 mit dem Eingang des Istwertspeichers 8 verbunden.

Ein Talctgeber 10 der dem Kernspeicher 1, dem Digitalanalogwandler 3, dem Analogdigitalv/andler 6, dem Istwerspeicher 8 und dem Anzeigespeicher 91 zugeordnet ist, liefert die Synchronisierungs-, Adressierungs- und Übergabeimpulse, die dafür sorgen, daß der Inhalt des Kernspeichers 1 zyklisch abgefragt, über den Digitalanalog- und den Analogdigitalv/andler dem Auswerter 7 zugeführt und der Reihe nach zyklisch in die entsprechenden Speicherplätze des Anzeigespeichers 91 eingeschrieben wird.

Der Tabelle in Figur 3 sind die Signalkombinationen an den Ausgängen 601, 602, 603 des Analogdigitalwandlers 6 für die drei Bereiche des Sollwertes, nämlich gleich oder größer A, kleiner B und B = S<A zu entnehmen, wobei X einen beliebigen Wert, H (heigh) einen aktiven Signalwert und L (low) einen inaktiven Signalwert bedeutet. Die beschriebene Art der Verbindung der Ausgänge des Umsetzers 63 mit den Ausgängen des Analogdigitalwandlers 6 hat zur Folge, daß der obere Grenzwert A 9 3/8 % des in diesem Fall 10 Volt betragenden Maximalwertes des Sollwertes und der untere Grenzwert B 6 1/4 % dieses Maximalwertes entspricht.

Ist der Sollwert S größer als der Schwellwert A (Zeilen 1 bis 3) oder gleich dem Schwellwert A (Zeile 4), dann liefert das NAND- Gatter 71 ein Η-Signal an den Anzeigespeicher 91, so daß die

609886/0644

- 7 - VPA 75 P 4040 BRD

jeweils zugeordneten Lichtquellen aufleuchten und bis zur Änderung des Inhaltes des Istwertspeichers 8 eingeschaltet bleiben.

Liegt dagegen der Sollwert S unter dem unteren Grenzwert B (Zeile 7), so wird in den Anzeigespeicher 91 L-Signal eingeschrieben, ohne Rücksicht auf das Ausgangssignal des Istwertspeichers 8.

Liegt dagegen der Sollwert S in dem Intervall (Zeilen 5 und 6) zwischen den beiden Grenzwerten A und B, was durch Η-Signal am Ausgang 634 markiert wird, dann ist das Schaltsignal am Ausgang des NAND-Gatters 71 identisch mit dem Signal am Ausgang 81 des Istwertspeichers 8, der den im vorhergehenden Zyklus vorhandenen Schaltzustand des gerade angesteuerten Speicherplatzes des Anzeigespeichers 91 wiedergibt:

Y/ar dieses Schaltsignal im vorhergehenden Zyklus L, so liefert das KARD-Gatter 72 ebenso vrie NAND-Gatter 61 (wegen des L-Signals am Ausgang 633) Η-Signal, das wiederum L-Signal am Ausgang des NAND-Gatters 71 zur Folge hat.

Dagegen führt ein Η-Signal am Ausgang 81 des Istwerspeichers 8 vom vorhergehenden Zyklus zusammen mit dem Η-Signal an dem anderen Ausgang 602 zu einem L-Signal am Ausgang des NAND-Gatters 72 und dieses wiederum hat Η-Signal als Schaltsignal am Ausgang des NAND-Gatters 71 zur Folge.

Hat der Sollwert S genau den Grenzwert B (Η-Signal auf Ausgang 633) so hat das an den beiden NAND-Gattern 61 und 72 liegende L-Signal des Ausganges 634 Η-Signale an diesen NAND-Gattern und somit L-Signal am Ausgang des NAND-Gatters 71 (ohne Rücksicht auf das Schaltsignal des vorhergehenden Zyklus) zur Folge.

Die in Figur 2 dargestellte Variante der Ausführungsform nach Figur 1 unterscheidet sich von dieser im wesentlichen nur durch

- 8 809886/0644

- 8 - VPA 75 P 4040 BRD

den Aufbau des Analogdigitalwandlers 6', der hier nur zwei Ausgänge 601', 602· aufweist, an denen die in der Figur 4 angegebenen Signalkombinationen in Abhängigkeit von der Lage des Sollwertes S oberhalb, in oder unterhalb der Intervalles auftreten. Ein solcher Analogdigitalwandler kann beispielsweise im einfachsten Fall aus zwei parallel mit dem Sollwert S gespeisten, gegengekoppelten Operationsverstärkern bestehen, die so eingestellt sind, daß der eine durchgesteuert wird, sobald S geringfügig größer als der untere Grenzwert B wird, und der andere, sobald der Sollwert geringfügig größer als der obere Grenzwert A wird. Nach Impulsverformung mit Hilfe von Schmitt-Triggern ergibt sich das Signal am Ausgang 602' durch Inversion und das Signal am Ausgang 601 als Ausgangssignal eines AND-Gatters, dem das invertierte Signal und das Signal des anderen Schmitt-Triggers zugeführt wird.

Der mit 7' bezeichnete Auswerter besteht hier ebenfalls aus einem.ersten NAND-Gatter 71' mit nur zwei Eingängen, von denen der eine an den Ausgang 601 ' und der andere an den Ausgang des zweiten NAND-Gatters 72' angeschlossen ist; letzteres hat zwei Eingänge, von denen einer an den Ausgang 602' und der andere über den zusätzlichen Eingang 701 · an den Ausgang 81 des Istwertspeichers 8 angeschlossen ist.

Da die Wirkungsweise dieser Ausführungsform im wesentlichem mit der nach Figur 1 übereinstimmt und in der Tabelle nach Figur 4 die Signalverhältnisse für die drei Bereiche des Sollwertes S angegeben sind, erübrigt sich eine weitere Funktionsbeschreibung.

Die anhand der Figuren beschriebene Ausführungsform mit serieller Datenübertragung hat zusätzlich zu dem ruhigen Bild der Anzeigetafel 92 den weiteren Vorteil, daß die Anzeigeeinrichtung 9 nur über vier Leitungen mit der meist entfernter ange-

609886/0644

- 9 - VPA 75 P 4040 BRD

ordneten Steuer- und Speichereinheit verbunden zu werden ■ braucht, und zwar unabhängig von der Zahl der Lampen der Anzeigetafel; diese Leitungen sind für die Übertragung der Information, der Synchronisierungsimpulse, der Adressierimpulse und der Übernahiaeimpulse erforderlich.

Mit Hilfe des in Figur 1 dargestellten, dem Analogdigitalwandler 6 vorgeschalteten Wahlschalters können statt der Sollwerte S auch andere Größen zur Anzeige gebracht werden.

8 Ansprüche
4 Figuren

- 10 609886/0644

Claims (8)

1. - 10 - VPA 75 P 4040 BRD

   Patentansprüche

   (i)) Anzeigeanordnung mit einer digitalen Anzeigeeinrichtung mit n, ebensovielen zu überwachenden Steuerstromkreisen zugeordneten Schauzeichen, mit einem analoge Sollwerte für die η Steuerkreise in Digitalwerte umformenden Analogdigitalwandler, und mit einem an Ausgänge des Analogdigitalwandlers angeschlossenen Auswerter je Übertragungskanal, der abhängig von einem Vergleich der Größe des Sollwertes mit einem Grenzwert Schaltsignale an das jeweils zugeordnete Schauzeichen der Anzeigeeinrichtung gibt, dadurch gekennzeichnet, daß die mit dem aus Gattern (71, 72; 71^!, 72») bestehenden Auswerter (7; 7') verbundenen Ausgänge (601, 602, 603; 601', 602') des Analogdigitalwandlers (6; 6') unterschiedliche Signalkorobinationen für Sollwerte S=A, für S < B und für B = S < A liefert, wobei A der obere und B der untere Grenzwert eines Intervalles ist, daß dem Auswerter (7; 7¹) ein den.-jeweiligen Schaltzustand des zugeordneten Schauzeichens (921 bis 92n) der Anzeigeeinrichtung (9) darstellender Istwert (H, L) über einen zusätzlichen Eingang (701; 701^f) zugeführt wird, und daß diese Eingangsgrößen durch die Gatter (71, 72; 71', 72') so verknüpft sind, daß der Auswerter (7; 7¹) an seinem Ausgang (702; 702') bei S^A ein Einschaltsignal und bei S <B ein Ausschaltsignal liefert, während bei B = S<TA das Schaltsignal mit dem dem zusätzlichen Eingang (701; 701') zugeführten Istwert identisch ist.
2. 2.) Anzeigeanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Auswerter (7; 7') zwei NAND-Gatter (71, 72; 71' 72·) enthält, von denen das erste (71; 71') die Schaltsignale für

   609886/0644 - 11 -

   - 11 - VPA 75 P 4040 BRD

   die Anzeigeeinrichtung (4) liefert und mit einem Eingang an den Ausgang des zweiten NAND-Gatters (72; 72') mit zwei Eingängen angeschlossen ist, von denen einer mit dem zu- . sätzlichen Eingang (701; 701') verbunden ist, und daß weitere Eingänge der beiden NAND-Gatter an die Ausgänge (601, 602; 601', 602·) des Analogdigitalwandlers (6; 6¹) angeschlossen sind.
3. 3.) Anzeigeanordnung nach Anspruch 2, mit einem Analogdigitalwandler mit einem binär kodierten Umsetzer, dadurch gekennzeichnet, daß der mit einem Eingang des ersten NAND-Gatters (71) des Auswerters (7) verbundene Ausgang (601) des Analogdigitalwandlers (6) über ein NAND-Gatter (61) an die a Ausgänge (633, 634) des Umsetzers (63) angeschlossen ist, die zusammen eine den oberen Grenzwert A darstellende Signalkombination bilden, daß das zweite NAND-Gatter (72) des Auswerter s (7) eingangs seit ig js.it einem solchen Teil der a Ausgänge des Umsetzers (63) verbunden ist, der zusammen den unteren Grenzwert B des Intervalles bildet, und daß der Analogdigitalwandler (6) einen dritten, mit einciu weiteren Eingang des ersten NAND-Gatters (71) verbundenen Ausgang (603) hat, der über ein NOR-Gatter (62) an sämtliche Ausgänge des Umsetzers (63) angeschlossen ist, die einen höheren Stellenwert haben als die mit dem NAND-Gatter (61) des Analogdigitalwandlers (6) verbundenen Ausgänge (634, 633, Fig. 1).
4. 4.) Anzeigeanordnung nach Anspruch 3, dadurch gekennzeichnet, daß bei einem Umsetzer mit acht Ausgängen (630 bis 637) das NAND-Gatter (61) an zwei benachbarte Ausgänge (633, 634) und der höherwertige (634) dieser Ausgänge an den einen Eingang des zweiten NAND-Gatters (72) des Auswerters. (7) angeschlossen ist.

   609886/0644

   VPA 75 P 4040 BRD
5. 5.) Anzeigeanordnung nach Anspruch 4, dadurch gekennzeichnet, daß das NAND-Gatter (61) des Analogdigitalwandlers (6) an - den vierten und fünften Ausgang (633, 634) des Umsetzers (63) angeschlossen ist.
6. 6.) Anzeigeanordnung nach Anspruch 2, mit einem Analogdigitalwandler mit nur zwei Ausgängen, dadurch gekennzeichnet, daß der Analogdigitalwandler (7¹) abhängig vom Sollwert S an seinen Ausgängen (601', 602') folgende Signalkombinationen aufweist

   Ausgang 601 · 602« B * S
   B = S * A L
   H
   H L
   L
   H

   und daß der eine Ausgang (601^f) an einen Eingang des ersten NAND-Gatters (71') und der andere (602¹) an einen Eingang des zweiten NAND-Gatters (72') angeschlossen ist (Fig. 2).
7. 7.) Anzeigeanordnung nach einem der Ansprüche 1 bis 6 mit einem einzigen Übertragungskanal zwischen Analogdigitalwandler und Anzeigeeinrichtung und durch einen Taktgeber gesteuerter, serieller, zyklisch wiederholter Datenübertragung, gekennzeichnet durch einen die Istwerte liefernden Istwertspeicher (8) mit η Speicherplätzen zu je einem Bit, in dem die vom Auswerter (7) in einem Zyklus abgegebenen Schaltsignale jeweils bis zum nächsten Zyklus gespeichert sind.
8. 8.) Anzeigeanordnung nach einem der Ansprüche 1 bis 7, gekennzeichnet durch die Verwendung für die Einschaltkontrolle von Scheinwerfern mit steuerbarer Helligkeit in Bühnen und/oder Studioanlagen.

   609886/064

   4i

   Leerseite