DE2502630A1

DE2502630A1 - Phasengekoppelter oszillator mit frequenznachsteuerung

Info

Publication number: DE2502630A1
Application number: DE19752502630
Authority: DE
Inventors: John Richard Taylor
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1974-01-31
Filing date: 1975-01-23
Publication date: 1975-08-14
Also published as: JPS50110263A; FR2260228A1; IT1027853B; GB1456453A; US3939438A; FR2260228B1; JPS541141B2

Description

Aktenzeichen der Aimielderin. UIC 973 004

Phasengekoppelter Oszillator mit E'reciuenznachsteuerung

Die Erfindung betrifft eine phasengekoppelte Osζ11latorschaltung nach dem Oberbegriff des Anspruchs 1.

Phasengekoppelte Oszillatorschaltungen sind an sich bekannt und in der Literatur eingehend beschrieben worden. In der britischen Patentschrift 1 2!58 117 ist beispielsweise ein phasengekoppelter Oszillator beschrieben, bei dem Phasenfehler eine Frequenzumtastung zwischen zwei verschiedenen Frequenzen erzeugt, wodurch die mittlere Frequenz bei dem für die Phasenkopplung erforderlichen Wert gehalten werden kann.

Abgesehen davon, daß diese Schaltung nur mit relativ hohem Aufwand realisiert werden kann, ist ihr Anwendungsgebiet nicht universal.

Die Erfindung hat sich sich daher die Aufgabe gestellt, eine phasengekoppelte Oszillatorschaltung anzugeben, die ebenfalls in ihrer Frequenz nachsteuerbar ist, jedoch mit Wesentlich geringem Aufwand zu realisieren ist. Diese Schaltung wurde insbe-

R09833/0577

sondere im Hinblick auf die Erfordernisse magnetischer Plattenspeicher entworfen bei denen die Positionen von Datenwandlern (z.ß, Magnetköpfen) während der Lese- und Schreiboperationen mittels eines geregelten geschlossenen Servosystems gesteuert werden, das Servo-Positionsinformationen von den Servo-Spuren ableitet, die zuvor auf einer frei verfügbaren Stelle der Platte aufgezeichnet wurden.

Die von einem Plattenspeicher geforderte Funktion eines phasengekoppelten Oszillators, im folgenden kurz mit PLO bezeichnet, besteht darin, Taktimpulse geeigneter Frequenz auf den Schreibkanal des Plattenspeichers zur Steuerung der Schreiboperationen zu übertragen. Die Synchronisation des PLO wird dadurch erreicnt, daß seine Frequenz so gesteuert wird, daß sie mit den von den S,ervo-Spuren entnommenen Servo-Taktimpulsen in Phase ist, Da die Taktimpulsfrequenz, die dem Schreibkanal zur Verfügung gestellt wird, beträchtlich größer ist, als die Servo-Taktfrequenz, wird die tatsächliche Synchronisation mit einem Signal ermöglicht, das eine Subharnionische des tatsächlichen PLO-Signals ist. Die von dem PLO an den Schreibkanal gelieferten Taktimpulse müssen eine stabile Frequenz haben und sollten im Idealfall keine Kurzzeit-Frequenzvariationen aufweisen, die sich als Folge von kleineren Ausrichtungsfehlem der Servo-Taktimpulse auf der Platte ergeben. Diese Forderung bedeutet im wesentlichen, daß der PLO über eine niedrige Bandbreite verfügen sollte, die nur von Langzeitvariationen beeinflußt wird, die sich beispielsweise aus Geschwindigkeitsänderungen der Platte ergeben.

Die Aufgabe der Erfindung ist deshalb, die zuvor erläuterten Forderungen zu realisieren. Es soll ferner eine hinsichtlich des Aufwandes günstige Lösung angegeben werden.

Gelöst wird diese Aufgabe der Erfindung durch die im iiauptanspruch angegebenen Merkmale.

^0K973004 B09833/0S77

Vorteilhafte Weiterbildungen und Ausgestaltungen des Gegenstandes der Erfindung sind den Unteransprüchen zu entnehmen.

Durch die Erfindung wird also der Vorteil erzielt, daß mit der angegebenen phasengekoppelten Oszillatorschaltung insbesondere die Erzeugung der Lese- und Schreibtakte von Plattenspeichern hinsichtlich des Aufwandes und der Genauigkeit sehr günstig vorgenommen werden kann.

Im folgenden wird ein Ausführungsbeispiel der Erfindung anhand . der Figuren näher erläutert. Es zeigen:

Fig. 1 das Blockschaltbild eines phasengekoppelten

Oszillators nach der Erfindung_f

Fig. 2 ein Impulszeitdiagramm der an verschiedenen

Stellen des Oszillators erzeugten Signalzüge, wobei sich der phasengekoppelte Oszillator in Synchronismus zu den Eingangssteuerimpulsen befindet,

Fig. 3 ein Blockschaltbild der Phasenvergleichsschaltung _f die einen Teil des phasengekoppelten Oszillators nach Fig. 1 bildet,

Fig. 4 das Blockschaltbild einer logischen Schaltung

für die Erzeugung von "fehlenden' Servo-Taktimpulsen,

Fig. 5 ein Impulszeitdiagramm zur Darstellung der Anfangssynchronisation des phasengekoppelten Oszillators nach Fig. 1 und

Fig. 6 das Blockschaltbild einer Zusatzlogik für die Betriebssteuerung des phasengekoppelten Oszillators nach Fig. 1.

^UK"³°⁰⁴ 509833/0B77

- ⁴- 250263Π

Fig. 1 zeigt nun das Blockschaltbild des phasengekoppelten Oszillators (PLO) in dem ein spannungsgesteuerter Oszillator 1 dargestellt ist, der eine freilaufende Frequenz von 14,2 MHZ besitzt, die mit Eingangsimpulsen zu synchronisieren ist, die eine nominelle Frequenz von 445 KHz besitzen und an der Eingangsklemme 2 zugeführt werden. Das Oszillatorsausgangssignal wird zunächst von dem Zähler 3 durch zwei dividiert, und es werden ferner 1F und 2F genannte Schreibtaktsignale von jeweils den Ausgangsklemmen 4 und 5 entnommen und von dem Datenkanal des Plattenspeichers zur Steuerung des Schreibens von Daten auf die Platte verwendet.

Die Synchronisierimpulse, deren Signale als Eingangssignale an der Klemme 2 der Schaltung anliegen, werden von einer Servo-Information abgeleitet _f die zur Steuerung des Betriebes eines magnetischen Plattenspeichers dienen, Die Seryo-Spuren des Magnetplattenspeichers enthalten ihre Information auf der Plattenoberfläche in codierter Darstellung. Die Signalform des ausgelesenen Servo-Musters besteht aus negativen Taktimpulsen, die durch positive Positionsimpulse voneinander getrennt sind. Die Taktimpulse weisen eine konstante Amplitude auf, wohingegen die Amplitude der Positionsimpulse variiert und in dieser Variation eine Angabe des Grades der Abweichung von der gewünschten Position über die Servo-Spuren enthalten ist. Die Taktimpulse sind im Fall des erwähnten Plattenspeichers nicht etwa eine kontinuierliche zusammenhängende Impulsreihe, wie angenommen werden kann, sondern es fehlt gelegentlich der eine oder andere Impuls, um so Bezugsmarken für den Datenkanal des Speichers zu bilden. Obwohl zu einer bestimmten Zeit nur ein Taktimpuls fehlen darf, besteht die Möglichkeit des gelegentlichen Verlustes eines Taktimpulses als Folge eines Fehlers in der Plattenoberfläche oder infolge der Maskierung durch Störsignale, die nicht beseitigt werden können. Der PLO muß daher in der Lage sein bis zu zwei fehlende Taktimpulse aus dem

UK 973 004 5 0 9 8 3 3/0577

_ ₅ _ 250263Π

Taktimpulszug nicht zur Kenntnis zu nehmen, andererseits aber eine Fehleranzeige abzugeben, wenn festgestellt wird, daß drei aufeinanderfolgende Impulse fehlen. Dieses wird mit Hilfe einer logischen Schaltung erreicht, die später noch ausführlich erläutert werden wird.

Bevor ein Phasenvergleich vorgenommen wird, muß das Ausgangssignal des Oszillators weiter durch 16 geteilt werden, um ein Signal zu erzeugen, das in seiner Frequenz den 445 KHz des Servo-Taktsignals sehr nahe kommt. Dieses wird mit Hilfe von vier konventionellen Binärzählern 6,7,8 und 9 erreicht, die als Ergebnis dieser Division die Signal F/2, F/4, F/8 und F/16 an ihren jeweiligen Ausgangsklemmen liefern. Ferner ist eine Rückstellleitung 10 mit einem Anschluß 11 vorgesehen, um die Zähler 6 _r 7 _f 8 und 9 jeweils in die logischen Zustande QOlO einzustellen. Dieses sind die Zustände, in denen sich die Zähler befinden, wenn der PLO synchronisiert ist und ein Servo-Taktimpuls an der Eingangsklemme 2 empfangen wird. Wenn daher die Rückstellbedingung beim Empfang eines Servo-Taktimpulses aufgehoben wird, wird der PLO augenblicklich in Phase mit dem Eingangssignal an der Klemme 2 sein,

Die Eingangs-Servo-Taktimpulse, die über die Eingangsklemme 2 angeliefert werden, werden nicht direkt mit dem unterteilten PLO-Signal verglichen; sie werden vielmehr zu dem Eingang einer monostabilen Kippstufe 12 übertragen, Jeder ins Negative gehende Taktimpuls triggert die monostabile Kippschaltung und erzeugt somit ein Signal mit der angenäherten Dauer von 600 ns(Nanosekunden) auf der Ausgangsleitung 13, Die Rückflanken dieses Ausgangssignals der monostabilen Kippstufe dienen der Synchronisationsoperation als zeitliche Referenzstelle, Die instabile Phase der monostabilen Kippstufe ist so gewählt, daß wenn der PLO sich in Synchronisation zu dem Eingangssignal befindet das F/16-Signal sich in der Mitte zwischen dem Auftreten von zwei Servo-Positionsimpulsen ändert.

üK 973 004 50983 3/057 7

Der Phasenvergleich zwischen den Impulsen, die das Eingangssignal auf der Leitung 13 repräsentieren und den F/16-Oszillatorimpulsen auf der Ausgangsleitung 14 des Zählers 9 erfolgt im Phasenvergleich^: 15. Die Vergleichsoperation wird beim Empfang eines PLO-Laufsignals auf der Leitung 16 vom Eingangsanschluß 17 gestartet. Das PLO-Laufsignal wird von einer PLO-Startverriegelungsschaltung gewonnen, die immer dann eingestellt wird, wenn eine Synchronisationsoperation stattfinden soll. Diese PLO-Startverriegelungsschaltung wird noch näher im Zusammenhang mit Fig. 6 erläutert werden. Das PLO-Laufsignal dient auch zur Rückstellung der Zähler in ihre Voreinstellage, so daß der PLO sich zunächst in Phase mit dem Eingangssignal befindet. Wenn das PLO-Laufsignal unterdrückt wird, dann wird die Phasenvergleichsschaltung abgeschaltet und die Zähler 6_f 7, 8 und 9 werden noch einmal auf die Binärzustände 0010 zurückgestellt« Es ist bequem, das F/8-Signal, das von dem Zähler 8 auf der Ausgangsleitung 18 erscheint, zur Durchführung des Vergleichs zu verwenden, da dieses Signal sich jeweils in der Mitte zwischen jedem Impuls des F/16-Signals ändert. Die Oszillatorimpulse "früh" und "spät' können daher dadurch gewonnen werden, daß das Auftreten der F/8-Signalflanken mit den Flanken der monostabilen Kippstufe verglichen wird. Tatsächlich werden die Oszillatorimpulse "früh" von den, Oszillatorimpulsen "spät" dadurch abgeleitet, daß das Auftreten der Flanken des Ausgangssignals der monostabilen Kippstufe mit mäßig verzögerten F/8-Signalen verglichen werden. Daher wird das F/8-Signal auf der Leitung 18 vom Zähler 8 auch zur der Verzögerungsschaltung 19 übertragen und das verzögerte F/8-Signal, das im folgenden als AF/8-Signal bezeichnet wird, auch zu der Phasenvergleichsschaltung über die Eingangsleitung 20 übertragen. Verwendet man das AF/8-Signal, dann wird eine kleine Überlappung der "früh"- und "spät"-Impulse erreicht, die ihrerseits ein kleines Totband vermeidet, das ansonsten von den logischen Verzögerungen verursacht worden wäre.

UK 973 004 5 0 9 8 3 3/0577

Die Osziallatorimpulse "früh" werden über die Ausgangsleitung 21 übertragen und dienen zur Einschaltung einer Stromquelle 22 um Strom in der angegebenen Richtung für die Dauer der Oszillatorimpulse früh" fHessen zu lassen, um so die Spannung des Kondensators 23 zu verringern. Der Kondensator 23 bildet einen Teil eines integrierenden Phasenverschiebungsnetzwerks/ bestehend aus einem weiteren Kondensator 24 und einem Widerstand 25. Die Oszillatorimpulse "spät" werden über die Ausgangsleitung 26 übertragen und schalten eine zweite Stromquelle 27 ein, die einen Stromfluß in der dargestellten Richtung für die Dauer der Oszillatorimpulse "spät" bewirkt und die Spannung des Kondensators 23 anhebt. Die resultierende Spannung V, die an dem Anschluß 28 auftritt wird über einen Spannungspuffer 29 mit hoher Impedanz an den Eingang des Oszillators 1 angelegt. Der Puffer 29 begrenzt den Leckstrom des Kondensators 28_f wobei die Kondensator-Spannung die Oszillator^ frequenz in der erforderlichen Richtung ändert, um den Phasenfehler zu verringern. Die Werte der Komponenten dieser Schaltung sind so gewählt, daß eine Spannung von etwa 50 mV die Frequenz des Oszillators um 1 %. verändert.

Die in den Fign, 2 dargestellten SignalVerläufe gelten für den Fall, in dem der PLO mit dem Servo-Eingangssignal synchron läuft. Der dort dargestellte Signalverlauf zeigt die logischen Erfordernisse des Phasenver gleicher s 15, um die Oszillatorimpulse "früh¹! und "spät" zu erzeugen. Der Signalzug in Fig. 2a zeigt das Eingangsservorsignal, das von der Platte abgelesen wird. Es ist zu sehen, daß es aus negativen Taktimpulsen 30 und positiven Positionsimpulsen 31 besteht, Der für die Darstellung gewählte Abschnitt des Servo-Signals besteht aus einer normalen Servo-Zelle 32 mit einem Taktimpuls 30 und zwei Positionsimpulsen 31 und mit einer "fehlenden" Taktzelle 33, die, wie der Ausdruck besagt, weder einen Taktimpuls noch einen Positionsimpuls aufweist.

Das Ausgangssignal der monostabilen Kippstufe 12 ist als Signalzug 2b in Fig. 2 dargestellt. Das F/8-Oszillatorsignal, das auf

UK 973 004 50983 3/057 7

der Leitung 18 erscheint, ist als Signalzug 2c dargestellt. Das Signal AF/8 auf der Leitung 20 zeigt Fig. 2d. Das auf der Leitung

14 auftretende F/16-Signal ist in Fig. 2e dargestellt. Obwohl diese Signalzüge den PLO darstellen, wie er mit seinem Eingangssignal in Synchronismus liegt, ist die Phasenlage der Oszillatorimpulse in der Praxis leicht nacheilend = 'spat' oder voreilend = 'früh". In diesem Beispiel ist zu sehen, daß der Oszillator zu Beginn, verglichen mit dem Servo-Takt und dem resultierenden Oszillatorimpuls "spät" 34, dargestellt in Fig. 2f, leicht nacheilend ist. Die resultierende Fehlerspannung V, die zur Korrektur der Frequenz des Oszillators 1 verwendet wird, ist dann in Fig. 2g dargestellt. Die Wirkung der Frequenzänderung in dem gewählten Beispiel besteht also darin, die Oszillatorfrequenz zu überkorrigieren f so daß beim Auftreten des nächsten Taktimpulses das Oszillatorsignal leicht voreilend ist, Der resultierende Oszillatorimpuls früh' 48 ist ebenfalls in Fig, 2f dargestellt. Der Signalverlauf ist gestrichelt dargestellt, da in der Praxis die Oszillatorimpulse ^;lfrüh^:i und "spät" von· dem Phasenvergleicher

15 auf getrennten Ausgangsleitungen 21 und 26 auftreten. Die resultierenden Fehlersignaländerungen, die an der Klemme 28 auftreten sind dann wieder in Fig. 2g dargestellt. Die Spannung ist so dargestellt, wie sie sich von einem positiven auf einen kleineren negativen Pegel in diesem Signalzug verändert hat, wodurch die erforderliche Feinkorrektur der Oszillatorfrequenz bewirkt wird.

Die logischen Erfordernisse der Phasenvergleichsschaltung 15 für die Erzeugung dieser Oszillatorimpulse 'früh" und '^!spät^!l sind in Fig. 3 dargestellt, unter Berücksichtigung der Fig. 2 ist zu sehen, daß die Oszillatorimpulse "früh" durch folgende Boolesche Darstellung definiert sind: SS.F/8.F/16 .PLO, wobei SS den positiven Signalpegel der monostabilen Kippstufe auf die Leitung 13 _t F/8 den positiven Signalzug des F/8-Signals auf der Leitung 18, F/16 den negativen Signalpegel des F/16-Signals auf der Leitung 14 und PLO den positiven Signalpegel des PLO-Signals auf der Leitung 16

UK 973 004 50983 3/0577

darstellen. Diese Bedingung wird von dem positiven UND-Tor 35 festgestellt, das mit den gezeigten Eingangssignalen beaufschlagt wird. Das F/16-Signal auf der Leitung 14 wird von dem Inverter 36 invertiert, bevor es zu dem UND-Tor 35 übertragen wird. Die Oszillatorimpulse 'früh" werden in Abhängigkeit von den oben definierten Signalpegeln über die Leitung 21 bereitgestellt. Unter weiterer Bezugnahme auf die in Fig. 2 dargestellten Kurvenverläufe ist zu sehen, daß die Oszillatorimpulse "spät" durch folgende Bool'sche Darstellung definiert sind; SS.AF/8„F/16.PLO, Diese Bedingung wird mit Hilfe des UND-Tores 36 entdeckt. Diesem Tor wird das Signal F/8 über die Leitung 20 und invertiert durch den Inverter 37 und das Ausgangssignal SS der monostabilen Kippstufe über die Leitung 13, invertiert von dem Inverter 38, zugeführt. Die Oszillatorimpulse ''spät¹· werden in Abhängigkeit γοη den oben definierten Signalpegeln für die Oszillator impulse spät" auf. die Ausgangsleitung 26 übertragen.

Die übrigen beiden Signalzüge, die in den Fign. 2h und 21 dargestellt sind, illustrieren den Betrieb eines Teils der logischen . Schaltung, die zur Anzeige dient, daß eine Servo-Zelle mit einem fehlenden Taktimpuls aufgetreten war. Dieser Teil der logischen Schaltung wird unter bezugnahme auf die Fig, 4 nun näher erläutert.

Dieser Figur ist zu entnehmen, daß das Ausgangssignal der monostabilen Kippstufe auf der Leitung 13 von einem Inverter 39 invertiert wird, bevor es als Eingangssignal über die Leitung 40 zu einer Taktverriegelungsschaltung 41 übertragen wird. Die Anordnung ist so, daß ein negatives Signal, das an den Eingang der Taktverriegelungsschaltung 41 angelegt wird, diese einstellt, so daß diese ein negatives Signal über die Ausgangsleitung 42 zu dem einen Eingang des positiven UND-Tores 43 überträgt. Das F/8-Signal auf der Leitung 18 wird ebenfalls zu einem Eingang des UND-Tores 43 übertragen, an dessen drittem Eingang das Signal F/16 über die Leitung 14 anliegt, das von einem Inverter 44 zuvor

UK 973 004 50 983 3/0577

invertiert wurde und über die Leitung 45 zu diesem dritten Eingang des UND-Tores 43 übertragen wird. Das F/16-Signal auf der Leitung 14 wird über die Leitung 46 zur Rückstellung der Taktverriegelungsschaltung 41 übertragen.

Das UND-Tor 43 wird zur Erzeugung eines negativen Ausgangssignals geöffnet, das einen fehlenden Taktimpuls anzeigt, wenn das Ausgangssignal der Taktverriegelungsschaltung 41 positiv ist, d. h. wenn die Taktverriegelungsschaltung nicht eingestellt wurde, das F/8-Signal auf der Leitung 18 positiv und das F/16-Signal auf der Leitung 14 negativ und daher das F/16-Signal auf der Leitung 45 positiv ist. Das Ausgangssignal der Taktverriegelungsschaltung 41 ist in Fig. 2h dargestellt. Wenn eine Servo-Zelle mit einem fehlenden Taktimpuls festgestellt wird, so wie es in Fig, 2a dargestellt ist_f dann ist der Ausgangspegel des Signals der monostabilen Kippstufe 12 niedrig, so daß ein positives Eingangssignal über die Leitung 40 zu der Taktverriegelungsschaltung 41 übertragen wird, die dadurch zurückgestellt bleibt. Das Ausgangssignal auf der Leitung 47 von dem UND-Tores 43 wird als Ergebnis der Anzeige für das Auftreten eines fehlenden Taktimpulses positiv. Der resultierende fehlende Taktimpuls ist in Fig. 2i dargestellt und er bleibt positiv für die Dauer des negativen Signalpegels des F/16-Signals. Die Taktverriegelungsschaltung 41 wird von dem Auftreten des nächsten Impulses der monostabilen Kippstufe eingestellt.

Die zuvor beschriebene Situation liegt vor, wenn sich die Oszillatorsignale in Phase mit dem EingangsSignalen befinden und nur kleine Korrekturimpulse zur Aufrechterhaltung dieses Zustandes notwendig sind. In der Praxis wird dem Synchronisationsprozeß so lange fortzufahren gestattet, bis sich die Phase des Oszillatorsignals gegenüber der Phase des Eingangsservo-Signals um 90 verschoben hat. D. h., daß dieser Betrag größer als ein Viertel einer Taktzelle ist, die die Synchronisationsflanken des Oszillatorsignals und des Ausgangssignals der monostabilen Kippstufe

UK 973 004- 509833/0577

voneinander trennen. Wenn dieser Zustand auftritt, der als "aus dem Fenster" bezeichnet wird, dann wird die PLO-Laufverriegelungsschal tung zurückgestellt und der Synchronisationsvorgang temporär unterbrochen. Die Untersuchung der in Fig. 2 dargestellten Signalzüge zeigt, daß das "Fenster'' von dem unteren Signalpegel des F/16-Signals in Fig. 2e definiert wird.

Im folgenden werden nun unter Berücksichtigung der Fign. 5 die ersten beiden Zyklen des initialen Synchronisationsprozesses des PLO erläutert. Wenn der Plattenspeicher zuerst eingeschaltet wird, kann eine Frequenzdifferenz bis zu 10 % zwischen den Signalen des PLO 1 und des Eingangs-Servotaktes auftreten.

Der Synchronisationsvorgang wird gestartet _f indem die Spannung auf einer PLO-Torleitung, auf die später noch im Zusammenhang mit der Fig. 6 näher eingegangen wird, angehoben wird. Die Form des Signals auf der PLO-Torleitung ist in Fig. 5a dargestellt. Das PLO-Torleitungssignal stellt die Rückstellung der Startverriegelungsschaltung dar, die ebenfalls in Fig. 6 dargestellt ist, deren Ausgangssignal als "PLO-Laufen" bezeichnet wird und die die Rückstellung der vier Zähler auf die Voreinstellbedingung 0010, wie zuvor beschrieben, einstellt und ebenso die Phasenvergleichsschaltung 15 einschaltet, um die Phase des PLO-Signals mit den Eingangssignalen zu vergleichen. Das Ausgangssignal der monostabilen Kippschaltung 12 ist in Fig. 5b dargestellt und das F/16-Signal, das das PLO-Signal darstellt, ist in Fig. 5c gezeigt. Die Startverriegelungsschaltung (vgl. Fig. 6) wird beim Auftreten der ersten Rückflanke des Signals der monostabilen Kippschaltung eingestellt und das resultierende Ausgangssignal, das als PLO-Laufen bezeichnet wird, ist in Fig. 5d dargestellt. Durch diesen Vorgang werden die Zähler 6, 7, 8 und 9 freigegeben, wodurch der PLO 1 anfänglich phasengleich mit den Servo-Takteingangssignalen anläuft. Im vorliegenden Beispiel läuft der PLO zu schnell an, so daß Oszillatorimpulse "früh" 48 erzeugt werden, die zuvor erläutert wurden und den Oszillator verlangsamen. Die

UK 973 004 509833/057 7

Oszillator impulse "früh¹¹ sind im ersten Teil der Fig. 5e dargestellt und die resultierende Fehlerspannung V die an der Klemme 28 in Fig. 1 auftritt, zeigt Fig. 5f. Jeder Oszillatorimpuls "früh verursacht eine Spannungsänderung, deren Größe proportional der .Dauer des Impulses ist und deren Abfall mit einer Geschwindigkeit erfolgt, die durch den Wert RC der schon im Zusammenhang mit Fig. 1 erläuterten Phasenverschiebungsschaltung erfolgt. Nach vier Servo-Zellen ist ein Phasenfehler von mehr als 90° aufgelaufen. Es besteht dann die Möglichkeit, daß ein Servotakt auftreten kann, der "aus dem Fenster" ist und von einem Fehlerzustand hervorgerufen worden sein kann. Daher wird der Synchronisationsprozeß so lange nicht unterbrochen, als nicht zwei aufeinanderfolgende Servoimpulse als "aus dem Fenster¹' liegend festgestellt wurden. Die logische Schaltung für die Erkennung dieses Zustandes ist in Fig, 6 dargestellt und wird später noch ausführlich erläutert werden. Die Wirkung dieser Feststellung ist, daß die PLO-Laufverriegelungsschaltung mit der Rückflanke des Ausgangssignals der monostabilen Kippstufe bei der fünften Servo-Zelle zurückgestellt wird. Die Spannung an der PLO-Laufleitung wird daher abgesenkt und die Zähler 6, 7, 8 und 9 werden jeweils auf die Binärwerte 0010 zurückgestellt. Der zweite Zyklus des Synchronisationsprozesses wird bei dem Empfang der Rückflanke der monostabilen Kippstufe bei der sechsten Servo-Zelle begonnen. Die Oszillatorfrequenz ist nun näher als das Ergebnis der im Kondensator 23 akkumulierten Spannung, die von der Korrektur her rührt, die ihrerseits von den drei Oszillatorimpulsen "früh" vorgenommen wurde. Die Darstellung der Fehlerspannung V in Fig. 5f kann als graphische Darstellung der Oszillatorfrequenz betrachtet werden. Wenn der zweite Zyklus des Synchronisationsprozesses weiterläuft, werden mehr als drei Oszillatorimpulse 'früh'¹ erzeugt, bevor wieder ein Phasenfehler über 90° hinaus festgestellt wird. Daher bewirkt die "aus dem Fenster"-Erkennungslogik beim Auftreten der elften Zelle, daß das PLO-Tor gesperrt, die Zähler wieder zurückgestellt und der Prozeß erneut gestartet dann wird, wenn die Rückflanke des Ausgangssignals der monostabilen Kippstufe für

UK 973 004 5 0 9 8 3 3/0577

die zwölfte Zelle auftritt. Dieser Prozeß wird so oft wiederholt wie es notwendig ist, die erforderliche Spannung am Kondensator 23 aufzubauen, um den Oszillator mit den Eingangssignalen zu synchronisieren.

Die logische Schaltung für die Erkennung zweier aufeinanderfolgender Impulse, die -''aus dem Fenster"" herausgelaufen sind, ist im oberen Teil der Fig. 6 dargestellt, wo hingegen die logische Schaltung für die Erkennung dreier aufeinanderfolgender "fehlender¹¹ Taktimpulse im unteren Teil der Fig. 6 dargestellt ist. Das Auftreten dieser beiden Zustände repräsentiert Fehlerbedingungen, die durch eine Änderung im Ausgangssignalpegel des UND-Tores 52 angezeigt werden. Ein Eingangssignal des UND-Tores 52 ist das wähle PLO aus '-Signal, das über die Leitung 51 herangeführt wird, die einen positiven Signalpegel annimmt, wenn der Plattenspeicher eingeschaltet wird. Die Ausgangsleitung 49 des üiJD-Tores 52 wird als PLO-Torleitung bezeichnet und ist mit dem Dateneingang D und dem Rückstelleingang des Flipflop 50, das als PLO-LaufVerriegelungsschaltung bekannt ist, verbunden. Diese Verriegelungsschaltung hat einen zusätzlichen Takteingang P und zwei Ausgänge Q und Q. Die Anordnung dieses Typs von Flipflop ist so, daß die Polarität des Dateneingangs D zu dem Ausgang Q übertragen wird, während ihr inverser Wert am Ausgang Q erscheint, und zwar beim Empfang eines positiv werdenden Impulses am Takteingang P. Die Verriegelungsschaltung wird von einem negativen Signalpegel am Rückstelleingang zurückgesetzt, woraufhin das Signal am Ausgang Q negativ und am Ausgang Q positiv wird. In der in Fig. 6 dargestellten logischen Schaltung sind mehrere Flipflops vorgesehen, die alle in der gleichen Weise arbeiten.

Vor dem Starten des Plattenspeichers ist das Potential an der PLO-Torleitung 49 negativ und die PLO-Laufverriegelungsschaltung 50 in ihrer Rückstellage. Beim Starten steigt das Potential der Leitung 51 für das Auswählen der PLO und, da zu dieser Zeit keine Fehlerbedingung vorliegen kann, sind die anderen beiden Eingänge

UK 973 004 509833/0577

des UND-Tores 52 positiv und ihr Ausgang sowie die PLO-Torleitung 49 wird ebenfalls positiv. Die invertierten Ausgangsimpulse der monostabilen Kippstufe auf der Leitung 40 in Fig. 4 werden zu dem Takteingang P der PLO-Laufverriegelungsschaltung 50 übertragen. Beim Empfang der Rückflanke des ersten Ausgangsimpulses der monostabilen Kippstufe, die infolge der InvertierungJns Positive geht, werden die Eingangsdaten D mit ihrer vorliegenden Polarität zu dem Ausgang Q übertragen. Die Q-Ausgangsleitung 44 ist mit der Rückstellklemme der PLO-Zähler 6,7,8 und 9 verbunden, die wenn sie einen negativen Signalpegel führt diese auf den Ausgangszustand 0010, wie bereits früher erläutert wurde, zurückgestellt. Sobald der Q-Ausgang der PLO-Laufverriegelungsschaltung 50 einen positiven Signalpegel einnimmt, werden die Zähler freigegeben und der PLO beginnt mit einer Anfangsphase_f die mit den Seryo-Taktimpulsen in Phase ist,,zu laufen. Die Q-Ausgangsleitung liefert auch das positive PLO-Laufsignal, dessen Form in Fig, 5d dargestellt ist.

Das Auftreten zweier aufeinanderfolgender Servo-Taktimpulse, die "aus dem Fenster" sind, wird mittels zweier Flipflops 53 und 54 sowie dem ÜND/Inverter 55 erkannt. Der invertierte Ausgangsimpuls der monostabilen Kippstufe auf der Leitung 40 wird zu dem Takteingang P des Flipflop 53 übertragen. Das F/16-Oszillatorsignal auf der Leitung 14 wird seinerseits zu dem Dateneingang D übertragen sowie zu dem Rückstellanschluß des Flipflop 53, Wenn das Signal F/16 auf der Leitung 14 positiv wird, was während der "aus dem Fenster"-Periode der Fall ist, dann haben die Daten am Eingang des Flipflop 53 positive Polarität, Wenn daher das invertierte Ausgangssignal der monostabilen Kippstufe am Eingang P positiv wird, was bei dem Eintreffen der Rückflanke des Ausgangsimpulses dieser monostabilen Kippstufe der Fall ist, dann wird das Ausgangssignal des Ausgangs Q des Flipflops 53 positiv und das Signal am Ausgang Q negativ. Wenn daher das F/16-Signal am Ende des "Fensters", wieder negativ wird, wird das

UK 973 004 50 9833/057 7

Flipflop 53 zurückgestellt und der Q-Ausgang wird wieder ein negatives Signal und der Ausgang Q ein positives sein. Das Signal des Ausgangs Q des Flipflops 53 wird zu dem Takteingang P des Flipflops 54 übertragen, dessen Dateneingang D permanent auf einem positiven Signalpegel festgehalten wird. Daher wird das Ausgangssignal am Q-Ausgang des Flipflops 54 positiv und liefert ein positives Signal an den einen Eingang 56 des positiven UND/Inverters 55, der anzeigt, daß ein Servo-Taktimpuls empfangen wurde, der sich "aus dem Fenster^I; befindet. Wenn der nächste Servo-Taktimpuls erscheint, der ebenfalls "aus dem Fenster" ist, dann geht der Q-Äusgang des Flipflops 53 wieder einmal ins positive und liefert ein zweites Eingangssignal auf der Leitung 57 an den ÜND/Inverter 55, der über zwei Eingänge verfügt. Das Ausgangssignal dieses UND/Inverters 55 verändert sich vom positiven Sigrialpegel auf einen negativen Signalpegel _f der eine Anzeige dafür ist, daß zwei aufeinanderfolgende Taktimpulse festgestellt wurden, die ''aus dem Fenster" sind, was mit anderen Worten heißt, daß die Phase des Oszillators mehr als 90° gegenüber der Phase des Eingangssignals verschoben ist. Das positive UND-Tor 52 wird gesperrt, wodurch das Signal auf der PLO-Torleitung 49 absinkt und dabei die PLO-Laufverriegelungsschaltung 50 zurückstellt, die beim Empfang der nächsten positiv werdenden Flanke des invertierten Ausgangssignals der monostabilen Kippstufe, welches an den Takteingang P angelegt wird, bewirkt, daß das Ausgangssignal der PLO-Laufverriegelungsschaltung 50 auf der Leitung absinkt, wodurch die PLO-Zähler wieder zurückgestellt werden.

Das Signal am Q-Ausgang der PLO-Laufverriegelungsschaltung 50 bleibt positiv und stellt nach seiner Inversion im ODER/Inver*- ter 58 des Flipflop 54 zurück. An diesen ODER/Inverter 58 wird ein zweites Signal über den Eingang 59 angelegt, um die periodische Rückstellung des Flipflops 54 vorzunehmen, so daß Störsignale, die ein "aus dem Fenster'' Herauslaufen von Impulsen

UK 973 004 509833/057 7

bewirkt haben, nicht akkumuliert werden.

Wenn die Servo-Taktimpulse am Eingang aufgrund eines Schaltkreisdefektes oder einer parziellen Löschung der Servo-Spur verlorengehen, dann werden einer oder mehrere " fehlende"' Takt impulse in einer Weise erzeugt, wie sie bereits im Zusammenhang mit der Fig. 4 erläutert wurde. Wenn dann für drei Servo-Zellen kein Eingangssignal mehr festgestellt werden kann, wird angenommen, daß das Eingangssignal verlorenging, so daß wenn nun keine weiteren Maßnahmen getroffen werden, die Phase des PLü soweit abtrifftet, daß die Synchronisation außer Tritt gerät. Der bisher noch nicht erläuterte Rest der logischen Schaltung in Fig. 6 stellt diese Bedingung fest und zeigt das Auftreten eines Fehlers an.

Die logische Schaltung für diesen Fall besteht aus den beiden Flipflops 59 und 50 und einem UND/Inverter.61. Beide Flipflops 59 und 60 werden durch die negative Flanke des invertierten Ausgangssignals der monostabilen Kippstufe auf der Leitung 40 zurückgestellt. Das bedeutet, daß sie von der Vorderflanke des Impulses zurückgestellt werden, wobei in diesem Zustand das Signal des Ausgangs Q negativ und das Signal des Ausgangs Q positiv sein wird. Die Q-Ausgänge beider Flipflops sind auf ihre Dateneingänge D zurückgeführt, so daß diese unter normalen Bedingungen ebenfalls einen positiven Signalpegel führen. Dies "fehlenden" Taktimpulse, die auf die im Zusammenhang mit Fig. 4 erläuterte Weise erzeugt und über die Leitung 47 übertragen werden, werden zu dem Takteingang P des Flipflops 49 übertragen. Die positive Flanke des ersten "fehlenden¹ Taktimpulses bewirkt ein positives Eingangssignal am Dateneingang D des Flipflops 59, das zu dem Ausgang Q übertragen wird, wobei entsprechend Ausgang Q und Eingang D des Flipflops 59 negativ werden. Der Ausgang Q des Flipflops 59 ist mit dem Takteingang P des Flipflops 60 verbunden, das nicht auf die Änderung von einem positiven auf einen negativen Signalpegel reagiert. Der zweite "fehlende" Taktimpuls,

^{ÜK 973} °⁰⁴ 5 0 9 8 3 3/0577

der an den Eingang P des Flipflops 59 angelegt wird, wodurch erreicht wird, daß der nun negative Pegel am Eingang D auf den Ausgang Q übertragen wird, wodurch der Ausgang Q nun ein positives Signal führt. Das nun positive Signal am Eingang P des Flipflops 60 bewirkt, daß der positive Signalpegel am Eingang D zu dem Q-Ausgang des Flipflops 60 übertragen wird« Der dritte "fehlende¹· Taktimpuls, der an den P-Eingang des Flipflops 59 angelegt wird, bewirkt, daß das Signal am Ausgang Q positiv wird. Die beiden Eingänge des UND/Inverters 61 führen nun ein positives Eingangssignal, wodurch sein Ausgangssignal auf der Leitung 62 absinkt und dadurch verhindert, daß das UND-Tor 52 die Fehlerbedingung anzeigt. Das Signal auf der PLO-Torleitung 49 sinkt wieder ab, so daß die PLO-Laufverriegelungsschaltung 50 zurückgestellt wird, wodurch bewirkt wird, daß das Signal auf der PLO-Laufleitung 61 ebenfalls absinkt. Die PLO-Zähler werden wieder zurückgestellt, so daß dem Oszialltor auf diese Weise ermöglicht wird, wieder phasengerecht anzulaufen, enn der nächste Taktimpuls eintrifft.

973 004 509833/0577

Claims

PATENTANSPRÜCHE

1.). Phasengekoppelter Oszialltor mit einem spannungsgesteuerten Oszillator, der von einem ankommenden Steuersignal, bestehend aus einer Impulsreihe mit im wesentlichen konstanter Impulswiederholungsfrequenz gesteuert wird, und mit einer Phasenvergleichsschaltung zum Vergleich der Phase des Ausgangssignals des Oszillators mit der Phase des Steuersignals, dadurch gekennzeichnet, daß die Phasenvergleichsschaltung (15; Fig. 1) nach derti Empfang jeden Impulses des Steuersignals ein Fehlersignal zur Angabe eines etwaigen Phasenfehlers zwischen einem Impuls des ankommenden Steuersignals und einem Impuls des Oszillatorausgangssignals erzeugt, daß ferner eine Konverterschaltung (21 bis 29) vorgesehen ist_r die jedes Phasenfehlersignal in eine entsprechende Spannung umwandelt und in einem Speicher (23, 24) akkumuliert, der eine gegebene Spannungsabsinkrate besitzt, wobei die resultierende Fehlerspannung zur Verringerung des Fehlers zu dem Eingang des Osziallators zurückgeführt wird, daß weiter eine Sperrschaltung (Fig. 6) vorgesehen ist, die eine Weitergabe des Oszillatorausgangssignals zu der Phasenvergleichsschaltung bei Feststellung eines Phasenfehlers sperrt, der größer ist, als ein vorgegebener Wert und die danach die Oszillatorausgangssignale wieder phasengleich mit einem Impuls des ankommenden Steuersignals weitergibt, indem die Spannung im Speicher so . weit akkumuliert wird, bis sie einen Viert erreicht, der ausreicht, um die Oszillatorfrequenz auf den für die Phasenkopplung gewünschten Wert zu bringen.

2, Phasengeköppelter Oszialltor nach Anspruch 1, dadurch gekennzeichnet, daß die Fehlersignale, die eine Voreilbedingung des Oszillatorausgangssignals gegenüber dem ankommenden Steuersignal repräsentieren auf der einen Ausgangsleitung der Phasenvergleichsschaltung und Fehlersignale, die

UK 973 004 509833/0577

2502830

eine Nachlaufbedingung repräsentieren, auf einer anderen Ausgangsleitung der Phasenvergleichsschaltung erzeugt werden, wobei die Dauer des Fehlersignals direkt dem festgestellten Phasenfehler proportional ist.

3. Phasengekoppelter Oszillator nach Anspruch 1 und/oder 2, dadurch gekennzeichnet, daß die Konverterschaltung (21 bis 29; Fig. 1) mindestens eine Stromquelle aufweist, die einen Stromfluß in einer Richtung durch eine zugeordnete Schaltung für die Dauer des Phasenvoreil-Fehlersignals, das an diese Schaltung angelegt wird bewirkt und einen Stromfluß in einer anderen Richtung in Abhängigkeit von Phasennacheil-Fehlersignalen bewirkt, die an diese angelegt werden, wobei diese Schaltung eine Ladungsspeichervorrichtung enthält, die in Abhängigkeit von dem Stromfluß eine Spannung erzeugt, die dem Phasenfehler proportinal ist.

4. Phasengekoppelter Oszillator nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Fehlersignal, das Phasenvoreil-Bedingungen darstellt zu einer ersten Stromquelle (27; Fig. 1) übertragen wird, die durch eine Schaltungsanordnung mit einem Kondensator einen Stromfluß bewirkt, dessen Grosse dem Phasenvoreil-Fehler proportional ist und daß Phasenfehlersignale, die eine Phasennacheil-Bedingung repräsentieren zu einer zweiten Stromquelle übertragen werden, die einen Strom in umgekehrter Richtung durch die Schaltungsanordnung mit dem Kondensator bewirkt, so daß sich die Spannung über dem Kondensator um einen Betrag ändert, der dem Phasennacheil-Fehler proportional ist, und wobei die Spannung, die an den Eingang des Oszillators angelegt wird, von der Spannung abgeleitet wird, auf die der Kondensator aufgeladen wurde.

004 509833/0577

5. Phasengekoppelter Oszillator nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Frequenz des Oszillatorsignals wesentlich größer als die Frequenz des ankommenden Steuersignals ist, wobei das Oszillatorsignal mit Hilfe einer Anzahl binäer Zählerstufen vor seiner übertragung zu den Steuerschaltungen so weit heruntergeteilt wird, daß seine Frequenz annähernd mit der Frequenz des ankommenden Steuersignals übereinstimmt.

6. Phasengekoppelter Oszillator nach Anspruch 5, dadurch gekennzeichnet, daß das Ausgangssignal des Oszillators dadurch unterbrochen wird, daß die binären Zählstufen auf einer vorgebbaren Zählstellung gehalten werden.

7. Phasengekoppelter Oszillator nach Anspruch 6, dadurch gekennzeichnet, daß die binären Zählstufen beim Auftreten aufeinanderfolgender ankommender Impulse erneut gestartet werden, wobei der vorgebbare Zählwert der Zähler so gewählt wird, daß das heruntergeteilte Oszillatorausgangssignal, das zu der Phasenvergleichsschaltung übertragen wird, die gleiche Phasenlage aufweist, wie die aufeinanderfolgend ankommenden Impulse.

8. Phasengekoppelter Oszillator nach einem oder mehreren der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß das Ausgangssignal des Oszillators auf seinem Wege zu der Phasenvergleichsschaltung unterbrochen wird, wenn ein Phasenfehler entdeckt wird, der den Wert + 90° überschreitet.

9. Phasengekoppelter Oszillator nach einem oder mehreren der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß das Ausgangssignal des Oszillators auf seinem übertragungsweg zu der Phasenvergleichsschaltung unterbrochen wird, wenn zwei aufeinanderfolgende Eingangssignale bezüglich des Oszillatorausgangssignals eine Phasenverschiebung von mehr als + 90° aufweisen.

^{UK 973} °⁰⁴ 50983 3/0577

10. Phasengekoppelter Oszillator nach einem oder mehreren der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Impulsreihe von im wesentlichen konstanter Impulswiederholungsfrequenz eine oder mehrere Impulslücken in Intervallen aufweisen kann, wobei eine Einrichtung für die Festeilung und Anzeige solcher Impulslücken in einer Impulsreihe vorgesehen ist.

11. Phasengekoppelter Oszillator nach Anspruch 10, dadurch gekennzeichnet, daß ferner eine Schaltung vorgesehen ist, die auf die Schaltung zur Feststellung und Anzeige von Impulslücken derart anspricht, daß sie die Oszillatorausgangssignale gegen eine übertragung zu der Phasenvergleichsschaltung so lange unterbricht, bis eine vorgegebene Anzahl aufeinanderfolgender Impulslücken (Impulslücke = 1 fehlender Impuls) festgestellt wurden.

12. Phasengekoppelter Oszillator nach einem oder mehreren der Anprüche 1 bis 11, dadurch gekennzeichnet, daß die Impulsreihe mit konstanter Impulswiederholungsfreguenz von einer Information abgeleitet wird, die auf der Oberfläche eines motorischen Speichers gespeichert ist.

13. Phasengekoppelter Oszillator nach einem oder mehreren der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß die Impulsreihe mit im wesentlichen konstanter Impulswiederholungs frequenz von einer Information abgeleitet wird, die auf der Oberfläche eines magnetomotorischen Speichers gespeichert ist.

14. Phasengekoppelter Oszillator nach Anspruch 13, dadurch gekennzeichnet, daß der magnetomotorische Speicher ein Magnetplattenspeicher ist, auf dessen Magnetplatte die genannte Information gespeichert ist.

^OK973004 B09833/0577