DE2612667A1

DE2612667A1 - Verfahren zur herstellung dielektrisch isolierter halbleiterbereiche

Info

Publication number: DE2612667A1
Application number: DE19762612667
Authority: DE
Inventors: Ingrid Emese Magdo; Steven Magdo; William John Nestork
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1975-04-14
Filing date: 1976-03-25
Publication date: 1976-10-28
Also published as: FR2308203B1; US3954523A; JPS51123581A; CA1068011A; FR2308203A1; IT1056756B

Description

Böblingen, den 19. März 1976

Anmelderin: International Business Machines

Corporation, Armonk, N.Y. 10504

Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: FI 974 085

Verfahren zur Herstellung dielektrisch isolierter Halbleiterbereiche

Die Erfindung betrifft ein Verfahren zur Herstellung dielektrisch isolierter Halbleiterbereiche in einer auf ein Substrat aufgebrachten Epitaxieschicht aus Silicium.

In der integrierten Halbleitertechnik ist es erforderlich, daß die in monokristallinem Silicium oder anderen Halbleitermaterialien gebildeten aktiven und passiven Bauelemente oder Schaltungen voneinander elektrisch isoliert werden, um die Anordnungen funktionsfähig zu machen. Es sind bereits mehrere Verfahren , und Strukturen zur elektrischen Isolation bekannt. Eine bekannte Methode besteht darin, entsprechende Halbleiterbereiche mit , sperrenden PN-Übergängen zu umgeben. Mit zunehmender Integrationsdichte erweist sich diese Isolationsmethode als nicht sehr vorteilhaft. Die Sperrschicht-Isolation begrenzt nämlich die erreichbare Integrationsdichte dadurch, daß beispielsweise eine Transistorstruktur mindestens um die Breite des Verarmungsge- j bietes vom sperrenden übergang entfernt angeordnet sein muß. i Außerdem verursacht der sperrende übergang eine zusätzliche ; Kapazität, die die Arbeitsgeschwindigkeit der Halbleiteranord- ' nungen beträchtlich herabsetzen kann. Schließlich ist die Sperrschicht-Isolation für die Bildung parasitärer Transistoreffekte verantwortlich, die insbesondere dann störend zur Auswirkung

609844/0751

kommen, wenn komplementäre Paare von bipolaren Transistoren oder MOS-Transistoren verwendet werden.

Ebenfalls bekannt ist in der integrierten Halbleitertechnik die dielektrische Isolation. Dabei werden Zonen und Schichten aus dielektrischem Material gebildet, die die aktiven und passiven Elemente enthaltenden Halbleiterbereiche völlig umgeben. Im Vergleich zu der Sperrschicht-Isolation lassen sich hierbei beträchtlich geringere Abstände verwirklichen, was die parasitären Kapazitäten wesentlich reduziert. Nachteilig bei dieser Isolationsmethode ist jedoch, daß sich diese Strukturen nur durch aufwendige und komplexe Verfahren verwirklichen lassen. Ein Verfahren besteht darin, daß die zur Aufnahme der aktiven und passiven Elemente vorgesehenen Halbleiterbereiche durch entsprechendes Einätzen von Kanälen in ein Halbleiterplättchen abgegrenzt werden. Anschließend wird die Oberfläche oxidiert und auf diese Oxidschicht eine relativ dicke Schicht aus polykristallinem Material aufgebracht. In einem nachfolgenden Prozeßschritt wird die ursprüngliche Rückseite des Halbleiterplättchens abgetragen, so daß Halbleiterbereiche erhalten bleiben, die an ihrer Grundfläche von polykristallinem Material begrenzt sind. Insbesondere der Prozeß zum Abtragen ist außerordentlich aufwendig und schwierig durchzuführen.

Bei einer anderen Isolationsmethode wird eine Kombination aus Sperrschicht-Isolation und dielektrischer Isolation angewandt. Die die isolierenden Halbleiterbereiche abgrenzenden seitlichen Isolationszonen werden dabei aus dielektrischem Material gebildet, während die Isolation zum Substrat hin durch einen sperrenden PN-Übergang bewirkt wird. Eine entsprechende Isolationsmetho- j de ist beispielsweise Gegenstand des US-Patents, 3 386 865.

Fi 974 085 6 0 9 8 A 4 / 0 7 5 1

Es ist bereits eine Isolationsmethode vorgeschlagen worden, bei der die elektrische Isolation der genannten Halbleiterbereiche völlig durch dielektrische Isolationsschichten bewirkt wird. Die die Halbleiterbereiche seitlich und nach unten gegen das Trägermaterial abgrenzenden Isolationsschichten werden dadurch gebildet, daß zunächst entsprechende monokristalline Siliciumschichten in poröse Siliciumschichten umgewandelt und dann oxidiert werden. Als Träger oder Substrat dient dabei ein monokristallines HaIbleiterplättchen. Da sich die Ausdehnungen der Halbleiteranordnungen im Zuge der Weiterentwicklung ständig vergrößern, ergibt sich die Notwendigkeit, daß die Ausdehnungskoeffizienten des eigentlichen Halbleiterplättchens und des Trägers des Substrats aneinander angepaßt werden, insbesondere dann, wenn der Träger oder das Substrat über Lötkontakte mit dem Halbleiterplättchen verbunden ist. Sind diese Ausdehnungskoeffizienten nicht ausreichend aneinander angepaßt, so können während der Wärmeprozesse Brüche in den Lötverbindungen auftreten.

Es ist die der Erfindung zugrunde liegende Aufgabe, ein Verfahren zur Herstellung dielektrisch isolierter, monokristalliner Halbleiterbereiche in einer auf einem Substrat aufgebrachten Epitaxieschicht anzugeben, bei dem die Halbleiterbereiche völlig von di- ,

elektrischem Material umgeben sind und bei dem trotz seiner relativ einfachen Durchführbarkeit gleichzeitig das bei dem bereits vorgeschlagenem Verfahren in Verbindung mit dem Träger- oder Substratmaterial auftretende Problem vermieden wird.

Die erfindungsgemäße Lösung dieser Aufgabe ist in den Ansprüchen niedergelegt.

Die Erfindung wird im folgenden anhand zweier in der Zeichnung dargestellter Ausführungsbeispiele näher erläutert.

Fi 974 085 6 0 9 8 A A / 0 7 5 1

Es zeigen:

Fign. 1 bis 4 Schnittansichten einer integrierten Halbleiteranordnung, aus denen wesentliche Schritte eines ersten Ausführungsbeispiel des erfindungsgemäßen Verfahrens zu ersehen sind, und

Fign. 5 und 8 Schnittansichten einer Halbleiteranordnung,

aus denen wesentliche Schritte eines zweiten Ausführungsbeispieles des erfindungsgemäßen
Verfahrens zu ersehen sind.

Zunächst sei anhand der Fign. 1 bis 4 das erste Ausführungsbeispiel näher beschrieben. Wie aus der Fig. 1 zu ersehen, dient als Ausgangsmaterial ein P -dotiertes Halbleiterplättchen 10
aus Silicium, das aufgrund seiner hohen Dotierung nur einen

geringen spezifischen Widerstand aufweist. Die Dotierung sollte

19 3
so hoch wie möglich, vorzugsweise höher als 10 Atome/cm

gewählt sein. Die Dicke des Halbleiterplattchens 10 kann beispielsweise 100 bis 500 pm betragen. Auf das Halbleiterplättchen 10 ist eine N-dotierte Epitaxieschicht 12 aufgebracht, deren Dicke geeignet gewählt ist und typisch im Bereich von 1 um bis 3 um liegt. Der spezifische Widerstand der Epitaxieschicht 12 richtet sich nach dem jeweiligen Anwendungsfall und liegt typisch in der Größenordnung von 0,1 bis 1 0hm cm. In diese Epitaxieschicht sind ringförmige P -dotierte Zonen 14 beispielsweise durch Diffusion oder Ionenimplantation eingebracht. Diese ringförmigen Zonen 14 definieren die zu isolierenden Halbleiterbereiche. Sollen innerhalb dieser Halbleiterbereiche beispielsweise Transistoren gebildet werden, so können in bekannter Weise als Subkollektor dienende, N -dotierte Zonen 16 eingebracht
werden.

FI 974 085 6 Q 9 8 4 W 0 7 B 1

~⁵~ 26126G7

Wie aus der Fig. 2 zu ersehen ist, wird eine zweite Epitaxieschicht 18 auf die erste Epitaxieschicht 12 aufgebracht. Die Dicke dieser Epitaxieschicht kann typisch 1 bis 3 ptl betragen. Anschließend werden wiederum niederohmige, d.h. hochdotierte ringförmige P⁺-Zonen in diese zweite Epitaxieschicht eingebracht, derart, daß sie sich mit den entsprechenden P -Zonen in der ersten Epitaxieschicht überdecken. Diese P -dotierten Zonen 19 werden dann nicht benötigt, wenn die zweite Epitaxieschicht 18 extrem dünn ist und dadurch die P⁺-Zonen 14 während der Epitaxie aus der ersten Epitaxieschicht 12 ausdiffundieren bis an die Oberfläche der zweiten Epitaxieschicht 18.

Ein weiteres Merkmal des erfindungemäßen Verfahrens besteht in der Bildung hochleitender P -Zonen, die sich durch die gesamte Struktur hindurch erstrecken. Um diese Zone zu bilden, wird in die erste Epitaxieschicht 12 eine P -dotierte Zone 20 eingebracht. Diese Zone entspricht den Zonen 14 und 19, sie weist jedoch normalerweise eine größere Breite auf. Diese Breite liegt beispielsweise in der Größenordnung von 250 pm. Der Zweck dieser vergrößerten P -dotierten Zonen 20 und 22 wird nachstehend erläutert. Wie Fig. 2 zu entnehmen, ist über einer dielektrischen Schicht 26 eine Metallschicht 24 angeordnet. Die dielektrische Schicht verhindert die Oxidation der von ihr bedeckten Halbleiterbereiche. Die Schicht besteht vorzugsweise aus einer Doppelschicht aus Siliciumdioxid und Siliciumnitrid. Die Metallschicht 24 bildet die elektrischen Kontakte zu den Zonen 19 und 22. Falls eine hochleitende, die Gesamtstruktur durchdringende P -dotierte Zone 32 vorzusehen ist, sind auch die entsprechenden Bereiche durch die die Oxidationsmaske bildende, dielektrischen Schichtteile 28 und 30 abgedeckt. Die in dieser Weise vorbereitete Halbleiterstruktur (Fig. 3) wird dann als Anode in ein elektrolytisches, Fluorwasserstoff enthaltendes Bad eingebracht.

Fi 974 085 _ 6 0 9 8 4 4/0751

Dabei werden die nicht von der Oxidationsmaske 26, 28 und 30 P⁺-dotierten Halbleiterzonen in poröses Silicium umgewandelt. Dieser Umwandlungsprozeß von monokristallinem Silicium in poröses Silicium ist ausführlich in dem US-Patent 3 640 806 beschrieben. Dabei wird die in Fig. 2 dargestellte Struktur also Anode in das elektrolythische Bad gebracht, wobei die elektrische Kontaktierung an der Metallschicht 24 erfolgt. Die Flußsäure steht in Berührung mit der Grundfläche des Halbleiterplättchens, so daß die Umwandlung in poröses Silicium dort ihren Ausgang nimmt. Die Stromdichte, die Temperatur der Flußsäure und die Prozeßdauer werden vorzugsweise so gewählt, daß eine mittlere Porösität von mindestens 56% in den P -dotierten Zonen und dem Halbleiterplättchen entsteht. Die N-dotierten Zonen in den Epitaxieschichten 12 und 18 werden bei diesem Prozeß nicht in poröses Silicium umgewandelt. Nach dem Umwandlungsprozeß erhält man die in Fig. 3 dargestellte Struktur. Es ist zu bemerken, daß das P -dotierte Halbleitermaterial zwischen den maskierenden Schichten 28 und 30 nicht in poröses Material umgewandelt wird. In einem nachfolgenden Oxidationsprozeß wird die Struktur nach Fig. 3 oxidiert. Dies geschieht beispielsweise unter dem Einfluß von Wasserdampf bei 1000 C während einer Dauer, die ausreicht, um das poröse Silicium in Siliciumoxid umzuwandeln. Dies ist möglich, da poröses Silicium beträchtlich schneller oxidiert als die übrigen Siliciumzonen.

Durch das erfindungsgemäße Verfahren erhält man seitlich und nach unten völlig von Siliciumoxid umgebene und damit gegeneinander isolierte Halbleiterbereiche. Auch die P⁺-dotierte Zone 32 zwischen den maskierenden Teilschichten 28 und 30 ist gegenüber dem Halbleiterplättchen isoliert, im betrachteten Beispiel werden in diesen Halbleiterbereichen Transistoren erzeugt, indem Kontaktierungszonen 36 zum Subkollektor 16 und Basis und Emitter 38 und 40 eingebracht werden. Die entsprechenden Zonen werden in üblicher Weise kontaktiert.

Fi 974 085 "609844/075 1

Ein weiteres Ausführungsbeispiel des erfindungsgemäßen Verfahrens ergibt sich aus den Fign. 5 bis 8. Dabei wird eine dielektrische Isolation bewirkt, die sowohl thermisch oxidiertes monokristallines Silicium und thermisch oxidiertes poröses Silicium umfaßt. Eine entsprechende Struktur ist in Fig. 5 dargestellt. Diese Struktur ist ähnlich der Struktur gemäß Fig. 2 und ist mit entsprechenden Bezugszeichen versehen. Der Unterschied zum ersten Ausführungsbeispiel besteht darin, daß vor der Umwandlung der P⁺~dotierten Zonen in poröses Silicium die Oberfläche mit einer Maske beschichtet wird, die die Oberflächenbereiche nicht abdeckt, in denen eine thermische Oxidation beabsichtigt ist. Die Maske 42 weist also ringförmige öffnungen 44 über den Zonen 19 auf, die die monokristallinen Halbleiterbereiche umgeben. Außerdem sind öffnungen 46 vorgesehen, die die zu bildenden Kontaktzonen zum Subkollektor umgeben, was insbesondere aus Fig. 6 zu ersehen ist. Schließlich sind im Bereich der P -dotierten Zonen 19 und 22 maskierende Schichtteile vorgesehen, die eine Oxidation verhindern und damit während der Umwandlung in poröses Silicium einen elektrischen Kontakt zu den darunterliegenden P -Zonen bilden. Die Grundfläche des Plättchens 10 ist mit einer eine Oxidation verhindernden Schicht 45 abgedeckt. Nach dem Aufbringen der Maske 42 werden in einem Ätzprozeß im Bereich der Maskenöffnungen Bereiche des Siliciums bis zu einer Tiefe von etwa 0,4 um abgeätzt. Anschließend wird die Anordnung einer oxidierenden Atmosphäre ausgesetzt, so daß sich eine Tiefe von etwa 1 pm erreichende Oxidzonen 48 bilden. Die entsprechende Struktur ist in Fig. 6 dargestellt.

In einem anschließenden Prozeßschritt werden die Masken 42 und 45 entfernt. Soll die Struktur mit hochleitenden Zonen ausgestatttet werden, so werden auf den entsprechenden Bereichen dielektrische Schichten 28 und 30 aufgebracht. Im folgenden Verfahrensschritt wird wie bereits beschrieben, die Umwandlung der P -dotierten Zonen in poröses Silicium durchgeführt. Dabei wird über die hochleitenden Zonen 49 und 29 von der Oberfläche der Struktur

FI 974 085 6 0 9 B U / 0 7 Γ) 1

her aufrechterhalten. Wie bereits beim ersten Ausführungsbeispiel beschrieben, wird nunmehr durch einen Oxidationsprozeß das poröse Silicium der P -dotierten Zonen und des Halbleiterplättchens 10 in Siliciumoxid umgewandelt. Es entstehen die die zu isolierenden Halbleiterbereiche umgebenden dielektrischen Zonen. Wie aus Fig. 7 zu ersehen, weist auch die hier beschriebene Halbleiteranordnung eine hochleitende Zone 34 auf, die quer durch die Gesamtanordnung hindurch verläuft. Schließlich werden, wie aus den Fign. 7 und 8 zu ersehen ist, in den isolierten Halbleiterbereichen zur Vervollständigung der zu bildenden Transistorstrukturen Basiszonen 38 und Emitterzonen 40 eingebracht. Nach Kontaktierung der Transistorzonen wird eine passivierende Schutzschicht aufgebracht. Selbstverständlich sind in den isolierten Halbleiterbereichen anstelle von NTN-Transistoren auch andere Halbleiterbauelemente oder Schaltungen zu verwirkliehen. Insbesondere eignet sich das erfindungsgemäße Verfahren zur Herstellung von komplementären Paaren von bipolaren Anordnungen und von MOS-Strukturen, da parasitäre Effekte vermieden werden.

FI 974 085 ß 0 9 « U U I 0 7 Π 1

Claims

" ⁹ " 26 12 6b 7

PATENTANSPRÜCHE

Verfahren zur Herstellung dielektrisch isolierter Halbleiterbereiche in einer auf ein Substrat aufgebrachten Epitaxieschicht aus Silicium, dadurch gekennzeichnet, daß auf ein hochdotiertes Halbleiterplättchen (10) eines ersten Leitfähigkeittyps eine schwächer dotierte erste Epitaxieschicht (12) des zweiten Leitungstyps aufgebracht wird, daß in die erste Epitaxieschicht die seitlichen Isolationszonen definierende, ringförmige, hochdotierte Zonen (14, 20) des ersten Leitfähigkeitstyps eingebracht werden, daß anschließend eine zweite Epitaxieschicht (18) des zweiten Leitfähigkeittyps aufgebracht, daß die hochdotierten, durch beide Epitaxieschichten ausdiffundierten Zonen und das hochdotierte Halbleiterplättchen des ersten

Leitfähigkeitstyps in einem elektrolythischen, Flußsäure enthaltenden Bad als Anode in poröses Material umgewandelt werden und daß schließlich dieses poröse Material in einem Oxidationsprozeß in Siliciumoxid umgewandelt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in die zweite Epitaxieschicht deckungsgleich mit den hochdotierten, ringförmigen Zonen in der ersten Epitaxieschicht entsprechende hochdotierte, ringförmige Zonen eingebracht werden.
3. Verfahren nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, daß in die erste Epitaxieschicht innerhalb der zu bildenden Halbleiterbereiche vor dem Aufbringen der zweiten Epitaxieschicht hochdotierte Schichten des zweiten Leitfähigkeittyps eingebracht werden.

085 6 0 9 8 A k I 0 7 5 1
4. Verfahren nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß auf die Obeflache der zweiten Epitaxieschicht eine dielektrische Schicht als Maske mit Öffnungen im Bereich der hochdotierten, ringförmigen Zonen in der ersten Epitaxieschicht aufgebracht wird und daß anschließend eine durchgehende Metallschicht aufgebracht wird, über die während der elektrolythisehen Behandlung der elektrische Kontakt zu den umzuwandelnden, hochdotierten Zonen hergestellt wird.
5. Verfahren nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß zur Erzeugung sich durch die Epitaxieschichten und das Halbleiterplättchen hindurch erstreckender hochleitender Zonen entsprechende, sich gegenüberliegende dielektrische Schichtbereiche (28, 30) auf der Oberfläche der zweiten Epitaxieschicht und der gegenüberliegenden Oberfläche des Halbleiterplattchens angeordnet werden, die in dem zwischen ihnen liegenden Bereich eine Umwandlung der hochdotierten Zonen des ersten Leitfähigkeitstyps in poröses Material verhindern.
6. Verfahren nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß nach der Bildung der ringförmigen, hochdotierten Zonen auf die zweite Epitaxieschicht eine Ätz- und Oxidationsmaske aufgebracht und mit ihrer Hilfe thermisch oxidierte, zusätzliche Sxliciumoxidzonen gebildet werden.

Fi 974 085 6098 44/07

Leerseite