DE2415365C3

DE2415365C3 - Schaltungsanordnung zum Ausblenden von Impulsen, deren Dauer kürzer ist als eine vorgegebene Prüfdauer tp aus einer eingangsseitig anliegenden Folge digitaler Impulse

Info

Publication number: DE2415365C3
Application number: DE2415365A
Authority: DE
Inventors: Fritz Dipl.-Ing. 8000 Muenchen Breimesser
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1974-03-29
Filing date: 1974-03-29
Publication date: 1983-12-08
Also published as: GB1507523A; JPS5925412B2; BE827370A; DE2415365B2; NL7503756A; JPS5179543A; FR2266378B1; US3997798A; FR2266378A1; DE2415365A1; FR2299888A1

Description

die Vorderflanken der Eingangssignale anspricht und erste Impulse erzeugt und eine zweite Anordnung, die auf die Rückflanken der Eingangssignale anspricht und zweite Impulse erzeugt, vorhanden:. Weifer weist sie einen ersten Zähler, der von den ersten Impulsen, einen zweiten Zähler, der von den zweiten Impulsen und einen dritten Zähler, der von den ersten Impulsen nach ihrer Verzögerung in der Verzögerungsleitung gesteuert wird, auf. Zudem sind eine dritte Anordnung rum Vergleich der Inhalte der genannten Zähler, die ein Austastsignal liefert, wenn die Inhalte zweier Zähler gleich, aber von dem verbleibenden Zähler verschieden sind, und eine vierte Anordnung zur Übertragung der Eingangssignale 7um Ausgang, die aber während des Vorliegens des Austastsignals die Signalübertragung sperrt.

Aus der DD-Patentschrift 33 646 ist eine Schaltungsanordnung zur Impulsdauerselektion mit Transistoren und Dioden zur Sperrung von Gleichstr^mimpulsen, deren Dauer einen bestimmten Wert unterschreitet und die in weiten Grenzen temperaturunabhängig arbeitet, bekannt. Dabei ist zwischen der die Impulse übertragenden Eingangsleitung und dem Eingang eines Impulsempfängers eine aus einer binären Zählkette mit einer Arretierung, einer Vorschaltung und einem Taktgeberanschluß sowie aus einem ersten Schaltverstärker und einer Koinzidenzschaltung bestehenden Anordnung geschaltet. Dabei ist die Eingangsleitung vorzugsweise über einen zweiten Schaltverstärker einerseits über Entkoppeldioden mit den Arretierungsanschlüsse der binären Zählkette und andererseits mit dem ehren Eingang der Koinzidenzschaltung verbunden, welche den Ausgang zum Impulsempfänger bildet. Der eine Kollektoranschluß der letzten Stufe der binären Zählkette wird über den ersten Schaltverstärker über den zweiten Eingang der Koinzidenzschaltung, und der zweite Kollektoranschluß der letzten Stufe der binären Zählkette liegt am Steuereingang einer Torschaltung, an deren Eingang ein Taktgenerator angeschlossen und deren Ausgang mit dem Eingang der binären Zählkette verbunden.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs genannten Art so weiterzubilden, daß sowohl ein Ausblenden von Impulsen, deren Dauer kürzer ist als eine vorgegebene Prüfdauer, als auch ein Ausblenden von Impulslücken, deren Dauer kurzer ist als eine weitere vorgegebene Prüfdauer, mögiich ist. Dies wird erfindungsgemäß durch eine Ausbildung der Schaltungsanordnung nach dem kennzeichnenden Teil des Patentanspruchs 1 gelöst.

Die Ansprüche 2 bis 5 sind auf bevorzugte Weiterbildungen und Ausgestaltungen der Erfindung gerichtet.

Der mit der Erfindung erzielbare Vorteil liegt insbesondere darin, daß eine Gruppe von Eingangsimpulsen am Ausgang Q zu einem Impuls zusammengefaßt werden, wenn wenigstens die Impulsdauer des ersten Impulses dieser Gruppe größer als die Prüfdauer ist und die nachfolgenden Impulse von diesem und gegeneinander durch Impulslücken getrennt sind, deren Dauer kürzer ist als die Prüfdauer. Die Impulsdauer der nachfolgenden Impulse spielt dabei keine Rolle. Andererseits werden Gruppen von Eingangsimpulsen ausgeblendet, wenn die Impulsdauer der einzelnen Impulse kurzer als die Prüfdauer ist und der erste Impuls einer solchen Gruppe vorn letzten vorhergehenden Impuls durch eine Impulslücke getrennt ist, deren Dauer größer als die Prüfdauer ist Die Dauer der Impulslücken zwischen den Impulsen dieser Gruppe spielt dabei keine Rolie. Weiterhin stellt die Prüfdauer für die auszublendenden Impulslücken ebenso wie die für die auszublendenden Impulse ein durch eine Zählereinstellung bestimmtes Vielfaches der Taktlänge /, der Zähltakte dar. Die Genauigkeit der Prüfdauereinstellung steigt mit der Stelienzahl des Zählers. Die Schaltungsanordnung nach der Erfindung eignet sich zur Vollintegration. Wegen der digitalen Arbeitsweise ist sie in weiten Bereichen temperaturunabhängig.

Die Erfindung wird anhand der Zeichnung näher erläutert

F i g. 1 zeigt eine Schaltungsanordnung zum Ausblenden von Impulsen, von der die Erfindung ausgeht;

Fig.2 zeigt eine Darstellung von Impulsreihen über der Zeit U die bei der Schaltungsanordnung nach F i g. 1 auftreten;

F i g. 3 zeigt eine nach der Erfindung ausgebildete Schaltung;

Fig.4 zeigt eine Darstellung von Impulsreihen über die Zeit i, die bei der Schaltungsanordnung nach F i g. 3 auftreten.

In F i g. 1 ist der Ausgang 7 des Tores 1, das aus einem UND-Glied oder einem dieses ersetzenden NAND-Glied besteht, mit dem Zähleingang 8 des Zählers 2, die Parallelausgänge 12 bis 14 zur Entnahme des Zählerstandes sind mit den Eingängen 15 bis 17 der Decodierung 3 verbunden. Der Ausgang 18 der Decodierung ist auf einen ersten Eingang 19 der binären Speicherschaltung 4 gelegt. Der erste Eingang 5 des Tores ist mit dem Setzeingang 21 des Zählers und mit einem zweiten Eingang 20 des binären Speicherelementes verbunden.

Anhand von Fig.2 wird die Arbeitsweise der Schaltungsanordnung nach F i g. 1 erläutert. In F i g. 2 sind über die Zeit t Impulsreihen aufgetragen, die an einzelnen Schaltungspunkten der F i g. 1 auftreten. Auf den ersten Eingang 5 des Tores 1 wird die digitale Impulsfolge 1 gegeben. Sie stellt ein willkürlich ausgewähltes Beispiel aus allen möglichen Folgen digitaler Impulse dar, die eingangsseitig auf die Schaltungsanordnung gegeben werden können. Die einzelnen Impulse A bis D dieser Impulsfolge seien im folgenden als Eingangsimpulse bezeichnet. An den zweiten Eingang 6 des Tores wird eine Zählimpulsfolge II gelegt. Die Taktlänge der Zählimpulse sei t,. Das Tor 1 in der Schaltungsanordnung nach F i g. 1 ist so zu wählen, daß es für die Zählimpulse nur geöffnet ist, wenn und solange ein Eingangsimpuls am Eingang 5 anliegt. Danach genügt als Tor ein UND-Glied oder ein NAND-Glied. Erscheint also am Eingang 5 des Tores ein Eingangsimpuls, wird das Tor für die Zählimpulse geöffnet. Am Ausgang 7 des Tores erscheint dann die aus einzelnen Zählimpulsgruppen bestehende Impulsfolge III. Dabei ist ein UND-Glied als Tor zugrunde gelegt. Bei einem NAND-Glied wäre die Impulsfolge lediglich invertiert, was für den Zählvorgang im Zähler ohne Bedeutung wäre. Diese Zählimpulse gelangen auf den Zählereingang 8 des Zählers 2 und dieser beginnt jeweils mit dem ersten Impuls einer jeden Impulsgruppe von einem vorgegebenen Anfangswert m an zu zählen und zählt maximal so lange, bis der Impuls am Eingang 5 beendet ist und eine Impulslücke erscheint, da dann das Tor bis zum nächsten Impuls gesperrt wird. Gleichzeitig wird der Zähler über den Setzeingang wieder auf den Anfangswert gesetzt. Der Setzeingang kann dabei dynamisch oder statisch wirken. Es ist lediglich

notwendig, daß das Setzen durch die rückwärtige Flanke des Eingangsimpulses oder durch den Signalwert einer Impulslücke bewirkt wird. Die Decodierung 3 erfaßt die einzelnen Zustände des Zählers und gibt beim Erreichen eines vorbestimmten Wertes η im Zähler am Ausgang 18 einen Impuls ab. Die Werte m und η bestimmen mit der Taktlänge fi der Zählimpulse die Prüfdauer t_p gemäß:

Die Impulse fund /^rder Impulsfolge IV stellen die Impulse vom Ausgang der Decodierung dar. In Fig.2 wurde als Beispiel r_p = 4 · ii gewählt. Weiter wurde angenommen, daß die triggernde Flanke der Zählimpulse die Rückflanke ist. Wie man weiter aus F i g. 2 entnimmt, erscheinen am Ausgang 18 der Decodierung nur Impulse, wenn der Eingangsimpuls langer als die Prüfdauer t_p ist. Das trifft im Beispiel für die Impulse A und D der Impulsfolge I zu. Die Impulsbreite u der Impulse in der Impulsfolge IV hängt von der Decodierung ab. In der Regel ist die gleich der Taktlänge t, der Zählimpulse.

Der Impuls vom Ausgang 18 der Decodierung setzt den Ausgang Q des binären Speicherelementes über den Eingang 19 auf »L«. Dieser Zustand bleibt so lange erhalten, bis das Speicherelement über den Eingang 20 wieder rückgesetzt wird. Dieses Rücksetzen erfolgt durch die Rückflanke des Eingangsimpulses oder durch den Signalwert »0« der folgenden Impulslücke, also gleichzeitig mit dem Setzen des Zählers. Am Ausgang Q des Speicherelementes entsteht so die Ausgangsimpulsfolge V mit den Impulsen G und H. Wie man dieser Folge entnimmt, treten nur Impulse auf, wenn der Eingangsimpuls langer als die Prüfdauer t_p ist. Die Anstiegsflanke der Impulse G und H sind gegenüber den Eingangsimpulsen A und D in der Folge I um die Zeit t_p+id verschoben und verkürzt. Die Verschiebung und Verkürzung um die Zeit td rührt im Beispiel der Figur lediglich daher, daß der Eingang 19 des Speicherelementes als für die Rückflanke aktiv angenommen wurde. Sie läßt sich vermeiden, wenn der Eingang 19 statisch wirkt oder für die Anstiegsflanke aktiv ist. Unabhängig davon bleibt aber für die Verschiebung und Verkürzung der Vorderflanke gegenüber der des Eingangsimpulses eine Ungenauigkeit von maximal einer Taktlänge t,, die durch die Lage der Anstiegsflanke des Eingangsimpulses gegenüber der triggernden Flanke des ersten Zählimpulses zustande kommt. Diese Ungenauigkeit wird um so kleiner, je kleiner t, gegenüber I₁, gewählt wird. Die rückwärtige Flanke der Impulse O und H fällt dagegen zeitlich mit der Rückflanke der Eingangsimpulse zusammen.

Als Zähler für die Schaltungsanordnung der F i g. 1 sind alle setzbaren Zähler geeignet beispielsweise Vorwärts- und Rückwärtszähler und auch reversible Zähler. Günstig sind jedoch voreinstellbare Zähler mit Voreinstelleingängen, da dann variable Anfangswerte gesetzt werden können. Das bringt den erwähnten Vorteil mit sich, daß dann die Prüfdauer frei programmierbar ist In F i g. 1 sind solche Voreinstelleingänge durch die Eingänge 9 bis 11 angedeutet Vorzugsweise verwendet man des einfachen Aufbaus wegen duale Zähler. Von Vorteil sind dabei auch Rückwärtszähler, da man dann als vorbestimmten Wert π den Wert 0 im Zähler wählen kann. Es gilt dann einfach t_p=m ■ t,.

Als Decodierung eignen sich Vergleicher und Koinzidenzschaltungen. Besonders günstig sind Zähler mit Nulldurchgangsschaltwerk, da dieses Nulldurchgangsschaltwerk als Decodierung verwendet werden kann. Beispielsweise kann man gebräuchliche setzbare Rückwärtszähler verwenden, die beim Nulldurchgang an einem dafür vorgesehenen Ausgang einen negativen Übertrag in Form eines Impulses abgeben. Das Nulldurchgangsschaltwerk prüft dabei auf den Übertrag von Zählerstand 0 auf Maximalwert. Als solcher Zähler eignet sich beispielsweise SN 74 193. Der Aufbau dieses

ίο Zählers ist in »Designing With TTL Integrated Circuits«, McGraw/Hill Book Company, »Texas-Instruments Electronics Series«, auf Seite 270 dargestellt.

Auf die Wahl der binären Speicherschaltungen wird noch eingegangen.

Die in F i g. 1 dargestellte Schaltungsanordnung dient zum Ausblenden von Impulsen. Sollen Impulslücken ausgeblendet werden, kann diese Schaltungsanordnung ebenfalls verwendet werden, wenn man das Eingangssignal invertiert. Dazu genügt es, vor das Tor 1 einen Inverter zu schalten, dessen Ausgang mit dem ersten Eingang 5 verbunden ist.

Bei der in F i g. 1 dargestellten Schaltungsanordnung zählt der Zähler die Zählimpulse so lange, bis der Eingangsimpuls beendet ist. Dies kann sich bei überlangen Eingangsimpulsen unvorteilhaft auswirken, da für einen Eingangsimpuls mehrere Impulse am Ausgang der Decodierung auftreten können. Um daher mehrere Impulse für einen Eingangsimpuls am Ausgang der Decodierung mit Sicherheit zu vermeiden, muß man den Zähivorgang rechtzeitig anhalten. Das wird am einfachsten dadurch erreicht, daß das Tor 1 einen djritten Eingang 22 aufweist, der mit dem Ausgang Q des Speicherelementes 4 verbunden ist. In F i g. 1 sind dieser Eingang und Ausgang und ihre Verbindung gestrichelt angedeutet. Springt nämlich der Ausgang Q des Speicherelementes auf »L«, liegt Q auf »0«, und das Tor wird über den Eingang 22 für die Zähltakte gesperrt. Damit wird der Zählvorgang beendet. Wenn Q wieder auf »L« springt, wird gleichzeitig das Tor über den

•«ο Eingang 5 gesperrt, so daß ein neuer Zählvorgang erst beim Erscheinen des nächsten Eingangsimpulses beginnt.

Als binäres Speicherelement ist beispielsweise ein getaktes JK-Flipflop mit Rücksetzeingang geeignet, wobei der Ausgang 18 der Decodierung auf den den Eingang 19 bildenden Takteingang gelegt wird und der erste Eingang 5 des Tores mit dem den Eingang 20 bildenden Rücksetzeingang verbunden wird. Beim Betrieb der Schaltung muß der J-Eingang auf »L« und der K-Eingang auf »0« gelegt werden. Der Rücksetzeingang wirkt bei diesen Flipflops in der Regel statisch. Verwendet man als Decodierung ein Nulldurchgangsschaltwerk mit einem Ausgang zur Abgabe des negativen Übertrages, so muß dessen Ausgangssignal invertiert werden, d. h. zwischen den Ausgang 18 der Decodierung und den Takteingang des JK-Flipflops muß ein Inverter geschaltet werden. Die Arbeitsweise eines JK-Flipflops läßt sich aus der allgemeinen bekannten definierenden Schaltfunktion dieses Flipflops ermitteln. Eine Tabelle für die Schaltfunktion findet sich beispielsweise in »Binäre Schaltkreise« von Walter Wolfgarten, Dr. Alfred Hüttig-Verlag GmbH, Heidelberg, Seite 78. Nach der definierenden Schaltfunktion wird der Ausgang Q auf »L« gelegt oder bleibt auf »L«, wenn ein Taktimpuls (Impuls foder F der Impulsreihe IV in Fig.2) am Takteingang des Flipflops erscheint Wichtig ist dabei nur, daß der Rücksetzeingang das Setzen nicht beeinflußt Dies ist allgemein der Fall.

Eine andere Möglichkeit besteht darin, als binäres Speicherelement ein statisches RS-Flipflop zu verwenden. Der Ausgang 18 der Decodierung wird mit dem R-Eingang und der erste Eingang 5 des Tores 1 mit dem S-Eingang verbunden. Dabei wird ein RS-Flipflop zugrunde gelegt, welches aus NAND-Gliedern aufgebaut ist. Ein solches RS-Flipflop ist wieder im schon zitierten Buch »Binäre Schltkreise« Seite 72 mit der Tabelle für die Schaltfunktion dargestellt und wird hier zugrunde gelegt. Notwendig ist bei dieser Schaltung lediglich, daß die Impulsreihe IV in Fig. 2 invertiert wird. Eine weitere Möglichkeit besteht unter anderem darin, den Ausgang 18 der Decodierung mit dem S-Eingang und den ersten Eingang 5 des Tores mit dem R-Eingang zu verbinden. Wenn der R-Eingang auf »L«-Signale reagiert, muß vor den R-Eingang ein Inverter geschaltet werden. Das RS-Flipflop wird durch einen Setzimpuls vom Ausgang 18 der Decodierung gesetzt und durch eine Eingangsimpulslücke zurückgesetzt.

Die in F i g. 1 dargestellte Schaltungsanordnung hat den Vorteil, daß neben dem Ausgangssignal am Ausgang Q des binären Speicherelementes stets auch das inverse Signal zur Verfügung steht. Außerdem steht am Ausgang der Decodierung ein Signal zur Verfügung. Die Impulse des Ausgangssignals sind um die Prüfdauer tp und gegebenenfalls um die Impulsbreite des Impulses am Ausgang der Decodierung verkürzt. Diese Verkürzung kann durch Addition oder Subtraktion leicht rückgängig gemacht werden. Die abfallende Flanke des Ausgangsimpulses fällt zeitlich mit der abfallenden Flanke des Einfangsimpulses zusammen.

In Fig. 3 ist eine Schaltungsanordnung nach der Erfindung dargestellt, bei der Impulse und Impulslücken ausgeblendet werden. Zwischen dem ersten Eingang 5 des Tores 1 und dem Ausgang 20 des binären Speicherelementes 4 einer F i g. 1 entsprechenden Schaltungsanordnung ist ein Inverter 30 und ein weiterer Schaltungsteil geschaltet. Dieser besteht aus dem Tor 31 mit den Eingängen 35 und 36 und dem Ausgang 37, dem setzbaren Zähler 32 mit dem Zähleingang 38, dem Setzeingang 321 und den Ausgängen 312 bis 314 für den Zählerstand und aus der Decodierung 33 mit den Eingängen 315 bis 317 und dem Ausgang 318. Der Ausgang 37 des Tores 31 ist nach dem Zähleingang 38 und ein erster Eingang 35 des Tores 31 auf den Setzeingang 321 des Zählers 32 gelegt. Die Zählerausgänge 312 bis 314 sind mit den Eingängen 315 bis 317 der Decodierung 33 verbunden. Der Eingang 5 des Tores 1 ist über den Inverter 30 mit dem Eingang 35 des Tores 31 der zweiten Schaltungsanordnung verbunden. Der Ausgang 318 der Decodierung 33 der zweiten Schaltungsanordnung ist auf den Eingang 20 des binären Speichergliedes gelegt. Wie man aus der F i g. 3 entnimmt, ist der weitere Schaltungsteil ähnlich aufgebaut wie die Schaltungsanordnung nach Fig. I.

An Hand der Fig.4 wird die Arbeitsweise der Schaltungsanordnung nach Fig.3 beschrieben. In F i g. 4 sind Impulsreihen über die Zeit f dargestellt, wie sie bei der Schaltungsanordnung nach F i g. 4 auftreten. Es sei an dieser Stelle darauf hingewiesen, daß der weitere Schaltungsteil dieselbe Aufgabe hat wie der entsprechende Schaltungsteil (Tor 1, Zähler 2, Decodierung 3) in der Schaltungsanordnung nach Fig. 1. Im Zähler wird wie dort die Prüfdauer festgelegt Die Eingänge 39 bis 311 am Zähler 32 deuten auch hier die Möglichkeit für das Setzen eines variablen Anfangswertes an. Auf den Eingang 5 des Tores 1 wird als willkürlich gewähltes Beispiel die Impulsreihe VI mit den Impulsen / bis O gegeben. Auf die Eingänge 6 und 36 der Tore werden Zählimpulse (Impulsreihe VII in Fig.4) gegeben. Der Einfachheit halber werden auf beide Eingänge die gleichen Zählimpulse gegeben. Die Eingänge 6 und 36 können in diesem Fall zu einem Eingang verbunden werden. Der Inverter 30 invertiert das Eingangssignal, so daß am Eingang 35 des Tores 31 die Impulsreihe VIII mit den Impulsen IL, LM bis MN, NO anliegt. Das Tor 31 wird wieder für die Zählimpulse geöffnet, wenn am Eingang 35 ein Impuls anliegt. Das bedeutet, daß das Tor 31 genau dann geöffnet ist, wenn am Eingang 5 des Tores 1 eine Impulslücke anliegt. Am Ausgang 37 des Tores 31 entsteht die aus einzelnen Zählimpulsgruppen bestehende Impulsreihe IX. Als Tor wurde dabei ein UND-Glied zugrunde gelegt. Am Ausgang 318 der Decodierung 33 wird nur dann ein Impuls abgegeben, wenn der Impuls am Eingang 35 bzw. die Impulslücke am Eingang 5 länger ist als die Prüfdauer t_p. Die Impulse P bis V der Impulsreihe X stellen das Signal am Ausgang der Decodierung 33 dar.

Die Impulse W bis X der Impulsreihe Xl stellen das Signal am Ausgang 18 der Decodierung 3 der Schaltungsanordnung dar. Der Impuls VVder Impulsreihe XI setzt über den Eingang 19 den Ausgang Q des binären Speicherelementes 4. Die Speicherschaltung bleibt so iange gesetzt, bis am Eingang 20 ein Rücksetzimpuls erscheint, der das Speicherelement wieder zurücksetzt. Im Beispiel ist dies der Impuls P der Impulsreihe X. Das Speicherelement wird erst wieder gesetzt, wenn der nächste Impuls (Impuls X der Impulsreihe X!) am Eingang 19 erscheint. Am Ausgang Q des Speicherelementes 4 wird die aus den Impulsen Y und Z bestehende Impulsreihe XII abgegeben. Im Beispiel wurde f_p=3 - f, gewählt, wobei t, wieder die

Taktlänge der Zähltakte bedeutet. Weiter wurde die Prüfdauer für die Impulse und Impulslücken als gleich angenommen. Dies wird bei der Anwendung in der Regel genügen, doch läßt die Schaltungsanordnung

auch den allgemeinen Fall zu, daß die Prüfdauer für die

Impulslängen anders gewählt wird als für die Impulslükken.

Durch die Schaltungsanordnung werden Eingangsimpulse (1 mpulse / bzw. Impulse N bis O)gruppenweise am Ausgang Q zu einem Impuls (Impuls Ybzw. Impuls Z) zusammengefaßt, wenn wenigstens die Impulsdauer des zeitlich ersten Impulses (Impuls /bzw. Impuls N)größer als die Prüfdauer t_p ist und die nachfolgenden Impulse durch Impulslücken getrennt sind, deren Dauer kürzer so als die Prüfdauer ist (Ausblenden vom Impuls'ücken). Die Impulsdauer der nachfolgenden Impulse spielt dabei keine Rolle. Ansonsten werden aiie Eingangsinipulse (Impulse L bis M)gruppenweise ausgeblendet, wenn die Impulsdauer kürzer als die Prüfdauer ist (Ausblenden von Impulsen). Der erste Impuls einer solchen Impulsgruppe ist dabei vom letzten Impuls der vorher beschriebenen Impulsgruppe durch eine Impulslücke (Lücke zwischen /und L) getrennt, deren Dauer größer als die Prüfdauer ist Die Dauer der Impulslücken aller folgenden Impulse dieser Impulsgruppe spielt keine Rolle. Die resultierenden Impulse und Impulslücken am Ausgang Q haben bei gleicher Prüfdauer für Impulse und Impulslücken bis auf eine Genauigkeit von 2 · t, die Länge der entsprechenden Impulsgruppen und sind um die Zeit t_p+ t_d verschoben. Für td gilt das bereits in der Beschreibung zu F i g. 1 und F i g. 2 Gesagte. Als binäres Speicherelement 4 verwendet man am besten ein RS-Flipflop, wobei der Ausgang 18 der Decodierung 3

mit dem S-Eingang und der Ausgang 318 der Decodierung 33 mit dem R-Eingang dieses Flipflops verbunden ist.

Die Schaltungsanordnung liefert neben dem Signal am Ausgang Q des Speicherelernentes zugleich auch das invertierte Signal am Ausgang Q.

Die Schaltungsanordnung nach Fig.3 läßt sich so erweitern, daß gemäß F i g. 1 der Ausgang 18 der Decodierung 3 mit einem ersten Eingang eines zweiten binären Speicherelementes und der Eingang 5 des Tores 1 mit einem zweiten Eingang dieses Speicherelementes verbunden wird. Entsprechendes gilt für F i g. 3, wenn man den Ausgang 318 der Decodierung 33 auf einen ersten Eingang und den Eingang 35 des Tores 3t auf einen zweiten Eingang des dritten Speicherelementes legt. Am Ausgang des zweiten Speicherelementcs steht dann ein Signal zur Verfügung, aus dem alle Impulse des Eingangssignals am Eingang 5 ausgeblendet sind, deren

10 Dauer kürzer als die Prüfdauer ist. Am Ausgang des dritten Speicherelementes steht zusätzlich ein Signal zur Verfügung, aus dem alle Impulslücken des Eingangssignals ausgeblendet sind, deren Dauer kürzer als die Prüfdauer ist. Zugleich stehen in beiden Fällen die invertierten Signale zur Verfügung.

Die vorstehend beschriebenen Schaltungsanordnungen können zum Ausblenden von Störsignalen mit im Vergleich zum Nutzsignal kurzer Dauer verwendet werden. Beispielsweise werden bei elektronischen Steuerschaltungen für Verbrennungskraftmaschinen auf längere Signalleitungen Störimpulse eingekoppelt, die von der Zündanlage des Motors stammen. Diese Störimpulse haben dabei eine kürzere Dauer als die Impulse der Nutzsignale. Die Schaltungsanordnungen sind aber nicht auf diesen Fall beschränkt. Sie sind auf alle Fälle anwendbar, wo die Dauer der Stönmpulse deutlich unter der der Nutzsignale liegt.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. Schaltungsanordnung zum Ausblenden von Impulsen, deren Dauer kurzer ist als eine vorgegebene Prüfdauer, aus einer eingangsseitig anliegenden Folge von digitalen Impulsen, bestehend aus einem Schaltungsteil mit einem UND-Glied oder NAND-Glied, dessen Ausgang mit dem Zähleingang eines über einen Setzeingang auf einen Anfangswert setzbaren Zählers beschaltet ist, mit einer dem Zähler nachgeschalteten Dekodierung, die beim Erreichen eines vorgegebenen Zählwertts einen Impuls abgibt, wobei ein erster Eingang des UND-Gliedes oder NAND-Gliedes mit dem Schaltungseingang und dem Setzeingang des Zählers verbunden ist, und wobei ein zweiter Eingang dieses Gliedes mit siner Zählimpulsfoige beschaltet ist, ferner bestehend aus einem binären Speicherelement mit einem ersten, seinen ersten Ausgang (Q) setzenden Eingang_ und einem zweiten, seinen zweiten Ausgang (Q) setzenden Eingang, wobei der erste Eingang des Speicherelements mit dem Ausgang der Dekodierung verbunden ist, und mit einer Verbindung zwischen dem ersten Eingang des UND-Gliedes oder NAND-Gliedes und dem zweiten Eingang des Speicherelements, dadurch gekennzeichnet, daß die genannte Verbindung aus einem weiteren Schaltungsteil besteht, der ebenso wie der genannte erste Schaltungsteil aufgebaut ist, wobei sein Ausgang (318) aber mit dem zweiten Eingang (20) des Speicherelements (4) und der erste Eingang (35) seines UND-Gliedes oder NAND-Gliedes (31) über einen Inverter (30) mit dem die Impulse epfangenden Eingang des genannten Schaltungsteils verbunden sind, und wobei der zweite Eingang (36) seines UND-Gliedes oder NAND-Gliedes (31) ebenfalls mit der Zählimpulsfolge beaufschlagt ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das UND- oder NAND-Glied (1) des Schaltungsteils (1, 2, 3, 4, Q) einen dritten Eingang (22) aufweist, der mit dem zweiten Ausgang (Q) des binären Speicherelementes (4) verbunden ist.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das binäre Speicherelement (4) ein getaktetes JK-Flipflop mit Rücksetzeingang ist, wobei der Ausgang (18) der Dekodierung (3) des Schaltungsteils mit dem Takteingang (19) des JK-Flipflops und der erste Eingang (5) des UND- oder NAND-Gliedes (1) des Schaltungsteils mit dem Rücksetzeingang (20) des JK-Flipflops verbunden ist.

4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das binäre Speicherelement (4) ein RS-Flipflop mit statisch wirkendem R- und S-Eingang ist, wobei der Ausgang (18) der Dekodierung (3) des Schaltungsteils mit dem R-Eingang (19) und der erste Eingang (5) des UND- oder NAND-Gliedes (1) des Schaltungsteils mit dem S-Eingang (20) verbunden sind.

5. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Dekodierung (3) des Schaltungsteils aus einem Nulldurchgangsschaltwerk für den negativen Übertrag und einem dem Ausgang des Nulldurchgangsschaltwerks nachgeschalteten Inverter besteht.

Die vorliegende Erfindung betrifft eine Schaltungsanordnung zum Ausblenden von Impulsen, deren Dauer kürzer ist als eine vorgegebene Prüfdauer aus einer eingangsseitig anliegenden Folge von digitalen Impulsen.

Eine Schaltungsanordnung dieser Art ist aus der DE-OS 20 52 600 bekannt. Ein dort beschriebener Impulsbreitendiskriminator hat die Eigenschaft, daß er Eingangsimpulse, deren Dauer kürzer ist als eine ίο vorgegebene Prüfdauer, ausblendet, während er für Eingangsimpulse mit größerer Dauer jeweils Ausgangsimpulse abgibt Dabei werden einem ersten Zähler nach Beginn eines Eingangsimpulses über ein UND-Glied Zählimpulse zugeführt Nach dem Erreichen eines vorgegebenen Zähl wertes, d. h. nach dem Verstreichen einer vorgegebenen Prüfdauer, gibt der Zähler einen Impuls ab, der ein erstes binäres Speicherelement umschaltet, wobei es einen ersten Ausgangsimpuls abgibt Das Ende des Eingangsimpulses führt zu einem Rücksetzen des ersten Speicherelements, wodurch ein zweites Speicherelement seinerseits umgeschaltet wird. Dieses wird über einen zweiten Zähler, dem beginnend mit dem Umschalten des zweiten Speicherelements über ein weiteres UND-Glied eine Folge von Zählimpulsen zugeführt wird, bis zum Erreichen eines ihm vorgegebenen Zählwertes, der mit dem vorgegebenen Zählwert des ersten Zählers übereinstimmt, im umgeschalteten Zustand gehalten und erst danach rückgesetzt. Im umgeschalteten Zustand des zweiten Speicherelements wird ein zweiter Ausgangsimpuls abgegeben, der über ein ODER-Glied dem ersten Ausgangsimpuls hinzugefügt wird, so daß sich am Diskriminatorausgang ein Impuls ergibt, der die gleiche Dauer aufweist wie der Eingangsimpuls. Beim Auftreten einer durch Störeinflüsse hervorgerufenen Unterbrechung des Eingangsimpulses nach dem Verstreichen der Prüfdauer reagiertdie Schaltung so, als ob das Ende des Eingangsimpulses erreicht wäre, so daß ein in dieser Weise gestörter Eingangsimpuls störungsabhängig gekürzt wird, wenn sein nach der Unterbrechung liegender Impulsanteil kleiner ist als die Prüfdauer.

Aus der deutschen Patentschrift 21 65 461 ist eine aus einer Serienschaltung zweier IK-Master-Slave-Flipflops bestehende Entstörschaltung für binäre Informationen bekannt, die sowohl kurze Störimpulse als auch kurze Impulslücken bzw. Unterbrechungen unterdrückt. Hierzu sind zwei NAND-Glieder vorgesehen, die sowohl vom Schaltungseingang als auch von jeweils einem der zueinander inversen Schaltungsausgänge angesteuert werden und über ihre Ausgänge jeweils Stell- und Rückstelleingänge der Flipflops beeinflussen. Damit wird erreicht, daß erst dann, wenn ein eingangsseitiger Impuls oder eine Impulslücke so lange andauern, daß sie die Schaltungsausgänge erreichen, was jeweils nach zwei Perioden eines Flipflops steuernden Taktsignals der Fall ist, eine dementsprechende Änderung der Ausgangssignale der NAND-Glieder erfolgt, was eine Übertragung solcher Impulse bzw. Impulslücken zur Folge hat. Kürzere Impulse bzw. Impulslücken werden als Störung erkannt und unterdrückt. Die zur Ausblendung von Impulsen und Impulslücken maßgebende Prüfdauer, die zwei Perioden des Taktsignals entspricht, ist hierbei nur durch die Taktsignalfrequenz wählbar.

Aus der DE-OS 22 09 198 ist eine Einrichtung zur Beseitigung solcher Eingangsssignale, die eine vorgegebene zeitliche Längenbedingung nicht erfüllen, so daß alle ihre Ausgangssignale dieser Zeitbedingung genügen, bekannt. Es ist dabei eine erste Anordnung, die auf