DE2455139A1 - Differenzverstaerker - Google Patents

Description

24Ü5139

WESTERN ELECTRIC COMPANY INCORPORATED H.U.Korb NEU YORK 10007, N.Y. U.S.A.

Differenzverstärker

Die Erfindung- bezieht sich auf einan Differenzuerstärker mit einer auf ein Eingangssignal ansprechenden Eingangsschaltung, um ein Zuischendifferenzsignal zu erzeugen, und eine Ausgangsscbaltung, die mit der Eingangsschaltung gekoppelt ist und ein Ausgangsdifferenzsignal erzeugt. -

Differenzverstärker führen eine V/ielfal.t von Funktionen in modernen Analog-oder Digitalsystemen durch. In vielen' diesor Systeme ist die Geschwindigkeit, mit uelcher der Verstärker auf eine Eingangsänderung anspricht, von wesentlicher Bedeutung. Differenzverstärker werden z.B. routinemäßig eingesetzt, um den Zustand einzelner Speichereinheiten in einem Halbleiterspeicher zu erfassen. Da die Zugriffszeit eines Halbleiterspeichers hoher Geschwindigkeit stark durch die Geschwindigkeit bestimmt ist, mit der die Anzeigeschaltung arbeitet, ist eine ' möglichst kurze Ansprechzeit der Differenzverstärker wichtig.

509822/0700 '" BAD ORIGINAL

Die Ansprechzeit eines Differenzverstärkers besteht aus verschiedenen Anteilen, von denen die Einganganstiegszeit diejenige Zeit' "ist, um die parallel zur Eingangsleitung liegenden Eigen-und Streukapazitäten in Abhängigkeit von einer Änderung des Eingangssignals auf einen neuen Uert aufzuladen. Ein anderer Anteil ist die Übertragungsverzögerung. Diese stellt die Zeit dar, die erforderlich ist, damit das Ausgangssignal auf das Eingangssignal anspricht, sobald die vorerwähnten Kapazitäten tatsächlich geladen sind. Um eine möglichst kurze Ansprechzeit des Differenzverstärkers sicherzustellen, soll souohl die Über.tragungsverzögerung als auch die Einganggnstiegszeit so kurz υie möglich sein.

Das vorstehende Problem uird gemäß der ,Erfindung dadurch gelöst, daß die Ausgangsschaltung auf das Eingangssignal anspricht, um eine Hilfssignalkomponente in Phase mit einer ausgewählten Komponente des Zuischensignals zu erzeugen und um die Hilfssignalkomponente mit der Zuischensignalkomponente zu kombinieren.

Ein l/orteil der Erfindung besteht in der Verf ügbarrnachung eines Differenzverstärkers mit kurzer Ansprechzeit. Ein weiterer Vorteil besteht darin, daß dar Differenzverstärker gemäß der Erfindung eine geringe Übertragungsverzögerung aufweist-.

Die Figur zeigt einen Differenzverstärker, der nach den Prinzipien der Erfindung aufgebaut ist.

609822/0700

BAD ORIGINAL

Ein Differenzverstärker gemäß der Erfindung verwendet am Eingang eine konventionelle Differenzschaltung, um in Abhängigkeit von einem Eingangssignal ein Zwischendifferenzsignal zu erzeugen, von dem für gewöhnlich ein Ausgangssignal abgeleitet wird. Das Ausgangsdifferenzsignal· wird von einer Ausgangsschaltung erzeugt, die jede Komponente des Zwischendifferenzsignals mit einer zu diesem phasengleichen Hilfssignalkomponente kombiniert .- Das dadurch erzeugte Ausgangsdifferenzsignal spricht auf das Eingangssignal schneller als ein normales, direkt von dem Zuischensignal erzeugtes Ausgangssignal an, da jede Hilfssignalkomponente innerhalb der Ausgangsschaltung eine Änderung des Signalpegels der Zwischensignalkomponente verstärkt, mit der die Hilfssignalkomponente kombiniert ist. Als Folge davon, weist -ein Differenzverstärker gemäß der Erfindung tatsächlich eine wesentlich kürzere- Übertragungsverzögerung als die bekannten Differenzverstärker auf.

In dem Ausführungsbeispiel zur Erläuterung der Erfindung weist die vorerwähnte Ausgangsschaitung ein Paar von Transistoren mit jeweils, mindestens zwei Emittern

steuern auf. Eine erste Zwischensignalkomponente und die mit ihr in ghase befindliche Hilfssignalkomponente die Emitterströme des ersten bzw. zweiten Emitters des anderen Ausgangstransistors. Das Ausgangssignal wird an den Kollektoren der Ausgangstransistoren erhalten.

509822/0700 "'

Bei dem Ausführungsbeispiel wird ein wesentlicher Teil des Stroms des zuzeiten Emitters jedes Ausgangstransistors durch einen Widerstand geführt, der den zweiten Emitter mit V.-.- verbindet. Die Größe dieses Widerstands bestimmt im wesentlichen den Eingangswiderstand und damit die Einganganstiegszeit des Differenzverstärker, Uenn für diesen Widerstand ein kleiner Uert gewählt wird, um die Einganganstiegszeit auf einen Pfindestwert herabzusetzen, steigt der nach UVp fliessende Strom und damit die Verlustleistung des Verstärkers im ganzen in unvorteilhafter Weise an.

Gemäß der Erfindung sind jedoch ein niedriger Eingangswiderstand und damit eine kurze Einganganstiegszeit mit einem niedrigen, nach vVp fliessenden Strom verbunden. Dies wird beim Ausführungsbeispiel, wie im einzelnen noch zu erläutern ist, dadurch erreicht, daß jeder Ausgangstransistor einen dritten Emitter aufweist. Der dritte Emitter des Ausgangstransistors ist mit dessen zweiten Emitter über einen relativ kleinen Widerstand und mit uV,- über einen relativ großen Widerstand verbunden.

Die in der Figur dargestellte Abtastschaltung enthält einen Differenzverstärker 20, der die Prinzipien •der Erfindung verkörpert, und eine Ausgangsstufe 30,

S09822/0700

245513t

die das Differenzsignal des Verstärkers 20 in ein unsymmetrisches Signal umwandelt.'

Der Verstärker 20 spricht auf das Vorzeichen, d.h.die Polarität eines Eingangsdifferenzsignals an den Zifferleitungen ST) und D3 . qn. Die beiden der Erläuterung dienenden Zifferleitungen umfassen ein komplementäres Bitleitungspaar in einem Halbleiterspeicher. Die Einheiten des Speichers können z.B. von der Art sein, uie sie in der US-PS 3 553 659 beschrieben sind. Wenn ein Signal" (Spannung oder Strom) an der Zifferleitung D3 größer als an der Zifferleitung TU] ist· und damit anzeigt, daS sich eine addressierte Einheit der Vielzahl von mit den Zifferleitungen DJ und DD verbundenen Speichereinheiten in ihrem "1"-Zustand befindet, gibt dar Verstärker 20 ein Ausgangsdifferenzsignal für ein erstes Vorzeichen an die Stufe 30. Die Stufe 30 erzeugt daraufhin an dem. Anschluß TO einen hohen Spannungspegel. Uenn andererseits die Ausgangsspannung des Verstärkers 20 eine zu der gerade angenommenen entgegengesetzte Polarität aufueist und damit anzeigt, daß sich die v/oreruähnte Speichereinheit in ihrem "0"-Zustand befindet, tritt an dam Anschluß TO ein niedriger Spannungspegel auf. . .

Der Verstärker 20 enthält bei dem Ausführungsbeispiel Eingangstransistoren Q₁, CU und Ausgangstran-sistoren Q-* Q.. Die Zifferleitungen DD und ÜD sind in konventioneller Weise mit den- Basen der Eingangstransistoren Q. bzw.CU

S09822/0700

verbunden, während die Emitter der Transistoren Q₁ und Q₇ über den Widerstand R„ gemeinsam an V_rr liegen. Der Ausgangstransistor Q-, weist einen ersten Emitter E₁ auf, der mit dem Kollektor des Transistors Q₁ über die Leitung IS verbunden ist. Der erste Emitter E₁ des Ausgangstransistors Q. ist über die Leitung Ts" mit dem Kollektor des Transistors Q₂ verbunden. Die Emitterströme der Emitter E₁ der Transistoren Q₃ und Q, sind daher identisch mit den Kollektorströmen der Transistoren Q₁ bzw. Qo . An den Basen der Transistoren Qr, und Q, wird ein im wesentlichen festes Potential über deren Verbindung mit dem Mittela'bgriff P eines aus den Widerständen R₁ und Rp bestehenden Spannungsteilers aufrecht erhalten. Die Ausgangsdifferenzsignale treten an den Kollektoren der Transistoren Q., und Q. auf.

Der bisher beschriebene Aufbau des Verstärkers 20 entspricht einem konventionellen Kaskode-Differenzverstärker, wie er z.B. den US-Patentschriften 3 482 177 und 3 54-1 465 entnommen werden kann. Da die Basen der Ausgangstransistoren Q^ und Q. auf festem Potential gehalten werden, liegen auch deren Emitterpotentiale und damit die Kollektorpotentiale der Eingangstransistoren Q₁ un/j Q₂ relativ fest. Daher ist die Spannungsverstärkung der Transistoren Q₁ und Q₂ gering. Insofern als die von den Basen der Transistoren Q₁ und Q~ aus gesehenen Miller _ Kapazitäten Funktionen der Spannungsverstärkung sind, uird durch die Verwendung eines Kaskadeaufbaus in dem

509822/0700 '"

Verstärker 20 jene Miller-Kapazitäten auf ein Mindestmaß herabgesetzt, wodurch in vorteilhafter Ueise die Einganganstiegszeit gegenüber Differenzverstärkern anderer Bauart verkürzt wird.

Die Ansprechzeit des Verstärkers 20 wird ferner in bekannter Ueise durch Verwendung eines-Haltenetzuerks auf einen fflinialuert gebracht, das den Transistor Qf- und die Widerstände Rq und R_1n aufweist, um den Kollektor des Ausgangstransistors Q₃ mit V-- zu verbinden. Dieses Haltenetzuerk arbeitet, wenn sich der Transistor Q₃ in einem ' Zustand hoher Leitfähigkeit befindet, um den Kollektor des Transistors Q- auf einem vorbestimmten Potential (beispielsweise Vp„ - 1,5 V_RF) zu halten. Der Transistor Q₃ wird dadurch vor einem Eintritt in die Sättigung geschützt und in die Lage versetzt, schnell von einem leitenden in e'inen nichtleitenden Zustand zu schalten.

Der Transistor Q. wird in ähnlicher Ueise durch ein. Haltenetzwerk mit dem Transistor Q,- und den Widerständen

b ,

R* 1 »■ R-I ο ^zu einem schnellen Schalten Befähigt.

Die Arbeitsweise des so weit beschriebenen Kaskode-Differenzverstärkers soll nun erläutert werden. Der Differenzverstärker 20 ist symmetrisch- gegenüber einer vertikalen Achse, aufgebaut. Uenn daher das Eingangsdifferenzsignal [Mull ist, d.h. wenn die Zifferleitungen DD und TO

509822/0700

gleiche Signale übertragen oder auf schwimmendem Potential liegen, verbleiben die Eingangstransistoren Q₁ und CU im wesentlichen im gleichen Leitungszustand. Aus den Emittern E₁ der Ausgangstransistoren Q₃ und Q. werden gleiche Ströme über die Leitungen IS bzw. Ts~ abgezogen. Daher sind die entsprechenden Potentiale an den Kollektoren der Ausgangstransistoren Q₃ und Q. gleich.

Uenn anschließend ein von Null verschiedenes Signal an den Zifferleitungen DO und DJ auftritt, wobei z.B. das Signal auf der Zifferleitung DO größer und das Signal auf der Zifferleitung DO kleiner wird, tritt die Differenzbildung ein. Das vergrößerte Signal auf der Zifferleitung DO vergrößert den Kollektorstrom des Transistors Q₁ , Da gleichzeitig das Basispotential des Transistors Q₁ ansteigt, nimmt sein Emitterpotential entsprechend zu. An dem Emitter des Transistors Q₂ wird daher ein ansteigendes Potential hervorgerufen. Dieses ansteigende Potential bewirkt in Verbindung mit dem fallenden Potential an der Basis des Transistors Q„ , daß dieser mit umgekehrter' Polarität vorgespannt wird. Der Kollektorstrom des Transistors Q₂ wird kleiner.

An den Leitungen IS und Ts~ wird daher ein Zwischendifferenzsignal erzeugt. Die an der Leitung IS auftretende Komponente dieses Signals bewirkt eine Zunahme des Emitterstroms des Emitters E₁ des Ausgangstransistors Q„ und daher

509822/0700 "

auch seines Kollektorstroms. In ähnlicher Ue.ise be~ uirkt die Komponente des Zuischendiffarenzsignals aufder Leitung IS eine Abnahme des Emitterstroms des Emitters E- des Ausgangstransistors Q, und daher' auch ein Absinken des Kollektorstroms dieses Transistars. Das Potential am Kollektor des Transistors Q₃ nimmt ab und das Potential am Kollektor des Transistors Q. steigt an.

Ein Ausgangssignal mit einer ersten Polarität uird daher an den Kollektoren der Transistoren Q- und Q, erzeugt. Uenn sich die Polarität des Signals an den Zifferleitungen gegenüber dem angenommenenfall umkehrt, ändert sich auch die Polarität des Ausgangsdifferenzsignals.

Infolge der erfindungsgemäßen Maßnahme ueist der Differenzverstärker 20 eine.kleinere Übertragungsverzögerung als bekannte Differenzverstärker auf, und zuar z.B. durch Verwendung von Ausgangstransistoren Q-, und Q. , um jede Komponente des Zuischendifferenzsignals mit einer phasengleichen Hilfssignalkomponente additiv zu kombinieren, uobei letzteres von dem Eingangssignal an den Zifferleitungen DD und [J3 abgeleitet uird.

Bei dem Ausführungsbeispiel ueist jeder Ausgangstransistor 'CU und Q. einen zweiten Emitter E₂ auf. Der

S09822/0700

~ 10 -

Emitter E₉ des Transistors Q, ist mit der Zifferleitung D3 und der Emitter E₂ des Transistors Q. mit der Zifferleitung DO verbunden. Daher umfaßt gemäß der Erfindung der Emitterstrom jedes Emitters E₉ eine Hilfssignalkömponente, die durch das Eingangssignal a,n de^vr einen oder der anderen Zifferleitung gesteuert uird.

Ein Stromfluß von dem Emitter E₉ des Transistors Q₁, nach Urr uird über den Widerstand R- ermöglicht, der die Widerstände R^ und R., umfasst. In ähnlicher Ueise ist für einen Stromfluß von dem Emitter E₀ des Transistors Q. nach uV-r ein Widerstand Rg vorgesehen, der die Uiderstände R_c und R_c, umfaßt.

ba ob

Es sei ebenso uie vorher angenommen, daß das Signal an der Zifferleitufhg DD größer und an der Zifferleitung CÜ kleiner uird. Uie bereits beschrieben, bewirkt die Differenzbildung, daß die Zuischensignalkomponenten an den Leitungen IS und Ts" größer bzw. kleiner werden. Zur gleichen Zeit hat das vergrößerte Signal an der Zifferleitung DU die Tendenz, die Vorspannung an der Sperrschicht Basis-Emitter Eg des Transistors Q. umzukehren. Der Emitterstrom des Emitters E₂ des Transistors Q. nimmt daher in Phase mit dem Emitterstrom des Emitters E₁. des gleichen Transistors ab. Uenn die Emitterströme der Emitter E- und E₉ in dam

S09822/07ÖÖ

Transistor Q. additiv/ kombiniert werden, steigt dessen. Kollektorstrorn schneller an, als uenn er nur durch den Emitterstrom des Emitters E. gesteuert würde.

Inzwischen hat das vergrößerte Signal auf"der Zifferleitung "03 die Tendenz, die Basis-Emitter E2-Sperrschicht des Transistors Q₃ in Vorwärtsrichtung vorzuspannen. Der Emitterstrom des Emitters E2 des Transistors Q₃ nimmt daher in Phase mit dem Emitterstrom des Emitters E.. desgleichen Transistors zu. Die additive Kombination der Emittersignale der Emitter E- und E„ des Transistors Q„ bewirkt daher, daß dessen Kollektorstrom schneller ansteigt, als wenn er in konventioneller Weise nur von dem Emittersignal des Emitters E₁ gesteuert würde. Daraus ist zu ersehen, daß die LJbertragungsverzögerung des üifferenzverstärkers gemäß der Erfindung wesentlich kurzer als bei den be- kannten Differenzverstärkern ist.

Wie bereits erörtert wurde, hängt die Ansprechzeit eines Differenzverstärkers ebenso von der Einganganstiegszeit wie auch von der Übertragungsverzögerung ab. Eine Verkürzung der Einganganstiegszeit könnte, für den Verstärker 20 z.B. einfach dadurch erzielt werden, daß die Widerstände R, und R_g klein gewählt werden, wodurch die Zeitkonstanten für die entsprechenden Eingangskapazitäten auf einen Hindestwert reduziert

S09822/0700

24bb1J

würden. 3e kleiner die Widerstände R. und R, , desto größer sind jedoch die nach Vr-^ fliessenden Ströme und desto größer ist daher die' Verlustleistung des Verstärkers.

Gemäß dBr Erfindung wird eine kurze Einganganstiegszeit für den Verstärker 20 ohne eine Zunahme der Verlustleistung erzielt. Dazu weisen die der Erläuterung dienenden Transistoren Q^, und Q, einen dritten Emitter E„ auf. Der Emitter E~ des Transistors Q„ liegt an dem

ό ό \J

.Verbindungspunkt der Widerstände R. und R,, , während der Emitter E„ des Transistors Q. mit dem Verbindungspunkt der Widerstände R_c und R,, verbunden ist. Diese

ba du

Anordnung macht die Eingangswiderstände für die entsprechenden Signale auf den Zifferleitungen DO und D3 relativ unabhängig von den Werten der Widerstände R,.

und R_c, '. Die Widerstände R. und R_c können daher zur ου . 4a ba

Erzielung eines niedrigen Eingangswiderstands relativ klein gewählt werden, während die Widerstände R.. und R,, relativ große Werte annehmen können, um den Strom nach Vpp zu begrenzen.

Der Wert des Widerstandes R., wird speziell so gewählt, daß der durch ihn fliessende Emitterstrom des Emitters E, des Transistors Q„ groß ist im Vergleich zu irgendeinem Strom, der von der Zifferleitung Ό3 über den

509822/0700

Widerstand R. durch dan Widerstand R., flies-st. Daher bleibt der Spannungsabfall an dem Widerstand R., und da- ' mit das Potential an dem Emitter E~ konstant. Der Ein-' gangswiderstand für die Zifferleitung DO uird daher in vorteilhafter Weise unabhängig von dem Widerstand R., im wesentlichen durch den Widerstand R, bestinunt.

4a

In ähnlicher Ueise bewirkt die Anordnung mit dem Emitter

E~ des Transistors Q, und den Widerständen R_c und R_c. ό 4 fa a ob

in v'orteilhafter Weise einen niedrigen Eingangswiderstand für die Signale der Zifferleitung D3, während der Strom nach Uj-p begrenzt wird.

Wie bereits erwähnt, wird^: bei der in der Figur dargestellten, der Erläuterung dienenden Abtastschaltung das Ausgang'sdif f erenzsignal des Verstärkers 20 der Ausgangsstufe 30 zugeführt, um an dem Anschluß TO ein unsymmetrisches ^Signal zu bilden. Dazu sind.die Kollektoren der Ausgangstransistoren Q- und Q. des Verstärkers · 20 mit den Basen der Transistoren Q- und Q„ der Ausgangsstufe 30 gekoppelt. Die Transistoren Q_? und Q„ sind ein emitter-gekoppeltes Differenzpaar, das von einer Konstantstromquelle mit einem Emitterstrom gespeist uird. Diese Stromquelle enthält den Transistor Q₁₁ und den

Widerstand R_n . Wenn daher das Vorzeichen an den Zifo

ferleitungen D3 und DJ derart ist, daß der Kollektor des Transistors Q, auf einem höheren Potential als der Kollektor des Transistors Q₃ }.iegt, fließt der größte

50982-2/0700.

Anteil des yon dem Transistor Q₁ . abgegebenen Stroms durch den Transistor Q₇. Daher fliesst nur ein sehr kleiner Strom von Vp"_r über den Widerstand R.„ und die Ausgangsleitung OB in den Transistor Q_g. Demgemäß tritt an dem Anschluß TO ein erstes "hohes" , im wesentlichen zu Upp gleiches Potential auf.

Uenn andererseits das Signal an den Kollektoren der · Transistoren CU und Q, das zu dem gerade angenommenen entgegengesetzte l/orzeichen aufweist, entsteht ein Strom won Vpp über den Widerstand R^t·, die Leitung OB und den Transistor Q_q zu den eine Konstantstromquelle darstellenden Transistor Q**· D*s Potential an dem Anschluß TO nimmt daher einen zweiten "n,iadrigen" Wert an, der gleich Up« abzüglich des Spannungsabfalls an dem Widerstand R.„ ist.

Uie bereits erwähnt^ wurde die Abtastschaltung 10 zur Erläuterung als eine Abtastschaltung für einen Halbleiterspeicher angenommen. Bei einer solchen Anwendung kann es wünschenswert sein, in bekannter Weise die Leistungsfähigkeit des Speichers bezüglich des Addressierens durch K'opplung einer Vielzahl v/on Abtastschaltungen an eine gemeinsame Leitung zu erweitern, wobei zu irgendeiner gegebenen Zeit bis auf eine Abtastschaltung alle anderen von der Leitung getrennt sind. Eine Verbindung einer dieser Abtastschaltungen mit der Leitung OB ist

50982-2/0700

symbolisch durch die Leitung SC dargestellt.

Bei dem Ausführungsbeispiel uird die Verbindung der Ab-. tastschaltung 10 mit der Leitung OB bzu. deren Abschaltung durch Signale an den Steuerleitungen ER und ER bewirkt. Uenn das Vorzeichen der Zifferleiturigen DD und DD auf der Leitung "OB auftritt, entsteht auf der Leitung ER ein Signal, das den Transistor Q₁₁ in Voruärtsrichtung vorspannt, so daß den Emittern der Transistoren Q₇ und Qg, uie bereits beschrieben, ein konstanter Strom zugeführt uird. Zur gleichen Zeit entsteht auf der Leitung El? ein Signal, das den Transistor Q„ in ' Rückuärtsrichtung vorspannt und ihn nichtleitend macht.

Uenn die Abtastschaltung 10 von der Leitung OB getrennt uerden soll, um eine Verbindung mit einfer anderen Abtastschaltung herzustellen, uird der Transistor Q₁₁ durch ein Signal auf der Leitung ER in Rückuärtsrichtung und der Transistor Q_n durch-ein Signal auf der Leitung ER

gestrichen in Voruartsrichtung vorgespannt.· Der Transistor Q₁₁ befindet sich daher im nichtleitenden Zustand. Jeder durch den Transistor Q₁₁ fliessende Leckstrom uird von dem Transistor Qg und damit von der Leitung OB durch den Transistor Qg abgeleitet, der jetzt leitend ist.

Der Transistor Q_1n ist dazu vorgesehen, den Kollektor des Transistors Qq auf einer - minimalen Spannung von

609822/0700

\I~P - ü_Rr ^zu halten, wenn letzterer leitend ist. Dadurch uird verhindert, daß der Transistor Q_q in die
Sättigung läuft. Diese Maßnahme trägt dazu bei, eine sehr kurze Ansprechzeit für die Abtastschaltung 10
als ganzas zu erzielen, indem der Transistor Q_q sehr .schnell von dem leitenden in den nichtleitenden Zustand geschaltet werden kann.

Die beschriebene spezielle Schaltung dient lediglich zur Erläuterung der Prinzipien der Erfindung. Während z.B. bei dem in der Figur dargestellten Ausführungsbeispiel bipolare Transistoren verwendet werden, lassen sich die Prinzipien der Erfindung auch durch Differenzverstärker verwirklichen, die mit Feldeffekttransistoren oder anderen bekannten Bauelementen ausgerüstet sind.

509822/0700

Claims (1)

1. - 17 -BLUMBACH - WESER · BERBEN C* KRAMER

   PATENTANWÄLTE IN WIESBADEN UND MÜNCHEN

   DIPL-ING. P. G. BLUMBACH · DIPL-PHYS. Dr. W. WESER · DIPL-ING. DR. JUR. P. BERGEN DIPL-ING. R. KRAMER

   WIESBADEN · SONNENBERGER STRASSE 43 · TEL (06121) 562943, 561998 - MÖNCHEN

   Patentansprüche

   1., Differenzuerstärker mit einer auf ein Eingangssignal ansprechenden Eingangsschaltung, um ein Zuischendifferenzsignal zu erzeugen, und eine Ausgangsschaltung, die mit der Eingangsschaltung gekoppelt ist und ein Ausgangsdifferenzsignal erzeugt, dadurch gekennzeichnet, daß die Ausgangsschaltung (Q„,Q, ,R₄^R_g) auf das " Eingangssignal (D3, DZ)) anspricht, um eine Hilfssignalkamponente in Phase mit einer ausgewählten Komponente des Zuischensignals (IS₍,IS) zu erzeugen und um die Hilfssignalkomponente mit der Zwischensignalkomponente zu kombinieren.

   ?.. Differenzverstärker nach Anspruch 1, dadurch gekennzeichnet, daß die Ausgangsschaltung (Qo,Q a,R λ ,R_fi) ein Paar von Ausgangstransistoren (Qt,CJ.) mit jeweils einem ersten (E*) und zweiten (E₇) Emitter aufweist und daß Impedanzmittel (R.,R_fi) zur Verbindung des zweiten Emitters (E2) mit einer Potentialquelle (Vr-r) vorgesehen sind.

   509622/0700

   3. Differenzverstärker nach Anspruch 2, dadurch gekennzeichnet, daß die Ausgangsschaltung Kupplungsmittel aufweist, um die Zwischensignalkomponente (IS, IS) den ersten imittern (E*) Und die Hilfssignalkomponente in Phase mit der . Zuischensignalkomp.onente den zweiten Emittern (E~) der Ausgangstransistoren zuzuführen.

   4. Dif f erenzv/erstärker nach Anspruch 2, dadurch .gekennzeichnet, daß der Ausgangstransistor (Q.,,Q.) ferner einen dritten Emitter (E-) aufweist und daß die Impedanzmittel eine erste und zueite Impedanz (R- ,R,- und R^i Reu) einschließen, um den dritten Emitter (E.,) mit dem' zweiten Emitter (E_?) bzw. der Potentialquelle (Vpr) ^Zü verbinden.

   5 09322/0700