DE2440481A1 - Verfahren zum herstellen von duennschicht-leiterzuegen auf einem substrat - Google Patents
Verfahren zum herstellen von duennschicht-leiterzuegen auf einem substratInfo
- Publication number
- DE2440481A1 DE2440481A1 DE2440481A DE2440481A DE2440481A1 DE 2440481 A1 DE2440481 A1 DE 2440481A1 DE 2440481 A DE2440481 A DE 2440481A DE 2440481 A DE2440481 A DE 2440481A DE 2440481 A1 DE2440481 A1 DE 2440481A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- conductor
- copper
- substrate
- gold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H10P95/00—
-
- H10W20/425—
-
- H10W20/4432—
-
- H10W72/012—
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
-
- H10W72/251—
-
- H10W72/923—
-
- H10W72/952—
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Electrodes Of Semiconductors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Physical Vapour Deposition (AREA)
- Laminated Bodies (AREA)
Description
Verfahren zum verstellen von Dünnschicht-Leiterzügen auf einem
iSuDstrat.
Die Erfindung betrifft ein Verfahren zum Herstellen von Dünnschicht-Leiterzügen
auf einer als Substrat dienenden, passivierenden ochicht, die einen Halbleiterkörper mit integrierten Halbleiterbauelementen
Dedeckt,
ßei der Herstellung von integrierten Schaltungen bildet die elektrische
Verbindung der einzelnen Halbleiterbauelemente, Scnaltungsteile und Schaltungen durch aus dünnen Schichten gebildete
Leiterzüge ein besonderes Problem, Dies rührt, abgesehen von den sehr kleinen Abmessungen solcher Verbindungen, daher, daß an sie
sehr hohe Anforderungen in dem Sinne gestellt werden, daß sie stabil sein müssen, daß sie fest auf ihrer Unterlage haften und
daß sie gegen eine Reihe von mechanischen, chemischen, termischen und elektrischen Belastungen resistent sein müssen. Bei dem Bestreben,
höhere Packungsdichten und höhere Schaltgeschwindigkeiten
zu erreichen, tritt zusätzlich die Forderung auf, daß die Leitungen in immer kleineren Abmessungen hergestellt werden müssen.
Die Verwendung von Materialien für diese Leiterzüge wird dadurch eingeengt, daß das Leitermaterial im Betrieb mit 'seiner Umgebung
reagiert. In Verbindung mit dem Material der den Halbleiterkörper bedeckenden, passivierenden Schicht sind auch die Werte des Elastizitätsmoduls
und der termischen Ausdehnungskoeffizienten der verwendeten Materialien zu berücksichtigen. Durch die richtige
509817/0689
" 2" 24A0A81
Auswahl der Materialien im Hinblick auf ihre physikalischen Eigenschaften
werden vor allem termische Spannungen, die durch die erforderlichen Wärmebehandlungen und Temperprozesse bei der Herstellung
der integrierten Schaltung notwendig sind, auf ein Mindestmaß reduziert oder ganz vermieden. Solche termischen Spannungen
verursachen Brüche in den elektrischen Verbindungen, die zu Unterorechungen oder Kurzschlüssen führen.
Bei der Herstellung von Anschlüssen von gedruckten Schaltungen ist es bekannt (USA-Patentschrift 3 446 90b), rohrförmige Kupferleitungen
zu verwenden, die mit einem Edelmetall wie Gold, überzogen sind. Dieses Überziehen mit Gold ist geeignet zur Herstellung
von dem Verschweißen ähnlichen Verbindungen unter Erhitzen und Druck wegen der plastischen Verformung und der Diffusion
des Goldes, das die Bildung der Verbindung erleichtert. Es ist auch bekannt, bei der Herstellung von gedruckten Schaltungen
ein Leitermaterial aus einer Kupferlegierung zuerst mit einer Schicht aus Platin, Rhodium, Palladium oder Ruthenium und darüber
mit einer Schicht aus Gold zu überziehen.
Bei der Herstellung von Dünnschicht-Schaltungen hat man schon aufeinanderfolgende
Schichten aus einer Nickel-Chrom-Legierung, Kupfer und Palladium verwendet, da Kupfer selbst nicht fest an Halbleitermaterialien,
wie Silizium, haftet. Als Leitermaterial wird vorzugsweise Kupfer verwendet, wegen seiner guten Leitungseigenschaften
und seiner hohen Leitfähigkeit, Durch die darüberliegende Schicht aus Palladium soll die Kupferleitung vor Oxidation
durch die Atmosphäre oder die Umgebung geschützt werden. Es ist auch bereits bekannt, zwischen eine gedruckte Schaltung mit
Kupferleitungen und darüber befindlichen Anschlüssen aus Gold eine Edelmetallschicht vorzusehen, die als Diffusionsschranke
zwischen dem Kupfer und dem Gold dienen und dadurch einen besseren Widerstand gegen Korrosion bilden soll.
Häufig wird im Vakuum, -z.B, durch Kathodenzerstäubung aufgebrachtes
Chrom als Unterlage für die Kupfer-Leitungen aufge-
BU 973 007
509817/0689
bracht, um das Haften der Kupferleitungen am Dielektrikum, das
meist aus SiO„, Quarz oder einem organischen Polymer besteht, zu
verbessern. Im Hinblick auf die geringen Schichtdicken der isolierenden Schichten ist das hochenergetische Aufbringen von solchen
Chromschichten nur dazu angetan, das Problem der Isolierung, besonders an Kreuzungspunkten, nur noch zu vergrößern. Jede Verfahrensverbesserung
zur Reduzierung der Isolationsfehler an Kreuzungspunkten muß berücksichtigen, daß es sich hierbei um äußerst
empfindliche Strukturen handelt, und daß das gegenseitige Haften der übereinander angeordneten Schichten nicht verringert werden
darf.
Aufgabe der Erfindung ist es, ein Verfahren für die Bildung von Dünnschicht-Leiterzügen auf einem dielektrischen Substrat anzugegeb.en?
durch das bei hoher Leitfähigkeit gutes Haften, günstiges Verhalten bei mechanischen, termischen und elektrischen Belastungen
und besonders ein großer Widerstand gegen Korrosion erreicht wird.
Gemäß der Erfindung wird diese Aufgabe bei einem Verfahren der eingangs genannten Art dadurch gelöst, daß nacheinander eine
adhäsionsfördernde und als Diffusionsschranke für das Leitermaterial
dienende Schicht, eine Leiterschicht unter Bildung einer Übergangszone mit der ersten Schicht, und eine Edelmetallschicht
aufgebracht werden, daß die Leiterzüge durch Abätzen der nicht als Leiter dienenden Bereiche gebildet werden, und daß die so gebildete
Struktur in einer inerten oder reduzierenden Atmosphäre erhitzt wird, derart, daß eine Legierung des Edelmetalls der
obersten Schicht mit dem Leitermaterial infolge von Oberflächendiffusionseffekten
die Seitenkanten der Leiterzüge bedeckt.
Es ist an sich bekannt, daß die Oberflächendiffusionsgeschwindigkeit
bis zu einem Faktor von 10 größer sein kann als die Diffusionsgeschwindigkeit in eine Materialschicht hinein. Die
Anwendung dieser Erkenntnis gestattet es, die Temperatur- und Zeitparameter bei der Erhitzung so auszuwählen, daß mit der auf-
BU 973 007
509817/0689
gebrachten Goldschicht die seitliche Abdeckung der Leiterzüge erreicht
wird.
Das erfindungsgemäße Verfahren ist in vorteilhafter Weise so ausgebildet,
daß nacheinander Schichten aus Chrom, Kupfer und Gold aufgebracht v/erden. Dabei ist es vorteilhaft, daß das Aufbringen
der Schichten durch Aufdampfen erfolgt.
vorteilhafte Ausbildung des erfindungs gemäßen Verfahrens besteht darin, daß die Leiterzüge auf eine passivierende Schicht
aus Quarz aufgebracht werden, und daß das Erhitzen in einer Wasserst
off atmosphäre bei 3^5 bis 355°C während einer Zeit von 4
bis 10 Minuten erfolgt.
Die Leiterzüge können nach dem erfindungsgemäßen Verfahren auch auf eine passivierende Schicht aus einem organischen Polymerisat,
insbesondere Polyimid, aufgebracht werden.
uie Erfindung wird anhand eines durch die Zeichnungen erläuterten
Ausführungsbeispieles beschrieben, Es zeigen, jeweils im Querschnitt,
Fig, 1 eine als Substrat dienende Quarzschicht mit
einer darauf aufgebrachten Chromschicht,
•fig. 2 die Struktur der Fig. 1 mit einer auf die
Chromschicht aufgebrachten Kupferschicht unter Bildung einer Übergangsζone,
Fig, 3 die Struktur der Fig. 2 mit einer aufgebrach
ten Goldschicht,
Fig, 4 die Struktur der Fig. 3 nach dem Ätzen der
Leiterzüge,
Fig, 5 die endgültige Struktur eines Leiterzuges nach
Durchführung des Erhitzungsprozesses, und BU 973 007
509817/0689
_ f\ ·■
Fig, 6 ein Temperatur/Zeit-Diagramm zur Festlegung
des Arbeitspunktes beim Erhitzungsprozeß.
In Fig, 1 ist mit 1 ein Substrat aus einem passivierenden Material
bezeichnet, das aus Quarz oder einem organischen Polymer, wie Polyimid, besteht. Auf dem Substrat ist eine erste Schicht
2 aus Chrom aufgebracht. Das Aufbringen dieser Schicht erfolgt durch bekannte Verfahren, wie Aufdampfen, chemische Ablagerung
aus der Gasphase, usw. Diese erste Schicht wirkt als Diffusionsschranke und fördert die Adhäsion der Schichten, die nachfolgend
aufgebracht werden.
In dem der Beschreibung zugrundeliegenden Ausführungsbeispiel wurde auf ein Substrat aus Quarz, das eine Schichtdicke von
10 UOO bis 50 000 8 aufwies, und das als Abdeckung für die vorher
gebildeten Halbleiterbauelemente diente, eine erste Chromschicht durch Aufdampfen aufgebracht. Dabei wurde ein Metallvorrat
zur Erzeugung des Dampfes erhitzt und die Ablagerung auf dem Substrat in gesteuerter Weise vorgenommen. Wenn auf
einem Substrat eine große Anzahl von Halbleiterbauelementen gebildet ist, kann diese erste Schicht gleichzeitig auf dem
ganzen Substrat aufgebracht werden. Die Chromschicht wurde in einer Dicke von 65O bis 750 8 aufgedampft mit einer Geschwindigkeit
von ungefähr 4 8/sec, bei einer Temperatur des Substrats
zwischen 13O0C und l65°C, Die Dicke der aufzubringenden Schicht
hängt ab von der endgültigen Struktur und der Verwendung der Anordnung sowie von den physikalischen Eigenschaften des Substrats
und dem Ausdehnungskoeffizienten des Metalls und des Substratmaterials. In diesem Falle wurde eine Chromschicht von
700 ά auf dem Quarz aufgebracht.
In Pig, 2 ist die Struktur der Fig. 1 dargestellt, auf die eine
Zwischenlage 3 aus Chrom und Kupfer aufgedampft wurde, indem das Aufdampfen von Chrom fortgesetzt wurde unter Zufügung von
Kupfer aus einer separaten Dampfquelle. Dadurch wurde auf der
zuerst aufgedampften Chromschicht eine zweiphasige Struktur
BU 973 007
509817/0689
von Chrom und Kupfer aufgebracht. Zur Bildung dieser Zwischenschicht
kann anstelle der Dampfquellen für Chrom und Kupfer auch eine gemeinsame Dampfquelle für die gewünschte Mischung verwendet
werden. Dieses Verfahren ermöglicht einen den ganzen Bereich umfassenden übergang zwischen den beiden Metallen und stellt die
erforderliche Bindung sicher. In dem beschriebenen Ausführungsbeispiel wurde eine Chrom-Kupfer-Schicht von 500 A mit einer Geschwindigkeit
zwischen 6 und 10 S/sec. innerhalb des bevorzugten Aufdampftemperaturbereichs von 135°C bis l60°C bei einer Temperatur
von 150 C aufgebracht. Beim Erreichen der Schichtdicke von 500 A für die Chrom-Kupfer-Schicht wurde die Chromquelle geschlossen
und die Kupferaufdampfung mit einer Geschwindigkeit
von 12 bis 16 8/sec, fortgesetzt bis zum Erreichen einer Kupferschicht
mit einer Dicke von 9000 $, Diese Schicht ist in Pig«
mit 4 bezeicnnet, Danach wurde die Kupferquelle geschlossen und eine obere Schicht 5 aus Gold aufgedampft (Pig, 3), Das Aufdampfen
der Goldschicht erfolgte mit einer Geschwindigkeit von 5 bis 7 S/sec, bei einer Aufdampftemperatur von 1500C bis eine Schichtdicke
von 1400 A erreicht wurde.
Wenn eine Schichtenfolge von Chrom, Kupfer und Gold nacheinander auf eine Quarzschicht aufgebracht wird, so sind die Schichtdicken
vorzugsweise 650 bis 750 8 für die erste Chromschicht,
450 bis 55O A für die Chrom-Kupfer-Übergangsschicht, 85OO bis
9500 8 für die Kupferschicht und 1250 bis 1550 S für die Goldschicht,
Mit Hilfe bekannter photolithographischer Verfahren wurde die in Fig, 3 dargestellte Struktur maskiert und subtraktiv geätzt
unter Verwendung eines ÄtzVerfahrens, das aus einem doppelten
Bad von Kaliumjodit-Jod (KJ-Jp), gefolgt von KMnO, in kaustischer
Lösung bestand. Dadurch wurde die in Pig, 4 dargestellte Struktur erzeugt, bei welcher die Seitenkanten der zusammengesetzten
Schicht freigelegt sind, wie durch die Bezugszeichen 2, 3, 4 und 5 der Pig, 4 zu erkennen ist.
BU 973 007
509817/0689
Die geätzte Struktur, wie sie in Fig. 4 dargestellt ist, wird einem Erhitzungsprozeß unterworfen in einer inerten Gasatmosphäre,
wie Stickstoff oder Argon, oder in einer reduzierenden Atmosphäre, wie Wasserstoff, während einer bestimmten Zeit und einer Temperatur,
die in dem Diagramm der Fig. 6 dargestellt sind. Die oberen und unteren Grenzen dieser Vierte sind in Fig. 6 als Linien
eingezeichnet. Wenn auf einem Quarzsubstrat eine Schichtstruktur aus Chrom, Kupfer und Gold gebildet wird, findet das Erhitzen
vvorzugsweise bei einer Temperatur von 350 und der dazu korrespondierenden
Zeit von ungefähr 6 Minuten, in einer Wasserstoffatmosphäre statt. Diese Zahlenangaben treffen nur für dieses
Ausführungsbeispiel zu, im allgemeinen hängen die Bedingungen der Wärmebehandlung vom Material des Substrats, von den Metallen
der Schichten, von den Schichtdicken und den physikalischen und chemischen Eigenschaften der verwendeten Materialien ab,
"wenn z.B. das Substrat mit Polyimid überzogen ist, liegt die Temperatur
für die Aufbringung einer Metallschicht zwischen 200 C und 250 C und die Schichtdicken der Metallschichten können größer
werden, z.B, 1000 2 für die erste Ghromschicht und I600 8 für
die oberste Goldschicht.
Ks wird angenommen, daß bei der beschriebenen Wärmebehandlung
das Kupfer in das Gold diffundiert, so daß eine Gold-Kupfer-Lösung über die Kanten des aus den Schichten gebildeten Leiterzuges
diffundiert oder fließt, wie dies in Fig. 5 mit dem Bezugszeichen 6 dargestellt ist. Dieses Fließen wird durch eine Oberflächendiffusion
über die Seitenkanten des Leiterzuges gebildet, die bis zu der Chromschicht reicht und dadurch die Kanten des
Leiterzuges mit einer festen Lösung von Gold und Kupfer versiegelt.
In dem beschriebenen Ausführungsbeispiel wurde festgestellt, daß bei Verwendung eines Quarzsubstrats die oberste Schicht ungefähr..
3U% Kupfer enthielt als Ergebnis der Wärmebehandlung bei 350°
während-vier Minuten. Dabei wurde die Oberflächendiffusion über
BU 973 007
509817/0689
die Seitenkanten der Struktur erreicht. Für die Wärmebehandlung eines Leiters aus Chrom, Kupfer und Gold auf einem Quarzsubstrat
ist eine Wärmebehandlung bei einer Temperatur von 3^5 bis 350
während einer Zeitspanne von 4 bis 10 Minuten in einer Wasserstoff
atmosphäre am günstigsten. Für andere Substrate, z.B. für ein Substrat aus Polyimid, sind andere Bedingungen erforderlich.
Die Dickendes Substrats und der verschiedenen Metallschichten können variiert werden entsprechend den physikalischen und chemischen
Eigenschaften des Substrats und der aufgebrachten Metallsehichten mit besonderer Bezugnahme auf den jeweiligen Elastizitätsmodul
und die Ausdehnungskoeffizienten dieser Materialien.
Bei der in Fig. 5 dargestellten, resultierenden Struktur, die
einem aus Schienten aufgebauten Leiter entspricht, sind die Oberfläche und die Seitenfläche bedeckt mit einem gegen Korrosion
beständigen Metall oder einer Legierung, z.B. Gold, Platin, Palladium, Iridium, Rhodium, Ruthenium oder Osmium, das geeignet
ist für die Herstellung von miniaturisierten elektronischen integrierten Schaltungen.
973 007
509817/0689
Claims (1)
- PATE N TA N SPRÜCHEVerfahren zum herstellen von Dünnschicht-Leiterzügen auf einer als Substrat dienenden, passivierenden Schicht, die einen halbleiterkörper mit integrierten halbleiterbauelementen Dedeckt, dadurch gekennzeichnet, daß nacheinander eine adhäsionsfördernde und als Diffusionsschranke für das Leitermaterial dienende Schicht, eine Leiterschicht unter Bildung einer üoergangszone mit der ersten Scnicht,. und eine Edelmetallschicht aufgebracht werden, daß die Leiterzüge durch Abätzen der nicht als Leiter dienenden Bereiche geoildet werden, und daß die so gebildete Struktur in einer inerten oder reduzierenden Atmosphäre erhitzt wird, derart, daß eine Legierung des Edelmetalls der obersten Schient mit dem Leitermaterial infolge von Qberflächendiffusionseffekten die Seitenkanten der Leiterzüge bedeckt,2, Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nacheinander Schichten aus Chrom, Kupfer und Gold aufgebracht werden,3, Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß das Aufbringen der Schichten durch Aufdampfen erfolgt,4, Verfahren nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Leiterzüge auf eine passivierende Schicht aus Quarz aufgebracht werden,ij. Verfahren nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß das Erhitzen in einer Wasserstoffatmosphäre bei 345 bis 355°C während einer Zeit von 4 bis 10 Minuten erfolgt.6, Verfahren nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Leiterzüge auf eine passivierendeBU 973 Ü07509817/0689-ω- 2U0481Schicht aus einem organischen Polymerisat, insbesondere Polyimid, aufgebracht werden.BU 973 007509817/0689Leerseite
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US406125A US3881884A (en) | 1973-10-12 | 1973-10-12 | Method for the formation of corrosion resistant electronic interconnections |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2440481A1 true DE2440481A1 (de) | 1975-04-24 |
| DE2440481B2 DE2440481B2 (de) | 1977-12-01 |
| DE2440481C3 DE2440481C3 (de) | 1978-08-03 |
Family
ID=23606638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2440481A Expired DE2440481C3 (de) | 1973-10-12 | 1974-08-23 | Verfahren zum Herstellen von Dünnschicht-Leiterzügen auf einem elektrisch isolierenden Träger |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US3881884A (de) |
| JP (1) | JPS5310430B2 (de) |
| BR (1) | BR7408490D0 (de) |
| CA (1) | CA1023876A (de) |
| CH (1) | CH569363A5 (de) |
| DE (1) | DE2440481C3 (de) |
| FR (1) | FR2247820B1 (de) |
| GB (1) | GB1448034A (de) |
| IT (1) | IT1020141B (de) |
| NL (1) | NL7413310A (de) |
| SE (1) | SE401291B (de) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2834221A1 (de) * | 1978-08-04 | 1980-02-14 | Preh Elektro Feinmechanik | Verfahren zur herstellung von loetbaren duennschichtleiterbahnen |
| EP0030633A1 (de) * | 1979-12-17 | 1981-06-24 | International Business Machines Corporation | Nickel-Gold-Nickel-Leitungen für Festkörpervorrichtungen |
| DE3107857A1 (de) * | 1981-03-02 | 1982-09-16 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und herstellung von duennfilmschaltungen mit sehr gut loetbaren leiterbahnschichtsystemen |
| DE3107943A1 (de) * | 1981-03-02 | 1982-09-16 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur herstellung von loetbaren und temperfaehigen edelmetallfreien duennschichtleiterbahnen |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS556833A (en) * | 1978-06-29 | 1980-01-18 | Nippon Mektron Kk | Cirucit board and method of manufacturing same |
| JPS5534414A (en) * | 1978-09-01 | 1980-03-11 | Sumitomo Bakelite Co | Method of manufacturing printed circuit board |
| US4267012A (en) * | 1979-04-30 | 1981-05-12 | Fairchild Camera & Instrument Corp. | Process for patterning metal connections on a semiconductor structure by using a tungsten-titanium etch resistant layer |
| US4360142A (en) * | 1979-06-29 | 1982-11-23 | International Business Machines Corporation | Method of forming a solder interconnection capable of sustained high power levels between a semiconductor device and a supporting substrate |
| US4290079A (en) * | 1979-06-29 | 1981-09-15 | International Business Machines Corporation | Improved solder interconnection between a semiconductor device and a supporting substrate |
| US4335506A (en) * | 1980-08-04 | 1982-06-22 | International Business Machines Corporation | Method of forming aluminum/copper alloy conductors |
| JPS57141942A (en) * | 1981-02-27 | 1982-09-02 | Fuji Electric Corp Res & Dev Ltd | Formation of bump electrode |
| US4505029A (en) * | 1981-03-23 | 1985-03-19 | General Electric Company | Semiconductor device with built-up low resistance contact |
| US4386116A (en) * | 1981-12-24 | 1983-05-31 | International Business Machines Corporation | Process for making multilayer integrated circuit substrate |
| US4396900A (en) * | 1982-03-08 | 1983-08-02 | The United States Of America As Represented By The Secretary Of The Navy | Thin film microstrip circuits |
| DE3343362A1 (de) * | 1983-11-30 | 1985-06-05 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur galvanischen herstellung metallischer, hoeckerartiger anschlusskontakte |
| US4606788A (en) * | 1984-04-12 | 1986-08-19 | Moran Peter L | Methods of and apparatus for forming conductive patterns on a substrate |
| US4851895A (en) * | 1985-05-06 | 1989-07-25 | American Telephone And Telegraph Company, At&T Bell Laboratories | Metallization for integrated devices |
| US4725877A (en) * | 1986-04-11 | 1988-02-16 | American Telephone And Telegraph Company, At&T Bell Laboratories | Metallized semiconductor device including an interface layer |
| US4711791A (en) * | 1986-08-04 | 1987-12-08 | The Boc Group, Inc. | Method of making a flexible microcircuit |
| JP2500523B2 (ja) * | 1990-12-28 | 1996-05-29 | 日本電装株式会社 | 基板および基板の製造方法 |
| GB2255672B (en) * | 1991-05-10 | 1994-11-30 | Northern Telecom Ltd | Opto-electronic components |
| US5288541A (en) * | 1991-10-17 | 1994-02-22 | International Business Machines Corporation | Method for metallizing through holes in thin film substrates, and resulting devices |
| US6498074B2 (en) | 1996-10-29 | 2002-12-24 | Tru-Si Technologies, Inc. | Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners |
| US6882030B2 (en) * | 1996-10-29 | 2005-04-19 | Tru-Si Technologies, Inc. | Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate |
| KR100377033B1 (ko) | 1996-10-29 | 2003-03-26 | 트러시 테크날러지스 엘엘시 | Ic 및 그 제조방법 |
| US6322903B1 (en) | 1999-12-06 | 2001-11-27 | Tru-Si Technologies, Inc. | Package of integrated circuits and vertical integration |
| US6717254B2 (en) | 2001-02-22 | 2004-04-06 | Tru-Si Technologies, Inc. | Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture |
| JP2003023239A (ja) * | 2001-07-05 | 2003-01-24 | Sumitomo Electric Ind Ltd | 回路基板とその製造方法及び高出力モジュール |
| US6787916B2 (en) | 2001-09-13 | 2004-09-07 | Tru-Si Technologies, Inc. | Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity |
| KR100396787B1 (ko) * | 2001-11-13 | 2003-09-02 | 엘지전자 주식회사 | 반도체 패키지용 인쇄회로기판의 와이어 본딩패드 형성방법 |
| US6908845B2 (en) * | 2002-03-28 | 2005-06-21 | Intel Corporation | Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme |
| US6848177B2 (en) | 2002-03-28 | 2005-02-01 | Intel Corporation | Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme |
| US20030183943A1 (en) * | 2002-03-28 | 2003-10-02 | Swan Johanna M. | Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme |
| JP3962039B2 (ja) * | 2004-06-17 | 2007-08-22 | 日東電工株式会社 | 配線回路形成用基板、配線回路基板および金属薄層の形成方法 |
| US7339267B2 (en) * | 2005-05-26 | 2008-03-04 | Freescale Semiconductor, Inc. | Semiconductor package and method for forming the same |
| US10373930B2 (en) * | 2012-08-10 | 2019-08-06 | Cyntec Co., Ltd | Package structure and the method to fabricate thereof |
| JP6563366B2 (ja) * | 2016-06-13 | 2019-08-21 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| CN113133217A (zh) * | 2020-01-15 | 2021-07-16 | 鹏鼎控股(深圳)股份有限公司 | 线路板的制备方法 |
| EP4255126A4 (de) * | 2020-11-27 | 2024-10-02 | Kyocera Corporation | Leiterplatte |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2724663A (en) * | 1952-10-23 | 1955-11-22 | Bell Telephone Labor Inc | Plural metal vapor coating |
| US3458925A (en) * | 1966-01-20 | 1969-08-05 | Ibm | Method of forming solder mounds on substrates |
| US3677843A (en) * | 1970-02-02 | 1972-07-18 | Sylvania Electric Prod | Method for fabricating multilayer magnetic devices |
-
1973
- 1973-10-12 US US406125A patent/US3881884A/en not_active Expired - Lifetime
-
1974
- 1974-08-23 DE DE2440481A patent/DE2440481C3/de not_active Expired
- 1974-08-23 IT IT26541/74A patent/IT1020141B/it active
- 1974-08-30 FR FR7430003A patent/FR2247820B1/fr not_active Expired
- 1974-09-17 GB GB4037674A patent/GB1448034A/en not_active Expired
- 1974-09-20 JP JP10784874A patent/JPS5310430B2/ja not_active Expired
- 1974-10-01 CH CH1318874A patent/CH569363A5/xx not_active IP Right Cessation
- 1974-10-01 SE SE7412333A patent/SE401291B/xx unknown
- 1974-10-03 CA CA210,639A patent/CA1023876A/en not_active Expired
- 1974-10-09 NL NL7413310A patent/NL7413310A/xx not_active Application Discontinuation
- 1974-10-11 BR BR8490/74A patent/BR7408490D0/pt unknown
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2834221A1 (de) * | 1978-08-04 | 1980-02-14 | Preh Elektro Feinmechanik | Verfahren zur herstellung von loetbaren duennschichtleiterbahnen |
| EP0030633A1 (de) * | 1979-12-17 | 1981-06-24 | International Business Machines Corporation | Nickel-Gold-Nickel-Leitungen für Festkörpervorrichtungen |
| DE3107857A1 (de) * | 1981-03-02 | 1982-09-16 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und herstellung von duennfilmschaltungen mit sehr gut loetbaren leiterbahnschichtsystemen |
| DE3107943A1 (de) * | 1981-03-02 | 1982-09-16 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur herstellung von loetbaren und temperfaehigen edelmetallfreien duennschichtleiterbahnen |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5068082A (de) | 1975-06-07 |
| BR7408490D0 (pt) | 1975-07-29 |
| GB1448034A (en) | 1976-09-02 |
| DE2440481B2 (de) | 1977-12-01 |
| SE7412333L (de) | 1975-04-14 |
| FR2247820A1 (de) | 1975-05-09 |
| US3881884A (en) | 1975-05-06 |
| SE401291B (sv) | 1978-04-24 |
| IT1020141B (it) | 1977-12-20 |
| FR2247820B1 (de) | 1976-10-22 |
| CA1023876A (en) | 1978-01-03 |
| NL7413310A (nl) | 1975-04-15 |
| DE2440481C3 (de) | 1978-08-03 |
| JPS5310430B2 (de) | 1978-04-13 |
| CH569363A5 (de) | 1975-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2440481A1 (de) | Verfahren zum herstellen von duennschicht-leiterzuegen auf einem substrat | |
| DE4414729C2 (de) | Werkstoff für die Herstellung eines Leiterrahmens und Leierrahmen für Halbleiterbauelemente | |
| DE2032872A1 (de) | Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse | |
| DE2534397A1 (de) | Verfahren zum herstellen von festwertspeicher enthaltenden integrierten schaltungen | |
| DE1283970B (de) | Metallischer Kontakt an einem Halbleiterbauelement | |
| DE3107943C2 (de) | ||
| DE2509912C3 (de) | Elektronische Dünnfilmschaltung | |
| DE2734176A1 (de) | Verfahren zur herstellung einer halbleiteranordnung | |
| DE1943519A1 (de) | Halbleiterbauelement | |
| DE69219529T2 (de) | Verfahren zum Aufbringen einer Metall- oder Passivierenschicht mit hoher Haftung über einem isolierten Halbleitersubstrat | |
| DE2024494A1 (de) | Verfahren zur Beseitigung von durch Fehlstellen, insbesondere Nadellöcher verursachten Kurzschlüssen in DünnschichtÜberkreuzungen | |
| DE2230171A1 (de) | Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile | |
| DE1946673A1 (de) | Verbesserte Aluminiummetallisierung auf einem Monolithen | |
| DE1765003B2 (de) | Verfahren zum herstellen von bezueglich des rauschens und des uebergangswiderstandes verbesserten integrierten duennfilmschaltungen | |
| DE1690521B2 (de) | Loetbarer kontaktanschluss fuer einen tantalnitrid-schichtwiderstand | |
| DE3151557C2 (de) | ||
| DE2351664B2 (de) | Verfahren zum elektrolytischen Ätzen einer Dünnschicht aus Gold, Platin und/oder Rhodium | |
| DE3704200A1 (de) | Verfahren zur herstellung einer verbindung zwischen einem bonddraht und einer kontaktflaeche bei hybriden dickschicht-schaltkreisen | |
| DE1764937C3 (de) | Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung | |
| DE2834221C3 (de) | Verfahren zur Herstellung von Dünnschichtleiterbahnen | |
| DE2649091A1 (de) | Verfahren zum abscheiden von leitenden schichten auf substraten | |
| DE2311660C3 (de) | Verfahren zum partiellen Galvanisieren eines Halbleiterkörpers aus Silizium | |
| DE2253196A1 (de) | Verfahren zum partiellen galvanisieren eines nicht- oder halbleitenden stoffes | |
| DE4139908A1 (de) | Halbleiteranordnung mit metallschichtsystem sowie verfahren zur herstellung | |
| DE1283073B (de) | Verfahren zur chemischen Abscheidung von haftfesten Legierungsschichten, z. B. Nickel-Phosphor-Schichten, mit stabilisierten elektrischen Widerstandswerten auf elektrisch nichtleitenden Unterlagen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| 8339 | Ceased/non-payment of the annual fee |