DE2362365C3 - Method and arrangement for the transmission of digital information, which is subdivided into character signals, each with N information-carrying signal elements - Google Patents
Method and arrangement for the transmission of digital information, which is subdivided into character signals, each with N information-carrying signal elementsInfo
- Publication number
- DE2362365C3 DE2362365C3 DE19732362365 DE2362365A DE2362365C3 DE 2362365 C3 DE2362365 C3 DE 2362365C3 DE 19732362365 DE19732362365 DE 19732362365 DE 2362365 A DE2362365 A DE 2362365A DE 2362365 C3 DE2362365 C3 DE 2362365C3
- Authority
- DE
- Germany
- Prior art keywords
- information
- signal elements
- character
- transmission
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 title claims description 25
- 238000000034 method Methods 0.000 title claims description 12
- 230000001419 dependent effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
- H04L13/02—Details not particular to receiver or transmitter
- H04L13/08—Intermediate storage means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Communication Control (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
2. Anordnung zur Ausführung des Verfahrens »5 nach Anspruch 1, gekennzeichnet durch einen Sender mit einem ersten Zwischenspeicher für informationsführende Signalelemente durch einen zweiten Zwischenspeicher zur gleichzeitigen Speicherung von aus dem ersten Zwischenspeicher ausgelesener. N—n Signalelementen, durch eine Logikschaltung, die abhängig von N—«Signalelementen π Signalelemente erzeugt, die zur Erzielung eines zulässigen Zdchensignals aus N Signalelementen den im zweiten Zwischenspeicher vorhandenen Signalelementen hinzugefügt werden, durch Mittel zum Ausleiten der Zeichensignale aus dem Speicher, durch einen im Empfänger angeordneten mit N — »Stufen und mit der Rate der ankommenden Signalelemente weiterschaltbaren Zähler, während er in η Stufen stillsteht, durch einen Zwischenspeicher m:i N Stufen, in dem die Reihen der ankommenden Signalelemente eingeleitet werden, und der durch die Zählimpulse des Zählers so weitergeschaltet wird, daß die während der Stillstandsposition des Zählers ankommenden Signalelemente verschwinden, und durch eine Taktimpulsquelle, die zur Wiederherstellung der unsprünglichen, aus N Signalelementen bestehenden Zeichensignalc den Zwischenspeicher immer dann leert, wenn dessen N Positionen mit Signalelementen gefüllt sind.2. Arrangement for carrying out the method »5 according to claim 1, characterized by a transmitter with a first buffer for information-carrying signal elements through a second buffer for the simultaneous storage of readings from the first buffer. N-n signal elements, by a logic circuit which, depending on N- «signal elements, generates signal elements that are added to the signal elements present in the second buffer memory in order to achieve a permissible character signal from N signal elements, by means for extracting the character signals from the memory, by a arranged in the receiver with N - »stages and with the rate of the incoming signal elements indexable counter, while it stands still in η stages, through a buffer m: i N stages, in which the rows of incoming signal elements are initiated, and by the counting pulses of the Counter is switched so that the incoming signal elements disappear during the standstill position of the counter, and by a clock pulse source that empties the buffer to restore the original, consisting of N signal elements, whenever its N positions are filled with signal elements.
5555
6060
Die Erfindung betrifft ein Verfahren und eine Anordnung zur Übertragung von digitaler Information, die in Zeichensignale mit jeweils N informationführenden Signalelementen unterteilt ist, wobei das Auftreten bestimmter, unerwünschter Zeichen oder Zeichenkombinationen in der Übertragung unterdrückt wird.The invention relates to a method and an arrangement for the transmission of digital information which is subdivided into character signals each having N information-carrying signal elements, the occurrence of certain undesired characters or character combinations in the transmission being suppressed.
Beispielsweise werden bei der Fernschreib- und Datenübertragung Zeichensignale mit 5, 6 oder 7 Bits gesendet, die Information führen, Einige dieser Zeichen oder Zeichenkombinationen dienen der Herstellung oder Handhabung von Leitungswegen. So bedeutet beispielsweise beim Fernschreiben die Zeichenkombination ZCZC, daß der nachfolgende Text als Adresseninfonnation zu interpretiere« ist, während die Zeichenkombination NNNN das Ende der Verbindung angibt, worauf diese automatisch unterbrochen wird. In der Datenübertragung im 7er-Kode (CCITT Alphabet Nr. 5) besitzen einzelne Zeichensignale eine entsprechende Funktion.For example, character signals with 5, 6 or 7 bits are used in telex and data transmission sent, which carry information, Some of these characters or combinations of characters are used for production or handling of cable routes. For example, in telex, means the combination of characters ZCZC that the following text is to be interpreted as address information, while the character combination NNNN indicates the end of the connection, whereupon it is automatically interrupted will. In the data transmission in the 7-digit code (CCITT alphabet no. 5) individual character signals have a corresponding function.
In bestimmten Fällen muß ein Text buchstabiert -.verden, wobei der Text lediglich Zeichensignale enthalten soll, d. h. also keine Zeichen, die den Instruktionen »Wagenrücklauf«, »Neue Zeile«, »Zeichenverschiebung«, »Buchstabenverschiebung«, i/Ziffernverschiebung« und so weiter entsprechen.In certain cases a text must be spelled -.verden, which text only contains character signals should, d. H. so no characters that correspond to the instructions "carriage return", "new line", "character shift", "Letter shift", i / digit shift "and so on.
In anderen Fällen wiederum muß eventuell über die Verbindung der Fernschreibmaschine eine derartige binäre Information übertragen werden, die bei Unterteilung in Zeichen für die Übertragung auf zufällige Weise leitungswegeherstellende Zeichen- oder Buchstabenkombinationen verursachen können, die beispielsweise bewirken, daß die Verbindung während der Übertragung einer Nachricht automatisch abgeschaltet wird. Eine solche binäre Information kann etwa aus binären Meßwerten bestehen.In other cases, on the other hand, it may be necessary to use the telex typewriter connection binary information is transmitted, which when divided into characters for transmission to random Wise route-establishing character or letter combinations that for example, cause the connection to be automatic during the transmission of a message is switched off. Such binary information can consist, for example, of binary measured values.
Zur Berücksichtigung all dieser Fälle mußte man bisher solche zufällig auftretenden »Nichtzeichensignale« im Sender durch andere Zeichenkombinationen, z. B. doppelte Buchstaben oder Zeichen ersetzen. Im Empfänger mußten die doppelten Zeichen wieder in die ursprünglichen einzelnen Zeichen zurückverwandelt werden.In order to take into account all these cases, one had to date such randomly occurring "non-sign signals" in the transmitter by other character combinations, e.g. B. double letters or characters substitute. In the receiver, the duplicate characters had to be returned to the original individual characters be transformed back.
Die zur Zeichenumwandlung erforderliche Ausrüstung war relativ umfangreich und kostspielig. Außerdem ergab sich eine vom Zuia'.l abhängige Verarbeitungsgeschwindigkeit der Information. Dieser Nachteil führte auch dazu, daß zur Berücksichtigung von Zufällen mit einer großen Anzahl nahe beieinander liegender doppelter Zeichen der Zwischenspeicher überdimensioniert werden mußte, der zur Übertragung erforderlich ist, damit man eine ausreichende Sicherheit erreichte.The equipment required for character conversion was relatively large and expensive. In addition, the processing speed was dependent on the Zuia'.l of information. This disadvantage also made it necessary to take into account coincidences with a large number close to each other lying double characters the buffer had to be oversized, the for Transmission is necessary in order to achieve sufficient security.
Das erfindungsgemäße Verfahren zur Übertragung von Information, die in Zeichensignale mit jeweils N informationführenden Zeichenelementen unterteilt ist, wobei das Auftreten bestimmter, unerwünschter Zeichen oder Zeichenkombinationen in der Übertragung unterdrückt wird, vermeidet diese Nachteile. Das Verfahren zeichnet sich gemäß der Erfindung dadurch aus, daß im Sender eine Folge informationführender Signalelemente erzeugt wird, die in Teile mit N- η Signalelemente unterteilt ist, wobei durch Komplettierung jedes Teiles mit η Signalelementen neue Zeichensignale gebildet und derart ausgewählt werden, daß lediglich erlaubte Zeichen entstehen und zum Empfänger übertragen werden, und daß im Empfänger die Teile mitW — η Signalclemcnten durch Entfernen der η Signalelcmente für jedes Zeichensignal wiederhergestellt werden, so daß eine Folge von Signalelementen entsteht, die die ursprüngliche Information führt und die in die ursprünglichen Zeichensignale aus η Informationselementen unterteilt wird.The method according to the invention for the transmission of information which is subdivided into character signals each having N information-carrying character elements, the occurrence of certain undesired characters or character combinations in the transmission being suppressed, avoids these disadvantages. The method is characterized according to the invention in that a sequence of information-carrying signal elements is generated in the transmitter, which is divided into parts with N- η signal elements, with each part being completed with η signal elements, new character signals are formed and selected in such a way that only allowed Characters arise and are transmitted to the receiver, and that in the receiver the parts with W - η Signalclemcnten are restored by removing the η Signalelcmente for each character signal, so that a sequence of signal elements is created, which carries the original information and which in the original character signals from η Information elements is divided.
Die erfindungsgemäße Anordnung zur AusführungThe arrangement according to the invention for execution
dieses Verfahrens ist gekennzeichnet durch einen Sender mit einem ersten Zwischenspeicher für informationsführende Signalelemente, durch einen zweiten Zwischenspeicher zur gleichzeitigen Speicherung von aus dem ersten Zwischenspeicher ausgelesenen Ν—η Signalelementen, durch eine Logikschaltung, die abhängig von den N—n Signalelementen /i Signalelemente erzeugt, die zur Erzielung eines zulässigen Zeichensignals aus N Signalelementen den »m zweiten Zwischenspeicher vorhandenen Signalelementen hinzugefügt werden, durch Mittel zur Ausleitung der Zeichensignale aus dem Speicher, durch einen im Empfänger angeordneten, mit Ν—π Stufen und mit der Rate der ankommenden Signalelemente weiterschaltbaren Zähler, während er in η Stufen stillsteht, durch einen Zwischenspeicher mit N Stufen, in den die Reihen der ankommenden Signalelemente eingeleitet werden und der durch die Zählimpulse des Zählers so weitergeschaltet wird, daß die während der Stillstandsposition des Zählers ankommenden Signalelemente verschwinden, und durch eine Taktimpulsquelle die zur Wiederherstellung der ursprünglichen, aus N Signalelementen bestehenden Zeichensignale den Zwischenspeicher immer dann leert, wenn dessen N Positionen mit Signalelementen gefüllt sind.This method is characterized by a transmitter with a first buffer for information-carrying signal elements, by a second buffer for the simultaneous storage of Ν-η signal elements read from the first buffer, by a logic circuit which generates / i signal elements depending on the N-n signal elements, the signal elements present in the second buffer memory in order to achieve a permissible character signal from N signal elements are added by means for extracting the character signals from the memory by a counter which is arranged in the receiver and can be advanced with Ν - π steps and at the rate of the incoming signal elements, while it stands still in η steps, through a buffer memory with N steps, into which the rows of incoming signal elements are introduced and which is switched on by the counting pulses of the counter so that the signal elements arriving during the standstill position of the counter te disappear, and by means of a clock pulse source the character signals consisting of N signal elements to restore the buffer memory empties whenever its N positions are filled with signal elements.
Zur ausführlicheren Erläuterung der Erfindung wird auf die in der Zeichnung dargestellten Ausführungsbeispiele Bezug genommen. Darin zeigtFor a more detailed explanation of the invention, reference is made to the exemplary embodiments shown in the drawing Referenced. In it shows
Fig. 1 das erfindungsgemäße Prinzip mit binären Serien von Signalelementen,1 shows the principle according to the invention with binary series of signal elements,
Fig. 2 eiine Übertragungsanordnung mit einem Sender und einem Empfänger, zur Ausführung des erfindungsgeinäßen Verfahrens,Fig. 2 shows a transmission arrangement with a Transmitter and a receiver for carrying out the method according to the invention,
F i g. 3 die Serien von Signalelementen im Sender an verschiedenen Punkten der Senderanordnung,F i g. 3 the series of signal elements in the transmitter at different points in the transmitter arrangement,
F i g. 4 die; Serien von Signalelementen an verschiedenen Punkten des Empfängers,F i g. 4 the; Series of signal elements at different points of the receiver,
Fig. 5 die Serien von Signalelementen in einer weiteren Ausführungsform der Erfindung und \° Fig. 5 shows the series of signal elements in a further embodiment of the invention and \ °
F i g. 6 die Serien von Signalelementen bei Weglassung des Start- und des Stopsignals. F i g. 6 the series of signal elements when the start and stop signals are omitted.
Die Zeile α in F i g. 1 zeigt aus aufeinanderfolgenden Zeichen bestehende Reihen oder Serien gemäß CCITT-Alphabet Nr. 2, wobei jedes Zeichen aus fünf informationsführenden Bits besteht. Bei Übertragung einer Signalelementserie, in der »1« und »0« nach dem Zufall bzw. beliebig abwechseln, z. B. bei der Übertragung eines Meßergebnisses oder von Tabellen mit Figuren, kann es vorkommen, daß solche Signalelementkombinationen auftreten, die beispielsweise einen unerwünschten Wagenrücklauf oder einen unerwünschten Zwischenraum bewirken. Zur Vermeidung derartiger unerwünschter Zeichenkombinationen werden gemäß der Erfindung die binären Signalelemente in Gruppen mit vier Bits pro Gruppe (1, 2, 3 usw.) gemäß Zeile 6 in Fig. 1 kombiniert. Nach jeder Gruppe mit vier Bits wird ein Zwischenraum für ein zusätzliches Bit freigelassen, das hinzugefügt wird zur Bildung einer neuen Gruppe mit fünf Bits gemäß Zeile c, die gesendet werden. Diese Gruppen haben nun beim Fernschreiben eine ganz andere Bedeutung, wie aus der Zeile d in F i g. 1 hervorgeht.The line α in FIG. 1 shows rows or series consisting of consecutive characters in accordance with CCITT alphabet no. 2, each character consisting of five bits of information carrying information. When transmitting a series of signal elements in which "1" and "0" alternate randomly or at will, e.g. B. when transmitting a measurement result or tables with figures, it can happen that such combinations of signal elements occur, for example, cause an undesirable carriage return or an undesirable gap. To avoid such undesired combinations of characters, according to the invention, the binary signal elements are combined in groups with four bits per group (1, 2, 3, etc.) according to line 6 in FIG. After each group of four bits, a space is left for an additional bit, which is added to form a new group of five bits according to line c, which are sent. These groups now have a completely different meaning in telex, as shown in line d in FIG. 1 shows.
Indem man die jsder Gruppe mit vier Bits hinzugefügte »1« oder »0« entsprechend auswählt, kann man festlegen, welches Zeichen im übertragenen Text auftreten darf. Die folgende Tabelle zeigt Beispiele von Zeichen, die in zufälligen Kombinationen nicht auftreten dürfen:By adding the js to the four-bit group If you select »1« or »0« accordingly, you can specify which character is to be used in the transmitted text may occur. The following table shows examples of characters that fail in random combinations may occur:
00010 Wagenrücklauf00010 carriage return
01000 Neue Zeile01000 New line
Hill ZeichenverschiebungHill sign shift
11011 Zahlenverschiebung11011 Shift of numbers
00100 Zwischenraum00100 space
00000 Zeichen Nr. 3200000 character no.32
Es sei angenommen, daß das zusätzliche Bit in F i g. 1 als letztes hinzugefügt wird. Wenn nun dieses Extrabit beispielsweise im Alphabet Nr. 2 als »1« gewählt wird mit der Ausnahme, daß die Bits 1, 2, 4 eine »1« sind, können die obenerwähnten Zeichen Wagenrücklauf, Neue Zeile, Zeichenverschiebung, Zahlenverschiebung, Zwischenraum, Zeichen Nr. 32 bei der Übertragung niemals auftreten. Ebenso werden andere Zeichen mit einer »0« als letztes Bit in der Übertragung nicht erscheinen. Unter diesen Zeichen befinden sich N und C, so daP die Zeichenkombinationen ZCZC und NNNN (Adresseninformation bzw. Ende der Übertragung) nicht zufällig vorkommen können.Assume that the additional bit in FIG. 1 is added last. If now this Extra bit is selected as "1" in alphabet number 2, for example, with the exception that bits 1, 2, 4 are a "1", the characters mentioned above can be carriage return, new line, character shift, Number shift, space, number 32 characters never occur during transmission. Likewise be other characters with a "0" as the last bit in the transmission do not appear. Under these signs if N and C are located, then the character combinations are ZCZC and NNNN (address information or end of transmission) are not random can occur.
Im Fmpfänger wird jedes fünfte Bit gemäß Zeile e in F i g. 1 unterdrückt. Die so erhaltenen binären Serien werden in Gruppen mit fünf Bits unterteilt (Zeile /in Fig. 1), so daß man wieder die ursprünglichen Impulsserien erhält.In the receiver, every fifth bit according to line e in FIG. 1 suppressed. The binary series obtained in this way are subdivided into groups of five bits (line / in FIG. 1) so that the original series of pulses is obtained again.
Das zusätzliche Bit wurde im Sender nach der Gruppe mit vier Bits eingefügt. Ebenso kommt ein Einfügen am Anfang oder zwischen den vier Bits in Frage, wobei dann das Kriterium, daß das zusätzliche Bit. eine »1« oder »0« sein soll, so gewählt wird, daß die unerwünschten Zeichen in der Übertragung nicht vorkommen können.The additional bit was inserted in the transmitter after the four-bit group. Also comes a Insert at the beginning or between the four bits in question, the criterion being that the additional Bit. a "1" or "0" is chosen so that the unwanted characters in the transmission cannot occur.
Die beschriebene Methode ist auch bei Zeichenlängen mit mehr oder weniger als fünf Bits anwendbar. Im CCITT-Kode Nr. 5 mit sieben informationführenden Bits wird der Bitfluß im Sender in Grupper, von 6 Bits unterteilt, während ein 7. zusätzliches Bit hinzugefügt und dem Empfänger wieder weggenommen wird.The method described can also be used for character lengths with more or less than five bits. In the CCITT code no.5 with seven information-carrying bits, the bit flow in the transmitter is in groups, divided by 6 bits, while a 7th additional bit is added and taken away from the receiver will.
Prinzipiell ist eine Unterteilung Jn Gruppen mit N-n Bits im Sender ausführbar, wobei N die normale Länge eines Zeichensignals und η eine beliebige Zahl kleiner als N ist. In der Regel ist jedoch η gleich 1.In principle, a subdivision of Jn groups with Nn bits can be carried out in the transmitter, where N is the normal length of a character signal and η is any number smaller than N. As a rule, however, η is equal to 1.
Anfang und Ende einer Nachricht kann man auch direkt übertragen, während lediglich ein Teil der Übertragung gemäß der Erfindung verarbeitet wird.The beginning and end of a message can also be transmitted directly, while only part of the Transmission is processed according to the invention.
In F i g. 2 ist eine Anordnung zur Ausführung des erfindungsgemäßen Verfahrens dargestellt. Ihre Funk'.icn wird an Hand der Diagramme nach F i g. 3 und 4 erläutert. Im Sender S gehen die ankommenden Signale vom Eingang 8 über Gatter 11, die durch einen Positionszähler 13 gesteuert werden, in einen Zwischenspeicher 12.In Fig. 2 shows an arrangement for carrying out the method according to the invention. Your Funk'.icn is based on the diagrams according to Fig. 3 and 4 explained. In the transmitter S , the incoming signals from the input 8 go via gates 11, which are controlled by a position counter 13, into a buffer store 12.
Die Vorwärtsschaltung im Positionszähler 13 entspricht der Gescnwindigkeit der Datenimpulse und erscheint auf Zeile α in F i g. 3. Die Gatter 11 wer= den so gesteuert, daß das erste Datenbit zur ersten Position im Zwischenspeicher geht, das zweite Datenbit zur zweiten Position usw., bis der gesamte Zwischenspeicher, der >m Ausführungsbeispiel vier Positionen aufweist, gefüllt ist, worauf der Positionszähler 13 in seine Ausgangsposition zurückgeschaltet wird und das Einleiten der Impulse wieder an der ersten Position beginnt.The forward switching in position counter 13 corresponds to the speed of the data pulses and appears on line α in FIG. 3. The gates 11 are controlled so that the first data bit goes to the first position in the buffer, the second data bit to the second position, and so on, until the entire buffer, which has four positions, is filled, whereupon the position counter 13 is switched back to its starting position and the introduction of the pulses begins again at the first position.
Das Ausleiten der Datenbits aus dem Zwischenspeicher 12 erfolgt über eins Gatter 14. gesteuert durch einen zweiten Positionszähler 16. dessen W'eitersclialtgeschwindigkeit um 25° n größer ist als diejenige des Positionszählers 13. Die Weiterschaltimpulse für beide Positionszähler kommen von einem Taktgenerator 10. in dem ein Ausgang ο Impulse liefert, entsprechend der Rate der ankommenden Datenimpulse gemäß Zeile α in Fi g. 3. Der Ausgang b liefert Serieninnpulse gemäß Zeile b in Fig. 3, deren Geschwindigkeit um 2.V1U größer ist als die Geschwindigkeit der Impulse am Ausgang <i. Am Ausgang r wird ein impulsförmigex Signal erzeugt, das während jedes 5. Ausgangsimpulses am Ausgang b auftritt, und eine Dauer um etwa einer Impulslänge gemäß Zeile C in Fig. 3 aufweist. Die Sicnale h und c gehen in die Eingänge eines UND-Gatters 7, an dessen Ausgang man Impulsseriep entsprechend Zeile d in F i g. 3 erhält Die Serien stimmen mit den Impulsserien h ühcrein, wobei jedoch jeder 5. Impuls h unterdrückt ist.The data bits are routed out of the buffer store 12 via a gate 14, controlled by a second position counter 16, whose advancing speed is 25 ° n greater than that of the position counter 13. The advancing pulses for both position counters come from a clock generator 10 an output ο supplies pulses, corresponding to the rate of the incoming data pulses according to line α in Fi g. 3. The output b supplies initial series pulses according to line b in FIG. 3, the speed of which is 2.V 1 U greater than the speed of the pulses at the output <i. A pulse-shaped x signal is generated at output r, which occurs during every 5th output pulse at output b and has a duration of approximately one pulse length according to line C in FIG. The Sicnale h and c go into the inputs of an AND gate 7, at the output of which a series of pulses corresponding to line d in FIG. 3 receives The series agree with the pulse series h ühcrein, however every 5th pulse h is suppressed.
Die aus dem Zwischenspeicher 12 ausgelesenen Datenbits gelangen zu einem Schieberegister 15. das im Ausführungsbeispiel vier Positionen umfaßt. Gemäß der Erfindung werden die Zcichcnsignale so verändert, daß die Zeichensignale \>S\ der Einführung. 7. E. Wagenrücklauf. Zeichenverschiebung, nicht infolcc einer übertragung zufälliger binäre: r^;"Lu auftreten können. Von den eingangs erwähnten sechs Zeichen enden zwei mit *]". während die übrigen vier mit »fk enden. Wenn man deshalb in der Übertragung das 5. Bit in den Zeichen »1" bzw. »()" ersetzt, besteht nicht die Gefahr, daß ein unerwünschtes Zeichen auftritt. Man erkennt, daß die beiden Zeichen, die mit »1« enden, jeweils eine »1" an der ersten, zweiten und vierten Position aufweisen, während die übrigen Zeichen, die mit *()« aufhören. die^e Bedingungen nicht erfüllen.The data bits read out from the buffer store 12 reach a shift register 15 which, in the exemplary embodiment, comprises four positions. According to the invention, the drawing signals are changed so that the drawing signals \> S \ of the introduction. 7. E. Carriage return. Shifting of characters, not as a result of the transmission of random binary: r ^; "Lu can occur. Of the six characters mentioned at the beginning, two end with *]". while the other four end with »fk. If you therefore replace the 5th bit in the characters »1" or »()" in the transmission, there is no risk of an undesired character appearing. You can see that the two characters that end with "1" each have a "1" in the first, second and fourth position, while the other characters that end with * () "do not meet the conditions.
Zur Ermittlun». oh eine »1- oder »0« den im Schieberegister aufgezeichneten vier Bits hinzugefügt werden soll, dient ein UND-Gatter 17 mit drei Eingängen, angeschlossen an die erste, zweite und vierte Position im Schieberegister. Das UND-Gatter 17 erzeugt ein Signal »1". wenn die«e Position eine ■<■. 1« enthält, d. h. ein Zcichensignal. df.s die Übertragung einer Zeichenverschiebung oder einer Zahlenverschiebung angibt (vgl. die obengenannte Tabelle), wenn das nachfolgende Signal eine »1- sein soll, während kein Ausganessignal erzeugt wird, wenn diese Bedineune nicht erfüllt ist. d. h. wenn eine zufällig auftretende /0" zur übertragung eines unerwünschten Zeichensignals führt. Das Ausleiten dieser »1" oder »0« erfolgt abhängig vom Inhalt des Schieberegisters 15 in Serienform so, daß eine »1« oder »0'< abhängig vom Zustand eines bistabilen Fiipflops zur letzten Position des Schieberegisters geht und zusammen mit den aufgezeichneten vier Bits auf die Leitung 9 herausgeschoben wird. Das bistabile Flipflop 19 wird auf »Ο* oder »1« gesetzt, wobei diese Position vom Ausgangssignal des UND-Gatters 17 abhängt, das auf einen der Eingänge des UND-Gatters 21 geht, dessen Ausgangssignal das Flipflop auf die Position *f> schaltet, oder über ein Umkehrgatter 23 zu einem der Eingänge eines UND-Gatters 22. dessen Ausgangssignal das Flipflop 19 auf die Position »1« schaltet Der andere Eingang der UND-Gatter 21 und 22 erhält ein Eingangssignal vom Taktgenerator 10 gemäß Zeile e in F i g. 3, das in der Zeit auftritt, in der vier Datenimpulse dem Schieberegister 15 mit Sicherheit zugeführt sind, jedoch früh genug, damit das Flipflop 19 abhängig von den Ausgangssignalcn des UND-Gatters 17 bereits gesetzt ist, wenn das Herausschieben einer Gruppe mit vier Bits, die im Schieberegister aufgezeichnet sind, beginnt. Das Weitcrschalten des Schieberegisters 15 und das Auslesen der Stellung des Flipflops 19 über das UND-Gatter 18 auf die erste Stufe des Schieberegisters erfolgt durch Impulse des Taktgcneralors gemäß Zeile / in Fig. T. woraus man erkennt, daß die vier ersten Diitenimpulse unverändert übertragen werden, daß jedoch ein zusätzliches Bit H1 auf sie folgt. Danach folgt auf die vier nachfolgenden Datenimpulse ein zusätzliches Bit /:.,. Die Geschwindigkeit ist um 25° « größer als diejenige des zugefühiten Datcnsignals.To the investigation ». oh a “1” or “0” is to be added to the four bits recorded in the shift register, an AND gate 17 with three inputs, connected to the first, second and fourth position in the shift register, is used. The AND gate 17 generates a signal "1" if the "e position contains a ■ <■. 1", ie a character signal. Df.s indicates the transmission of a character shift or a number shift (cf. the table above), if the following signal should be a »1-, while no output signal is generated if this condition is not met, ie if a randomly occurring / 0" leads to the transmission of an undesired character signal. The output of these "1" or "0" takes place depending on the contents of the shift register 15 in serial form so that a "1" or "0"<depending on the status of a bistable flip-flop goes to the last position of the shift register and together with the recorded four bits on line 9. The bistable flip-flop 19 is set to "Ο *" or "1", this position depending on the output signal of the AND gate 17, which goes to one of the inputs of the AND gate 21, the output of which is the flip-flop switches to position * f>, or via a reverse gate 23 to one of the inputs of an AND gate 22, whose output signal switches flip-flop 19 to position "1". The other input of AND gates 21 and 22 receives an input signal from the clock generator 10 according to line e in FIG. 3, which occurs at the time in which four data pulses are reliably fed to the shift register 15, but early enough for the flip-flop 19 to be dependent on the output signals of the AND Gate 17 is already set when shifting out of a group of four bits recorded in the shift register begins. The switching of the shift register 15 and the reading of the position of the flip-flop 19 via the AND gate 18 to the first stage of the shift register is carried out by pulses of the clock generator according to line / in FIG but that it is followed by an additional bit H 1 . The four subsequent data pulses are then followed by an additional bit /:.,. The speed is around 25 ° 'greater than that of zugefühiten Datcnsignals.
Im Empfänger gehen die ankommenden Dateni"inulse in eil Schieberegister 30 r;< fünf Positionen pertiäß Zei'e α in Fig. 4. Ein Taktgenerator 24 er-In the receiver, the incoming data pulses go to a shift register 30r ; <five positions according to line α in FIG. 4. A clock generator 24 generates
ao zeugt Serien von Schrittschaltimpulsen gemäß Z. "'Ie /» in Fig.'! P.-r erste Impuls kommt gleichzeitig mit der Vorderfinnke des ersten Datenimpulses an. Die Serien der Schrittschallimpiilse b gehen in einen ersten Zähler 25. der fünf Stufen aufweist, d. h. zum Beispiel ein Ringzähler mit fünf Stufen ist. Das Ausgangssig'ial des Zählers 25 ist positiv, mit der Aus-ρ>Ί-·^. wmi der Zähler in der Position 5 jcniitß Zeile d in F i g. 4 steht. Das Ausgangssignal d geht zu einem der Eingänge eines UND-Gatters 26. das an seinem anderen Eingang Impulsserien vom Taktimpulsgcnerator 24 gemäß Zeile e ir F i ^. 4 erhält. Diese Impulsscrien besitzen die gleiche Impulsfrequenz wie die Impulsserien b, sind jedoch annähernd um eine halbe Impulsposition versetzt. Der Ausgang des UND-Gatters 26 erzeugt somit Impulsserien gemäß Zeile / in Fi g. 4, in denen der 5. Impuls unterdrückt ist. Die Impulse gehen als Schrittschaltimpulse auf einen zweiten Zähler 27, einen Ringzähler mit fünf Stufen. Dieser wird bei jedem ankommenden Datenimpuls um eine Stufe weiter geschaltet, jedoch nicht durch die zusätzlichen Impulse E1, E1, usw.. da der Ausgangsimpuls vom UND-Gatter 26 während diesen Impulsen gemäß Zeile /in F i g. 4 gesperrt ist. Der Zähler 27 liefert jeweils beim Weiterschalten einen Schrittschaltimpuls an ein Schieberegister 30. das auch die ankommenden Datenimpulse erhält. Wenn das Schieberegister 30 somit durch die Schrittschaltimpulse des Zählers 27 weitergeschaltet wird, erfolgt dagegen keine Weiterschaltung während der zusätzlichen Impulse E1. E., usw., so daß diese Tmpulsc verschwinden. Lediglich die auf den Extraimpuls folgenden Datenimpulse gehen gemäß Zeile g in Fig. 4 zum Schieberegister. Das Schieberegister 30 enthält somit eine Gruppe von fünf Bits in ihrer ursprünglichen Form. Der Zähler 27 liefert somit an seiner Position 5 einen Ausgangsimpuls auf einen der Eingänge eines UND-Gatters 28 gemäß Zeile h in F i g. 4. Der andere Eingang des UND-Gatters 28 erhält Impulsserien gemäß Zeile b in F i g. 4, so daß am Ausgang des UND-Gatters 28 ein Impuls gemäß Zeile / in F i g. 4 auftritt. Dieser Impuls dient zur Steuerung eines Gatters 29, das den Inhalt des Schieberegisters 30 parallel auf ein Schieberegister 31 mit fünf Stufen schiebt, aus dem er in an sich bees kannier Weise gernäß Zeile k in F i g. 4 ausgeleitet werden kann.ao shows series of stepping pulses according to Z. "'Ie /" in Fig.'! P.-r first pulse arrives simultaneously with the front fin of the first data pulse. The series of stepping sound pulses b go into a first counter 25, which has five stages The output signal of the counter 25 is positive, with which the counter is in position 5 with line d in FIG. The output signal d goes to one of the inputs of an AND gate 26. which at its other input receives pulse series from the clock pulse generator 24 according to line e ir F i ^. 4. These pulse series have the same pulse frequency as the pulse series b, but are approximately one The output of the AND gate 26 thus generates pulse series according to line / in Fig. 4, in which the 5th pulse is suppressed will be i switched one step further with each incoming data pulse, but not by the additional pulses E 1 , E 1 , etc. since the output pulse from AND gate 26 during these pulses according to line / in FIG. 4 is blocked. The counter 27 delivers a stepping pulse to a shift register 30 each time it is switched on, which also receives the incoming data pulses. If the shift register 30 is thus switched on by the stepping pulses of the counter 27, on the other hand no switching takes place during the additional pulses E 1 . E., etc., so that these T mpulsc disappear. Only the data pulses following the extra pulse go to the shift register according to line g in FIG. 4. The shift register 30 thus contains a group of five bits in their original form. The counter 27 thus supplies an output pulse at its position 5 to one of the inputs of an AND gate 28 according to line h in FIG. 4. The other input of the AND gate 28 receives pulse series according to line b in FIG. 4, so that at the output of AND gate 28 a pulse according to line / in F i g. 4 occurs. This pulse is used to control a gate 29, which shifts the content of the shift register 30 in parallel to a shift register 31 with five stages, from which it can be extracted in a manner that is per se according to line k in FIG. 4 can be diverted.
F i g. 5 zeigt eine alternative Ausführungsfonn zur Lieferung der Datenimpulse vom ZwischenspeicherF i g. 5 shows an alternative embodiment to FIG Delivery of the data pulses from the buffer
7 87 8
12 zum Schieberegister 15 in Fig. 2. In diesem Fall Zeichen entspricht, die während einer übertragung12 to the shift register 15 in Fig. 2. In this case, characters correspond to the during a transmission
bestehen die Impulse b aus Impulsserien mit einer zugeführt werden. the pulses b consist of a series of pulses with a to be supplied.
derart hohen Impulsfrequenz, daß eine Übertragung In einem Start-Stop-System. in dem jedem Zeichen der Impulse in Serienform während eines Teiles einer ein Startimpuls vorausgeht bzw. ein Stopimpuls nach-Datenimpulsperiode möglich wird. 5 folgt, gehen lediglich die inlormationsführenden Der Ausgang des UND-Gatters 7 ist normalerweise Impulse zum Zwischenspeicher. Heim Aiislciten der gesperrt und lediglich während einer kurzen Periode Signale vom Sender auf die Leitung wird zunächst nach dem Empfang der ersten vier Datenimpulse ge- ein neues Startzcichcnsignal erzeugt und abgegeben, maß Zeile c in Fi g. 5 frei, so daß vier Schrittschalt- nachdem vier informationführende Impulse zusamimpulse gemäß Zeile ei in F i g. 5 auf den Positions- ίο men mit dem zusätzlichen, zuvor erwähnten Impuls/: zähler 16 gehen. Die vier im Zwischenspeicher zu- abgegeben wurden, worauf ein Stopimpuls erzeugt erst aufgezeichneten Datenimpulse werden mit hoher und abgegeben wird. Die beschriebenen Verfahren Geschwindigkeit nacheinander auf das Schiebe- sind auch hier anwendbar, wobei jedoch Zeit für die register 15 gegeben. Ein Testimpuls c. der als 5. Im- Start- und Stopimpulse verfügbar und der Taktpuls nach den vier Impulsen gemäß Zeile el auftritt. 15 impulsgenerator liir diesen Zweck dimensioniert sein setzt die Gatterschaltung 19. wie oben erläutert, in muß. Hin Schieberegister 15 kann beispielsweise mit die Position »0« oder »I«. Danach wird das Schiebe- 7 Positionen aufgebaut werden, von denen die erste register 15 durch Schrittschaltimpulse weitergeschal- immer einem Slartimpuls und die letzte einem Sioptet. deren Geschwindigkeit um 25" <> großer ist als die impuls entspricht.such high pulse frequency that a transmission in a start-stop system. in which each character of the pulses in series form is preceded during part of a start pulse or a stop pulse after the data pulse period is possible. 5 follows, only the information-leading go. The output of the AND gate 7 is normally pulses to the buffer. When the signals from the transmitter on the line are blocked and only for a short period, a new start signal is generated and output after the first four data pulses have been received, line c in FIG. 5 free, so that four stepping after four information-carrying pulses together pulses according to line ei in FIG. 5 go to the position menu with the additional, previously mentioned pulse /: counter 16. The four were added in the buffer, whereupon a stop pulse is generated. Only recorded data pulses are output at a higher rate. The described methods speed one after the other on the shift can also be used here, but there is time for the register 15. A test pulse c. which is available as the 5th Im start and stop pulse and the clock pulse occurs after the four pulses according to line el. The gate circuit 19, as explained above, must be dimensioned for this purpose. The shift register 15 can, for example, have the position “0” or “I”. Then the shifting 7 positions will be built up, of which the first register 15 is switched on by stepping pulses, always a slart pulse and the last one a Sioptet. whose speed is 25 "<> greater than the corresponding impulse.
'"-.^'■ly.vindigkcit der gemäß Zeile / in F i g. 5 zu- 20 F i g. fi zei^t, wie die Anordnung nach F i s;. 2 dazu geführten D^tpnsignale. Zeile /in F i g. 5 zeigt auch verwendet werden kann, um im Empfänger nicht nur die dem Ausgang des Schieberegisters und damit der die zusätzlichen Datenimpulse /·.,. E., usw. zu be-Übertragungsleitung zugeführten Datenimpulse. seitigen. sondern auch die Start- und Stopimpulse. Hei einer weiteren Alternative des eiTindungsgc- Zeile ei in Π ig. 6 zeigt ankommende Signale mit mäßen Verfahrens zur Aufzeichnung der im Sender 25 Start-Stop-Signalen in Serienform. Schri'tschaltzum Zwischenspeicher 12 kommenden Datensignal impulsscrien gemäß Zeile b in Fig. (1. mit einem werden die Signale, die als parallel verfügbar auge- Schriltsclialtimpuls am Anfang jedes ankommenden nommcn werden, dem Zwischenspeicher zugeführt. Datenimpulses, schalten den Zähler 25 weiter, der in und zwar über eine Gattcranordnung (nicht darge- diesem Fall aus einem siebenstufigen Zähler, z. B. stellt) mittels schneller Schrittschaltimpulsc gemäß 3° einem Ringzähler, besteht. Die Zählposition erscheint Zeile ο in Fig. 3. Die Aufzeichnungsimpulse bc- in Zeiler in F i g. 6. Der Zähler erzeugt einen posisitzen eine derart hohe Frequenz, daß das Hinschrei- tiven Ausgang, wenn seine Zählposition 1.6 und 7 hen einer Gruppe mit 5 Bits zwischen zwei Auslese- beträgt, in welcher Position das UND-Gatter 26 punkten erfolgen kann. Das Auslesen der Impulse sperrt, während bei den Impulsposiiioncn 2. 3. 4 am .Ausgang der Anordnung kann, wie bereits an 35 und 5 das UND-Gatter 26 olTcn ist. so daß ImpulseE Hand von F i g. 3 oder 5 erläutert, erfolgen. gemäß Zeile rf. c bzw. / in F i g. fi passieren können. In den beschriebenen Ausführungsbeispielen bc- Der Ausgang des UND-Gatters 26 schaltet den Zähträgt die Datenratc am Ausgang des Senders das lcr 27. einen fünfMufigcn Zähler, wie bei Fig. 2 er-1.25faehe der Datenrate am Hingang des Senders. In läutert, weiter. Die Weiterschaltung erfolgt lediglich j bestimmten Fällen kann jedoch auch die Hin- und 40 in den Signalpositioncn I. 2. 3 und 4 und kommt Ausleitgeschwindigkcit auf dem gleichen Wert ge- danach in die Position 5. während der ersten Position halten wurden, z. H. in dem Fall, wenn Hingang und des nachfolgenden Zcicliensignals. wie aus Zeile,? in Ausgang aus einem Streifenleser bzw. einem Streifen- Fig. 6 folgt. Auf diese Weise verschwinden sowohl locher bestehen, die vom gleichen Motor angetrieben die Start- und Stopsignalc als auch der Hxtraimpuls/:. werden. 45 So wie in Verbindung mit F i g. 4 erläutert, erzeugt In diesem Fall arbeitet die Anordnung gemäß der die Position S des Zählers 27 einen Ausgang/1. der Erläuterung zu F i g. 3 und 4 mit dem Unterschied. auf einen Hingang des UND-Gatters 28 geht, dessen daß die Ein- und Ausleitgeschwindigkeit die gleiche zweiter Eingang die Impulsscrien /> erhält. Das Ausist, mit der der Zwischenspeicher vermehrt werden gangssignal / des UND-Gatters 28 dient zur Stcueimiß. wenn die Ansgangssignale mit einem /u^itz- 5° rung der Ga.terschnltungcn 29. die im Schiebcreiiilichen Dntcnimpuls E komplettiert werden. Für jedes ster 30 in paralleler Form aufgezeichnete Impulse mit zugcfülirte Zeichen mit fünf Dateninipulsen werden fünf Daten ruf clts Register 31 überträgt, aus dem vier Datenimpulse plus ein zusätzlicher Datenimpuls das ursprüngliche Zeichen in an sich bekannter Weise ausgeleitet, so daß der Speicher so viele Positionen in serieller oder paralleler Form ausgelesen werden enthalten muß. wie dies der maximalen Anzahl von 55 kann.'"-. ^' ■ ly.vindigkcit according to line / in Fig. 5 to- 20 Fig. Fi zei ^ t, like the arrangement according to Fig. 2 related D ^ tpnsignale. Line / in Fig. 5 also shows that it can be used in the receiver to not only end the data pulses fed to the output of the shift register and thus the additional data pulses / ·.,. E., etc. to the transmission line, but also the start -. and stop pulses Hei a further alternative, the eiTindungsgc- line ei in Π ig 6 shows incoming signals with MAESSEN method for recording in the transmitter 25 start-stop signals in serial form Schri'tschaltzum latch 12 next data signal impulsscrien in row b in.. Fig. (1. The signals that are available in parallel at the beginning of each incoming call are fed to the buffer memory from a seven-step counter , e.g. B. represents) by means of a rapid stepping pulse according to 3 ° a ring counter. The counting position appears ο line in Fig. 3. The recording pulses bc- in Zeiler in F i g. 6. The counter generates a positive frequency that is so high that the output, if its counting position is 1.6 and 7 in a group of 5 bits between two readouts, indicates the position in which the AND gate 26 can score. Reading out the pulses blocks, while with the pulse positions 2. 3. 4 at the output of the arrangement, as already at 35 and 5, the AND gate 26 is olTcn. so that impulses E hand from F i g. 3 or 5 explained. according to line rf. c or / in FIG. fi can happen. In the described embodiments bc- The output of the AND gate 26 switches the counter carries the data rate at the output of the transmitter the lcr 27. A five-step counter, as in Fig. 2 he-1.25faehe the data rate at the input of the transmitter. In purifies, further. The forwarding only takes place in certain cases, however, the forward and 40 in signal positions I, 2, 3 and 4 and the discharge speed comes to the same value afterwards in position 5. H. in the case when incoming and the subsequent Zcicliensignals. like from line? in output from a strip reader or a strip Fig. 6 follows. In this way both holes, which are driven by the same motor, the start and stop signals as well as the extra pulse /: disappear. will. 45 As in connection with Fig. 4, generates In this case the arrangement according to which the position S of the counter 27 operates an output / 1. the explanation of FIG. 3 and 4 with the difference. goes to an input of the AND gate 28, the fact that the input and output speed receives the same second input the Impulsscrien />. The output signal / of the AND gate 28 is used for Stcueimiß, with which the buffer memory is increased. if the initial signals are completed with an interruption of the gate connections 29, which are completed in the shifting pulse E. For every thirty pulses recorded in parallel with drawn characters with five data pulses, five data call clts register 31 is transmitted, from which four data pulses plus one additional data pulse are used to divert the original character in a manner known per se, so that the memory can store as many positions serial or parallel form must be read out. like this the maximum number of 55 can.
Hierzu 3 Blatt ZeichnuneenFor this purpose 3 sheets of drawings
Claims (1)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE1631972A SE361994B (en) | 1972-12-14 | 1972-12-14 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2362365A1 DE2362365A1 (en) | 1974-06-20 |
| DE2362365B2 DE2362365B2 (en) | 1975-04-17 |
| DE2362365C3 true DE2362365C3 (en) | 1978-12-21 |
Family
ID=20302054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19732362365 Expired DE2362365C3 (en) | 1972-12-14 | 1973-12-14 | Method and arrangement for the transmission of digital information, which is subdivided into character signals, each with N information-carrying signal elements |
Country Status (7)
| Country | Link |
|---|---|
| CH (1) | CH568689A5 (en) |
| DE (1) | DE2362365C3 (en) |
| FR (1) | FR2210870B1 (en) |
| GB (1) | GB1445173A (en) |
| IT (1) | IT1006676B (en) |
| NL (1) | NL7317174A (en) |
| SE (1) | SE361994B (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1362007A (en) * | 1963-04-12 | 1964-05-29 | Electronique & Automatisme Sa | Improvements to encryption systems |
-
1972
- 1972-12-14 SE SE1631972A patent/SE361994B/xx unknown
-
1973
- 1973-12-10 FR FR7343949A patent/FR2210870B1/fr not_active Expired
- 1973-12-13 CH CH1744173A patent/CH568689A5/xx not_active IP Right Cessation
- 1973-12-14 GB GB5816073A patent/GB1445173A/en not_active Expired
- 1973-12-14 NL NL7317174A patent/NL7317174A/xx not_active Application Discontinuation
- 1973-12-14 DE DE19732362365 patent/DE2362365C3/en not_active Expired
- 1973-12-27 IT IT3224673A patent/IT1006676B/en active
Also Published As
| Publication number | Publication date |
|---|---|
| DE2362365B2 (en) | 1975-04-17 |
| NL7317174A (en) | 1974-06-18 |
| SE361994B (en) | 1973-11-19 |
| IT1006676B (en) | 1976-10-20 |
| FR2210870A1 (en) | 1974-07-12 |
| DE2362365A1 (en) | 1974-06-20 |
| CH568689A5 (en) | 1975-10-31 |
| FR2210870B1 (en) | 1977-06-10 |
| GB1445173A (en) | 1976-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1524239A1 (en) | Method for localizing a fault in a system with at least two computing devices working in parallel | |
| DE1462612A1 (en) | Transmission system for binary data signals | |
| DE1076170B (en) | Memory arrangement for receiving and reproducing code characters, in particular for telex exchanges | |
| DE2519381A1 (en) | DATA PROCESSING SYSTEM | |
| DE2717163A1 (en) | METHODS AND DEVICES FOR ADDING AND REMOVING AN ADDITIONAL DIGITAL INFORMATION SIGNAL IN THE EVENT OF A MULTI-LEVEL DIGITAL TRANSMISSION | |
| DE2023693A1 (en) | ||
| DE2736967C3 (en) | Telecontrol arrangement | |
| DE69418860T2 (en) | Method and device for block interleaving and deinterleaving | |
| DE1487799B2 (en) | TIME MULTIPLEX TRANSMISSION SYSTEM FOR CODE CHARACTERS BIT DIFFERENT TYPE OF CODING AND SIGNAL SPEED | |
| DE1271191B (en) | Device for the transmission of information units in the binary form of a circular memory | |
| DE1053554B (en) | Method for sending telegraphic characters in a security code with automatic error correction | |
| DE2414277A1 (en) | DATA TRANSFER ARRANGEMENT | |
| DE1119567B (en) | Device for storing information | |
| DE2362365C3 (en) | Method and arrangement for the transmission of digital information, which is subdivided into character signals, each with N information-carrying signal elements | |
| DE2554025A1 (en) | ZERO SUPPRESSION IN PULSE TRANSFER SYSTEMS | |
| DE1268885B (en) | Method for sorting digital magnetic tape data and device for carrying out the method | |
| DE1250489B (en) | I Circuit arrangement for storing blank passwords in an associative memory | |
| DE2142948A1 (en) | Process and converter for converting data | |
| DE1474046A1 (en) | Arrangement for converting keywords into addresses | |
| DE1184534B (en) | Process and circuit for machine recognition of characters | |
| DE1537068C3 (en) | Device for the digital coding of graphic information of a black and white document in a facsimile system | |
| AT246806B (en) | Method and circuit for the automatic recognition of characters | |
| DE1144788C2 (en) | METHOD AND CIRCUIT ARRANGEMENT FOR THE TRANSMISSION OF ENCODED MESSAGES CONSISTING OF INDIVIDUAL FREQUENCY SEQUENCES OR FREQUENCY COMBINATION SEQUENCES IN REMOTE COMMUNICATION SYSTEMS | |
| DE2452797A1 (en) | DATA PROCESSING ARRANGEMENT FOR PRINTERS | |
| DE1930943C3 (en) | Circuit arrangement for connecting input / output devices to a computer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| 8339 | Ceased/non-payment of the annual fee |