DE2342923C2 - Verfahren zur Herstellung einer Zweiphasen-Ladungsverschlebeanordnung und nach diesem Verfahren hergestellte Zweiphasen-Ladungs Verschiebeanordnung - Google Patents
Verfahren zur Herstellung einer Zweiphasen-Ladungsverschlebeanordnung und nach diesem Verfahren hergestellte Zweiphasen-Ladungs VerschiebeanordnungInfo
- Publication number
- DE2342923C2 DE2342923C2 DE2342923A DE2342923A DE2342923C2 DE 2342923 C2 DE2342923 C2 DE 2342923C2 DE 2342923 A DE2342923 A DE 2342923A DE 2342923 A DE2342923 A DE 2342923A DE 2342923 C2 DE2342923 C2 DE 2342923C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- electrodes
- polycrystalline silicon
- areas
- charge transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 24
- 238000005468 ion implantation Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000002800 charge carrier Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- -1 phosphorus ions Chemical class 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/40—Charge-coupled devices [CCD]
- H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes
- H10D44/472—Surface-channel CCD
- H10D44/474—Two-phase CCD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
- H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/671—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor having lateral variation in doping or structure
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Zweiphasen-Ladungsverschiebean-Ordnung,
bei dem auf einem Substrat aus Halbleitermaterial eine elektrisch isolierende Schicht aufgebracht
wird.
In der GB-PS 11 86 625 ist ein Verfahren zur Herstellung
eines MOS-Feldeffekttransistors beschrieben, bei dem auf einem Substrat aus Halbleitermaterial eine
SiO2-Schicht und auf diese SiCh-Schicht eine Schicht
aus polykristallinem Silizium aufgebracht wird.
In der Druckschrift Elektronik-Praxis, 5. Jahrgang, 1970, Heft 10, S. 9 bis 16 ist auf die Bedeutung der
Ionenimplantation im Zusammenhang mit der Merstellung
von integrierten MOS-Schaltungen hingewiesen. Dabei werden die Source- und Drainbereiche entweder
durch eine Diffusion und eine Ionenimplantation oder durch eine Ionenimplantation allein hergestellt.
In der Druckschrift Electronics, Vol. 43, 1970, Nr. 10.
S 112 bis 118 sind Ladungsverschiebeanordnungen, bei
denen auf einem Substrat aus einem Halbleitermaterial eine elektrisch isolierende Schicht aufgebracht ist, beschrieben.
Dabei sind einzelne Elektroden auf dieser isolierenden Schicht aufgebracht
Im Gegensatz dazu betrifft die vorliegende Erfindung
die Herstellung einer Zweiphasen-Ladungsverschiebeanordnung.
Verfahren zur Herstellung solcher Ladungsverschiebeanordnungen sind bekannt. In Solid State Circuits
Conference (1972) Record NEREM, S. 157 bis 160 ist eine solche Anordnung beschrieben. Dabei sind in zwei
verschiedenen Ebenen Elektroden angeordnet.
Ein Nachteil einer solchen Anordnung besteht darin, daß sich die Elektroden der verschiedenen Leiterbahnebenen
überlappen. Dies hat zur Folge, daß solche Ladungsverschiebeanordnungen relativ viel Platz beanspruchen.
Die Aufgabe der Erfindung besteht darin, ein Verfahren zur Herstellung einer Zweiphasen-Ladungsverschiebeanordnung
anzugeben, bei dem eine Überlappung der Elektroden verschiedener Ebenen vermieden
Diese Aufgabe wird durch ein wie eingangs bereits erwähntes Verfahren zur Herstellung einer Zweiphasen-Ladungsverschiebcanordnung
gelöst, das erfindungsgemäß dadurch gekennzeichnet ist, daß auf die isolierende Schicht eine Schicht aus hochohmigem polykristallinem
Silizium aufgebracht wird, daß mit Hufe von an sich bekannten fotolithografischen Verfahrensschritten auf der Schicht aus polykristallinem Silizium
Elektroden aufgebracht werden, wobei diese Elektroden so beschaffen sind, daß sie die unter ihnen liegenden
Bereiche der Schicht aus polykristallinem Silizium gegen eine Ionenimplantation schützen, daß in einem
Ionenimplantationsschritt in schräger Richtung Ladungsträger in Gebiete der Schicht aus polykristallinem
Silizium implantiert werden, so daß in selbstjustierender Technik in der Schicht aus polykristallinem Silizium
elektrisch leitende Gebiete erzeugt werden, die als Elektroden dienen, und elektrisch isolierende Bereiche
bestehen bleiben.
Vorzugsweise besteht eine nach dem erfindungsgeniäßen
Verfahren hergestellte Ladungsverschiebeanordnung aus einem Substrat aus Silizium, auf dem eine
elektrisch isolierende Siliziumdioxidschicht aufgebracht ist. Auf der Siliziumdioxidschicht ist die Schicht aus polykristallinem
Silizium aufgebracht. Auf dieser Schicht wiederum sind Metallelektroden angeordnet. Durch die
schräge Implantation durch die Lücken zwischen den einzelnen Metallelektroden hindurch bedingt, entstehen
in der polykristallinen Siliziumschicht leitende Gebiete, die als Elektroden der Ladungsverschiebeanordnung
dienen. Die durch die Ionenimplantation nicht dotierten Bereich·? der polykristallinen Siliziumschicht, die
unterhalb der Metallelektroden liegen, besitzen einen hohen Widerstand und können als elektrisch isolierend
angesehen werden.
Vorzugsweise wird das polykristalline Silizium mit Bor- oder Phosphor-Ionen implantiert.
42
Ein wesentlicher Vorteil des erfindungsgemaßen
Verfahrens zur Herstellung einer Zweiphasen-Ladungsverschiebeanordnung und der erfindungsgemaßen
Ladungsverschiebeanordnung liegt darin, daß sich die Siliziumelektroden und die Metallelektroden nicht
überlappen und damit wesentlich dichter gepackte Strukturen ermöglichen.
Weitere Erläuterungen zur Erfindung und zu deren Ausgestaltungen gehen aus der Beschreibung und den
Figuren der Erfindung und deren Weiterbildungen hervor.
Di ΐ F i g. 1 bis 5 zeigen in sehematischer Darstellung
die einzelnen Verfahrensschritte zur Herstellung einer Ladungsverschiebeanordnung.
Zu der Erfindung führen die folgenden Überlegungen. Eine polykristalline Siliziumschicht besitzt nach ihrer
Abscheidung auf einem Substrat einen so hohen Widerstand, daß sie als Isolator verwendet werden
kann. Erst eine Dotierung, beispielsweise mit Bor oder Phosphor macht polykristallines Silizium niederohmig,
so daß es als elektrisch leitend angesehen werden kann. Durch die erfindungsgemäße Dotierung einzelner Gebiete
einer polykristallinen Siliziumschicht werden in dieser leitende Bereiche geschaffen, die als Steuerelektroden
einer Zweiphasen-Ladungsverschiebeanordnung dienen.
In der F i g. 1 ist das Substrat, auf dem die Ladungsverschiebeanordnung
aufgebaut ist, mit 1 bezeichnet. Vorzugsweise besteht dieses Substrat aus einem Halbleitermaterial,
insbesondere aus Silizium. In einem Verfahrensschritt wird auf dem Substrat 1 eine Schicht 2
aus Siliziumdioxid aufgebracht. Vorzugsweise beträgt die Dicke dieser Schicht etwa I μιη.
Gemäß einer weiteren Ausgestaltung besteht die Schicht 2 aus SnN4 oder aus AI2O3. Die Schicht 2 kann
auch aus einer Doppelschicht aus S13N4 und S1O2 oder
AbOi und SiCh bestehen.
Mit Hilfe von fotolithografisciien Verfahrensschritten
wird die Schicht 2 an den Stellen, an welchen später Transistorstrukturen und Elektroden der Ladungsver-Schiebeanordnung
angeordnet werden sollen, entfernt. In der F i g. 2 ist dies dargestellt.
Wie in der F i g. 3 dargestellt, wird in weiteren Verfahrensschritten
auf das frei liegende Silizium-Substrat 1 eine Gateoxidschicht 21 aufgebracht. Die Dicke dieser
Gateoxidschicht, die vorzugsweise aus Siliziumdioxid besteht, beträgt beispielsweise etwa 100OA. Auf
dieser Schicht 21 wird eine Schicht aus polykristallinem Silizium abgeschieden. Vorzugsweise beträgt die Dicke
der Schicht 3 0,1 bis 1 μιτι, insbesondere 0,3 bis 0,4 μηι.
In weiteren fotolithografischen Verfahrensschritten werden in die Schichten 3 und 21 Öffnungen 22 und 23
geätzt. Dies geschieht überall dort, wo später unterhalb der Schichten 3 und 2i Diffusionsgebiete, beispielsweise
zur Herstellung von Feldeffekttransistoren entstehen sollen (Fi g. 4).
Wie in der F i g. 5 dargestellt ist, werden nun ebenfalls in Verbindung mit fotolithografischen Verfahrensschritten auf der Schicht aus polykristallinem Silizium
die Metallelektroden 4 hergestellt. Diese Metalleiektroden, die vorzugsweise aus Aluminium bestehen, stellen
die in der zweiten Ebene liegenden Steuerelektroden der Ladungsverschiebeanordnung dar. Durch einen
lonenimplantationsschritt wird auf die gesamte Anordnung in schräger Richtung ein Ionenstrahl gerichtet. In
der F i g. 5 ist dies dargestellt. Die lonenstrahlen tragen das Bezugszeichen 7. Bei der Ionenimplantation bewirken
die auf der polykristallinen Siliziumschicht 3 aufgebrachten Metallelektroden 4, daß die Bereiche, die unterhalb
dieser Metallelektroden 4 liegen, vor der Ionenimplantation geschützt werden. In der Figur sind diese
Bereiche mit 33 bezeichnet. Nach der Ionenimplantation können diese Bereiche als elektrisch isolierend angesehen
werden. Sämtliche anderen Gebiete der Schicht aus polykristallinem Silizium werden mit Ionen
implantiert und werden dadurch niederohmig bzw. elektrisch leitend. Die auf diese Weise entstandenen
Gebiete 32 der Schicht aus polykristallinem Silizium stellen die Steuerelektroden der Ladungsverschiebean
Ordnung in der ersten Ebene dar. Die Ionenimplantation wird vorzugsweise mit Bor- oder Phosphor-Ionen
vorgenommen. Durch die Ionenimplantation in schräger Richtung wird an der einen Kante der Elektroden 4
eine Abschattung erzielt, wodurch die Gebiete 32 mit den Elektroden, die diese Kante aufweisen, elektrisch
nicht verbunden sind. An der anderen Kante dieser Elektroden 4 wird durch die Ionenimplantation keine
Abschattung erzielt, weshalb zwischen diesen Elektroden und den an sie grenzenden Gebieten 32 eine elektrische
Verbindung besteht.
Die unterhalb der öffnungen 22 und 23 liegenden
Bereiche 5 und 6 werden ebenfalls mit Bor- oder Phosphor-Ionen dotiert. Diese Bereiche stellen das Source-
bzw. Draingebiet eines Feldeffekttransistors dar. Der Gateisolator dieses Transistors ist mit 211 und die Gateelektrode
mit 311 bezeichnet. Ein solcher Transistor, der, wie in der F i g. 5 dargestellt ist, am Anfang der
Ladungsverschiebeanordnung angeordnet ist, dient beispielsweise zum Einkoppeln von Ladungsträgern in die
Ladungsverschiebestrecke.
In weiteren an sich bekannten Verfahrensschritten wird auf der gesamten Anordnung pyrolytisch eine
SiO2-Schicht abgeschieden. Oberhalb der Elektroden 4 und 32 der Ladungsverschiebeanordnung und der Gateelektrode
311 des Feldeffekttransistors und der Diffusionsgebiete
5 und 6 dieses Transistors werden öffnungen in die SiO2-Schicht geätzt. Auf die so entstandene
Anordnung, die der Einfachheit halber in den Figuren nicht dargestellt ist, wird eine Metallschicht, vorzugsweise
eine Aluminiumschicht aufgebracht. In weiteren fotolithografischen Verfahrensschritten wird schließlich
aus dieser Metallschicht das gewünschte Leiterbahnmuster geätzt.
Hierzu 1 Blatt Zeichnungen
Claims (6)
1. Verfahren zur Herstellung einer Zweiphasen-Ladungsverschiebeanordnung,
bei dem uüf einem Substrat aus Halbleitermaterial eine elektrisch isolierende
Schicht aufgebracht wird, dadurch gekennzeichnet, daß auf diese isolierende
Schicht (2) eine Schicht (3) aus hochohmigem polykristallinen Silizium aufgebracht wird, daß mit Hilfe '°
von an sich bekannten fotolithografischen Verfahrensschritten auf der Schicht (3) aus polykristallinem
Silizium Elektroden (4) aufgebrach* werden,
wobei diese Elektroden so beschaffen sind, daß sie die unter ihnen liegenden Bereiche (33) der Schicht '5
(3) aus polykristallinen! Silizium gegen eine Ionenimplantation schützen, daß in einem Ionenimplantationsschritt
in schräger Richtung Ladungsträger in Gebiete (32) der Schicht (3) aus polykristallinem Silizium
implantiert v/erden, so daß in selbstjustieren- *>
der Technik in der Schicht (3) aus polykristallinem Silizium elektrisch leitende Gebiete (33) erzeugt
werden, die als Elektroden dienen und elektrisch isolierende Bereiche bestehen bleiben.
2. Verfahren nach Anspruch 1, dadurch gekenn- *5
zeichnet, daß SiCh als elektrisch isolierende Schicht (2) auf Silizium aufgebracht wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß bei der Ionenimplantation Bor
oder Phosphor als Ladungsträger in die Gebiete implantiert werden.
4. Durch das Verfahren nach einem der Ansprüche 1 bis 3 hergestellte Zweiphasen-Ladungsverschiebeanordnung,
dadurch gekennzeichnet, daß auf einem Siliziumsubstrat (1) eine SiCh-Schicht (21)
und auf dieser eine Schicht (3) aus polykristallinem Silizium angeordnet ist, die Schichten (3 und 21)
zwei öffnungen (22 und 23) aufweisen und das Substrat (1) unterhalb dieser öffnungen durch die
Ionenimplantation erzeugte Source- und Draingebiete (5,6) aufweist, daß auf der Schicht (3) aus polykristallinem
Silizium Elektroden (4) angeordnet sind, daß die Gebiete (32,311) der Schicht aus polykristallinem
Silizium, die nicht mit Elektroden bedeckt sind, elektrisch leitend sind und daß die Elektroden
(4) und die elektrisch leitenden Gebiete (32) als Steuerelektroden der Ladungsverschiebeanordnung
und als Gateelektrode dienen.
5. Ladungsverschiebeanordnung nach Anspruch
4, dadurch gekennzeichnet, daß die Elektroden (4) aus Aluminium bestehen.
6. Ladungsverschiebeanordnung nach Anspruch 4 odc. 5, dadurch gekennzeichnet, daß die Dicke der
Elektroden (4) 0,1 bis 1,0 μπι beträgt.
55
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2342923A DE2342923C2 (de) | 1973-08-24 | 1973-08-24 | Verfahren zur Herstellung einer Zweiphasen-Ladungsverschlebeanordnung und nach diesem Verfahren hergestellte Zweiphasen-Ladungs Verschiebeanordnung |
| NL7410686A NL7410686A (nl) | 1973-08-24 | 1974-08-08 | Werkwijze voor het vervaardigen van een twee- fasenladingverschuifinrichting. |
| US05/496,153 US3967365A (en) | 1973-08-24 | 1974-08-09 | Process for the production of a two-phase charge shift assembly |
| FR7428253A FR2241874B1 (de) | 1973-08-24 | 1974-08-14 | |
| IT26465/74A IT1020073B (it) | 1973-08-24 | 1974-08-21 | Procedimento per fabbricare una disposizione a spostamento di carica bifase |
| LU70779A LU70779A1 (de) | 1973-08-24 | 1974-08-22 | |
| BE147856A BE819135A (fr) | 1973-08-24 | 1974-08-23 | Appareil a dessiner |
| GB3724674A GB1445906A (en) | 1973-08-24 | 1974-08-23 | Two-phase charge shift arrangements |
| JP49096962A JPS5046489A (de) | 1973-08-24 | 1974-08-23 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2342923A DE2342923C2 (de) | 1973-08-24 | 1973-08-24 | Verfahren zur Herstellung einer Zweiphasen-Ladungsverschlebeanordnung und nach diesem Verfahren hergestellte Zweiphasen-Ladungs Verschiebeanordnung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2342923B1 DE2342923B1 (de) | 1975-03-13 |
| DE2342923C2 true DE2342923C2 (de) | 1975-10-23 |
Family
ID=5890680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2342923A Expired DE2342923C2 (de) | 1973-08-24 | 1973-08-24 | Verfahren zur Herstellung einer Zweiphasen-Ladungsverschlebeanordnung und nach diesem Verfahren hergestellte Zweiphasen-Ladungs Verschiebeanordnung |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US3967365A (de) |
| JP (1) | JPS5046489A (de) |
| BE (1) | BE819135A (de) |
| DE (1) | DE2342923C2 (de) |
| FR (1) | FR2241874B1 (de) |
| GB (1) | GB1445906A (de) |
| IT (1) | IT1020073B (de) |
| LU (1) | LU70779A1 (de) |
| NL (1) | NL7410686A (de) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4100313A (en) * | 1975-10-28 | 1978-07-11 | Rca Corporation | Process for forming an optical waveguide |
| JPS5325373A (en) * | 1976-08-20 | 1978-03-09 | Sony Corp | Production of charge transfer device |
| US4156247A (en) * | 1976-12-15 | 1979-05-22 | Electron Memories & Magnetic Corporation | Two-phase continuous poly silicon gate CCD |
| US4173064A (en) * | 1977-08-22 | 1979-11-06 | Texas Instruments Incorporated | Split gate electrode, self-aligned antiblooming structure and method of making same |
| US4213142A (en) * | 1979-04-23 | 1980-07-15 | Texas Instruments Incorporated | Semiconductor device and method |
| US4490736A (en) * | 1979-04-23 | 1984-12-25 | Texas Instruments Incorporated | Semiconductor device and method of making |
| US4319261A (en) * | 1980-05-08 | 1982-03-09 | Westinghouse Electric Corp. | Self-aligned, field aiding double polysilicon CCD electrode structure |
| US4542577A (en) * | 1982-12-30 | 1985-09-24 | International Business Machines Corporation | Submicron conductor manufacturing |
| US5270226A (en) * | 1989-04-03 | 1993-12-14 | Matsushita Electric Industrial Co., Ltd. | Manufacturing method for LDDFETS using oblique ion implantion technique |
| KR940010932B1 (ko) * | 1991-12-23 | 1994-11-19 | 금성일렉트론주식회사 | Ccd영상소자 제조방법 |
| JP2965061B2 (ja) * | 1996-04-19 | 1999-10-18 | 日本電気株式会社 | 電荷結合素子およびその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2123592A5 (de) * | 1971-01-14 | 1972-09-15 | Commissariat Energie Atomique | |
| US3796932A (en) * | 1971-06-28 | 1974-03-12 | Bell Telephone Labor Inc | Charge coupled devices employing nonuniform concentrations of immobile charge along the information channel |
| US3873371A (en) * | 1972-11-07 | 1975-03-25 | Hughes Aircraft Co | Small geometry charge coupled device and process for fabricating same |
-
1973
- 1973-08-24 DE DE2342923A patent/DE2342923C2/de not_active Expired
-
1974
- 1974-08-08 NL NL7410686A patent/NL7410686A/xx not_active Application Discontinuation
- 1974-08-09 US US05/496,153 patent/US3967365A/en not_active Expired - Lifetime
- 1974-08-14 FR FR7428253A patent/FR2241874B1/fr not_active Expired
- 1974-08-21 IT IT26465/74A patent/IT1020073B/it active
- 1974-08-22 LU LU70779A patent/LU70779A1/xx unknown
- 1974-08-23 BE BE147856A patent/BE819135A/xx unknown
- 1974-08-23 GB GB3724674A patent/GB1445906A/en not_active Expired
- 1974-08-23 JP JP49096962A patent/JPS5046489A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| FR2241874A1 (de) | 1975-03-21 |
| FR2241874B1 (de) | 1978-03-31 |
| NL7410686A (nl) | 1975-02-26 |
| GB1445906A (en) | 1976-08-11 |
| JPS5046489A (de) | 1975-04-25 |
| US3967365A (en) | 1976-07-06 |
| DE2342923B1 (de) | 1975-03-13 |
| IT1020073B (it) | 1977-12-20 |
| LU70779A1 (de) | 1975-01-02 |
| BE819135A (fr) | 1974-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3037431C2 (de) | ||
| DE4037876C2 (de) | Laterale DMOS-FET-Vorrichtung mit reduziertem Betriebswiderstand | |
| DE2502235A1 (de) | Ladungskopplungs-halbleiteranordnung | |
| DE2060333C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gateelektrode | |
| DE1955221A1 (de) | Integrierte Halbleiter-Schaltkreise | |
| DE2312413B2 (de) | Verfahren zur herstellung eines matrixschaltkreises | |
| DE2630571B2 (de) | Ein-Transistor-Speicherzelle mit in V-MOS-Technik | |
| DE3513034C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
| DE2342923C2 (de) | Verfahren zur Herstellung einer Zweiphasen-Ladungsverschlebeanordnung und nach diesem Verfahren hergestellte Zweiphasen-Ladungs Verschiebeanordnung | |
| DE19501557A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
| DE2523221C2 (de) | ||
| DE1764378C3 (de) | Integrierte Randschichtdiodenmatrix und Verfahren zu ihrer Herstellung | |
| DE2454705A1 (de) | Ladungskopplungsanordnung | |
| DE2410628A1 (de) | Ladungsgekoppelte halbleiteranordnung | |
| DE1808928A1 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
| DE1924712C3 (de) | Integrierter Dünnschicht-Abblockbzw. Entkopplungskondensator für monolithische Schaltungen und Verfahren zu seiner Herstellung | |
| DE3543937C2 (de) | ||
| EP0019722A1 (de) | Integrierte Ladungsverschiebe-Mikroschaltung | |
| DE3927176C2 (de) | ||
| DE4125199C2 (de) | Kompakte Halbleiterspeicheranordnung, Verfahren zu deren Herstellung und Speichermatrix | |
| DE4140173C2 (de) | DRAM und Verfahren zu dessen Herstellung | |
| DE4204004A1 (de) | Verfahren zur herstellung einer halbleiterstruktur mit vertikalen und lateralen halbleiterbauelementen und nach dem verfahren hergestellte halbleiterstruktur | |
| DE10057806B4 (de) | Ferroelektrische Speicheranordnung und Verfahren zu ihrer Herstellung | |
| DE19614011C2 (de) | Halbleiterbauelement, bei dem die Tunnelgateelektrode und die Kanalgateelektrode an der Grenzfläche zum Tunneldielektrikum bzw. Gatedielektrikum durch eine Isolationsstruktur unterbrochen sind | |
| DE102015114135A1 (de) | Photovoltaische Vorrichtung und Verfahren zur Herstellung einer photovoltaischen Vorrichtung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8339 | Ceased/non-payment of the annual fee |