DE2454705A1

DE2454705A1 - Ladungskopplungsanordnung

Info

Publication number: DE2454705A1
Application number: DE19742454705
Authority: DE
Inventors: Michael P Anthony; Kamleshwar Gunsager; Choong-Ki Kim; Lloyd R Walsh
Original assignee: Fairchild Camera and Instrument Corp
Current assignee: Fairchild Semiconductor Corp
Priority date: 1973-12-28
Filing date: 1974-11-19
Publication date: 1975-07-10
Also published as: US3927468A; JPS5099687A; CA1027672A; FR2256534A1; AU7303074A; GB1461644A; FR2256534B1

Description

Die Erfindung bezieht sich auf Ladungskopplungsanordnungen (Charge-Coupled Devices - CCD) und die Herstellung solcher Ladungskopplungsanordnungen; sie bezieht sich insbesondere auf seTbstausrichtende CCD-Anordnungen und Verfahren zu ihrer Herstellung.

Die grundlegende Theorie der Arbeitsweise der Ladungskopplungs-Halbleiteranadnungen ist in mehreren allgemeinen Veröffentlichungen und in Patentschriften beschrieben. Beschreibungen dieser Art finden sich in einem Aufsatz "Charge-Coupled Semiconductor Devices" von Boyle und Smith in Bell System Technical Journal, April 1970, Seite 587, und in einem Aufsatz "Experimental Verification of the Charge-Coupled Device Concept" von Amelio u.a. in der gleichen Ausgabe von Bell System Technical Journal auf Seite 593.

Zur Verwendung als Schieberegister, fotoempfindliche Einrichtungen usw. sind bereits verschiedene CCD-Anordnungen

5 09828/0465

-z-

entwickelt worden. Bei der Herstellung dieser CCD-Anordnungen waren verhältnismäßig komplizierte Verfahren und Verfahrensschritte erforderlich, um auch nur ein verhältnismäßig einfaches zweiphasiges CCD-Elektrodensystem herzustellen. Aufgrund der Kompliziertheit der vielen Verfahrensschritte, die zur Herstellung sowohl der erforderlichen Halbleitergebiete als auch der isolierenden und leitenden Gebiete auf der Oberfläche des Halbleiterkörpers erforderlich waren, ergaben sich Fehler durch Fehlausrichtung der Gateelektroden gegenüber den implantierten Sperrgebieten beim Herstellungsverfahren, welche zum Ausfall der gesamten Ladungskopplungsanordnung führten. In anderen Fällen konnten durch Fehlausrichtungen der Gateä.ektroden unerwünschte Störungen auftreten, welche im englischen Sprachgebrauch als "glitches" bezeichnet werden. Unter dieser Bezeichnung werden unerwünschte Unregelmäßigkeiten im Potentialprofil verstanden. In der Technik der Halbleiterherstellung versuchte man daher dieses wichtige Problem der Ausrichtung zu lösen, indem man Herstellungsverfahren verwendete, welche größere Toleranzen zwischen den genannten beiden Teilen der CCD-Anordnung ermöglichen würden. Diese Lösung war jedoch nicht annehmbar im Hinblick auf das Erfordernis niedriger Herstellungskosten und hoher Dichte der CCD-Anordnungen.

Eine CCD-Anordnung enthält mehrere Potentialtöpfe innerhalb eines Halbleitersubstrats bzw. Halbleiterkörpers. Der Potentialtopf dient zur Speicherung oder Sammlung von Ladungspaketen· Die gesammelten Ladungspakete enthalten Träger, welche im Verhältnis zu dem Leitfähigkeitstyp des vorherrschenden Störstoffs in dem die Potentialtöpfe enthaltenden Substrat sich in der Minorität befinden. In die Oberfläche des Substrats werden in regelmäßigen Intervallen, welche die seitlichen Begrenzungen der Potentialtöpfe bilden, Sperren implantiert. Die Sperren bewirken auch,

509828/0465

daß ein einseitig gerichteter Fluß der Ladungspakete erreicht wird. Bei einigen CCD-Anordnungen bekannter Art ändert sich die Abmessung der implantierten Sperren und die Abmessung der Potentialtöpfe zwischen benachbarten Sperren} dies führte zu einer Einschränkung und Begrenzung der Möglichkeit der Behandlung der Ladungen der CCD-Anordnung.

Es ist daher die Aufgabe gestellt, eine CCD-Anordnung und ein Verfahren zur Herstellung einer solchen CCD-Anordnung zu schaffen, bei dem eine Selbstausrichtung erfolgt, tun zu erreichen, daß die Gateelektroden des zweiphasigen Systems gegenüber den implantierten Sperrgebieten weitgehend selbstausgerichtet sind, so daß man eine elektrische-Kopplung gegenüber den darüber befindlichen Gateelektroden mit guten Betriebseigenschaften erhält. Auch ist die Aufgabe gestellt, eine CCD-Anordnung und ein Verfahren zur Herstellung einer solchen CCD-Anordnung zu schaffen, bei dem die implantierten Sperrgebiete und die Potentialtöpfe einheitliche Abmessungen haben.

Die Erfindung ermöglicht, ein Verfahren zu schaff en, um selbstausgerichtete CCD-Anordnungen herzustellen. Gemäß einer Ausführungsform des Verfahrens gemäß der Erfindung werden Oberflächengebiete festgelegt, welche über implantierten Sperrgebieten in einem Halbleiterkörper liegen und welche den Abstand von der Vorderkante abwechselnd angeordneter Sperrgebiete zur Vorderkante der nächsten angrenzenden Sperrgebiete genau bestimmen; es werden die darunter befindlichen Oberflächengebiete und Materialgebiete entfernt, und es werden Gateelektroden auf denjenigen Bereichen der Anordnung ausgebildet, welche entfernt worden sind, so daß eine Steuerung der Überführung von Ladungspaketen durch die abwechselnd angeordneten Sperrgebiete unter den Gateelektroden möglich ist, welche auf denjenigen Bereichen der Anordnung ausgebildet sind, die entfernt wurden.

1.

5Ό9-828/0Α65

Nach einer weiteren bevorzugten Ausführungsform der Erfindung ist eine zweiphasige CCD-Halbleiteranordnung vorgesehen, welche mehrere implantierte Sperrgebiete in einem Oberflächenteil eines Halbleiterkörpers und wenigstens eine auf der Oberfläche des, Halbleiterkörpers über den Sperrgebieten angeordnete Isolierschicht aufweist. Die Halbleiteranordnung enthält ein erstes Gateelektroden-Muster auf einer Seite der Isolierschicht, und auf den freigelegten Oberflächenteilen des ersten Gateelektrodenmusters befindet sich eine isolierende Deckschicht; ein zweites Gateelektrodenmuster ist über der Isolierschicht und auf der isolierenden Deckschicht angeordnet, und niedriger liegende Teile des zweiten Musters sind in der Abmessung im wesentlichen gleich dem Abstand von der Vorderkante abwechselnd angeordneter Sperrgebiete zu der vorderen Kante angrenzender Sperrgebiete, wobei das erste Gateelektrodenmuster zusammen mit der Stärke der isolierenden Deckschicht eine Breite hat, welche im wesentlichen gleich dem Abstand von der vorderen Kante der anderen abwechselnd angeordneten Sperrgebiete zur vorderen Kante angrenzender Sperrgebiete ist,

Ausführungsbeispiele der Erfindung werden nachfolgend anhand der Zeichnungen näher beschrieben.

Figur 1 zeigt eine Schnittansicht eines Halbleiterkörpers.

Figur 2 zeigt eine Schnittansicht des Halbleiterkörpers gemäß Figur 1, wobei eine erste Isolierschicht auf einer Fläche des Halbleiterkörpers ausgebildet ist.

Figur 3 zeigt den Halbleiterkörper entsprechend der Darstellung in Figur 2 mit einer zweiten Isolierschicht, welche auf der ersten Isolierschicht ausgebildet ist,

509828/0465

Figur 4 zeigt die Anordnung entsprechend der Darstellung in Figur 3, wobei eine polykristalline Siliziumschicht auf der zweiten Isolierschicht angeordnet ist, und es ist an der Oberfläche des Halbleiterkörpers ein vergrabenes Gebiet ausgebildet.

Figur 5 zeigt in einer Darstellung entsprechend Figur 4 zusätzlich eine dritte Isolierschicht, welche auf der polykristallinen Siliziumschicht ausgebildet ist.

Figur 6 zeigt in einer Darstellung entsprechend Figur 5 ein auf der Oberfläche der dritten Isolierschicht angeordnetes Fötoresistmuster..

Figur 7 zeigt die Halbleiteranordnung in einer Darstellung entsprechend Figur 6, nachdem (a) Teile der dritten Isolierschicht unter den Öffnungen in der Fotoresistschicht fortgeätzt worden sind, (b) die implantierten Sperrgebiete in dem Halbleiterkörper durch Ionenimplantation ausgebildet sind, (c) das Fotoresistmuster entfernt ist, (d) eine thermische Oxydation erfolgt ist, um SiOp-Gebiete in der dritten Isolierschicht auszubilden, und Ce) ein neues Fotoresistmuster auf der Oberfläche der so erhaltenen Anordnung ausgebildet ist.

Figur 8 zeigt in einer Darstellung entsprechend Figur 7 die Anordnung nach selektiver Entfernung von Teilen der dritten Isolierschicht.

Figur 9 zeigt in einer Darstellung entsprechend Figur 8 die Anordnung nach Ausbildung eines neuen Fotoresistmusters auf der Oberfläche der in Figur 8 dargestellten Ausführungsform.

509828/0465

245470$

Figur 10 zeigt in einer Darstellung entsprechend Figur 9 die Anordnung nach Fortätzen der in der dritten Isolierschicht unter den Öffnungen in der Fotoresistschicht befindlichen Oxidteile.

Figur 11 zeigt in einer Darstellung entsprechend Figur 10 die Anordnung nach Fortätzen von Teilen der polykristallinen Siliziumschicht unter den in der dritten Isolierschicht und den Oxidteilen ausgebildeten Öffnungen.

Figur 12 zeigt in einer Darstellung entsprechend Figur 11 die Anordnung nach Entfernen der ursprünglichen Teile der dritten Isolierschicht.

Figur 12A zeigt einen alternativen Schritt des Herstellungsverfahrens entsprechend Figur 11 nach der Ausbildung einer Isolierschicht auf den verbleibenden freigelegten Oberflächenteilen der polykristallinen Gebiete, ohne daß die ursprünglichen Teile der dritten Isdierschicht entfernt werden.

Figur 13 zeigt die endgültige CCD-Anordnung nach dem Aufbringen einer elektrisch leitfähigen Metallschicht auf der oberen Isolierschicht, welche bei dem Herstellungsschritt gemäß Figur 12A ausgebildet wurde, oder nach der Ausbildung einer isolierenden Oberflächenschicht auf der Anordnung gemäß Figur 12 vor dem Aufbringen einer elektrisch leitfähigen Metallschicht,

Zur Herstellung einer CCD-Anordnung gemäß der Erfindung wird ausgegangen von einem Halbleitersubstrat oder Halbleiterkörper

5 09828/0A65

20, wie er in Figur 1 dargestellt ist. Vorzugsweise ist der Halbleiterkörper 20 eine Siliziumscheibe mit p-LeitfSMgkeit, welche beispielsweise eine Bordotierung mit 5 χ 10 Störstoffatomen je ecm enthält und etwa 150 Mikrometer dick ist. Obwohl bei der zu beschreibenden Ausführungsform der Erfindung vorzugsweise ein Siliziumhalbleiterkörper verwendet wird, liegt es im Bereich fachmännischen Handelns, auch andere geeignete Halbleiterwerkstoffe zu verwenden. Auch können anstelle der Gebiete mit denjenigen Leitfähigkeitstypen, welche im Zusammenhang mit den* in den Figuren dargestellten Ausführungsbeispielen angegeben sind, erfordedichenfalls Gebiete entgegengesetzter Leitfähigkeit verwendet werden, und man erhält dann eine CCD-Anordnung, in der Ladungspakete mit dem entgegengesetzten Typ von Minoritätsträgern auftreten.

Der p-Halbleiterkörper 20 wird hergestellt, indem z„B, eine bordotierte Einkristall-Siliziumstange in Scheiben geschnitten wird, und es werden dann die Flächen der scheibenförmigen Halbleiterkörper geläppt und poliert, so daß das gewünschte Spiegelfinish erreicht wirdj es folgen dann die üblichen Beinigungsschritte unter Verwendung von ionisiertem Wasser, Wasserstoffgas usw., um Oberfläche 22 des Halbleiterkörpers für die folgenden Verfahrensschritte vorzubereiten.

Wie Figur 2 zeigt, wird dann eine Isolierschicht 24, welche vorzugsweise aus SiO₂ besteht, auf der Oberfläche 22 des Halbleiterkörpers durch bekannte thermische Oxydationsverfahren ausgebildet. Bei einem üusführungsbeispiel hat die thermisch aufgewachsene SiO₂*-Schicht eine Stärke von 1.000 JL

Gemäß der Darstellung in Figur 3 wird dann eine zweite Isolierschicht 26 auf die erste Isolierschicht 24 aufgebracht oder auf

509828/0465

ihr ausgebildet. Die zweite Isolierschicht 26 wird vorzugsweise aus Siliziumnitrid hergestellt, welches durch bekannte Verfahren aufgebracht wird, die dem Fachmann des betreffenden Gebietes zum Auftragen oder zum Ausbilden dünner Siliziumnitridschichten zur Verfügung stehen. Bei dem beschriebenen Ausführungsbeispiel, bei dem die Stärke der ersten Isolierschicht 24 1.000 £ betrug, war die Siliziumnitridschicht 26 ebenfalls 1.000 Ü. stark. Die zweite Isolierschicht 26 besteht vorzugsweise aus Siliziumnitrid, weil es sehr vorteilhaft ist, die darunter befindliche SiO₂-Schicht 24 davor zu schützen, eine wesentlich größere Stärke zu erhalten, und dies würde normalerweise während der folgenden Schritte der "Wärmebehandlung in dem Herstellungsverfahren der vollständigen CCD-Anordnung gemäß der Erfindung der Fall sein. Zusätzlich hat die Siliziumnitridschicht 26 die Aufgabe einer Schutzschicht gegen das Auftreten von Nadellöchern in der darunter befindlichen SiOg-Schicht 24.

Gemäß der Darstellung in Figur 4 wird eine polykristalline Siliziumschicht 28 auf die zweite Isolierschicht 26 aufgebracht. Die polykristalline Siliziumschicht 28 ist eine dotierte Schicht, welche Störstoffe in einer solchen Menge enthält, daß sie als elektrischer Leiter oder Gateelektrode arbeiten kann. Vorzugsweise ist die polykristalline Siliziumschicht eine phosphordotierte Schicht, welche eine solche Menge Phosphor-Stör stoff atome enthält, daß die dotierte polykristalline Siliziumschbht 28 als elektrischer Leiter oder Gateelektrode verwendet werden kann. Bei einer bevorzugten Ausführungsform hat die dotierte polykristalline Siliziumschicht 28 eine Stärke von etwa 3.000 bis 4.000 £.

509828/046S

An der Oberfläche des Halbleiterkörpers 20 ist ein vergrabenes n-Geblet 21 durch. Ionenimplantation, ausgebildet,: wobei Arsen oder Phosphor als n-Dotierungsionen für das Gebiet 21 verwendet sind.

Bei einem ilusführungsbeispiel hat das n-Gebiet 21 eine Stärke von etwa 1/2 Mikrometer und einen Phosphor st or stoff pegel von beispielsweise 3 x 10 Atomen je ecm. Arbeitsweise und Aufgabe des vergrabenen Gebiets 21 und der anschließend ausgebildeten implantierten n-Sperrgebiete sind näher erläutert in der USA-Patentanmeldung der Anmelderin Ser. EFo. 296,507 "Buried Channel Charge Coupled Devices¹¹ (Bechtel u.a.), angemeldet am 10. Oktober 1972. Das vergrabene n-Gebiet 21 kann vor oder nach der Ausbildung der dotierten polykristallinen Siliziumschicht 28 gebildet werden. Auch können an der Oberfläche des Halbleiterkörpers 20 p+-Kanalsperrgebiete(nicht dargestellt) ausgebildet werden, wobei in. einem Ionenimplantationsverfahren Borionen in einem früheren Stadium des Herstellungsverfahrens verwendet werden, vorzugsweise vor der Ausbildung des vergrabenen n-Gebletes 21. Die Wirkungsweise des p-t—Kanalsperrgebiets ist näher beschrieben in der USA-Patentanmeldung der Anmelderin Ser. Ho. 357 »760 "Transfer Gate Less Photosensor Configuration" (Gilbert F. Amelio), angemeldet am 7. Mai 1973·

Aus Figur 5 ist erkennbar, daß eine dritte Isolierschicht 30 auf der dotierten polykristallinen Siliziumschicht 28 ausgebildet oder aufgebracht wird. Vorzugsweise wird die dritte Isolierschicht 30 aus Siliziumnitrid hergestellt, und sie kann eine Stärke von etwa 200 £ haben. Teile dieser Siliziumnitridschicht werden als maskierende Schicht bei nachfolgenden -Verfahrensschritten der Herstellung der CCD-Anordnung gemäß der Erfindung verwendet.

509828/046$

Figur 6 zeigt, daß eine Fotoresistschicht 32 durch bekannte Auftragungsverfahren aufgebracht wird und (bei Verwendung fotolithografischer Maskierungs- und Ätzverfahren) ein Muster bildet, in welchem öffnungen 34, 36, 38 und 40 vorhanden sind. Die öffnungen können beispielsweise eine Größe von etwa 2,5 Mikrometer (0,1 mil) bis etwa 3,8 Mikrometer (0,15 mil) haben, und sie werden benutzt, um anschließend ionenimplantierte Sperrgebiete zu begrenzen, welche in dem Siliziumhalbleiterkörper 20 auszubilden sind.

Aus Figur 7 ist erkennbar, daß mehrere Verfahrensschritte zur Herstellung der in dieser Figur dargestellten Anordnung ausgeführt werden. Der erste auszuführende Verfahrensschritt ist das Einätzen von öffnungen in die Siliziumnitridschicht 30 unter Verwendung einer Schicht 32, welche Fotoresist und Vapox als fotolithografische Maske enthält, um zu vermeiden, daß nicht gewählte Bereiche der Siliziumnitridschicht 30 fortgeätzt werden. Als Ätzmittel kann eines der für die Ätzung von Siliziumnitrid bekannten Ätzmittel verwendet werden, oder es kann erforderlichenfalls ein Umkehrzerstäubungsverfahren verwendet werden, um in der vorgesehenen Weise Öffnungen in der Siliziumnitridschicht 30 freizulegen.

Der nächste Verfahrensschritt 1st die Ausführung eines Ionenimplantationsvorgangs, bei dem die vorgesehenen Störstoffionen in den Siliziumhalbleiterkörper 20 durch die in der Siliziumnitridschicht 30 ausgebildeten Öffnungen implantiert werden,. Dadurch werden ionenimplantierte Sperrgebiete 44, 46, 48 und 50 unter den entsprechenden öffnungen 34, 36, 38 und 40 der Fotoresistschicht 32 ausgebildet. Da durch den Verfahrensschritt der Ionenimplantation, der bei diesem Teil des Herstellungsverfahrens ausgeführt wird» η—Gebiete in dem vorhandenen

5Q9828/Q46S

vergrabenen η-Gebiet 21 erzeugt werden, werden Borionen (oder andere erwünschte p-Ionen) benutzt, um die gewählten Teile des vergrabenen n-Gebiets 21 in implantierte η—Gebiete 44, 46, 48 und 50 umzuwandeln»

Der nächste Verfahrensschritt zur Herstellung der in Figur 7 dargestellten Anordnung ist die Entfernung der Fotoresistmusterschicht 32. Dies erfolgt unter Verwendung bekannter Lösungen zur Entfernung von Fotoresist.

Im Anschluß an den Verfahrensschritt der Entfernung des Fotoresist folgt ein Verfahrensschritt der thermischen Oxydation unter Anwendung üblicher thermischer Oxydationsverfahren, um Oxidgebiete (Siliziumdioxid) 54, 56, 58 und 60 an der Oberfläche der dotierten polykristallinen Siliziumschicht 28 unter den öffnungen auszubilden, welche in der Siliziumnitridschicht 30 gebildet wurden} sie liegen unterhalb der Öffnungen 34, 36, 38 und 40 (Figur 6) in der Fotoresistschicht 32. Dementsprechend enthalten Teile der SiliziumnitridT-Isolierschicht 30 thermische Oxidgebiete 54, 56, 58 und 60_c

Der letzte Verfahrensschritt bei der Herstellung der in Figur. 7 dargestellten Anordnung ist das Aufbringen einer weiteren Fotoresistschicht 62 und das Ausbilden eines geeigneten Küsters in dieser Schicht unter .Anwendung bekannter fotolithografischer Maskierungs- und Ätzverfahren. Demgemäß werden Öffnungen 64 und 66 in der Fotoresistschicht 62 (zwischen den Oxidgebieten 54, 56 und 58, 60) ausgebildet. Die Oxidgebiete 54, 56, 58 und 60 dienen als ätzbeständige Maske zusammen mit der Fotoresistschicht 62 für das Siliziumnitrid-Ätzmittel, welches zum Ausätzen der Teile der Siliziumnitridschicht 30 verwendet wird. Im

509828/0465

Anschluß an das Ätzen des Siliziumnitrids wird die Fotoresistschicht 62 entfernt, damit die weitere Behandlung erfolgen kann. Die Anordnung hat nach Ausführung dieser Verfahrensschritte die in Figur 8 dargestellte Form,

Wie aus Figur 9 hervorgeht, wird nun eine weitere Fotoresistschicht 68 so aufgebracht, daß sie das in Figur 9 dargestellte Muster bildet. Dementsprechend werden in der Fotoresistschicht 68 unter Anwendung bekannter fotolithografischer Maskierungsund Ätzverfahren Öffnungen 70 und 72 ausgebildet.

Entsprechend der Darstellung in Figur 10 wird dann eine Oxidätzung vorgenommen, um die Oxidgebiete 54 und 58 zu beseitigen, welche sich in den Öffnungen 70 und 72 der in Figur 9 dargestellten Anordnung befinden. Anschließend wird Fotoresistschicht 68 entfernt, so daß (entsprechend der Darstellung in Figur 10) öffnungen 74 und 76 freigelegt sind. Nunmehr ist die in Figur 10 dargestellte Anordnung fertig für einen Ätzvorgang, welcher durchgeführt wird, um Gebiete der dotierten polykristallinen Siliziumschicht 28 in einem durch die Öffnungen 74 und 76 festgelegten Muster auszuätzen. Die verbleibenden Oxidgebiete 56 und 60 und die zugehörigen verbleibenden Gebiete der Siliziumnitridschicht 30 wirken daher als ätzbeständige Maske, um gewählte Bereiche der dotierten polykristallinen Siliziumschicht 28 zu schützen.

Wie in Figur 11 dargestellt ist, erfolgt eine Ätzung, um Teile der dotierten polykristallinen Siliziumschicht 28 fortzuätzen, so daß das in Figur 11 dargestellte Muster gebildet wird. Als Ätzmittel wird eines der zur Ätzung von polykristallinem Silizium geeigneten, bekannten Mittel verwendet. Kunmehr sind öffnungen 78 und 80 in der dotierten polykristallinen Siliziumschicht 28 gebildet.

509828/0Λ65

Figur 12 zeigt einen ersten Weg zur Herstellung der endgültigen Ausbildung der in Figur 13 dargestellten CCD-Ariordnung (Figur
12A stellt einen anderen Weg dar, um zu der in Figur 13 dargestellten CCD-Anordnung zu gelangen)„ Dementsprechend wird ein
Ätzvorgang ausgeführt, um die restlichen Oberflächengebiete der Siliziumnitridschicht 30 fortzuätzen. Da die Siliziumnitridschicht 30 erheblich dünner als die Siliziumnitridschicht 26
ist, üßlbt ein wesentlicher Teil der Siliziumnitridschicht 26
nach Abschluß der Siliziumnitridätzung zurück, welche den Zweck hat, die restlichen Teile der Siliziumnitridschicht 30 fortzuätzen. In diesem Punkt des Verfahrens ist die¹ Oberfläche der in Figur 12 dargestellten Anordnung fertig für die teilweise Ausbildung einer schützenden Oberflächen-Isolierschicht und die nachfolgende Ausbildung einer aus Metall bestehenden leitenden
Schicht, um die Ausbildung eines elektrisch getrennten, orthogonalen, zweiphasigen Gateelektrodenmusters über den vergrabenen Gebieten 44, 46, 48 und 50 zu vollenden und so die beschriebene CCD-Anordnung zu erhalten.

Gemäß Figur 13 wird eine thermische Oxydation zur Ausbildung
einer Isolierschicht 82 ausgeführt, welche vorzugsweise eine
Stärke von etwa 3.000 Ä hat und nur die Oberflächenteile der
dotierten polykristallinen Siliziumschicht 28 bedeckt, so daß
eine schützende elektrische Isolation gebildet ist zwischen den dotierten polykristallinen Siliziumgebieten 28 und einer Metallschicht 84, welche als abschließende Schicht auf der Oberfläche der CCD-Anordnung gemäß Figur 13 aufgebracht wird. Vorzugsweise besteht die Metallschicht 84 aus Aluminium, welches beispielsweise durch Aufdampfen, Ε-Kanone, Hochfrequenzzerstäubung usw. aufgetragen werden kann. Erforderlichenfalls kann der Leiter 84

24547

auch durch Auftragen einer weiteren Schicht aus dotiertem polykristallinen Silizium auf die Oberfläche der Anordnung ausgebildet werden.

Die CCD-Anordnung kann als Abbildungseinrichtung verwendet werden, ähnlich derjenigen Einrichtung, welche in der USA-Patentanmeldung der Anmelderin Ser. No. 391» 119 "Charge-Coupled Area Array" (Lloyd R. Walsh), eingereicht am 27» August 1973, beschrieben ist. Wenn die Anordnung in einer solchen Abbildungseinrichtung verwendet wird, würde die Schicht 84 polykristallines Silizium über den lichtempfindlichen Elementen und ein strahlungsundurchlässiges Material (z.B. Aluminium) über anderen Bereichen enthalten, in denen das Auftreffen von Licht auf den CCD-Halbleiterkörper unerwünscht ist.

In der in Figur 13 dargestellten Anordnung fließen Ladungspakete von links nach rechts, wobei die Bezeichnungen "links" und "rechts" lediglich Anwendung finden sollen auf die Lagen der in der Zeichnung dargestellten Oberflächen. Die linken Kanten der Sperren 44, 46, 48 und 50 werden von den fließenden Ladungspaketen zuerst angetroffen, und sie stellen daher im Sinne der obigen Definitionen die "vorderen Kanten" dar.

Nach der Herstellung der leitfähigen Schicht 84 wird das erforderliche Metallmuster zur Verbindung der Gates durch einen Metallätzvorgang ausgebildet. Das Muster wird ausgeätzt» Die in Figur 13 dargestellte fertige CCD-Anordnung ist eine zweiphasige, ionenimplantierte Sperren-CCD-Anordnung, bei der eine Selbstausrichtung besteht zwischen den ionenimplantierten η—Sperrgebieten und den ihnen zugeordneten (aus Metall oder dotiertem polykristallinen Silizium bestehenden) Gateelektroden, welche die Aufgabe haben, die Sperrgebiete elektrisch selektiv derart

509828/0466

zu öffnen, daß Ladungspakete in Schieberegisterfunktion entlang der Oberfläche der Ladungskopplungsanordnung weitergegeben werden können» Außerdem werden aufgrund des beschriebenen Verfahrens der Selbstausrichtung zwischen Gateelektroden sehr enge Zwischenräume ausgebildet (etwa 0,3 Mikrometer), wobei die Möglichkeit des Auftretens der beschriebenen Unregelmäßigkeiten . (glitches) unterbunden wird, welche bei den bisherigen CCD-Anordnungen, bei denen keine Selbstausrichtung erfolgte, durchweg auftraten.

Das beschriebene Herstellungsverfahren zur Ausbildung der CCD-Anordnung gemäß Figur 13 erlaubt eine optimale Ausnutzung des auf dem Halbleiter zur Verfügung stehenden Platzes, so daß höhere Dichten der CCD-Elemente erreicht -werden können. Wenn man alternativ die gleichen Zellenabmessungen vorsieht, wie sie bei den bisherigen Anordnungen angewandt wurden, erhält man verbesserte Möglichkeiten der,Ladungsbehandlung, da sich aus den gleichmäßigen Zellenabmessungen vergrößerte Ladungsspeicherbereiche ergeben.

Bei der Herstellung der in Figur 13 dargestellten CCD-^Anordnung sind zahlreiche Varianten und Alternativen möglichf beispielsweise kann das vergrabene n-Eanalgebiet 21 entfallen, und es kann ein mehr der technischen Übung entsprechender Oberflächenkanal verwendet werden, welcher die gleiche Leitfähigkeit haben würde wie der p-Halbleiterleiterkörper 20.

Im Zusammenhang mit Figur 12A wird ein anderer Verfahrensschritt beschrieben, welcher anstelle des anhand von Figur 12 beschriebenen Verfahrensschritts anwendbar ist. Bei der Ausführungsform gemäß Figur 12Ä werden nicht die restlichen Teile der Siliziumnitridschicht 30 entfernt, wie es bei Figur 12 der Fall war,

509-8-28/0465

sondern die restlichen Teile der Siliziumnitridschicht 30 bleiben erhalten, und es wird ein Verfahrensschritt der thermischen Oxydation oder ein anderer Verfahrensschritt der Oxidaufbringung ausgeführt, um Isolationsgebiete 86 auf den Seiten der dotierten polykristallinen Siliziumgebiete 28 auszubilden. Anschließend an die Ausbildung der Oxid- oder Isolationsgebiete 86 wird die Metallelektrode 84 auf die in Figur 12A dargestellte Anordnung aufgebracht, und man erhält dann die in Figur 13 dargestellte Anordnung.

Wie aus Figur 13 erkennbar ist, befinden sich die unteren Teile der Metall-Gateelektrode 84 in identischer Selbstausrichtung mit den implantierten Sperrgebieten 44, 48 usw., während die Gebiete 28 aus dotiertem polykristallinen Silizium im wesentlichen ausgerichtet sind mit den implantierten Sperrgebieten 46, 50 usw. (dabei ist die Stärke des Oxidgebiets, welches die Metalleiterschicht 84 und das dotierte polykristalline Gebiet 28 trennt, nicht berücksichtigt)· Dieses zweiphasige System, bei dem die leitfäMge Schicht 84 als eine der zwei Gateelektroden und die dotierten Gebiete 28 aus polykristallinem Silizium als die andere der zwei Gateelektroden verwendet werden, bildet aufgrund des beschriebenen erfindungsgemäßen Herstellungsverfahrens eine CCD-Anordnung, welche selbstausgerichtet ist gegenüber den implantierten Sperrgebieten. Die implantierten Sperrgebiete 44, 46, 48 und 50 arbeiten mit beiden Elektrodensätzen des zweiphasigen Elektrodensystems zusammen, so daß bei Anlegen einer bestimmten Spannung (welche eine ausreichende Höhe und die entsprechende Polarität hat) Ladungspakete durch die Sperrgebiete überführt werden können zu den Gateelektroden, welche mit den entsprechenden darunter angeordneten implantierten Sperrgebieten zusammenwirken. Die Wirkungsweise der Überführung von Ladungspaketen durch Sperrgebiete eines zweiphasigen Systems ist beispielsweise in der genannten USA-Patentanmeldung Ser.No. 391,119 (Lloyd R. Walsh) beschrieben.

509828/0465

Die Erfindung ist nicht auf die dargestellten und beschriebenen Ausführungsbeispiele beschränkt, sondern es können im Rahmen fachmännischen Handelns Abänderungen und weitere Ausbildungen angegeben werden.

509828/0465

Claims

Ansprüche

M./Verfahren zum Herstellen einer Ladungskopplungs-Halbleiteranordnung mit selbsttätiger Ausrichtung, gekennzeichnet durch Festlegen von Oberflächengebieten über implantierten Sperrgebieten in einem Halbleiterkörper, welche den Abstand von der Vorderkante abwechselnd angeordneter Sperrgebiete zur Vorderkante der nächsten angrenzenden Sperrgebiete genau bestimmen, Entfernen der darunter befindlichen Materialgebiete und Oberflächengebiete, und

Ausbilden von Gateelektroden auf denjenigen Bereichen der Anordnung, welche entfernt worden sind, so daß eine Steuerung der Überführung von Ladungspaketen durch die abwechselnd angeordneten Sperrgebiete unter den Gateelektroden möglich ist, welche auf denjenigen Bereichen der Anordnung ausgebildet sind, die entfernt wurden.
2. Verfahren zum Herstellen einer Ladungskopplungs-Halbleiteranordnung mit selbsttätiger Ausrichtung unter Ausbildung isolierender und elektrisch leitfähiger Gebiete auf einer Fläche eines Halbleiterkörpers, gekennzeichnet durch Ausbilden implantierter Sperrgebiete vom ersten Leitfähigkeitstyp an der Oberfläche des Halbleiterkörpers, Festlegen von Teilen der über den implantierten Sperrgebieten angeordneten isolierenden Gebiete, welche den unteren Abstand von der vorderen Kante abwechselnd angeordneter Sperrgebiete zu der vorderen Kante der nächsten angrenzenden Sperrgebiete genau bestimmen,

509828/0A6&

Entfernen der festgelegten Teile der isolierenden Gebiete und des darunter befindlichen elektrisch leitfähigen Materials, um ein erstes Muster von Gateelektroden über abwechselnd angeordneten Sperrgebieten auszubilden, und

Ausbilden eines zweiten Musters von Gateelektroden über den restlichen abwechselnd angeordneten Sperrgebieten.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die auf einer Oberfläche des Halbleiterkörpers ausgebildeten elektrisch leitfähigen Gebiete aus dotiertem polykristallinen Silizium bestehen.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die isolierenden Gebiete Siliziumnitrid und Siliziumdioxid enthalten.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß im Rahmen des Verfahrensschrittes der Festlegung von Teilen der isolierenden Gebiete Oberflächengebiete aus Siliziumdioxid innerhalb eines Oberflächen-Schichtgebiets aus Siliziumnitrid ausgebildet werden, gefolgt von dem Verfahrensschritt der Entfernung von Teilen eines der Siliziumdioxid- und Siliziumnitridgebiete vor der Entfernung von Teilen der anderen Siliziumdioxid- und Siliziumnitridgebiete.
6. Zweiphasige Ladungskopplungs-HalbleiteraaOrdnung mit einem Halbleiterkörper, mehreren an der Oberfläche des Halbleiterkörpers angeordneten implantierten Sperrgebieten und wenigstens einer auf einer Oberfläche des Halbleiterkörpers über den Sperrgebieten angeordneten Isolierschicht, dadurch gekennzeichnet, daß ein erstes Muster von Gateelektroden auf einer Seite der Isolierschicht angeordnet ist,

509828/0465

daß eine isolierende Deckschicht auf den freigelegten Oberflächenteilen des ersten Musters von Gateelektroden angeordnet ist,

daß ein zweites Muster von Gateelektroden über der Isolierschicht und über der isolierenden Deckschicht angeordnet ist und die Abmessungen unten liegender Teile des zweiten Musters im wesentlichen gleich dem Abstand von der Vorderkante abwechselnd angeordneter Sperrgebiete zu der Vorderkante angrenzender Sperrgebiete sind,

wobei das erste Gateelektrodenmuster zusammen mit der Stärke der isolierenden Deckschicht eine Breite hat, welche im wesentlichen gleich dem Abstand von der Vorderkante der anderen abwechselnd angeordneten Sperrgebiete zur Vorderkante der angrenzenden Sperrgebiete ist,
7. Ladungskopplungs-Halbleiteranordnung nach Anspruch 6, dadurch gekennzeichnet, daß das zweite Gateelektrodenmuster miteinander verbundene Gebiete aus dotiertem polykristallinen Silizium aufweist.
8. Ladungskopplungs-Halbleiteranordnung nach Anspruch 7, dadurch gekennzeichnet, daß das zweite Gateelektrodenmuster ein Verbindungs-Metallmuster besitzt.

509828/046&