DE2218680A1 - Halbleiteranordnung und Verfahren zur Herstellung derselben - Google Patents
Halbleiteranordnung und Verfahren zur Herstellung derselbenInfo
- Publication number
- DE2218680A1 DE2218680A1 DE19722218680 DE2218680A DE2218680A1 DE 2218680 A1 DE2218680 A1 DE 2218680A1 DE 19722218680 DE19722218680 DE 19722218680 DE 2218680 A DE2218680 A DE 2218680A DE 2218680 A1 DE2218680 A1 DE 2218680A1
- Authority
- DE
- Germany
- Prior art keywords
- area
- gate electrode
- zones
- source
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/213—Channel regions of field-effect devices
- H10D62/221—Channel regions of field-effect devices of FETs
- H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
- H10D62/314—Channel regions of field-effect devices of FETs of IGFETs having vertical doping variations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
- H10D84/401—Combinations of FETs or IGBTs with BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
- H10D84/401—Combinations of FETs or IGBTs with BJTs
- H10D84/403—Combinations of FETs or IGBTs with BJTs and with one or more of diodes, resistors or capacitors
- H10D84/406—Combinations of FETs or IGBTs with vertical BJTs and with one or more of diodes, resistors or capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
- H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
- H10D84/85—Complementary IGFETs, e.g. CMOS
- H10D84/858—Complementary IGFETs, e.g. CMOS comprising a P-type well but not an N-type well
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
-
- H10P14/61—
-
- H10W10/0121—
-
- H10W10/13—
Landscapes
- Element Separation (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Local Oxidation Of Silicon (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
221868?
PHN. 5662.
Patentassessor
Akte: T>mT_ rf/o
Anmeldung von» 1P. *-^ril 1Λ7°
Anmeldung von» 1P. *-^ril 1Λ7°
Halbleiteranordnung und Verfahren zur Herstellung derselben.
Die Erfindung bezieht sich auf eine Halbleiteranordnung
mit einem Halbleiterkörper mit mindestens einem Feldeffekttransistor
Tdt isolierter Torelektrode, welcher Körper ein erstes Gebiet von einem ersten Leitfähigkeitstyp und ein an die Oberfläche grenzendes zweites
Gebiet vom zweiten Leitfähigkeitstyp enthält, das mit dem eisten Gebiet einen pn-Uebergang bildet, wobei in dem zweiten Gebiet an die Oberfläche grenzende Quellen- und Senkenzonen vom ersten Leitfähigkeitstyp angebracht sind, und wobei zwischen den Quellen- und Senkenzonen mindestens eine Torelektrodenschicht angebracht ist, die durch eine Isolierschicht von dem Halbleiterkörper" getrennt ist.
mit einem Halbleiterkörper mit mindestens einem Feldeffekttransistor
Tdt isolierter Torelektrode, welcher Körper ein erstes Gebiet von einem ersten Leitfähigkeitstyp und ein an die Oberfläche grenzendes zweites
Gebiet vom zweiten Leitfähigkeitstyp enthält, das mit dem eisten Gebiet einen pn-Uebergang bildet, wobei in dem zweiten Gebiet an die Oberfläche grenzende Quellen- und Senkenzonen vom ersten Leitfähigkeitstyp angebracht sind, und wobei zwischen den Quellen- und Senkenzonen mindestens eine Torelektrodenschicht angebracht ist, die durch eine Isolierschicht von dem Halbleiterkörper" getrennt ist.
Die Erfindung bezieht sich weiterhin auf ein Verfahren zur
Herstellung dieser Anordnung.
Herstellung dieser Anordnung.
Halbleiteranordnungen der beschriebenen Art sind bekannt
209853/0985
-2- PHN. 5662.
und werden in verschiedenen Ausführungsforment insbesondere in monolithischen integrierten Schaltungen, verwendet. Eine derartige Struktur,
bei der die Quellen- und Senkenzonen des erwähnten Feldeffekttransistors in einem Gebiet liegen, das durch einen pn-Uebergang von dem übrigen Teil des Halbleiterkörpers getrennt ist, ist namentlich von Bedeutung, weil sie es ermöglicht, in schalttechnischer und technologischer
Hinsicht interessante Kombinationen von Halbleiterschaltungselementen in integrierten Schaltungen zu erzielen.
So können z.B. in demselben Halbleiterkörper auf besonders einfache Weise neben dem erwähnten Feldeffekttransistor ohne oder durch
nur einige zusätzlichen Herstellungsschritte ein oder mehr Bipolartransistoren angebracht werden. Noch wichtiger ist die Möglichkeit, dass in
demselben Halbleiterkörper neben dem erwähnten Feldeffekttransistor ein oder mehr Feldeffekttransistoren einer zu der des ersteren Feldeffekttransistors komplementären Struktur angebracht werden können. Derartige
Kombinationen von p-Kanal- und n-Känal-Feldeffekttransistoren werden in
vielen wichtigen integrierten Schaltungen, insbesondere in Speicherschaltungen, verwendet.
Die beschriebenen Halbleiteranordnungen werden vorzugsweise in sehr schnell wirkenden Schaltungen verwendet, so dass es wichtig ist,
dass die Abmessungen und somit auch die unterschiedlichen Kapazitäten der erhaltenen Struktur möglichst klein gehalten werden, wodurch auch
die Packungsdichte (Anzahl Schaltungselemente pro Oberflächeneinheit) vergröesert werden kann. Dies ist bei bekannten Halbleiteranordnungen
oft in ungenügendem Masse der Fall, was zu einem wesentlichen Teil auf die für die Herstellung erforderlichen Maskierungs- und Ausrichtschritte
und auf die dabei zu berücksichtigenden Toleranzen zurückzuführen ist.
209853/0985
-3- PHN. 5662.
Die vorliegende Erfindung bezweckt u.a. eine Halbleiteranordnung mit einer neuen Struktur mit einem Feldeffekttransistor sehr
geringer Abmessungen zu schaffen, mit der eine sehr hohe Packungsdichte
erhalten werden kann, welche Anordnung zum Erhalten sehr schnell wirkender integrierter Schaltungen verwendet werden kann, während diese Anordnung
ausserdem mit Hilfe einer verhältnismässig geringen Anzahl von Ausricht- und Maskierungsschritten mit einem grösstenteils sehr grossen
Toleranzbereich hergestellt werden kann.
Die Erfindung gründet sich u.a. auf die Erkenntnis, dass insbesondere die für die Kontaktierung der Quellen- und Senkenzonen benötigte
Oberfläche der vorhandenen Feldeffekttransistoren dadurch erheblich herabgesetzt werden kann, dass ein wenigstens teilweise in den
Halbleiterkörper versenktes Muster aus Isoliermaterial, vorzugsweise aus durch örtliche Oxydation angebrachten Oxyd, verwendet wird, das ein
in dem ersten Gebiet vom ersten Leitfähigkeitstyp angebrachtes inselförmiges
Gebiet vom zweiten Leitfähigkeitstyp umgibt, welches Muster zugleich mindestens die Quellen- und Senkenzonen eines in dieser Insel
angebrachten Feldeffekttransistors mit isolierter Torelektrode begrenzt.
Eine Halbleiteranordnung eingangs erwähnter Art ist nach der Erfindung dadurch gekennzeichnet, dass die Anordnung ein wenigstens
teilweise in den Halbleiterkörper versenktes Muster aus einem elektrisch isolierenden Material enthält, das das zweite Gebiet praktisch völlig
umgibt, wobei der pn-U.ebergang zwischen dem ersten und dem zweiten Gebiet
sich dem versenkten Muster anschliesst, und dass die Quellen- und Senkenzonen an das versenkte Mu,ster grenzen.
In der Anordnung nach der Erfindung ist das zweite Gebiet vom zweiten Leitfähigkeitstyp schon durch einen pn-Uebergang von dem
209853/0985
-4- PHN. 5662.
ersten Gebiet getrennt, so dass eine weitere Isolierung mittels eines versenkten
Isoliermusters in diesem Falle überflüssig scheint. Es stellt sich aber heraus, dass die Anwendung des versenkten Musters in diesem
Falle überraschenderweise doch zweckdienlich ist und es ermöglicht, eine Struktur mit wesentlichen Vorteilen auf besonders einfache Weise
zu erhalten, wobei namentlich die gegenseitigen Lagen praktisch sämtlicher Zonen durch das versenkte Muster festgelegt werden, wie nachstehend
naher auseinander gesetzt werden wird.
Die Halbleiteranordnung nach der Erfindung weist u.a. den grossen Vorteil auf, dass sie sich auf sehr einfache Weise herstellen
lässt und die Möglichkeit bietet, Quellen- und Senkenzonen sehr geringer Abmessungen zu verwenden, während ferner der Abstand zwischen dem erwähnten
Feldeffekttransistor und dem nächstliegenden Schaltungselement in einer integrierten monolithischen Schaltung auf ein Mindestmass beschränkt
werden kann. Dadurch können eine grosse Packungsdichte und eine Herabsetzung von 30 bis 50 f° der Gesamtoberfläche der Schaltung erzielt
werden. Ausserdem kann-die Kapazität zwischen der Metallisierung und
dem untenliegenden Halbleitermaterial stark herabgesetzt werden, indem sich die Metallbahnen wenigstens teilweise über das versenkte Isoliermuster
erstrecken. All diese Vorteile sind zum Erhalten sehr schnell wirkender Schaltungen von besonderer Bedeutung.
Nach einer besonderen Ausführungsform umgibt das versenkte
Muster aus Isoliermaterial ausserdem einen an die Oberfläche grenzenden weiteren Teil des ersten Gebietes, in welchem Teil an die Oberfläche
grenzende Quellen- und Senkenzonen vom zweiten Leitfähigkeitstyp eines
zu dem erwähnten Feldeffekttransistor komplementären Feldeffekttransistors angebracht sind, die an das versenkte Muster grenzen und zwischen
209853/0985
-5- PHN. 5662.
denen mindestens eine Torelektrodenschicht angebracht ist, die durch
eine Isolierschicht von dem Halbleiterkörper getrennt ist. Eine derartige Kombination eines oder mehrerer z.B. npn-Feldeffekttransistoren
mit einem oder mehreren Feldeffekttransistoren komplementärer Struktur (pnp) ist, wie oben bereits beschrieben wurde, in vielen Schaltungen
von besonderem Interesse. Dabei wird vorzugsweise zur Vergrösserung der Packungsdichte das versenkte das zweite Gebiet umgebende Isoliermaterial
teilweise auch zu dem versenkten den weiteren Teil des ersten Gebietes umgebenden Isoliermaterial gehören.
Eine weitere AusfUhrungsform zum Kombinieren eines Feldeffekttransistors
mit bipolaren Schaltungselementen ist dadurch gekennzeichnet, dass das versenkte Isoliermuster ein drittes Gebist vom zweiten
Leitfähigkeitstyp umgibt, das an die Oberfläche grenzt, sich dem versenkten Isoliermaterial anschliesst und mit dem ersten Gebiet einen ·
pn-Uebergang bildet, in welchem dritten Gebiet sich mindestens eine an
die Oberfläche grenzende weitere Zone vom ersten Leitfähigkeitstyp befindet, die zusammen mit dem dritten Gebiet einen Teil eines bipolaren
Schaltungselements bildet. Zum Erhalten eines vertikalen Bipolartransistors
ist eine weitere bevorzugte Ausführungsform dadurch gekennzeichnet, dass die erwähnte weitere Zone vom ersten Leitfähigkeitstyp an das
versenkte Muster grenzt und das dritte Gebiet die Basiszone eines vertikalen Bipolartransistors bildet, dessen Emitter- und Kollektorzonen
durch die weitere Zone und das erste Gebiet gebildet werden..
Eine Kombination mit einem isolierten lateralen Bipolartransistor wird erhalten, wenn in dem dritten Gebiet zwei an die Oberfläche
grenzende Zonen vom ersten Leitfähigkeitstyp angebracht werden, die die Emitter- und Kollektorzonen eines bipolaren lateralen Transis-
209853/0985
-6- PHN. 5662.
tors bilden, dessen Basiszone durch das dritte Gebiet gebildet wird.
Eine wesentliche Verbesserung der obenerwähnten bevorzugten Ausführungsformen wird erhalten, wenn oberhalb des dritten Gebietes
Hilfstorelektroden angebracht werden, die durch eine Isolierschicht von Halbleiteroberfläche getrennt und vorzugsweise gleichstrommässig mit der
Basiszone des Bipolartransistors verbunden sind, um die Bildung von Streustromkanälen zu verhindern.
Diese bevorzugten Ausführungsformen werden vorteilhaft derart hergestellt, dass das zweite und das dritte Gebiet vom zweiten
Leitfähigkeitstyp gleichzeitig angebracht werden; dass die Quellen- und
Senkenzonen des ersten Feldeffekttransistors und die weitere Zone vom
ersten Leitfähigkeitstyp gleichzeitig angebracht werden, und dass die
etwa vorhandenen Torelektroden sowie die zugehörigen Isolierschichten gleichzeitig angebracht werden.
Die Erfindung bezieht sich weiterhin auf ein besonders
einfaches und zweckdienliches Verfahren zur Herstellung einer derartigen
Halbleiteranordnung. Dieses Verfahren, bei dem in einem an eine Oberfläche des Körpers grenzenden ersten Gebiet von einem ersten Leitfähigkeitstyp
ein ebenfalls an diese Oberfläche grenzendes zweites Gebiet vom zweiten Leitfähigkeitstyp angebracht wird, das mit dem ersten Gebiet
einen pn-Uebergang bildet, wobei in dem zweiten Gebiet die Quellen- und Senkenzonen eines Feldeffekttransistors angebracht werden, ist nach der
Erfindung dadurch gekennzeichnet, dass auf einem Teil der Oberfläche des ersten Gebietes eine gegen Oxydation maskierende Schicht angebracht
wird; dass dann durch Oxydation der nicht mit dieser maskierenden Schicht bedeckten Oberflächenteile ein wenigstens teilweise in den Halbleiterkörper
versenktes schichtförmiges Oxydrauster angebracht wird, das wenig-
209853/0985
-7- PHN. 5662.
stens einen Oberflächenteil des ersten Gebietes praktisch völlig umgibt;
dass aus der Umgebung in diesem Oberflächenteil ein den zweiten Leitfähigkeitstyp bestimmender Dotierungsstoff zur Bildung des zweiten Gebietes
angebracht wird, wobei das versenkte Oxydmuster gegen diese Dotierung
maskiert; dass aus der Umgebung über Oberflächenteile des zweiten Gebietes ein den ersten Leitfähigkeitεtyp bestimmender Dotierungsstoff
in dem zweiten Gebiet zur Bildung mindestens der Quellen- und Senkenzoner
angebracht wird, wobei das versenkte Oxydmuster als Maskierung gegen den erwähnten Dotierungsstoff dient, und dass mindestens eine Torelektrodenschicht
angebracht wird, die durch eine elektrisch isolierende Schicht von dem zweiten Gebiet getrennt ist und sich oberhalb eines
Teiles der Oberfläche des zweiten Gebietes zwischen den Quellen- und Senkenzonen erstreckt.
Ein besonders einfaches Herstellungsverfahren wird dabei erhalten, wenn vor der Anbringung der Quellen- und Senkenzonen mindestens
eine Torelektrodenschicht angebracht wird, wonach der den ersten Leitfähigkeitstyp bestimmende Dotierungsstoff in dem zweiten Gebiet
angebracht wird, wobei die Torelektrodenschicht(en) zugleich als Maskierung
gegen diesen Dotierungsstoff verwendet wird (werden).
Das Verfahren nach der Erfindung weist im Vergleich zu bekannten Verfahren zur Herstellung einer Halbleiteranordnung mit einem
in einer isolierten Insel angebrachten Feldeffekttransistor mit isolierter Torelektrode wesentliche Vorteile auf.
An erster Stelle können die zur Bildung des zweiten Gebietes notwendige Einführung des Dotierungsstoffes (und gegebenenfalls die
teilweise Ausdiffusion dieses Stoffes über die Oberfläche), sowie das Anbringen der zur Bildung der Quellen- und Senkenzonen dienenden Akti-
209853/0985
-8- PHN. 5662.
vatoren alle dadurch erfolgen, dass die maskierende Wirkung des versenkten
Oxydmusters und vorzugsweise auch der Torelektrode(n) benutzt wird, welche Teile der Struktur alle meistens bereits auf Grund anderer
Punktionen (isolierung, Steuerung) vorhanden sein müssen. Dadurch fallen
einige der bei den bekannten Techniken notwendigen Ausrichtschritte mit den dabei einzuhaltenden Toleranzen weg, wodurch nicht nur die Definition
der Abmessungen der unterschiedlichen Zonen auf sehr einfache Weise erhalten wird, sondern auch sehr geringe Abmessungen für die Quellen-
und Senkenzonen erhalten werden können. Die Kontaktierung derartiger kleiner Zonen braucht dabei keine Probleme zu ergeben, da die Quelle und
die Senke sich nur zu einem kleinen Teil ihrer Oberfläche auf den betreffenden Zonen befinden, während die übrigen Teile der Quelle und der
Senke auf dem verhältnismässig dicken versenkten Oxyd liegen. Dadurch
kb'nnen die Kapazitäten der pn-Uebergänge zwischen den Quellen- und
Senkenzonen und dem zweiten Gebiet sehr klein gehalten werden, während ausserdem die Kontaktmaske in bezug auf das Torelektrodenmuster statt,
wie bei bekannten Verfahren, in bezug auf die Quellen- und Senkenzonen ausgerichtet werden kann. Dies ergibt u.a. einen wesentlich kleineren
Abstand zwischen dem Kontakt und der Torelektrode.
Die Gesamtlänge des Feldeffekttransistors kann dadurch
vorkommendenfalls um mehr als 30 tfo herabgesetzt werden, was auch kleinere
Diffusionskapazitäten mit sich bringt.
Es ist einleuchtend, dass die erwähnten Feldeffekttransistoren je mehr .als eine Torelektrodenschicht aufweisen kb'nnen und dass
z.B. bei einem Tetrodenfeldeffekttransistor gleichzeitig mit den Quellen-
und Senkenzonen eine zwischen den beiden Torelektroden liegende Oberflächenzone vom ersten Leitfähigkeitstyp (die die Verbindung zwischen
209853/0985
-9- PHN. 5662.
den beiden Stromkanalteilen herstellende "Insel") gebildet werden kann,
wobei nur das versenkte Oxydmuster und die Torelektrodenschichten als
Maskierung dienen.
In den meisten Fällen ist es zu bevorzugen, dass der erhaltene Feldeffekttransistor eine verhältnismässig niedrige Schwellwertspannung,
z.B. mit einem Absolutwert von weniger als 2 V, aufweist. Um die dazu erforderliche geringe Oberflächendotierung des Kanalgebietes
zwischen den Quellen- und Senkenzonen zu erhalten, ist es häufig notwendig, den zur Bildung des zweiten Gebietes, z.B. durch Diffusion
oder Ionenimplantation, eingeführten Dotierungsstoff teilweise über die Oberfläche aus dem Halbleiterkörper herauszudiffundieren. Dies kann bei
dem Verfahren nach der Erfindung auf besonders einfache V/eise dadurch erfolgen, dass nach einer bevorzugten Ausführungsform nach dem Anbringen
des den zweiten Leitfähigkeitstyp bestimmenden Dotierungsstoffes und vorzugsweise vor dem Anbringen der Torelektrodenschicht dieser Dotierungsstoff
in einem Raum mit einer Atmosphäre herabgesetzten Druckes über den ganzen von dem zweiten Gebiet eingenommenen und von dem versenkten
Oxydmuster begrenzten Oberflächenteil teilweise aus dem Halbleiterkörper herausdiffundiert wird, wodurch in einer an die Oberfläche
grenzenden Zone des zweiten Gebietes die Dotierungskonzentration von der Oberfläche her nach innen auf einen Höchstwert zunimmt. Bei dieser
Ausdiffusion wird das bereits vorhandene versenkte Oxydmuster als Diffusionsfenster
benutzt. Dabei können die Quellen- und Senkenzonen sich in einer Richtung quer zu der Oberfläche zu beiden Seiten des Pegels mit
dem erwähnten Höchstwert der Dotierungskonzentration erstrecken. Vorzugsweise werden aber die Quellen- und Senkenzonen völlig innerhalb der
erwähnten Zone des zweiten Gebietes mit einer von der Oberfläche her
209853/0985
-10- PHN. 5662.
zunehmenden Dotierungskonzentration angebracht, u.a. um die Durchschlagspannung
zwischen den Quellen- und Senkenzonen und dem zweiten Gebiet verhältnismässig hoch zu halten, was für die meisten Anwendungen erwünscht
ist.
Von besonderer Bedeutung ist eine bevorzugte Ausführungsform des erfindungsgemässen Verfahrens, bei der neben dem erwähnten im zweiten
Gebiet angebrachten Feldeffekttransistor in dem ersten Gebiet ein ■t'eldeffektttransistor mit einer zu der des ersten Feldeffekttransistors
komplementären Struktur angebracht wird. Eine derartige bevorzugte Ausführungsform
ist nach der Erfindung dadurch gekennzeichnet, dass ein versenktes Oxydmuster angebracht wird, das ausserdem mindestens einen
weiteren Teil des ersten Gebietes umgibt; dass nach der Bildung des zweiten Gebietes aus der Umgebung in dem weiteren Teil des ersten Gebietes
ein den zweiten Leitfähigkeitstyp bestimmender Dotierungsstoff zur Bildung mindestens der Quellen- und Senkenzonen eines zu dem ersten
Feldeffekttransistor komplementären zweiten Feldeffekttransistor« angebracht wird, wobei das versenkte Oxydmuster als Maskierung benut*t wird»
und dass auf dem weiteren Teil zwischen den Quellen- und Senkenzonen mindestens eine Torelektrodenschicht angebracht wird, die durch eine
elektrisch isolierende Schicht von dem Halbleiterkörper getrennt ist.
Dabei können die Quellen- und Senkenzonen des zweiten komplementären
Feldeffekttransistors sowohl vor als auch nach den Quellen- und Senkenzonen des ersten im zweiten Gebiet liegenden Feldeffekttransistors
angebracht werden. Die gegen Oxydation maskierende Schicht kann bei einem oder mehr Feldeffekttransistoren einen Teil der Isolierschicht
bilden, auf der die Torelektrode angebracht ist.
Vorzugsweise wird dieses Verfahren derart durchgeführt,
209853/0985
.-11- PHN. 5662.
dass, bevor die Quellen- und Senkenzonen des komplementären zweiten
Feldeffekttransistors angebracht werden, auf dem weiteren Teil mindestens eine Torelektrodenschicht angebracht wird, wonach der den zweiten
Leitfähigkeitstyp bestimmende Dotierungsstoff in dem weiteren Teil angebracht wird, wobei diese Torelektrodenschicht(en) zugleich als Maskierung
gegen diesen Dotierungsstoff verwendet wird (werden).
Die Schwellwertspannung eines Feldeffekttransistors mit isolierter Torelektrode wird nicht nur durch die Dotierung des Kanalgebietes
und die Dicke und das Material der Isolierschicht, auf der die Torelektrode angebracht ist, sondern auch in erheblichem Masse durch
die Austrittsarbeit (work function) des Materials der Torelektrodenschicht bestimmt. Infolge der Tatsache, dass diese Torelektrodenschicht
als Maskierung beim Anbringen der Quellen- und Senkenzonen verwendet wird, kann bei dem erfindungsgemässen Verfahren auf besonders geeignete
Weise gleichzeitig mit der Anbringung der Quellen- und Senkenzonen die Schwellwertspannung nach Wunsch beeinflusst werden, indem als Material
für die Torelektrodenschicht polykristallines Silicium verwendet und dotiert wird. Diese Dotierung des polykristallinen Materials kann dann
oft vorteilhaft während der Anwendung der Torelektrodenschicht aus polykristallinem Material als Maskierung stattfinden, wodurch die
Schwellwertspannung geändert wird. Eine bevorzugte Ausführungsform ist nach der Erfindung somit dadurch gekennzeichnet, dass zur Bildung der
Torelektrodenschicht(en) und etwaiger Zwischenverbindungen eine Schicht
aus polykristallinem Silicium angebracht wird, aus der durch eine Aetzbehandlung
die Torelektrodenschicht(en) und ein etwaiges Zwischenverbindungsmuster
gebildet werden, und dass, um den Widerstand des polykristallinen Siliciums herabzusetzen und die Schwellwertspannung mindes-
209853/0985
-12- PHN. 5662.
tens eines der Feldeffekttransistoren auf einen gewünschten Wert zu
bringen, das polykristalline Silicium mindestens einer der Torelektrodenschichten
mit einem Donator- oder Akzeptormaterial dotiert wird. Vorzugsweise wird das polycristalline Silicium mit Phosphor dotiert.
Dabei wird vorzugsweise mindestens eine Torelektrodenschicht gleichzeitig mit den Quellen- und Senkenzonen eines Feldeffekttransistors
dotiert. In vielen Fällen ist es dabei vorteilhaft, eine Torelektrodenschicht eines Feldeffekttransistors gleichzeitig mit den Quellen-
und Senkenzonen desselben Feldeffekttransistors zu dotieren.
Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden in folgenden näher beschrieben. Es zeigen:
Fig. 1 schematisch eine Draufsicht auf einen Teil einer Anordr '·■.§ nach der Erfindung,
Fig. 2 schematisch einen Querschnitt durch die Anordnung nach Fig. 1- längs der Linie II-II,
Fig. 3 schematisch einen Querschnitt durch ein Detail der
Fig. 1 längs der Linie IH-III,
Figuren 4-14 schematisch Querschnitte durch die Anordnung
nach den Figuren 1 und 2 in aufeinanderfolgenden Herstellungsstufen längs der Linie II-II der Fig. 1,
Fig. 15 schematisch einen Querschnitt durch eine andere
Ausführungsform der Anordnung nach der Erfindung,
Fig. 16 schematisch einen Querschnitt durch eine Anordnung nach der Erfindung, bei der eine Feldeffekttransistorstruktur mit einem
lateralen Bipolartransistor kombiniert ist, und
Fig. 17 und 18 schematisch Querschnitte durch Anordnungen
nach der Erfindung, bei der eine Feldeffekttransistorstruktur mit einem
209853/0985
-13- PHN. 5662.
vertikalen Bipolartransistor kombiniert ist.
Die Figuren sind schematisoh und nicht masstäblich gezeichnet.
Entsprechende Teile sind in den Figuren mit den gleichen Bezugsziffern bezeichnet. Metallschichten sind in Fig. 1 schraffiert dargestellt. In
den Querschnitten weisen in derselben Richtung schraffierte Halbleiterzonen den gleichen Leitfähigkeitstyp auf.
Fig. 1 zeigt eine Draufsicht auf, Fig. 2 schematisch einen Querschnitt längs der Linie II-II und Fig. 3 längs der Linie III-III
durch.eine Halbleiteranordnung nach der Erfindung. Die Anordnung enthält
einen Siliciumhalbleiterkörper 1, in dem ein Feldeffekttransistor A
mit isolierter Torelektrode angebracht ist. Der Körper enthält ein erstes Gebiet 2 aus η-leitendem Silicium, das an eine Oberfläche 3 des Körpers
grenzt, und ein zweites Gebiet 4 aus p-leitendem Silicium, das mit dem
ersten Gebiet 2 einen pn-Uebergang 5 bildet. In dem zweiten Gebiet 4
sind an die Oberfläche 3 grenzende η-leitende Quellen- und Senkenzonen und 7 angebracht, zwischen denen eine Torelektrodenschicht 8 aus polykristallinem
Silicium angebracht ist, die durch eine Isolierschicht 9 aus Siliciumoxyd von dem untenliegenden zweiten Gebiet 4 getrennt ist.
Nach der Erfindung enthält die Anordnung ein wenigstens teilweise in den Halbleiterkörper versenktes Muster 10 aus elektrisch isolierendem
Material, im vorliegenden Falle aus Siliciumoxyd, welches versenkte Muster 10 das zweite Gebiet 4 praktisch völlig umgibt. Der
pn-Ueberesang 5 zwischen dem ersten Gebiet 2 und dem zweiten Gebiet 4
schliesst sich dem versenkten Oxydmuster 10 an, während die Quellen- und Senkenzonen 6 und 7 an das versenkte Muster 10 grenzen.
Auf der Oberfläche 3 und auf der Torelektrode 8 ist weiter
noch eine Isolierschicht 11 aus Siliciumoxyd angebracht, in die Kon-
209853/0985
-U- PHN. 5662.
taktfenster geätzt sind, über die die Quellen- und Senkenzonen 6 und
mittels Aluminiumschichten 12 und 15 kontaktiert sind, die sich zum Teil
über das versenkte Oxyd 10 erstrecken. Die Quellenzone 6 ist an der
Stelle des Teiles 4B des Gebietes 4 mit diesem Gebiet durch die Schicht
12 kurzgeschlossen (siehe Fig. 3)·
Durch die angewandte Struktur können die Quellen- und
Senkenzonen 6 und 7 Mindestabmessungen aufweisen (Breite in diesem Beispiel
10 /um), während auch die Kapazität zwischen den Aluminiumschichten (12,13) und dem untenliegenden Halbleitermaterial sehr gering ist, infolge
der Tatsache» dass sich diese Aluminiuraschichten zu einem wesentlichen
Teil oberhalb des dicken versenkten Oxyds 10 erstrecken. Dies hängt u.a. mit dem besonders einfachen Verfahren zusammen, nach dem die
erfindungsgemässe Anordnung hergestellt werdsr. kann und das nachstehend
näher erläutert wird. Ferner kann durch Anwendung ües versenkten Isoliermusters
de: /ststand des beschriebenen Feldeffekttransistors A von einem
benachbarter; Halbleiterschaltungselement sehr gering gemacht werden, wodurch eine grosse Packungsdichte und somit eine Herabsetzung der Gesamtoberfläche
u,T: yO bis 50 a/o in bezug auf die Gesamtoberfläche bekannter
Strukturen erhalten werden kann.
Dies wird in dem hier beschriebenen Beispiel näher illustriert, indem {siehe Figuren 1 und 2) das versenkte Oxydmuster 10 ausserdem
sine;; ar· die Überfläche 3 grenzenden weiteren Teil 14 (der in Fig. zwischen der gestrichelten Linie 15 und der Oberfläche 3 liegt) des
ersten Gebietes umgibt. In diesem weiteren Teil I4 sind an die Oberfläche
3 grenzende p-leitende Quellen- und Senkenzonen 16 und 17 eines
zu einem n-Kanal-Feldeffekttransistor A komplementären p-Kanal-Feldeffekttransistors
B angebracht. Die Quellen- und Senkenzonen 16 und
209853/0385
-15- PHN. 5662.
grenzen gleichfalls an das versenkte Oxydmuster 10, gleich wie die
Zonen 6 und 7, während zwischen den Zonen 16 und 17 eine Torelektrodenschicht 18 aus polykristallinem Silicium liegt, die durch eine Oxydschicht
19 von dem weiteren Teil 14 des Siliciumgebietes 2 getrennt ist.
Die komplementären Feldeffekttransistoren A und B sind voneinander
durch einen Teil des Oxydiausters 10 getrennt, der sowohl zu dem das zweite Gebiet 4 umgebenden Musterteil als auch zu dem den erwähnten
weiteren Teil 14 des ersten Gebietes 2 umgebenden Musterteil gehSrt. Dieser gemeinsame Teil des versenkten Oxydmusters 10 kann sehr
schmal (z.B. 10 /um breit) gewählt werden, wodurch der Abstand zwischen
den Torelektroden 8 und 28 der Transistoren A und B einen sehr geringen Wert von z.B. 30/um aufweisen kann. Dies ins Gegensatz zu bekannten Techniken,
bei denen z.B. der Abstand zwischen den Torelektroden 8 und 18 stets mindestens 50/um beträgt, was auf die bei den Maskierungen einzuhaltenden
Abstände und Ausrichttoleranzen zurückzuführen ist.
Die Quellen- und Senkenzonen 16 und I7 des p-Kanal-Feld-
effekttransistors B schliessen sich der Aluminiumschicht 13 (die zugleich
die Zone 7 kontaktiert) und der Aiuminiumschicht 20 über Fenster in der
Oxyaschicht 11 an.
Die Transistoren A und B bilden in diesem Beispiel einen Teil einer monolithischen integrierten Schaltung. Ausser den Torelektrodenschichten
8 und 18 ist noch eine polykristalline Siliciumschicht 21 vorgesehen, die als Verbindung zwischen anderen Teilen der integrierten
Schaltung dient, welche anderen Teile nicht dargestellt sind. Diese Verbindung 21 kreuzt die Aluminiumschicht 12 und ist wenigstens an dem
Kreuzpunkt mit der Oxydschicht 11 bedeckt. Die Schichten 8, 18 und 21 sind an Stellen, die in der Zeichnung nicht angegeben sind, über Kontakt-
209853/0985
-16- PHN. 5662.
fenster in der Oxydschicht 11 kontaktiert.
Die beschriebene Anordnung wird nach der Erfindung auf folgende Weise hergestellt. Die unterschiedlichen Herstellungsschritte
werden nur beschrieben, insofern sie auf der Oberfläche, auf der die Feldeffekttransistoren angebracht werden, durchgeführt werden; insofern
z.B. Diffusionen in die andere Oberfläche der Platte eindringen (und gegebenenfalls durch Schleifen oder Aetzen von dieser Oberfläche entfernt
werden), ist dies nicht in den Figuren angegeben, weil dies für die Erfindung nicht wesentlich ist.
Es wird (siehe Fig. 4) von einem η-leitenden Siliciumsubstrat
2 mit vorzugsweise einerIi11| -oder einer 100 I - Orientation
und z.B. einem spezifischen Widerstand von 6j3..cm ausgegangen. Darauf
wird durch thermische Oxydation eine Siliciumoxydschicht 30 mit einer
Dicke von 0,1 /um angebracht. Auf dieser Schicht wird unter Verwendung bekannter Techniken eine Siliciumnitridschicht 31 mit einer Dicke von
0,1 /um angebracht, welche Schicht 31 ihrerseits mit einer 0,1 mm dicken
Schicht 32 aus pyrolytischem Siliciumoxyd überzogen wird. Für das Anbringen
von Siliciumnitridschichten und die bei Aetzung dieser Schichten verwendeten Techniken sei auf Appels und andere, "Philips Research
Reports", April 1970, S. 118-132, verwiesen, in welcher Veröffentlichung in diesem Zusammenhang alle für den Fachmann notwendige Auskunft erteilt
wird.
Dann wird durch Maskieren und Aetzen aus den Schichten 31
und 30 eine oxydationsbeständige Maske an der Stelle der anzubringenden Feldeffekttransistoren A und B gebildet. Zu diesem Zweck wird zunächst
die Oxydschicht 32 durch einen üblichen photolithographysehen Vorgang
in die Form einer oxydationsbeständigen Maske gebracht. Die verbleiben-
209853/098 5
-17- PHN. 5662.
den Teile der Oxydschicht 32 werden anschliessend als Maske verwendet,
damit die untenliegende Nitridschicht durch Aetzen in Phosphorsäure in die gewünschte Form gebracht wird, wonach durch Aetzen in einer Pufferlösung
mit Fluorwasserstoff die verbleibenden Teile der Schicht 32 sowie
die nicht unter dem Nitrid liegenden Teile der Schicht 30 entfernt
werden. So bleibt (siehe Fig. 5) eine oxydationsbeständige Maske (30, 31 ]
übrig, wonach die nicht mit den Schichten 30 und 31 bedeckten Teile der
Siliciumoberflache über eine Teife von 1/um weggeätzt werden. Dabei wird
die Struktur nach Fig. 5 erhalten. Dieser Aetzschritt kann erwünschtenfalls
fortgelassen werden, in welchem Falle das danach zu bildende versenkte Oxydmuster teilweise über die Siliciumoberfläche hinausragen wird.
Durch thermische Oxydation bei 10000C während 16 Stunden in
feuchtem Sauerstoff werden dann die nicht mit der Maske (30,31) bedeckten
geätzten Oberflächenteile des Siliciums oxydiert, wobei ein in den Körper versenktes Oxydmuster 10 erhalten wird, dessen Oberfläche nahezu
mit der ursprünglichen Oberfläche des Halbleiterkörpers zusammenfällt (siehe Fig. 6) und das an der Stelle der anzubringenden Feldeffekttransistoren
A und B Oberflächenteile des Gebietes 2 umgibt.
Nun wird wieder auf pyrolytisohem Wege eine Siliciumoxydschicht
mit einer Dicke von 0,1 /um auf uera Gebilde angebracht, wonach
durch Anwendung photolithographischer Techniken der obenbeschriebenen Art die Schichten 30 und 31 oberhalb des Gebietes, in dem der n-Kanal-Feldeffekttransistor
A angebracht werden wird, völlig entfernt wird (siehe Fig. ?).
Nun wird eine Bordiffusion mit Bornitrid als Quelle durchgeführt, wobei durch bekannte Techniken unter Verwendung einer Vordiffusion
bei etwa 92O°C und einer Eindiffusion (drive-in) die Struktur
209853/09RS
-18- PHN. 5662.
nach Fig. 8 erhalten wird. Während dieser Bordiffusion, bei der das versenkte
Oxydmuster 10 als Maske dient, bildet sich auf dem Silicium eine Oxydschicht 34t unter der sich ein p-leitendes Gebiet 4 befindet. Dieses
Gebiet 4 kann unter Umständen auch durch andere Techniken durch Dotierung aus der Umgebung, z.B. durch Ionenimplantation, gebildet werden,
wobei ebenfalls das Oxydmuster 10 als Maske dient. Insofern dabei ein gerichtetes Ionenbündel verwendet wird, das das Gebiet des Feldeffekttransistors
B nicht bestreicht, nd die Ionen eine genügende Energie aufweisen, um durch die Schichten 30 und 31 hindurchzudringen, brauchen
diese Schichten erst vor der Durchführung der nachstehend zu beschreibenden Ausdiffusion sur dem Gebiet 4 entfernt zu werden.
Dann werden ohne Anwendung einer Maskierung nacheinander die Oxydsch^cht 34 und erwünschtenfalls, aber nicht notwendigerweise,
die Nitridachicht 31 durch Aetzen entfernt, wonach bei 12000C 4 Stunden
lang in einer Kapsel in einem Vakuum das Bor teilweise weiter in das
Silicium eindringt und teilweise über die Oberfläche herausdiffundiert.
Diese Ausdiffusion erfolgt vorzugsweise in Gegenwart von Siliciurapulver, das entweder undotiert ist, oder zum Erhalten eines
Schwellwertes für die Oberflächenkonzentration an der Oberfläche des Gebietes 4 eine genau bekannte, verhältnismSssig niedrige Bordotierung
aufweist.
Auch bei dieser Ausdiffusion dient das Oxydmuster 10, gleich wie die Oxydschicht 30, als Maske. Dadurch wird an der Oberfläche ein
Gebiet 4A erhalten, in den die Borkonzentration von einem Wert von 10
Atomen/cms an der Oberfläche nach innen auf einen Höchstwert von 3x
Atomen/cm3 in einer Tiefe von 1,5/um an der Stelle der gestrichelten
Linie 35 zunimmt. Dann wird die Oxydschicht 30 ohne Anwendung einer
209853/0985
-19- , PHN. 5662.
Maske weggeätzt (siehe Fig. 9).
Durch eine thermische Oxydation wird nun (siehe Fig. 10)
eine Oxydschicht 36 mit einer Dicke von 0,1 /um angebracht, wonach auf
der ganzen Oberflache eine 0,6/um dicke Schicht 37 aus hochohmigen polykristallinen!
Silicium z.B. durch thermische Zersetzung von SiH. angebracht wird. Diese Schicht 37 wird anschliessend mit einer Schicht 38
aus auf pyrolytischem oder thermischem Wege angebrachtem Siliciumoxyd
mit einer Dicke von 0,1 /um überzogen.
Durch bekannte photolithographische Aetztechniken werden nun aus den Schichten 37 und 38 Teile gebildet, die die Torelektrodenschichten
8 und 18 anzubringenden Feldeffekttransistoren A und B sowie die Verbindung 21 enthalten (siehe Fig. 11).
Nun wird die Oxydschicht 36 von dem Oberflächeriteil des Gebietest,
in dem der p-Kanal-Feldeffekttransistor B angebracht werden
wird, durch Aetzung mit einer Pufferlösung mit Fluorwasserstoff entfernt, wobei ausserdem der auf der Torelektrodenschicht 18 liegende Teil
der Oxydschicht 38 weggeätzt wird (siehe Fig. 12). Dabei wird der unterhalb
der Torelektrodenschicht 18 liegende Teil 19 der Schicht 36 beibehalten.
Die bei diesem Aetzschritt verwendete Maske ist nicht kritisch und kann eine sehr grosse Toleranz aufweisen, vorausgesetzt, dass der
von dem Oxydmuster 10 umgebene Teil des Gebietes 2, auf dem sich die Torelektrode 18 befindet, frei gelassen wird.
Anschliessend werden dux'ch eine Bordiffusion, bei der die
Torelektrodenschicht 18 und das Oxydmuster 10 als Maske dienen, die p-leitenden Quellen- und Senkenzonen 16 und 17 mit einer Oberflächenkonzentration
von 10 Atomen/cm3 selbstregistrierend mit der Torelektrode 18 angebracht. Auch diese Dotierung aus der Umgebung kann er-
209853/0985
-20- PHN. 5662.
wiinschtenfalls auf andere Weise unter Verwendung derselben Maskierung,
z.B. durch Ionenimplantation, stattfinden. In diesem Falle kann bei
Verwendung eines Ionenbündels genügender Energie, das das Gebiet des Feldeffekttransistors A nicht bestreicht, erwünschtenfalls die Implantation
durch die Schichten 36 und 38 hin erfolgen, die dazu also nicht
entfernt zu werden brauchen.
Während der Anbringung der Zonen 16 und 17 wird zugleich
die Torelektrodenschicht 18 mit Bor dotiert. Dadurch wird die Schwellwertspannung
des Feldeffekttransistors (16,17»18,19) herabgesetzt.
Danach wird (siehe Fig. I3) auf dem Ganzen eine 0,1 /um
dicke Schicht 39 aus Siliciumoxyd entweder thermisch oder durch pyro-
lytische Ablagerung angebracht. Diese Schicht 39 wird dann unter Verwendung
einer ebenfalls nicht-kritischen Maskierung der Oberfläche des Gebietes 4 weggeätzt (siehe Fig. I4)» mit Ausnahme des in Fig. 1 dargestellten
Gebietes 4B. Dabei wird der Teil 9 der Schicht 36 unterhalb
der Torelektrodenschicht 8 beibehalten, während die nicht unterhalb der Schicht 8 liegenden Oberflächenteile des Gebietes 4f mit Ausnahme des
Gebietes 4B, sowie die Schicht 8, völlig frei von Oxyd sind. Nun wird aus der Umgebung Phosphor zur Bildung der Quellen- und Senkenzonen 6
und 7 mit einer Oberflächenkonzentration von 10 Atomen/cm3 eindiffundiert,
wobei zugleich die Torelektrodenschicht 8 und die Verbindung 21 mit Phosphor dotiert werden, wodurch die Schwellwertspannung des n-Kanal-Feldeffekttransistors
(6,7*8,9) und der spezifische Widerstand des polykristallinen
Slliciums herabgesetzt werden. Die Torelektrodenschicht 8 und das Oxydmuster 10 dienen bei dieser Dotierung als Maske* Diese Dotierung
kann gleichfalls, wenn erwünscht, statt durch Diffusion auf andere Weise, z.B. durch Ionenimplantation, erfolgen, in welchem letzte-
20 9 8 53/0985
-21- PHN. 5662.
ren Falle die Implantation auch über die Schicht 36 stattfinden kann,
wobei bei Anwendung eines gedichteten Ionenbündels, das das Gebiet des
Transistors B nicht bestreicht, das Anbringen der Schicht 39 unterlassen werden kann.
Die Zonen 6 und 7 befinden sich (siehe Pig. I4) völlig
innerhalb der Zone 4A des Gebietes 4> in der die Borkonzentration der
Oberfläche nach innen zunimmt. Die verhältnismassig hohe Konzentration an der Stelle der Linie 35 verhindert eine Kanalbildung zwischen dem
Gebiet 2 und den Zonen 6 und 7 längs des Oxydes 10.
Dann wird auf dem Ganzen (siehe Fig. 2) eine 0,6/um dicke
Schicht 11 aus Siliciumoxyd angebracht, in die Kontaktfenster geätzt werden, die teilweise oberhalb des Oxydmusters 10 liegen dürfen.
Schliesslich wird eine Aluminiumschicht aufgedampft, die auf übliche Weise durch einen photolithographischen Aetzvorgang in die gewünschte
Form gebracht wird, wobei die Maske nur in bezug auf die Torelektroden zentriert zu werden braucht, so dass die Struktur nach den Figuren
1 und 2 erhalten ist. Die Aluminiumschicht 12 bildet dabei sowohl einen Kontakt mit der Quellenzone 6 als auch mit dem Gebiet 4B, wodurch
das Gebiet 4 mit der Zone 6 kurzgeschlossen wird. Das Kanalgebiet I4
des Transistors B kann auf der Unterseite des Gebietes kontaktiert werden. Schliesslich wird während 30 Minuten bei 5000C in einem Gemisch
von N9 und H ausgeglüht.
Eine sehr gedrängte Struktur ist auf diese Weise erhalten, bei der (siehe Fig. 2) z.B. die folgenden Abmessungen erreicht werden
können:
a = 10/um
b = 6 /um
c = 10 /um.
/209853/0985
221868Ü
-22- PHN. 5662.
Es sind viele Abwandlungen des beschriebenen Verfahrens möglich. So können unter Umständen vorteilhaft die Torelektrodenschichten
6 und 18 beide mit Bor (oder beide mit Phosphor) dotiert werden. Dabei wird z.B. nach dem Anbringen der Schicht 37 diese polykristalline
Siliciumschicht zunächst mit Bor dotiert, wonach eine Oxydschicht 38 verhältnisraäsGig grosser Dicke (0,6/um) angebracht wird, um
nachher die Torelektrodenschichten 8 und 18 vor der Phosphordiffusion zu schützen, oder umgekehrt. So können vom Fachmann noch verschiedene
andere auf der Hand liegende Abwandlungen des beschriebenen Verfahrens verwendet werden, die alle die gleichen Vorteile, insbesondere in bezug
auf die Gedrängtheit der Struktur und nichtkritische Ausricht- und Maskierungsschritte,
aufweisen.
Insbesondere kann die Dotierung des polykristallinen SiIiciums
bereits in der Stufe der Fig. 10, bei oder sofort nach dem Anbringen
der Schicht 37» erfolgen.
Wenn dies erwünscht sein sollte, können in der beschriebenen
Struktur (siehe Fig. 2) hochdotierte Zonen 40 (gestrichelt dargestellt)
vom gleichen Leitfähigkeitstyp wie das erste Gebiet 2 angebracht werden, um zu verhindern, dass sich zwischen benachbarten Schaltungselementen,
z.B. zwischen dein Gebiet 4 und der Zone 16, ein Inversionskanal bildet.
Dies kann z.B. dadurch erfolgen, dass in Fig. 5 die geätzte Siliciumcberfläche
örtlich mit Phosphor dotiert wird, bevor das Oxydmuster gebildet wird. In dem obenbeschriebenen Beispiel wird dies jedoch im
allgemeinen überflüssig sein, weil während des Anwachsens des Oxydmusters 10 die Donatoren in dem η-leitenden Siliciumgebiet 2 die Neigung
haben, bei Oxydation dieses Siliciums in das Gebiet 2 einzudringen,
wodurch sich an der Grenzfläche nit dein Oxyd 10 in dem Gebiet 2 eine
20985 3/0985
221868U
-23- PHN. 5662.
Anhäufung von Donatoratomen bildet, die im allgemeinen genügend gross
ist, um die Bildung eines p-leitenden Inversionskanals zu verhindern.
Me Anordnung nach der Erfindung kann ferner Feldeffekttransistoren mit mehr als einer Torelektrode sowie andere Schaltungselenente,
z.B. Bipolartransistoren, enthalten. Beispielsweise ist in Fig. 15 schematisch im Querschnitt eine Anordnung mit einem n-Kanal-Tetrodenfeldeffekttransistor
C (η-leitende Quellen- und Senkenzonen und 7, Torelektrodenschichten 58 und 59» η-leitende Insel 60), einem
p-Kanal-Feldeffekttransistor D (p-leitende Quellen- und Senkenzonen
und 17» Torelektrodenschichten 61 und 62, p-leitende Insel 63) und einem
bipolaren lateralen pnp-Transistor E (p-leitende Emitter- und Kollektorzonen
64 und 65 mit zwischenliegender n-leitender Basis, die einen Teil
des η-leitenden Gebietes 2 bildet) dargestellt. Zonen, die mit den gleichen Bezugsziffern wie in dem vorangehenden Beispiel bezeichnet
sind, erfüllen die gleiche Funktion und weisen den gleichen Leitfähigkeitstyp wie in diesem Beispiel auf. Die Inseln 60 und 63 können gleichzeitig
mit und auf gleiche Weise wie die Quellen- und Senkenzonen 6,7» 16 und 17 unter Verwendung der maskierenden Wirkung der Torelektrodenschichten
58,59,61 und 62 angebracht werden. Ein Bipolartransistor kann
in einer derartigen Struktur vorteilhaft auch auf anderem Wege angebracht
werden. So zeigt Fig. 16 schematisch im Querschnitt eine Kombination eines Paares komplementärer Feldeffekttransistoren F und G mit
einem lateralen Bipolartransistor H. Teile mit den gleichen Bezugsziffern haben wieder die gleiche Bedeutung wie in den Figuren 1 bie 14·
Der laterale Bipolartransistor H ist in diesem Falle durch den pn-TJebergang
71 gegen den übrigen Teil des Substrats 2 elektrisch isoliert.
Diese Struktur kann nach der Erfindung auf sehr einfache V/eise wie folgt
209853/0985
221868U
-24- PHN. 5662.
hergestellt werden. Es wird, gleich wie bei den vorangehenden Beispielen,
z.B. von einer η-leitenden Siliciumscheibe 2 ausgegangen, in der, ebenfalls
auf die bereits beschriebene Weise, das versenkte Oxydmuster 10 gebildet wird und auf der die Toroxydschichtteile 9,19,80,77 und 81
sowie die polykristallinen Torelektrodenschichten 8,, 18, 78, 76 und
gebildet werden. Unter Verwendung der oben bereits beschriebenen Maskierungs- und Diffusionsschritte werden die p-leitenden Gebiete 4 und 70,
die p-leitenden Zonen 16, 18, 72 und 73 und die η-leitenden Zonen 6, 7»
74 und 75» vorzugsweise unter Verwendung der maskierenden Eigenschaften
des Oxydmusters 30 und der polykristallinen Torelektrodenschichten 8,
18, 78, 76 und 79, gebildet. Dabei können vorteilhaft die Zonen 4 und in demselben Diffusionsschritt, die Zonen 16, 17» 72 und 79 ebenfalls
in demselben Diffusionsschritt und die Zonen 6, 7» 74 und 75 auch in
demselben Diffusionsschritt angebracht werden. Auch die Torelektrodenschichten 8, 18, 78, 76 und 79 können gleichzeitig gebildet und dotiert
werden, während auch die Toroxydschichtteile 9. 19» 80, 77 und 81 gleichzeitig gebildet werden. Die p-leitende Zone 70 bildet die Basiszone
und die η-leitenden Zonen 74 und 75 bilden die Emitter- und Kollektorzonen des lateralen Bipolartransistors. Die Hilfstorelektroden 76,
78 und 79, die durch die Toroxydschichtteile 77» 80 und 81 von dem Gebiet
70 getrennt sind, sind durch Metallschichten (84» 85) über die
Kontaktdiffusionen 72, 73 mit der Basiszone 70 verbunden, so dass gegebenenfalls
unterhalb der Elektroden 76, 78 und 79 gebildete Streustromkanäle unterdrückt werden. Solche Streustromkanäle können u.a.
Anlass geben ζυτη Kurzschluss zwischen Emitter und Kollektor, und solche
mit der Basiszone verbundenen Hilfstorelektroden bilden an sich eine
wichtige Verbesserung eines vertikalen oder lateralen bipolaren Transistors, siehe auch die untenbeschriebenen Torelektroden 95 und 106 in
Fig. 17 und 18. Die g^^f^£0^Q^|e-Verbindung 86 zwischen der poly-
-25- PHN. 5662.
kristallinen Siliciumschicht 76 und der Metallschicht 85 umgeht den
dargestellten Querschnitt und ist daher schematisch mit einer Linie angedeutet. Die Hilf störelektro'den 76, 78 und 79 können unter Umstanden
weggelassen werden. Es leuchtet ein, dass der an Hand der Fig. 16 beschriebene
Bipolartransistor H eine besonders günstige Möglichkeit zur Kombination der Feldeffekttransistorstruktur P mit bipolaren Schaltungselementen, insbesondere Bipolartransistoren, bietet.
Eine weitere besonders vorteilhafte Kombination der FeIdeff"kttransistorstruktur
F mit einem Bipolartransistor (K), die auf sehr einfache Weise erhalten werden kann, ist in Fig. 17 dargestellt. In
diesem Falle ist K ein vertikaler Transistor, dessen Kollektorzone durch das η-leitende Substratgebiet 2, dessen Basiszone durch das p-leitende
Gebiet 90 und dessen Emitterzone durch das η-leitende an dem versenkten
Oxydmuster 10 anliegende Gebiet 93 gebildet wird. Der Kollektorkontakt wird über die Metallschicht 97 und die hochdotierte von dem versenkten
Muster begrenzte η-leitende Zone 94 hergestellt. Der Basiskontakt wird über die Metallschicht 98 und die hochdotierte p-leitende Zone 92 hergestellt.
Zur Vermeidung der Bildung eines Streustromkanals vom Emitter zum Kollektor ist auch in diesem Falle eine Hilfstorelektrode 95 aus
polykristallinem Silicium vorgesehen, die durch eine Oxydschicht 96 von
dem Gebiet 90 getrennt und über die Metallschicht 98 gleichstrommässig
mit der Basiszone verbunden ist. Diese Hilfstorelektrode kann, wenn
keine Gefahr vor Kanalbildung vorliegt, weggelassen werden.
Es wird wieder von einem η-leitenden Siliciumsubstrat 2 ausgegangen,
in dem das versonkte Muster 10 gebildet wird und auf dem die
Toroxydschicht teile 9, 19, 96 und die Polykristallinen Torelektrodenijchichten
8, 18 und 95 angebracht werden. Die p-leitenden Gebiete 4 und
209853/0985
-26- PHN. 5662.
90, die p-leitenden Zonen 16, 1? und 92 und die η-leitenden Zonen 6, 7,
93 und 94 werden vorzugsweise unter Verwendung der maskierenden Wirkung des Oxydmusters 10 und der polykristallinen Torelektrodenschichten 8,
10 und 95 angebracht. Auch in diesem Falle können vorteilhaft die Zonen
4 und 90 gleichzeitig in demselben Diffusionsschritt angebracht werden,
gleich wie die Zonen 6, 7» 93» 94 und die Zonen 16, 17» 92. Auch die
Torelektrodenschichten 8, 18 und 95 können in demselben Herstellungsschritt angebracht und dotiert werden, während auch die Toroxydschichtteile
9» 19 und 96 in demselben Oxydations- und Maskierungsschritt angebracht
werden können.
Es dürfte einleuchten, dass sich die Erfindung nicht auf die beschriebenen Ausführungsbeispiele beschränkt, sondern dass im Rahmen
der Erfindung für den Fachmann viele Abarten möglich sind. So können andere Halbleitermaterialien als Silicium, andere isolierende und maskierende
Schichten und andere Metallschichten verwendet werden, während die Torelektrodenschichten statt aus polykristallinen! Silicium auch aus
z.B. einer Metallschicht bestehen können. Die erwähnten Leitfähigkeitstypen können durch die entgegengesetzten Leitfähigkeitstypen ersetzt
werden. Die Reihenordnung, in der die unterschiedlichen Zonen, Isolierschichten und Torelektroden angebracht werden, kann geändert werden,
sofern dabei die erwähnten erfindungsgemässen Bedingungen erfüllt
werden. Auch kann das erste Gebiet 2 völlig oder teilweise durch eine auf einem Substrat angebrachte epitaktische Schicht gebildet werden,
wobei das zweite Gebiet und das Isoliermuster 10 sich wenigstens über einen Teil der Dicke dieser Schicht erstrecken.
Dies ist z.B. aus Fig. 18 ersichtlich, in der auf dem nleitenden Substrat 100 das η-leitende Gebiet 2 in Form einer epitak-
209853/0985
-27- PHN. 5662.
tischen Schicht angebracht ist. Zwischen der Schicht 2 und dem Substrat
100 befindet sich eine p-leitende vergrabene Schicht 101. Dieser Schicht
schliesst sich ein p-leitendes Gebiet 102 an, das ein Gebiet 103 der
η-leitenden Schicht 2 völlig umgibt, welches Gebiet 103 die Basiszone
eines pnp-Transistors bildet, dessen Emitter- und Kollektorzonen durch die p-leitende Oberflächenzone 104 bzw. durch das p-leitende Gebiet
(101,102) gebildet werden. Eone hochdotierte η-leitende Zone 105 dient
zur Kontaktierung. Eine Hilfstorelektrode IO6 (die nicht stets notwendig
ist), die vorzugsweise aus polykristallinem Silicium besteht, ist mit der Basis 103 des Transistors verbunden, trennt die Diffusionszonen
und 105 voneinander und verhindert die Bildung eines Streuinversionskanals.
Die Zonen 4 und 102 werden vorzugsweise gleichzeitig in einer einzigen Verfahrensstufe angebracht, was auch mit den Zonen 6, 7 und
105, den Oxydschichten 9 und 107 und den Torelektroden 8 und IO6 der
Fall ist. Die Dotierung der unterschiedlichen Zonen kann schliesslich ausser durch Diffusion aus der Gasphase oder durch Ionenimplantation
auch durch Diffusion aus z.B. einer dotierten Oxydschicht stattfinden.
2 0 9 8 5 3/0985
Claims (18)
1. J Halbleiteranordnung mit einem Halbleiterkörper mit mindestens
«—s
einem Feldeffekttransistor mit isolierter Torelektrode, welcher Körper
ein erstes Gebiet von einem ersten Leitfähigkeitstyp und ein an die Überfläche grenzendes zweites Gebiet vom zweiten Leitfähigkeitstyp enthält,
das mit dem ersten Gebiet einen pn-Uebergang bildet, wobei in dem zweiten Gebiet an die Oberfläche grenzende Quellen- und Senkenzonen vom
ersten Leitfähigkeitstyp angebracht sind, und wobei zwischen den Quellen- und Senkenzonen mindestens eine Torelektrodenschicht angebracht ist, die
durch eine Isolierschicht von dem Halbleiterkörper getrennt ist, dadurch gekennzeichnet, dass die Anordnung ein wenigstens teilweise in den Halbleiterkörper
versenktes Muster aus elektrisch isolierendem Material enthält, das das zweite Gebiet praktisch völlig umgibt, wobei der pn-Uebergang
zwischen dem ersten und dem zweiten Gebiet sich dem versenkten Muster anschliesst, und dass die Quellen- und Senkenzonen an das versenkte
Muster grenzen.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass das versenkte Muster ausserdem einen an die Oberfläche grenzenden
weiteren Teil des ersten Gebietes umgibt, in welchem Teil an die Oberfläche grenzende Quellen- und Senkenzonen vom zweiten Leitfähigkeitstyp
eines zu dem erwähnten Feldeffekttransistor komplementären Feldeffekttransistors
angebracht sind, die an das versenkte Muster grenzen, wobei zwischen diesen Quellen- und Senkenzonen mindestens eine Torelektrodenschicht
angebracht ist, die durch eine Isolierschicht von dem Halbleiterkörper getrennt ist.
3. Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet, dass das versenkte Isoliermaterial, das das zweite Gebiet umgibt, teil-
209853/0985
-29- . PHN. 5662.
weise auch zu dem versenkten Muster gehört, das den weiteren Teil des
ersten Gebietes umgibt.
4· Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 3>
dadurch gekennzeichnet, dass das versenkte Isoliermuster ein drittes Gebiet vom zweiten Leitfähigkeitstyp umgibt, das an die Oberfläche
grenzt, sich dem versenkten Isoliermaterial anschliesst und mit dem ersten Gebiet einen pn-Uebergang bildet, in welchem dritten Gebiet
sich mindestens eine an die Oberfläche grenzende weitere Zone vom ersten Leitfähigkeitstyp befindet, die zusammen mit dem dritten Gebiet einen
Teil eines bipolaren Schaltunsgelements bildet.
5. Halbleiteranordnung nach Anspruch 4» dadurch gekennzeichnet, dass die erwähnte weitere Zone vom ersten Leitfähigkeitstyp an das versenkte
Muster grenzt und das dritte Gebiet die Basiszone eines vertikalen Bipolartransistors bildet, dessen Emitter- und Kollektorzonen
durch die weitere Zone und das erste Gebiet gebildet werden.
6. Halbleiteranordnung nach Anspruch 4» dadurch gekennzeichnet, dass in dem dritten Gebiet zwei an die Oberfläche grenzende Zonen vom
ersten Leitfähigkeitstyp angebracht sind, die die Emitter- und Kollektorzonen eines bipolaren lateralen Transistors bilden, dessen Basiszone
durch das dritte Gebiet gebildet wird.
7. Halbleiteranordnung nach Anspruch 5 oder. 6, dadurch gekennzeichnet,
dass oberhalb des dritten Gebietes Hilfstorelektroden angebracht
sind, die durch eine Isolierschicht von der Halbleiteroberfläche getrennt und vorzugsweise gleichstrommässig mit der Basiszone des Bipolartransistors
verbunden sind, um die Bildung von Streustromkanälen zu verhindern.
8. Verfahren zur Herstellung einer Halbleiteranordnung nach
209853/0985
-30- PHN. 5662.
einem oder mehreren der vorangehenden Ansprüche ι bei dem in einem an
eine Oberfläche des Körpers grenzenden ersten Gebiet von einem ersten Leitfähigkeitstyp ein gleichfalls an diese Oberfläche grenzendes zweites
Gebiet vom zweiten Leitfähigkeitstyp angebracht wird, das mit dem ersten Gebiet einen pn-TJebergang bildet, wobei in dem zweiten Gebiet die
Quellen- und Senkenzonen eines Feldeffekttransistors angebracht werden, dadurch gekennzeichnet, dass auf einem Teil der Oberfläche des ersten
Gebietes eine gegen Oxydation maskierende Schicht angebracht wird; dass danach durch Oxydation der nicht mit dieser maskierenden Schicht bedeckten Oberflächenteile ein wenigstens teilweise in den Halbleiterkörper
versenktes schichtförmiges Oxydmuster angebracht wird, das mindestens einen Oberflächenteil des ersten Gebietes praktisch völlig
umgibt; dass aus der Umgebung in diesem Oberflächenteil ein den zweiten
Leitfähigkeitstyp bestimmender Dotierungsstoff zur Bildung des zweiten Gebietes angebracht wird, wobei das versenkte Oxydmuster gegen diese
Dotierung maskiert; dass aus der Umgebung über Oberflächenteile des zweiten Gebietes ein den ersten Leitfähigkeitstyp bestimmender Dotierungsstoff
in dem zweiten Gebiet zur Bildung mindestens der Quellen- und Senkenzonen angebracht wird, wobei das versenkte Oxydmuster als Maskierung
gegen den erwähnten Dotierungsstoff verwendet wird, und dass mindestens eine Torelektrodenschicht angebracht wird, die durch eine elektrish
isolierende Schicht von dem zweiten Gebiet getrennt ist und sich oberhalb eines Teiles der Oberfläche des zweiten Gebietes zwischen den
Quellen- und Senkenzonen erstreckt.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass vor der Anbringung der Quellen- und Senkenzonen mindestens eine Torelektrodenschicht
angebracht wird, wonach der den ersten Leitfähigkeitstyp be-
209853/0985
-51- PHN, 5662.
stimmende Dotierungsstoff in dem zweiten Gebiet angebracht wird, wobei
die Torelektrodenijchichtien) zugleich als Maskierung gegen diesen Dotierungnstoff
verwendet wird (werden).
10. Verfahren nach Anspruch 8 oder 9» dadurch gekennzeichnet, dass nach dem Anbringen des den zweiten Leitfähigkeitstyp bestimmenden
Dotierungsstoffes und vorzugsweise vor dem Anbringen der Torelektrodenschicht dieser Dotierungsstoff in einem Raun mit einer Atmosphäre herabgesetzten
Druckes über den ganzen von dem zweiten Gebiet eingenommenen und von dem versenkten Oxydmuster begrenzten Oberflächenteil teilweise
aus dem Halbleiterkörper herausdiffundiert wird, wodurch in einer an die
Oberfläche grenzenden Zone des zweiten Gebietes die Dotierungskonzentration von der Oberfläche her nach innen auf einen Höchstwert zunimmt.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die Quellen- und Senkenzonen völlig innerhalb der erwähnten Zone des
zweiten Gebietes angebracht werden.
12. Verfahren nach einem oder mehreren der Ansprüche 8 bis 11,
dadurch gekennzeichnet, dass ein versenktes Oxydmuster angebracht wird, das ausserdem mindestens einen weiteren Teil des ersten Gebietes umgibt;
dass nach der Bildung des zweiten Gebietes aus der Umgebung in dem weiteren
Teil des ersten Gebietes ein den zweiten Leitfähigkeitstyp bestimmender
Dotierungsstoff zur Bildung mindestens der Quellen- und Senkenzonen eines zu dem ersten Feldeffekttransistor komplementären
zweiten Feldeffekttransistors angebracht wird, wobei das versenkte Oxydmuster als Maskierung verwendet wird, und dass auf dem weiteren Teil
zwischen den Quellen- und Senkenzonen mindestens eine Torelektrodenschicht angebracht wird, die durch eine elektrisch isolierende Schicht
von dem Halbleiterkörper getrennt ist.
209853/0985
-32- PHN. 5662.
13· Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass vor
der Anbringung der Quellen- und Senkenzonen des komplementären zweiten Feldeffekttransistors auf dem weiteren Teil mindestens eine Torelektrodenschicht
angebracht wird, wonach der den zweiten Leitfähigkeitstyp ticstimmende DotierungsstoJ'f in dem weiteren Teil angebracht wird, wobei
diese Torelektrodenschicht(en) zugleich als Maskierung gegen diesen
Dotierungsstoff verwendet wird (werden).
14· Verfahren nach einem oder mehreren der Ansprüche 8 bis 1J,
dadurch gekennzeichnet, dass zur Bildung der Torelektrodenschicht(en)
und etwaiger Zwischenverbindungen eine Schicht aus polykristallinem Silicium angebracht wird, aus der durch eine Aetzbehandlung die Torelektrodenschicht(en)
und ein etwaiges Verbindungsmuster gebildet werden, und dass, um den Widerstand des polykristallinen Siliciums
herabzusetzen und die Schwellwertspannung mindestens eines der Feldeffekttransistoren
auf einen gewünschten -/ert zu bringen, das polykristalline
Silicium mindestens einer der Torelektrodenschichten mit einem Donator- oder Akzeptormaterial dotiert wird.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass
das polykristalline Silicium mit Phosphor dotiert wird.
16. Verfahren nach Anspruch I4 oder 15, dadurch gekennzeichnet,
dass mindestens eine Torelektrodenschicht gleichzeitig mit dem Anbringen der Quellen- und Senkenzonen eines der erwähnten Feldeffekttransistoren
mit dem dabei verwendeten Dotierungsstoff dotiert wird.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass
mindestens eine Torelektrodenschicht eines der Feldeffekttransistoren gleichzeitig mit dem Anbringen der Quellen- und Senkenzonen dieses
Transistors mit denselben Dotierungsstoff dotiert wird.
209853/0985
-33- PHN. 5662.
18. Verfahren nach einem oder mehreren der Ansprüche 8 bis 17
zur Herstellung einer Anordnung nach einem oder mehreren der Ansprüche 4 bis 7t dadurch gekennzeichnet, dass das zweite und das dritte Gebiet
vom zweiten Leitfähigkeitstyp gleichzeitig angebracht werden; dass die Quellen- und Senkenzonen des ersten Feldeffekttransistors und die weitere
Zone vom ersten Leitfähigkeitstyp gleichzeitig angebracht werden, und dass die gegebenenfalls vorhandenen Torelektroden sowie die zugehörigen
Isolierschichten gleichzeitig angebracht werden.
209853/09««.
Leerseite
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL7107805.A NL160988C (nl) | 1971-06-08 | 1971-06-08 | Halfgeleiderinrichting met een halfgeleiderlichaam, be- vattende ten minste een eerste veldeffecttransistor met geisoleerde stuurelektrode en werkwijze voor de vervaar- diging van de halfgeleiderinrichting. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2218680A1 true DE2218680A1 (de) | 1972-12-28 |
| DE2218680C2 DE2218680C2 (de) | 1982-04-29 |
Family
ID=19813322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2218680A Expired DE2218680C2 (de) | 1971-06-08 | 1972-04-18 | Halbleiteranordnung und Verfahren zu ihrer Herstellung |
Country Status (16)
| Country | Link |
|---|---|
| JP (5) | JPS5416194B1 (de) |
| AT (1) | AT351597B (de) |
| BE (1) | BE782285A (de) |
| BR (1) | BR7202321D0 (de) |
| CA (1) | CA963172A (de) |
| CH (1) | CH542519A (de) |
| DE (1) | DE2218680C2 (de) |
| DK (1) | DK135819B (de) |
| ES (2) | ES401854A1 (de) |
| FR (1) | FR2140383B1 (de) |
| GB (1) | GB1389311A (de) |
| IN (1) | IN139051B (de) |
| IT (1) | IT958758B (de) |
| NL (1) | NL160988C (de) |
| NO (1) | NO134676C (de) |
| SE (1) | SE371333B (de) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2524263A1 (de) * | 1974-06-03 | 1975-12-11 | Fairchild Camera Instr Co | Verfahren zum herstellen von feldeffekt-transistoranordnungen mit isoliertem gatter |
| DE2523379A1 (de) * | 1974-06-03 | 1975-12-11 | Fairchild Camera Instr Co | Komplementaere feldeffekt-transistoranordnung |
| DE2546314A1 (de) * | 1974-11-06 | 1976-05-13 | Ibm | Feldeffekt-transistorstruktur und verfahren zur herstellung |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7205000A (de) * | 1972-04-14 | 1973-10-16 | ||
| JPS5286083A (en) | 1976-01-12 | 1977-07-16 | Hitachi Ltd | Production of complimentary isolation gate field effect transistor |
| US4277882A (en) * | 1978-12-04 | 1981-07-14 | Fairchild Camera And Instrument Corporation | Method of producing a metal-semiconductor field-effect transistor |
| JPS58222558A (ja) * | 1982-06-18 | 1983-12-24 | Hitachi Ltd | 半導体装置 |
| JPS5955052A (ja) * | 1982-09-24 | 1984-03-29 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| US4470191A (en) * | 1982-12-09 | 1984-09-11 | International Business Machines Corporation | Process for making complementary transistors by sequential implantations using oxidation barrier masking layer |
| JPS60106890A (ja) * | 1983-11-14 | 1985-06-12 | Shin Etsu Chem Co Ltd | グリ−ス組成物 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1086607A (en) * | 1965-06-03 | 1967-10-11 | Ncr Co | Method of electrically isolating components in solid-state electronic circuits |
| US3470390A (en) * | 1968-02-02 | 1969-09-30 | Westinghouse Electric Corp | Integrated back-to-back diodes to prevent breakdown of mis gate dielectric |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3356858A (en) * | 1963-06-18 | 1967-12-05 | Fairchild Camera Instr Co | Low stand-by power complementary field effect circuitry |
| US3440500A (en) * | 1966-09-26 | 1969-04-22 | Itt | High frequency field effect transistor |
| US3534234A (en) * | 1966-12-15 | 1970-10-13 | Texas Instruments Inc | Modified planar process for making semiconductor devices having ultrafine mesa type geometry |
-
1971
- 1971-06-08 NL NL7107805.A patent/NL160988C/xx not_active IP Right Cessation
-
1972
- 1972-04-18 DK DK188272AA patent/DK135819B/da not_active IP Right Cessation
- 1972-04-18 CH CH570072A patent/CH542519A/de not_active IP Right Cessation
- 1972-04-18 BR BR2321/72A patent/BR7202321D0/pt unknown
- 1972-04-18 JP JP3838872A patent/JPS5416194B1/ja active Pending
- 1972-04-18 ES ES401854A patent/ES401854A1/es not_active Expired
- 1972-04-18 CA CA140,068A patent/CA963172A/en not_active Expired
- 1972-04-18 FR FR7213556A patent/FR2140383B1/fr not_active Expired
- 1972-04-18 DE DE2218680A patent/DE2218680C2/de not_active Expired
- 1972-04-18 SE SE7205034A patent/SE371333B/xx unknown
- 1972-04-18 NO NO1346/72A patent/NO134676C/no unknown
- 1972-04-18 IT IT68209/72A patent/IT958758B/it active
- 1972-04-18 BE BE782285A patent/BE782285A/xx not_active IP Right Cessation
- 1972-04-18 AT AT338972A patent/AT351597B/de not_active IP Right Cessation
- 1972-04-18 GB GB1786072A patent/GB1389311A/en not_active Expired
- 1972-11-15 ES ES408617A patent/ES408617A1/es not_active Expired
-
1973
- 1973-03-15 IN IN584/CAL/73A patent/IN139051B/en unknown
-
1976
- 1976-02-04 JP JP51010439A patent/JPS51139276A/ja active Granted
- 1976-02-04 JP JP1043876A patent/JPS5416397B2/ja not_active Expired
- 1976-02-04 JP JP51010440A patent/JPS51139277A/ja active Granted
-
1980
- 1980-06-19 JP JP8223280A patent/JPS568880A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1086607A (en) * | 1965-06-03 | 1967-10-11 | Ncr Co | Method of electrically isolating components in solid-state electronic circuits |
| US3470390A (en) * | 1968-02-02 | 1969-09-30 | Westinghouse Electric Corp | Integrated back-to-back diodes to prevent breakdown of mis gate dielectric |
Non-Patent Citations (6)
| Title |
|---|
| Electronics, Ausg. v. 01.03.71, S. 52-55 * |
| Elektronikpraxis, 5. Jg., Nr. 3, 11.03.70, S. 19-24 * |
| IEEE Journal of Solid-State Circuits, Bd. SC-5, 1970, S. 24-29 * |
| IEEE Trans. Electron Dev., Bd. ED-16, 1969, S. 945-951 * |
| Philips Res.Repts., Bd. 25, 1970, S. 118-132 * |
| RCA Review, Juni 1970, S. 330-341 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2524263A1 (de) * | 1974-06-03 | 1975-12-11 | Fairchild Camera Instr Co | Verfahren zum herstellen von feldeffekt-transistoranordnungen mit isoliertem gatter |
| DE2523379A1 (de) * | 1974-06-03 | 1975-12-11 | Fairchild Camera Instr Co | Komplementaere feldeffekt-transistoranordnung |
| DE2546314A1 (de) * | 1974-11-06 | 1976-05-13 | Ibm | Feldeffekt-transistorstruktur und verfahren zur herstellung |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51102481A (de) | 1976-09-09 |
| IN139051B (de) | 1976-05-01 |
| SE371333B (de) | 1974-11-11 |
| AT351597B (de) | 1979-08-10 |
| JPS5415667B2 (de) | 1979-06-16 |
| NL7107805A (de) | 1972-12-12 |
| DK135819B (da) | 1977-06-27 |
| DK135819C (de) | 1977-11-28 |
| GB1389311A (en) | 1975-04-03 |
| IT958758B (it) | 1973-10-30 |
| FR2140383B1 (de) | 1977-08-19 |
| JPS5416397B2 (de) | 1979-06-21 |
| JPS51139276A (en) | 1976-12-01 |
| ES408617A1 (es) | 1975-10-01 |
| DE2218680C2 (de) | 1982-04-29 |
| CA963172A (en) | 1975-02-18 |
| NO134676B (de) | 1976-08-16 |
| ATA338972A (de) | 1979-01-15 |
| NL160988B (nl) | 1979-07-16 |
| CH542519A (de) | 1973-09-30 |
| NL160988C (nl) | 1979-12-17 |
| BE782285A (fr) | 1972-10-18 |
| JPS568880A (en) | 1981-01-29 |
| ES401854A1 (es) | 1975-10-16 |
| NO134676C (de) | 1976-11-24 |
| JPS51139277A (en) | 1976-12-01 |
| BR7202321D0 (pt) | 1973-06-07 |
| JPS5416194B1 (de) | 1979-06-20 |
| JPS5415668B2 (de) | 1979-06-16 |
| FR2140383A1 (de) | 1973-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2253702C3 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes | |
| EP0002670B1 (de) | Verfahren zum Herstellen eines bipolaren Transistors in einem Halbleitersubstrat | |
| DE3334337A1 (de) | Verfahren zur herstellung einer integrierten halbleitereinrichtung | |
| EP0080523A1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem Paar von komplementären Feldeffekttransistoren und mindestens einem Bipolartransistor | |
| DE2655400A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
| DE4013643A1 (de) | Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung | |
| EP0029900B1 (de) | Als bipolarer Transistor in einem Halbleitersubstrat ausgebildetes selbstjustiertes Schaltungs- oder Bauelement und Verfahren zur Herstellung | |
| DE3116268C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| EP0007923A1 (de) | Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors | |
| DE2420239A1 (de) | Verfahren zur herstellung doppelt diffundierter lateraler transistoren | |
| DE4041050A1 (de) | Integrierter schaltkreis | |
| DE2361319C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE2218680A1 (de) | Halbleiteranordnung und Verfahren zur Herstellung derselben | |
| DE69522936T2 (de) | Hochspannungstreiberschaltung für induktive Lasten | |
| DE2133976A1 (de) | Halbleiteranordnung, insbesondere mono hthische integrierte Schaltung, und Ver fahren zu deren Herstellung | |
| WO2004112101A2 (de) | Feldeffekttransistor, insbesondere doppelt diffundierter feldeffekttransistor, sowie herstellungsverfahren | |
| DE2318179C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE3842749A1 (de) | Verfahren zum herstellen einer integrierten schaltung | |
| EP1415340A2 (de) | Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors | |
| DE1764578A1 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Feld-Effekt Transistor und durch dieses Verfahren hergestellte Halbleitervorrichtung | |
| DE2507038C3 (de) | Inverser Planartransistor und Verfahren zu seiner Herstellung | |
| DE3015101C2 (de) | ||
| DE2600375C3 (de) | Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung | |
| DE68928763T2 (de) | Verfahren zur Herstellung von isolierten vertikalbipolaren und JFET-Transistoren und entsprechender IC | |
| DE2133977C3 (de) | Halbleiterbauelement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| D2 | Grant after examination |