[go: up one dir, main page]

DE2215351B2 - Verfahren zur herstellung eines halbleiterbauelements - Google Patents

Verfahren zur herstellung eines halbleiterbauelements

Info

Publication number
DE2215351B2
DE2215351B2 DE19722215351 DE2215351A DE2215351B2 DE 2215351 B2 DE2215351 B2 DE 2215351B2 DE 19722215351 DE19722215351 DE 19722215351 DE 2215351 A DE2215351 A DE 2215351A DE 2215351 B2 DE2215351 B2 DE 2215351B2
Authority
DE
Germany
Prior art keywords
conductivity type
semiconductor body
pattern
layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19722215351
Other languages
English (en)
Other versions
DE2215351C3 (de
DE2215351A1 (de
Inventor
Else Eindhoven Kooi (Niederlande)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2215351A1 publication Critical patent/DE2215351A1/de
Publication of DE2215351B2 publication Critical patent/DE2215351B2/de
Application granted granted Critical
Publication of DE2215351C3 publication Critical patent/DE2215351C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0112Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/03Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/676Combinations of only thyristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass
    • H10P14/61
    • H10P14/6309
    • H10P14/6322
    • H10W10/0121
    • H10W10/0126
    • H10W10/13
    • H10W74/43
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/037Diffusion-deposition
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/049Equivalence and options
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/117Oxidation, selective

Landscapes

  • Element Separation (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Halbleiterbauelements mit einem Halbleiterkörper mit mindestens einem Schaltungselement .nit mindestens dr<"i Haibleitergebieten, von denen zwei Gebiete einen ersten Leitungstyp aufweisen und durch ein Gebiet von einem dem ersten entgegengesetzten zweitr η Leitungstyp voneinander getrennt sind, wobei ein in den Halbleiterkörper versenktes Muster aus Isoliermaterial vorhanden ist, das sich wenigstens über einen Teil seiner Dicke von einer Hauptoberfläche des Halbleiterkörpers her in diesem Halbleiterkörper erstreckt, und wobei der Halbleiterkörper mindestens einen an die Hauptoberfläche grenzenden schichtförmigen Teil enthält, der über seinen ganzen Umfang und über seine ganze Dicke an das versenkte Muster aus Isoliermaterial grenzt, in diesem schichtförmigen Teil des Halbleiterkörper das eine der beiden Gebiete vom ersten Leitungstyp und das Gebiet vom zweiten Leitungstyp völlig und das andere der beiden Gebiete vom ersten Leitungstyp wenigstens teilweise enthalten sind, wobei das andere Gebiet, soweit es in dem schichtförmigen Teil enthalten ist, über seinen ganzen Umfang und das Gebiet vom zweiten Leitungstyp wenigstens über einen Teil seines Umfangs an das versenkte Muster aus Isoliermaterial grenzen und das Gebiet vom zweiten Leitungstyp wenigstens; teilweise durch das eine Gebiet vom ersten Leitungstyp von der Hauptoberfläche des Halbleiterkörpers getrennt ist und bei diesem Verfahren auf der Hauptoberfläche eine oxidationsbesüändige Maskierungsschicht angebracht wird, die Öffnungen an der Stelle aufweist, an der das versenkte Muster aus Isoliermaterial durch Oxidation gebildet werden soll, wonach dieses Muster durch Oxidation gebildet wird.
Ein derartiges Verfahren ist in der OE-PS 2 80 349 beschrieben. Der nach dem bekannten Verfahren hergestellte Transistor weist große Vorteile auf. Zum
Beispiel endet häufig der PN-Übergang zwischen dem als Basis dienenden Gebiet vom zweiten Leitungstyp und dem anderen als Kollektor dienenden Gebiet vom ersten Leitungstyp nicht über eine starke Krümmung in der Nähe seines Randes praktisch senkrecht zu der Hauptoberfläche, sondern dieser PN-Übergang wird unter Vermeidung der genannten Krümmung — seitlich von dem versenkten, durch Oxidation gebildeten Muster begrenzt, was die elektrischen Eigenschaften des Transistors günstig beeinflußt.
Bei der Herstellung eines derartigen Schaltungselements in einer integrierten Halbleiterschaltung wird oft von einem · ochohmigen, P-!eitenden Halbleitersubstrat ausgegangen, auf dem epitaktisch eine N-leitende Halbleiterschicht niedergeschlagen wird, gegebenenfalls nachdem, um eine sogenannte vergrabene Kollektorscbicht zu erhalten, auf dem Halbleitersubstrat eine Quelle angebracht worden ist, die einen Dotierungsstoff enthält, der den Halbleiterkörper N-leitend machen kann.
Dann wird durch örtliche Oxidation df epitaktischen Halbleiterschicht das versenkte Muster aus isoliermaterial gebildet, wonach durch Diffusion in dem von diesem Muster seitlich umschlossenen schichtförmigen Teil des Halbleiterkörpers nacheinander P-leitende und N-leitende Gebiete, und zwar die Basis und der Emitter des Transistors, gebildet werden.
Versuche haben ergeben, daß bei der Bildung des versenkten Musters durch Oxidation der epitaktischen Halbleiterschicht der in der epitaktischen Halbleiterschicht die N-Leitung herbeiführende Dotierungsstoff oft nur in ungenügendem Maße von dem gebildeten Oxid aufgenommen und sogar in das Halbleitersubstrat hineingetrieben wird, wodurch dieses örtlich überdotiert werden kann und Kanalbildung zwischen Schaltungselementen in durch das versenkte Muster voneinander getrennten benachbarten schichtförmigen Teilen des Halbleiterkörpers auftreten kann.
Ferner hat eine Konzentration des Dotierungsstoffes aus der epitaktischen Halbleiterschicht an der Grenzfläehe mit dem versenkten Muster zur Folge, daß bei Diffusion eines Basisgebiets das über seinen ganzen Umfang an das versenkte Muster grenzt, ein Randgebiet des Basisgebiets weniger stark P-leitend ist als ein mittlerer Teil des Basisgebiets.
Es kommt noch hinzu, daß Dotierungsstoffe, die in einem Halbleitermaterial P-Leitung herbeiführen, oft in verhältnismäßig großem Maße von dem versenkten Muster aufgenommen werden, wodurch das Basisgebiet, wenigstens an der Grenzfläche mit dem versenkten Muster, dünner wird.
Wenn anschließend ein N-leitendes Emittergebiet in den schichtförmigen Teil des Halbleiterkörpevs eindiffundiert wird, der sich gleichfalls bis zu dem versenkten Muster erstreckt, wird das Randgebiet des Basisgebiets oft überdotiert, wodurch Kurzschluß zwischen dem Emitter- und dem Kollektorgebiet auftritt.
Ein derartiger Kurzschluß tritt, wie nachstehend noch näher erläutert wird, leicht bei gewissen Verfahrensschritten zum Erzeugen des versenkten Musters auf.
Die beschriebenen Probleme in bezug auf Kanalbildung und Kurzschluß können sich z. B. auch ergeben, wenn von einer P-leitenden epitaktischen Halbleiterschicht auf einem P-leitenden Halbleitersubstrat ausgegangen wird.
Kanalbildung und Kurzschluß können auch in diesem Falle auftreten, da durch positive Ladungen in dem Oxid oder an der Grenzfläche zwischen Halbleiter und Oxid N-leitende Kanäle in an das Oxid grenzenden P-leitenden Gebieten induziert werden können.
Die erwähnte Kanalbildung wird dadurch gefördert, daß statt des Vorantreibens des Dotierungsstoffes in der epitaktischen Halbleiterschicht gerade die Erscheinung auftritt, daß der Dotierungsstoff aus der epitaktischen Halbleiterschicht in großem Maße von dem sich bildenden Oxid aufgenommen wird.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art zu schaffen, bei dem Kanalbildung und Kurzschluß wenigstens in erheblichem Maße vermieden werden.
Der Erfindung liegt dabei die Erkenntnis zugrunde, daß die beschriebenen Effekte der Konzentration von Dotierungsstoffen, die N-Leitung herbeiführen, der Herabsetzung der Konzentration von P-Leitung herbeiführenden Dotierungsstoffen und von Ladungen in dem versenkten Muster durch eine Erhöhung der Konzentration dieser Dotierungsstoffe in einer an das versenkte Muster grenzenden Zone kompensiert werden können. In Anwendung dieser Erkenntnis wird die genannte Aufgabe erfindungsgemäß dadurch gelöst, daß der Halbleiterkörper einer Behandlung unterworfen wird, bei der ein Dotierungsstoff, der den zweiten Leitungstyp in dem Halbleiterkörper herbeiführen kann, in eine an das zu bildende oder gebildete versenkte Muster grenzende Zone eindiffundiert wird, während die Konzentration des Dotierungsstoffes in der angrenzenden Zone einerseits kleiner als die maximale Konzentration des den ersten Leitungstyp herbeiführenden Dotierungsstoffes in dem anderen der beiden Gebiete vom ersten Leitungstyp und andererseits genügend groß gewählt wird, um in Gebieten vom zweiten Leitungstyp an der Stelle der an das versenkte Muster angrenzenden Zone das Entstehen von elektrischen Verbindungen zwischen Gebieten vom ersten Leitungstyp zu verhindern. Unter »Dotierungsstoff« ist hier auch ein Gemisch von Dotierungsstoffen zu verstehen, die den gleichen Leitungstyp herbeiführen. Mit einer derartigen angrenzenden Zone können Überdotierungen eines Halbleitersubstrats bei der Oxidation z. B. einer epitaktischen Halbleiterschicht und Kanalbildung zwischen durch das versenkte Muster aus Isoliermaterial voneinander getrennten schichtförmigen Teilen des Halbleiterkörpers verhindert und ein sogenannter Kanalunterbrecher gebildet werden.
Verfahren, bei denen versucht wird, die Kanalbildung wenigstens L erheblichem Maße zu vermeiden, sind bekannt aus der US-PS 33 86 865 und aus »IBM Technical Disclosure Bulletin«, Vol. 8,1965, Nr. 4, Seiten 659/660. Hier aber wird der »Dotierungsstoff« nur im Halbleitersubstrat unter den Isolationskanälen angebracht, während bei dem Verfahren nach der Erfindung ein von »Dotierungsstoff« umhülltes versenktes Muster verwendet wird.
Vorzugsweise wird das Verfahren nach der Erfindung derart durchgeführt, daß die Maskierungsschicht zunächst für die Maskierung während der Diffusion eines den zweiten Leitungstyp in dem Halbleiterkörper herbeiführenden Dotierungsstoffes zur Bildung eines Musters aus einem dotierten Halbleiterbereich verwendet wird, wonach die Maskierungsschicht für die Maskierung bei der Oxidation des Musters aus diesem dotierten Halbleiterbereich zur Bildung des versenkten Musters und der angrenzenden Zone vom zweiten Leitungstyp verwendet wird.
Bei diesem Verfahren besteht das versenkte Muster aus Oxid des Halbleitermaterials, ζ. B. Siliciumoxid. Die
jxidationsbeständige Maskierungsschicht besteht ζ. Β. aus Siliciumnitrid oder aus einer Doppelschicht aus Siliciumoxid und Siliciumnitrid, die nicht nur gegen Oxidation, sondern auch gegen Diffusion maskiert. Bei der Wahl der Konzentration des Dotierungsstoffes in dem Dotierungsbereich-Muster sollen die Verteilung dieses Dotierungsstoffes zwischen dem zu bildenden versenkten Oxid-Muster und dem Halbleitermaterial und die gewünschte Konzentration des Dotierungsstoffes bei den verschiedenen herzustellenden Schaltungselementen berücksichtigt werden.
Vorzugsweise wird daher das Verfahren nach der Erfindung derart durchgeführt, daß zuerst das versenkte Muster durch Oxidation gebildet wird und anschließend durch Diffusion von Aluminium oder Gallium als den zweiten Leitungstyp herbeiführenden Dotierungsstoff die an das versenkte Muster grenzende Zone vom zweiten Leitungstyp erhalten wird.
Es ist nicht unbedingt notwendig, daß die Diffusion des Dotierungsstoffes zur Bildung der angrenzenden Zone der Oxidation vorangeht. Bei dieser Abwandlung wird die Tatsache benutzt, daß Aluminium und Gallium verhältnismäßig schnell durch Siliciumoxid hindurchdiffundieren können.
Bei Anwendung von Gallium oder Aluminium als Dotierungsstoff, der den zweiten Leitungstyp herbeiführen kann, kann die oxidationsbeständige Maskierungsschicht auch als Maskierung bei der Diffusion angewendet werden. Vorzugsweise werden jedoch diese Dotierungsstoffe nach Entfernung dieser oxidationsbeständigen Maskierungsschicht diffundiert. Es ist einleuchtend, daß in diesem Falle nur diejenigen Halbleiterbauelemente hergestellt werden, bei denen die Konzentration des Galliums und/oder des Aluminiums in der angrenzenden Zone kleiner als die maximale Konzentration des den ersten Leitungstyp herbeiführenden Dotierungsstoffes in dem einen der beiden Gebiete vom ersten Leitungstyp ist Vorzugsweise wird Aluminium oder Gallium diffundiert, nachdem das eine Gebiet vom ersten Leitungstyp in dem Halbleiterkörper gebildet worden ist.
Die Diffusion der angrenzenden Zone und eine Diffusion zum Erzeugen eines Gebietes vom anderen Leitungstyp, z. B. eines Basisgebietes oder eines Kontaktgebietes in dem Halbleiterkörper können vorzugsweise gleichzeitig und mit denselben Dotierungsstoffen stattfinden.
Ausführungsbeispiele des Verfahrens nach der Erfindung werden im folgenden an Hand der Zeichnungen näher erläutert Es zeigt
F 5 g. 1 schematisch, teilweise im Querschnitt und teilweise perspektivisch, einen Teil eines mit Hilfe des Verfahrens nach der Erfindung hergestellten Halbleiterbauelements,
Fig.2 schematisch, teilweise im Querschnitt und teilweise perspektivisch, einen Teil eines anderen, mit Hilfe des Verfahrens nach der Erfindung hergestellten Halbleiterbauelementes,
F i g. 3 schematisch im Querschnitt einen Teil eines Halbleiterbauelementes in einer frühen Stufe des erfindungsgemäßen Herstellungsverfahrens,
Fig.4 schematisch im Querschnitt ein Detail des Teiles" nach Fig.3 in einer späteren Stufe des Herstellungsverfahrens,
F i g. 5 und 6 schematisch im Schnitt den Teil nach F i g. 3 bzw. ein Detail davon in späteren aufeinanderfolgenden Stufen des Herstellungsverfahrens und
F i g. 7 und 8 im Querschnitt den Teil nach F i g. 1 in aufeinanderfolgenden Stufen des Herstellungsverfahrens.
Nach einem ersten Beispiel des Verfahrens nach der Erfindung wird ein Halbleiterbauelement in Form einer integrierten Halbleiterschaltung hergestellt, von der ein Teil in F i g. 1 dargestellt ist. Diese enthält einen P-leitenden Halbleiterkörper 1, der als Schaltungselement einen Transistor mit zwei N-leitenden Gebieten 2 und (4, 5) enthält, die durch ein P-leitendes Gebiet; 3 voneinander getrennt sind.
In dem Halbleiterkörper 1 ist ein versenktes Muster (6,7,8) aus Isoliermaterial vorhanden, das sich von einer Hauptoberfläche 9 des Halbleiterkörpers 1 her in diesem erstreckt. Dabei enthält der Halbleiterkörper 1 einen an die Hauptoberfläche 9 grenzenden schichtförmigen Teil 10, der über seinen ganzen Umfang und über seine ganze Dicke an das versenkte Muster (6,7) grenzt. In dem schichtförmigen Teil 10 sind eines der beiden N-leitenden Gebiete, und zwar das Gebiet 2, und das P-leitende Gebiet 3 völlig und das andere der beiden N-leitenden Gebiete, und zwar das Gebiet (4, 5), teilweise angebracht. Das Gebiet (4,5) grenzt, soweit es in dem schichtförmigen Teil 10 angebracht ist, über seinen ganzen Umfang, gleich wie das P-leitende Gebiet 3, an das versenkte Muster (6, 7). Das Gebiet 3 wird durch das eine Gebiet 2 teilweise von der Hauptoberfläche 9 getrennt.
Das versenkte Muster (6,7,8) ist im Halbleiterkörper 1 völlig in eine angrenzende Zone (U, 12, 13) eingebettet, die eine Konzentration eines P-Leitung herbeiführenden Dotierungsstoffes aufweist, die kleiner als die maximale Konzentration des N-Leitung herbeiführenden Dotierungsstoffes in dem anderen (4, 5) der beiden N-leitenden Gebiete ist. Auch ist die Konzentration genügend groß, um in P-leitenden Gebieten (3, II) an der Stelle der Zone (11, 12, 13) das Entstehen einer elektrischen Verbindung zwischen N-leitenden Gebieten, z. B. zwischen den Gebieten 2 und (4, 5), zu verhindern.
In Fig. 1 ist die Begrenzung der Zone (11, 12, 13) in dem Halbleiterkörper 1 teilweise mit einer vollen und teilweise mit einer gestrichelten Linie angegeben. An der Stelle der gestrichelten Linie hat sich der Leitungstyp der Gebiete durch das Vorhandensein der Zone nicht geändert, während er sich an der Stelle der vollen Linie geändert hat Das P-leitende Gebiet 3 ist also gleichsam mit einem Rand des Teiles 4 des anderen (4,5) der beiden N-leitenden Gebiete erweitert. Der Teil 18 der angrenzenden Zone 11 wirkt als Kanalunterbrecher in bezug auf ein nicht dargestelltes Schaltungselement in einem benachbarten schichtförmigen Teil. Mit Hilfe derartiger Kanalunterbrecher können schichtförmige Teile gegeneinander isoliert werden.
In dem Beispiel nach F i g. 1 ist die Konzentration des P-Leitung herbeiführenden Dotierungsstoffes in dei angrenzenden Zone (11, 12, 13) niedriger als die maximale Konzentration des N-Leitung herbeiführen den Dotierungsstoffes in dem einen der beider N-leitenden Gebiete, und zwar in dem Gebiet 2, da! über einen Teil seines Umfangs an das versenkte Mustei (6,7) grenzt
Die Gebiete 2 und 3 können an der Hauptoberfläche! auf dem schichtförmigen Teil iO koniaküeri werder während das Gebiet (4,5) an der Hauptoberfläche au einem zweiten schichtförmigen Teil 14 kontaktier werden kann.
Die angrenzende Zone kann auch zum Kontaktiere eines P-leitenden Halbleiterkörpers 1 des Halbleiter
bauelements an der Hauptoberfläche 9 verwendet werden. Dabei enthält der Halbleiterkörper 1 einen anderen an die Hauptoberfläche 9 grenzenden schichtförmigen Teil 15, der wenigstens über einen Teil seines Umfangs und über seine ganze Dicke an den Teil 8 des versenkten Musters grenzt. Der erwähnte Teil 8 ist im Halbleiterkörper 1 völlig in eine angrenzende Zone 13 eingebettet. Die Zone 13 weist eine Konzentration eines Dotierungsstoffes auf, der P-Leitung in dem Teil 16 der angrenzenden Zone 13 herbeiführt. Über den Teil 16 der angrenzenden Zone 13 in dem anderen schichtförmigen Teil 15 ist der Halbleiterkörper 1 an der Hauptoberfläche 9 kontaktiert. Die Kontaktierung erfolgt z. B. auf einer niederohmigen P-leitenden Kontaktzone 17.
Ein anderes nach dem erfindungsgemäßen Verfahren hergestelltes Halbleiterbauelement wird an Hand der F i g. 2 kurz beschrieben. Auch bei diesem Halbleiterbauelement ist das Schaltungselement ein Transistor. In dem Halbleiterkörper 25 ist ein versenktes Muster (26, 27) vorhanden; er enthält ferner einen schichtförmigen Teil 28; in dem sich die N-leitenden Gebiete 21 und (22, 23) — das letztere Gebiet nur zum Teil — und das P-leitende Gebiet 24 des Transistors befinden.
Das versenkte Muster (26,27) ist in eine angrenzende Zone (29, 30) auf die bereits im vorangehenden beschriebene Weise eingebettet. Das P-leitende Gebiet 24 grenzt nur über einen Teil seines Umfangs an das versenkte Muster 26. Das andere Gebiet (22,23) wird in dem schichtförmigen Teil 28, gegebenenfalls mit Hilfe einer N-ieitenden niederohmigen Kontaktzone 31 kontaktiert.
Auf gleiche Weise wie im Vorangehenden beschrieben, kann auch hier der Halbleiterkörper 25 an der Hauptoberfläche 32 kontaktiert werden.
Bei der Herstellung des beschriebenen Halbleiterbauelements wird auf der Hauptoberfläche 35 (siehe F i g. 3) eines Halbleiterkörpers 36 aus Silicium eine oxidationsbeständige Maskierungsschicht (37,38) angebracht, die öffnungen 39 an der Stelle aufweist, an der das versenkte Muster gebildet werden soll.
Nachstehend wird beschrieben, wie bei gewissen Verfahrensschritten zum Erzeugen des versenkten Musters Kurzschluß zwischen Gebieten des in dem Halbleiterkörper zu bildenden Schaltungselements auftreten kann.
Die Maskierungsschicht (37,38) besteht oft aus einer Siliciumoxidschicht 38 ui^d einer Siliciumnitridschicht 37. Nach dem Anbringen der öffnungen 39 in der. Maskierungsschicht werden Vertiefungen 40 in den Halbleiterkörper 36 geätzt. Bei der Oxidation des Siliciumkörpers 36 an der Stelle der Vertiefungen 40 tritt auch in dem Rand der öffnungen 39 unterhalb der Siliciumoxidschicht 38 Oxidation auf, wodurch nach Entfernung der Maskierungsschicht (37, 38) ein versenktes Oridmuster erhalten wird. Die Form des Randes 41 dieses versenkten Musters ist in Fig.4 dargestellt
Wenn auf übliche Weise ein flaches, P-leitendes Gebiet 43 über die Hauptoberfläche 35 in den N-leitenden schichtförmigen Teil 44 hineindiffundiert wird, wird außerdem eine Oxidschicht 45 auf der Hauptoberfläche 35 gebildet Bei der Entfernung der Oxidschicht 45 kann auch der gestrichelt angedeutete Teil 42 des versenkten Oxidmusters 41 entfernt werden. Aus der F i g. 4 geht hervor, daß dabei der PN-Übergang 46 frei gelegt werden kann, so daß bei einer nächsten Diffusion eines Dotierungsstoffes zur Bildung eines N-leitenden Gebietes Kurzschluß zwischen diesem Gebiet und dem schichtförmigen Teil 44 selbst auftritt.
Bei der Herstellung des Halbleiterbauelements nach dem Verfahren nach der Erfindung wird der beschriebene Kurzschluß dadurch verhindert, daß der Halbleiterkörper 36 einer Behandlung unterworfen wird, bei der ein Dotierungsstoff, der den zweiten Leitungstyp in dem Halbleiterkörper 36 herbeiführen kann, in eine an das versenkte Muster 41 grenzende Zone 61 eindiffundiert wird.
Bei einer Abwandlung dieses Verfahrens wird ein derartiger Kurzschluß vorzugsweise dadurch verhindert, daß die Maskierungsschicht (37, 38) vor der Oxidation für die Maskierung bei der Diffusion des Dotierungsstoffes verwendet wird, der in dem Halbleiterkörper 36 zur Erzeugung eines Dotierungsbereich-Musters (51, 52) (siehe Fig.5) P-Leitung herbeiführt, wonach die Maskierungsschicht (37, 38) für die Maskierung bei der Oxidation des Dotierungsbereich-Musters (51,52) zur Erzeugung des versenkten Musters 41 und der angrenzenden P-leitenden Zone 61 (siehe F i g. 6) verwendet wird.
Bei diesem Verfahren wird der PN-Übergang 46 bei der Entfernung der Oxidschicht 45 nicht mehr frei gelegt. Bei einer anderen Abwandlung dieses Verfahrens wird der oben beschriebene Kurzschluß dadurch verhindert, daß nach der Bildung des versenkten Musters 41 durch Oxidation die an das versenkte Muster 41 grenzende P-leitende Zone 61 durch Diffusion von Aluminium oder Gallium als P-Leitung herbeiführender Dotierungsstoff erhalten wird.
Die Details der Form des versenkten Oxidmusters 41 sind der Einfachheit halber nur in den F i g. 4 und 6 dargestellt.
Das Halbleiterbauelement nach F i g. 1 kann durch das Verfahren nach der Erfindung auf folgende Weise hergestellt werden. Es wird von einem P-leitenden Halbleiterkörper 1 in Form einer das Substrat bildenden Siliciumscheibe mit einer Dicke von 200 μτη und einem spezifischen Widerstand von 2 Ω · cm ausgegangen, auf der eine N-leitende arsenhaltige epitaktische Siliciumschicht 4 mit einer Dicke von 2 μπι und einem spezifischen Widerstand von 0,5 Ω · cm niedergeschlagen ist (siehe F i g. 7). Auf übliche, bekannte Weise ist in der epitaktischen Siliciumschicht und in dem Siliciumsubstrat 1 ein niederohmiges N-leitendes Gebiet 5 mit einer maximalen Konzentration an Arsen von 5 · 1019 Atomen/cm3 z. B. dadurch gebildet, daß vor der Epitaxie örtlich auf dem Siliciumsubstrat 1 eine Arsenquelle abgelagert wird, wobei dieses Arsen während der darauffolgenden Epitaxie sowohl in den Siliciumsubstrat 1 als auch in die epitaktische Siliciumschicht 4 unter der Bildung des niederohmigen N-leitenden Gebietes 5 hineindiffundiert
Dann wird auf einer Hauptoberfläche 73 eine oxidationsbeständige Maskierungsschicht (71,72) angebracht die aus einer Siliciumnitridschicht 71 mit einer Dicke von 0,2 μπι und einer Siliciumoxidschicht 72 mit einer Dicke von 0,05 μπι besteht und öffnungen 74 aufweist
Die Maskierungsschicht (71, 72) wird zunächst zum Ätzen des Siliciumkörpers benutzt, wobei Vertiefungen 76 von etwa 1 μπι in der epitaktischen Siliciumschicht 4 gebildet werden, wonach diese Maskierungsschicht (71, 72) für die Diffusion von Bor in die epitaktische Siliciumschicht 4 zur Bildung des Dotierungsbereich-Musters 75 verwendet wird. Zu diesem Zweck wird aul übliche, bekannte Weise eine Borquelle durch 5 Minuter lange Erhitzung auf 975° C in einem boroxidhaltiger
709 518/21
Dampfstrom gebildet. Anschließend wird die Maskierungsschicht (71, 72) für die Maskierung bei der Oxidation des Dotierungsbcrcich-Musters 75 (siehe Fig.8) zur Erzeugung des 2,2 μΐη tiefen versenkten Musters (6, 7, 8) verwendet, das sich in dem Siliciumkörper 1 etwas tiefer als die Dicke der epitaktischen Siliciumschicht 4 erstreckt und zur Bildung der etv/a 1,5 μιτι tiefen angrenzenden P-leitenden Zone (11, 12, 13) mit einer Borkonzen'ration von etwa 5 ■ 1017 Atomen/cm3 verwendet. Die Oxidation wird durchgeführt, indem 16 Stunden lang bei 10000C Wasserdampf von 1 atm. über den Siliciumkörper 1 geleitet wird. Dann wird die Maskierungsschicht (71,72) entfernt.
Das in F i g. 1 gezeigte Halbleiterbauelement kann nun auf einfache Weise erhalten werden, weil die Diffusion von Dotierungsstoffen zur Erzeugung der Gebiete 3 und 17 (z. B. gleichzeitig) und des Gebietes 2 erfolgen kann, ohne daß die Masken genau in bezug auf das versenkte Muster (6, 7, 8) ausgerichtet zu werden brauchen. Das Gebiet 3 weist bei Anwendung einer üblichen Diffusion z. B. eine mittlere Borkonzentration von 1018 Atomen/cm3 auf und hat eine Tiefe von 1 μιτι. Das Gebiet 2 weist eine Phosphorkonzentration von 1020 Atomen/cm3 auf und hat eine Tiefe von 0,6 μΐη. In dem schichtförmigen Teil 14 kann durch eine tiefe Diffusion von Phosphor mit 1020 Atomen/cm3 das andere Gebiet (4, 5) kontaktiert weruen. Dadurch wird außerdem erreicht, daß für die Diffusion der Gebiete 3 und 17 keine besondere Maske verwendet zu werden braucht.
Die Halbleitergebiete eines Schaltungselements und der Halbleiterkörper können an der Hauptoberfläche des Halbleiterkörpers über Kontaktzonen kontaktiert werden.
Auf entsprechende Weise kann ein Halbleiterbauelement der in F i g. 2 dargestellten Art hergestellt werden. Auch der Aufbau dieses Halbleiterbauelements weist die Vorteile einfacher Ausrichtschritte und des Vorhandenseins von Kanalunterbrechern zwischen den Schaltungselementen in benachbarten schichtförmigen Teilen oder zwischen den Halbleitergebieten in einem Schaltungselement auf.
Der in F i g. 8 gezeigte Aufbau des Schaltungselementes läßt sich auch dadurch herstellen, daß nach dem Anbringen der Maskierungsschicht (71, 72) (siehe Fi g. 7) nicht sogleich das Dotierungsbereich-Muster 75 erzeugt, sondern zunächst das versenkte Muster (6,7,8) gebildet wird. Dann erst wird z. B. unter Verwendung der Maskierungsschicht (71, 72) Gallium oder Aluminium eindiffundiert Bei der Diffusion von Aluminium wird der Siliciumkörper in einen Aluminiumoxidkübel gesetzt, der mit einem Aluminiumoxiddeckel verschlossen
wird. In dem Kübel befindet sich eine Legierung von 10 Gew.-% Aluminium mit 90 Gew.-% Silicium. Bei der Erhitzung während 60 Minuten auf 10000C in einem Wasserstoffstrom wird Aluminium über eine Tiefe von etwa 1 μιτι in den Siliciumkörper hineindiffundiert. Bei der Diffusion von Gallium wird ein Siliciumpulver verwendet, das 1018 Aiome Gallium pro cm3 eiihält, und 20 Minuten lang auf 11000C im Vakuum erhitzt wird. Die Diffusionstiefe des Galliums beträgt gleichfalls etwa ίο 1 μπι.
Durch Diffusion von Gallium oder Aluminium wird die an das versenkte Muster grenzende, P-leitonde Zone (U, 12, 13) gebildet. Bei dieser Diffusion beträgt die Höchstkonzentration des Dotierungsstoffes in der an das versenkte Muster angrenzenden Zone 5 · 1017 Atome/cm3. Vorzugsweise wird Aluminium oder Gallium diffundiert, nachdem die Maskierungsschicht (71, 72) entfernt worden ist. Dies hat den Vorteil, daß zunächst das eine Gebiet vom ersten Leitungstyp und dann das Gebiet vom zweiten Leitungstyp durch Diffusion erhalten werden können. Diese zwei Diffusionsvorgänge könnten ein bereits vorher erhaltenes Diffusionsprofil des verhältnismäßig schnell diffundierenden Galliums stören. Vorzugsweise wird daher Galliur" oder Aluminium erst eindiffundiert, nachdem das eine Gebiet vom ersten Leitungstyp in dem Halbleiterkörper gebildet ist. Bei einer weiteren bevorzugten Ausführungsform werden die angrenzende Zone und das Gebiet vom zweiten Leitungstyp gleichzeitig in dem Halbleiterkörper gebildet. Dadurch wird ein Diffusionsschritt »eingespart«.
Die Diffusion von Aluminium oder Gallium läßt sich auch zum Herstellen des Aufbaus des Transistors nach F i g. 2 verwenden.
Bei der Durchführung des Verfahrens nach der Erfindung kann auch von einem N-Ieitenden Halbleiterkörper statt von den in den Beispielen beschriebenen P-leitenden Halbleiterkörpern ausgegangen werden. Statt mit N-leitenden epitaktischen Halbleiterschichten können die Halbleiterkörper mit P-leitenden epitaktischen Halbleiterschichten versehen sein. Statt vor der beschriebenen Oxidation Vertiefungen zu ätzen, kann die Oxidation auch in zwei Schritten durchgeführt werden, wobei nach dem ersten Schritt das gebildete Oxid entfernt wird. Das herzustellende Schaltungselement kann ebenso z. B. ein PNP-Transistor sein. Das versenkte Muster kann auch nur teilweise in den Halbleiterkörper versenkt sein, was z. B. der Fall ist, wenn die Oxidation nicht von einem Schritt unterbrochen wird, bei dem das bereits gebildete Oxid entfernt wird, oder wenn nicht vorher geätzt wird. Die Maskierungsschicht kann statt einer Siliciumnitridschicht eine Aluminiumoxidschicht enthalten.
Hierzu 3 Blatt Zeichnungen

Claims (6)

Patentansprüche:
1. Verfahren zur Herstellung eines Halbleiterbauelements mit einem Halbleiterkörper (1) mit mindestens einem Schaltungselement mit mindestens drei Halbleitergebieten (2, 3 und [4, 5]), von denen zwei Gebiete (2 und [4, 5]) einen ersten Leitungstyp aufweisen und durch ein Gebiet (3) von einem dem ersten entgegengesetzten, zweiten Leitungstyp voneinander getrennt sind, wobei ein in den Halbleiterkörper (1) versenktes Muster (6, 7, 8) aus Isoliermaterial vorhanden ist, das sich wenigstens über einen Teil seiner Dicke von einer Hauptoberfläche (9) des Halbleiterkörpers (1) her in diesem Halbleiterkörper (1) erstreckt, und wobei der Halbleiterkörper (1) mindestens einen an die Hauptoberfläche (9) grenzenden schichtförmigen Teil (10) enthält, der über seinen ganzen Umfang und über seine ganze Dicke an das versenkte Muster (6, 7) aus Isoliermaterial grenzt, in diesem schichtförmigen Teil (10) des Halbleiterkörpers (1) das eine (2) der beiden Gebiete vom ersten Leitungstyp und das Gebiet (3) vom zweiten Leitungstyp des Schaltungseleinents völlig und das andere (4, 5) der beiden Gebiete vom ersten Leitungstyp wenigstens teilweise enthalten sind, wobei das andere Gebiet (4, 5), soweit es in de.n schichtförmigen Teil (10) enthalten ist, über seinen ganzen Umfang und das Gebiet (3) vom zweiten Leitungstyp wenigstens über einen Teil seines Umfanges an das versenkte Muster aus Isoliermaterial (6,7) grenzen und das Gebiet (3) vom zweiten Leitungstyp wenigstens teilweise durch das eine Gebiet (2) vom ersten Leitungstyp von der Hauptoberfläche (9) des Halbleiterkörpers (1) getrennt ist, bei dem auf der Haupioberfläche (9) des Halbleiterkörpers (1) eine oxidationsbeständige Maskierungsschicht (71, 72) angebracht wird, die öffnungen (74) an der Stelle aufweist, an der das versenkte Muster (6, 7, 8) aus Isolationsmaterial durch Oxidation gebildet werden soll, und danach dieses Muster (6,7,8) durch Oxidation gebildet wird, dadurch gekennzeichnet, daß der Halbleiterkörper (1) einer Behandlung unterworfen wird, bei der ein Dotierungsstoff, der den zweiten Leitungstyp in dem Halbleiterkörper herbeiführen kann, in eine an das zu bildende oder gebildete versenkte Muster (6,7,8) angrenzende Zone (11. 12, 13) eindiffundiert wird, wobei die Konzentration des Dotierungsstoffes in der angrenzenden Zone (11,12, 13) einerseits kleiner als die maximale Konzentration des den ersten Leitungstyp herbeiführenden Dotierungsstoffes in dem anderen (4, 5) der beiden Gebiete vom ersten Leitungstyp und andererseits genügend groß gewählt wird, um in Gebieten (3) vom zweiten Leitungstyp an der Stelle der an das versenkte Muster angrenzenden Zone (U, 12) das Entstehen von elektrischen Verbindungen zwischen Gebieten (2, [4, 5]) vom ersten Leitungstyp zu verhindern.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Maskierungsschicht (71, 72) zunächst für die Maskierung bei der Diffusion eines den zweiten Leitungstyp in dem Halbleiterkörper (1) herbeiführenden Dotierungsstoffes zur Bildung eines Musters (75) aus einem dotierten Halbleiterbereich verwendet wird, wonach die Maskierungsschicht (71,72) für die Maskierung bei der Oxidation
des Musters (75) aus diesem dotierten Halbleiterbereich zur Bildung des versenkten Musters (6,7,8) aus Isoliermaterial und der angrenzenden Zone vom zweiten Leitungstyp (11,12,13) verwendet wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zuerst das versenkte Muster (6, 7, 8) aus Isoliermaterial durch Oxidation gebildet wird und anschließend durch Diffusion von Aluminium oder Gallium als den zweiten Leitungstyp herbeiführenden Dotierungsstoff die an das versenkte Muster (6, 7, 8) aus Isoliermaterial angrenzende Zone vom zweiten Leitungstyp (11,12,13) erhalten wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß Aluminium oder Gallium diffundiert wird, nachdem die Maskierungsschicht (71, 72) entfernt worden ist.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß Aluminium oder Gallium diffundiert wird, nachdem das eine Gebiet (2) vom ersten Leitungstyp in dem schichtförmigen Teil (10) des Halbleiterkörpers (1) gebildet ist.
6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die an das versenkte Muster (6, 7, 8) angrenzende Zone (11, 12, 13) und das Gebiet vom zweiten Leitungstyp (3) gleichzeitig in dem Halbleiterkörper (1) bzw. in dem schichtförmigen Teil (10) des Halbleiterkörpers (1) gebildet werden.
DE19722215351 1971-04-03 1972-03-29 Verfahren zur Herstellung eines Halbleiterbauelements Expired DE2215351C3 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
NLAANVRAGE7104496,A NL170901C (nl) 1971-04-03 1971-04-03 Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
NL7104496 1971-04-03
US23878472A 1972-03-28 1972-03-28
US437005A US3873383A (en) 1971-04-03 1974-01-28 Integrated circuits with oxidation-junction isolation and channel stop
US05/458,526 US3961356A (en) 1971-04-03 1974-04-08 Integrated circuit with oxidation-junction isolation and channel stop

Publications (3)

Publication Number Publication Date
DE2215351A1 DE2215351A1 (de) 1972-10-12
DE2215351B2 true DE2215351B2 (de) 1977-05-05
DE2215351C3 DE2215351C3 (de) 1977-12-22

Family

ID=

Also Published As

Publication number Publication date
US3873383A (en) 1975-03-25
NL7104496A (de) 1972-10-05
CH542513A (de) 1973-11-15
AT324430B (de) 1975-08-25
US3961356A (en) 1976-06-01
GB1388486A (en) 1975-03-26
FR2132347B1 (de) 1977-08-26
NL170901B (nl) 1982-08-02
FR2132347A1 (de) 1972-11-17
NL170901C (nl) 1983-01-03
DE2215351A1 (de) 1972-10-12
CA963173A (en) 1975-02-18

Similar Documents

Publication Publication Date Title
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE2745857C2 (de)
DE2125303C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE2916364C2 (de)
DE2932043C2 (de) Feldgesteuerter Thyristor und Verfahren zu seiner Herstellung
DE1913052A1 (de) Halbleitervorrichtung
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2419019C3 (de) Verfahren zum Herstellen eines Sperrschichtfeldeffekttransistors
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE69016840T2 (de) Verfahren zur Herstellung eines lateralen Bipolartransistors.
DE2361319C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE2453279C3 (de) Halbleiteranordnung
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE2124764B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3018594C2 (de) Verfahren zum Herstellen eines Sperrschicht-Feldeffekttransistors
DE69404593T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung, die einen Halbleiterkörper mit Feldisolierungszonen aus mit Isolierstoff gefüllten Graben enthält
DE2617293B2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE2752335C3 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal
DE2014797B2 (de) Verfahren zum Herstellen von Halbleiterschaltelementen jn einer integrierten Halbleiterschaltung
EP1050076B1 (de) Verfahren zur herstellung von dioden
DE3015101C2 (de)

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977