[go: up one dir, main page]

DE2215351A1 - Halbleiteranordnung und Verfahren zur Herstellung derselben - Google Patents

Halbleiteranordnung und Verfahren zur Herstellung derselben

Info

Publication number
DE2215351A1
DE2215351A1 DE19722215351 DE2215351A DE2215351A1 DE 2215351 A1 DE2215351 A1 DE 2215351A1 DE 19722215351 DE19722215351 DE 19722215351 DE 2215351 A DE2215351 A DE 2215351A DE 2215351 A1 DE2215351 A1 DE 2215351A1
Authority
DE
Germany
Prior art keywords
conductivity type
pattern
semiconductor body
dopant
areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19722215351
Other languages
English (en)
Other versions
DE2215351C3 (de
DE2215351B2 (de
Inventor
Else Eindhoven Kooi (Niederlande). HOIl 7-56
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2215351A1 publication Critical patent/DE2215351A1/de
Publication of DE2215351B2 publication Critical patent/DE2215351B2/de
Application granted granted Critical
Publication of DE2215351C3 publication Critical patent/DE2215351C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0112Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/03Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/676Combinations of only thyristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass
    • H10P14/61
    • H10P14/6309
    • H10P14/6322
    • H10W10/0121
    • H10W10/0126
    • H10W10/13
    • H10W74/43
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/037Diffusion-deposition
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/049Equivalence and options
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/117Oxidation, selective

Landscapes

  • Element Separation (AREA)

Description

221
:!iJ"i! "
■•ITi::!iJ-"i
a,-: jHu- 5522
f 28»März 1972
PHM. 5522. Va/RV
Halbleiteranordnung und Verfahren zur Herstellung derselben.
Die Erfindung bezieht sich auf eine Halbleiteranordnung mit einem Halbleiterkörper mit mindestens einem Schaltungselement mit mindestens drei Gebieten, von denen zwei Gebiete einen ersten Leitfähigkeitstyp aufweisen und voneinander durch ein Gebiet von einem dem ersten entgegengesetzten zweiten Leitfähigkeitstyp getrennt sind, wobei ein in den Halbleiterkörper versenktes Muster aus Isoliermaterial vorhanden ist, das sich wenigstens über einen Teil seiner Dicke von einer Hauptoberfläche des Halbleiterkörpers her in diesem Körper erstreckt, und wobei der Halbleiterkörper mindestens einen an die Hauptoberfläche grenzenden schichtförmigen Teil aufweist, der über seinen ganzen Umfang und über seine ganze Dicke an das versenkte Muster grenzt, in welchem schichtförmigen Teil eines der beiden Gebiete vom ersten Leitfähigkeitstyp und das Gebiet vom zweiten Leitfähigkeitstyp des Schaltungselements
209842/1080
■-2- PHN. 5522.
völlig und das andere der beiden Gebiete vom ersten Leitfähigkeitstyp wenigstens teilweise angebracht sind, wobei das andere Gebiet, sofern es in dem schichtförmigen Teil angebracht ist, über seinen ganzen Umfang und das Gebiet vom zweiten Leitfähigkeitstyp wenigstens über einen Teil seines ümfangs an das versenkte Muster grenzen und das Gebiet vom zweiten Leitfähigkeitstyp wenigstens teilweise durch das eine Gebiet von der Hauptoberfläche getrennt wird.
Die Erfindung bezieht sich weiterhin auf ein Verfahren zur Herstellung der Halbleiteranordnung.
Eine derartige Halbleiteranordnung, in der das Schaltungselement ein Transistor ist, ist in der niederländischen Patentanmeldung 6.614·Ο16 beschrieben und weist grosse Vorteile auf. Z.B. endet häufig der pn-Uebergang zwischen dem als Basis dienenden Gebiet vom zweiten Leitfähigkeitstyp und dem anderen als Kollektor dienenden Gebiet vom ersten Leitfähigkeitstyp nicht über eine starke Krümmung in der Nähe seines Randes praktisch senkrecht zu der Hauptoberfläche, sondern wird dieser Uebergang unter Vermeidung dieser Krümmung seitlich von dem Muster begrenzt, was die elektrischen Eigenschaften des Transistors günstig beeinflusst.
Bei der Herstellung einer derartigen Halbleiteranordnung in einer integrierten Schaltung wird oft von einem hochohmigen Halbleitersubstrat vom p-Leitfähigkeitstyp ausgegangen, auf dem epitaktisch eine Halbleiterschicht vom n-Leitfähigkeitstyp niedergeschlagen wird, gegebenenfalls nachdem, um eine sogenannte vergrabene Kollektorschicht zu erhalten, auf dem Substrat eine Quelle angebracht worden ist, die einen Dotierungsstoff enthält, der in dem Halbleiterkörper den n-Leitfähigkeitstyp herbeiführen kann.
209842/1080
-5- · PHN. -5522.'
Dann wird durch- örtliche Oxydation der epitaktischen Schicht das versenkte Muster aus Isoliermaterial gebildet, wonach durch Diffusion in dem von dem Muster seitlich umschlossenen schichtförmigen Teil nacheinander Gebiete vom p- und vom n-Iieitfähigkeitstyp, und zwar die Basis und der Emitter des Transistors, gebildet werden.
Versuche haben ergeben, dass bei der Bildung des versenkten Musters durch Oxydation der epitaktischen Schicht der in der epitaktischen Schicht den n-Leitfähigkeitstyp herbeiführende Dotierungsstoff oft nur in ungenügendem Masse von dem gebildeten Oxyd aufgenommen und sogar in das Substrat hineingetrieben wird, wodurch letzteres örtlich überdotiert werden kann und Kanalbildung zwischen Schaltungselementen in durch das versenkte Muster voneinander getrennten benachbarten schichtförmigen Teilen auftreten kann.
Ferner hat eine Konzentration des Dotierungsstoffes aus der. epitaktischen Schicht an der Grenzfläche mit der versenkten Schicht zur Folge, dass bei Diffusion einer Basis, die über ihren ganzen Umfang an das Muster grenzt, ein Randgebiet der Basis weniger stark p-leitend ist als ein mittlerer Teil der Basis.
Es kömmt noch hinzu, dass Dotierungsstoffe, die in einem Halbleitermaterial den p-Leitfähigkeitstyp herbeiführen, off in verhäitnismässig grössem Masse von dein versenkten Muster aufgenommen werden, wodurch die Basis, wenigstens an der Grenzfläche mit dem versenkten Muster, dünner wird. > ,
Venn anschliessend ein Emitter vom n-Leitfähigkeitstyp in den schichtförmigen Teil eindiffundiert wird, der sich gleichfalls bis zu dem Muster erstreckt, wird das Randgebiet der Basis oft überdotiert, wodurch Kurzschluss zwischen dem Emitter und dem Kollektor auftritt.
2-09842/1080
-A- PHN. 5522.
Ein derartiger Kurzschluss tritt leicht bei gewissen Vorgängen zum Erhalten des versenkten Musters auf, wie nachstehend noch näher erläutert wird.
Die beschriebenen Probleme in bezug auf Kanalbildung und Kurzschluss können sich z.B. auch ergeben, wenn von einer p-leitenden epitaktischen Schicht auf einem p-leitenden Substrat ausgegangen wird.
Kanalbildung und Kurzschluss können in diesem Falle auftreten, indem durch positive Ladungen in dem Oxyd oder an der Grenzfläche zwischen Halbleiter and Oxyd η-leitende Kanäle in an das Oxyd grenzenden p-leitenden Gebieten induziert werden können.
Die erwähnte Kanalbildung wird dadurch gefördert, dass statt des Hervortreibens des Dotierungsstoffes in die epitaktische Schicht gerade die Erscheinung auftritt, dass der Dotierungsstoff aus der epitaktischen Schicht in grossem Masse von dem sich bildenden Oxyd aufgenommen wird.
Die Erfindung bezweckt u.a., die beschriebenen Probleme in bezug auf Kanalbildung und Kurzschluss wenigstens in erheblichem Masse zu vermeiden.
Ihr liegt die Erkenntnis zugrunde, dass die beschriebenen Effekte der Konzentration von Dotierungsstoffen, die den n-Leitfähigkeiis-
typ herbeiführen,- der Herabsetzung der Konzentration von den p-Leitfähigkeitstyp herbeiführenden Dotierungsstoffen und von Ladungen in dem versenkten Muster durch eine Erhöhung der Konzentration der letzteren Dotierungsstoffe in einer an das versenkte Muster grenzenden Zone kompensiert werden können.
Die eingangs erwähnte Halbleiteranordnung ist nach der Erfindung dadurch gekennzeichnet, dass das versenkte Muster, wenigstens
209842/1080
-5- " . - PHN.. 5522.
an der Stelle, an der es an den schichtförmigen Teil grenzt, in dem Halbleiterkörper völlig in eine angrenzende Zone mit einer Konzentration des den zweiten Leitfähigkeitstyp herbeiführenden Dotierungsstoffes eingebettet ist, welche Konzentration niedriger als die maximale Konzentration des den ersten Leitfähigkeitstyp herbeiführenden Dotierungsstoffes in dem anderen der beiden Gebiete vom ersten Leitfähigkeitstyp ist und eine genügende Grosse hat, um in den Gebieten vom zweiten Leitfähigkeitstyp die Herstellung elektrischer Verbindungen an der Stelle der Zone zwischen den Gebieten vom ersten Leitfähigkeitstyp zu verhindern. Unter "Dotierungsstoff" ist hier auch ein Gemisch von Dotierungsstoffen zu verstehen, die den gleichen Leitfähigkeitstyp herbeiführen. Mit einer derartigen angrenzenden Zone können Ueberdotierung eines Halbleitersubstrats bei der Oxydation z.B. einer epitaktischen Schicht und Kanalbildung zwischen durch das Muster voneinander getrennten schichtförmigen Teilen verhindert und kann ein sogenannter Kanalunterbrecher gebildet werden. Daher ist die Halbleiteranordnung nach der Erfindung vorzugsweise eine integrierte Schaltung, enthält der Halbleiterkörper ein Substrat und eine epitaktische Schicht, enthält das andere der beiden Gebiete vom ersten Leitfähigkeitstyp eine vergrabene Schicht und ist die Konzentration des Dotierungsstoffes in der angrenzenden Zone kleiner als die Konzentration des den ersten Leitfähigkeitstyp herbeiführenden Dotierungsstoffes in der vergrabenen Schicht.
Es dürfte einleuchten, dass bei der Halbleiteranordnung nach der Erfindung die an das Muster grenzende Zone und die erwähnten Gebiete teilweise zusammenfallen.
Bei einer besonderen bevorzugten Ausführungsform der Halbleiteranordnung nach der Erfindung ist die Konzentration des den zweiten
209842/1080
-6- PHN. 5522.
Leitfähigkeitstyp herbeiführenden Dotierungsstoffes in der angrenzenden Zone niedriger als die msxinale Konzentration des den ersten Leitfähigkeitstyp herbeiführenden Dofcierungsstoffes in dem einen der beiden Gebiete vom ersten Leitfähigkeitstyp und grenzt das eine Gebiet wenigstens über einen Teil seines Umfangs an das versenkte Muster. Dank der angrenzenden Zone kann Kurzschluss zwischen den beiden Gebieten vom ersten Leitfähigkeitstyp verhindert werden.
Die Herstellung der Halbleiteranordnung gemäss der erwähnten bevorzugten Ausfuhrungsform.ist verhältnismässig einfach, weil das Anbringen des einen Gebietes keinen genauen Ausrichtschritt in bezug auf das Gebiet vom zweiten Leitfähigkeitstyp erfordert und die Maskenöffnung für die Diffusion das einen Gebietes sogar teilweise auf dem Muster vorgesehen werden kann.
Dies bringt wieder mit sich, dass auf der Oberfläche, kein Raum für Ungenauigkeiten in bezug auf den Ausrichtschritt beim Anbringen des einen Gebietes zur Verfügung gehalten zu werden braucht, wodurch Raum erspart wird und die Halbleiteranordnung mit geringeren Abmessungen hergestellt werden kann.
Ein weiterer Verteil der erwähnten bevorzugten Ausführungsform ist der, dass die beiden pn-Uebergänge zwischen den Gebieten des Schaltungselements praktisch gleich gross sein können. Dadurch besteht eine verhältnismässig grosee Wahlfreiheit in bezug auf die Tatsache, welches der beiden Gebiete vom ersten Leitfähigkeitstyp als Emitter und welches als Kollektor eine? Transistors dienen kann. Das Gebiet vom zweiten Leitfähigkeitstyp l·ann als Basis dienen.
Die Halblei terf.nordnung nach der Erfindung kann z.B. derart ausgebildet werden, dass das eine Gebiet über einen Teil seines Umfangs
209842/1080
-7- ■ PHN. 5522.
an das versenkte Muster grenzt und dass das Gebiet vom zweiten Leitfähigkeitstyp an zwei durch das eine Gebiet voneinander getrennten Stellen an die HauptoberflHohe grenzt. Dadurch wird z.B. ein Bipolartransistor mit zwei Basiskcatakten oder ein Feldeffekttransistor erhalten. . - '
Auch kann die Halbleiteranordnung nach der Erfindung derart ausgebildet werden» dass Mehremitter- oder Mehrkollektorsysteme erhalten werden.
Bei einer anderen Ausführungsform weisen benachbarte schiehtförmige Teile ein gemeinsaues Gebiet mit hoher Konzentration an einem. Dotierungsstoff auf., über v.elches gemeinsame Gebiet Schaltungselemente in den benachbarten schicht förmigen Teilen leitend miteinander verbunden werden. Zum Erhalten bestinmter Schaltungen kann das gemeinsame Gebiet in dem einen schichtfb'rmigen Teil als Emitter und in dem anderen schichtr förmigen Teil als Kollektor wirken.
-Wenn das eine Cebiet vom ersten Leitfähigkeitstyp über
seinen ganzen Umfang an das versenkte Muster grenzt, wird im allgemeinen auf der Hauptoberfläche Ravm für den Anschluss des Gebietes vom zweiten Leitfähigkeitstyp zur Verfügung gehalten werden.
Wenn die Konzertration des den zweiten Leitfähigkeitstyp herbeiführenden Dotierungsitoffes in der angrenzenden Zone grosser als die maximale Konzentration des den ersten Leitfähigkeitstyρ herbeiführenden Dotierungss'toffes ir dem einen der beiden Gebiete vom ersten Leitfähigkeitstyp ist, kanr. die an das Muster grenzende Zone an der Hauptoberfläche mit einem l·ontakt für das Gebiet vom zweiten Leitfähig- . keitstyp versehen werden»
Eine an das Muster grenzende Zone kann auf geeignete Weise
2 0 9 8 4 2/1080
-8- PHN, 5522.
für die Kontaktierung eines Halbleiterkörpers vom zweiten Leitfähigkeitstyp, z.B. eines Substrats, auf dem eine epitaktische Schicht angebracht ist, verwendet werden.
Zu diesem Zweck enthält in einer Halbleiteranordnung nach der Erfindung der Halbleiterkörper vorzugsweise einen anderen an die Hauptoberfläche grenzenden schichtförmigen Teil, der wenigstens über einen Teil seines Umfangs und über seine ganze Dicke an einen Teil des versenkten Musters grenzt, während der erwähnte Teil des versenkten Musters in dem Halbleiterkörper völlig in eine angrenzende Zone eingebettet ist, die eine Konzentration eines Dotierungsstoffes aufweist, der wenigstens in dem in dem an leren schichtförmigen Teil liegenden Teil der angrenzenden Zone den zweiten Leitfähigkeitstyp herbeiführt, wobei über den Teil der angrenzenien Zone, in dem anderen schichtförmigen Teil, der Halbleiterkörper an der Hauptoberfläche kontaktiert ist.
Die Erfindung bezieht sich auch auf ein Verfahren zur Herstellung einer Halbleiteranordnung mit einem Halbleiterkörper mit mindestens einem Schaltungselement mit mindestens drei Gebieten, von denen zwei Gebiete einen ersten Leitfähigkeitstyp aufweisen und durch ein Gebiet von einem dem ersten entgegengesetzten zweiten Leitfähigkeitstyp voneinander getrennt sind, wobei ein in dem Halbleiterkörper versenktes Muster aus Isoliermaterial vorhanden ist, das sich wenigstens über einen Teil seiner Dicke von einer Hauptoberfläche des Halbleiterkörpers her in diesem Körper erstreckt, und wobei der Halbleiterkörper mindestens einen an die Hauptoberfläche grenzenden schichtförmigen Teil enthält, der über seinen ganzen Umfang und über seine ganze Dicke an das versenkte Muster grenzt, in welchem schichtförmigen Teil eines der beiden Gebiete vom ersten Leitfähigkeitstyp und das Gebiet vom zweiten Leit-
2 09842/1080
-9- PHN. 5522.
fäfcigkeitstyp des Schaltungselemente völlig und das andere der beiden Gebiete vom ersten Leitfähi.';keitstyp wenigstens teilweise angebracht sind, wobei das andere Gebiet, sofern es in dem schichtförmigen Teil angebracht ist, über seinen ganzen Umfang und das Gebiet vom zweiten Leitfähigkeitstyp wenigsten:) über einen Teil seines Umfange an das versenkte Muster grenzen und das Gebiet vom zweiten Leitfähigkeitstyp wenigstens teilweise durch das eine Gebiet von der Hauptoberfläche getrennt wird, wobei auf der Hauptoberfläche eine oxydationsbeständige Maskierungsschicht angebracht wird, die Oeffnungen aufweist an der Stelle, an der' das Muster durch Oxydation gebildet werden'muss, wonach das Muster durch Oxydation gebildet wird, dadurch gekennzeichnet, dass der Halbleiterkörper einer Behandlung unterworfen wird, bei der ein Dotierungsstoff, der den zweiten LeitCähigkeitstyp in dem Halbleiterkörper herbeiführen kann, in eine an das Muster grenzende Zone eindiffundiert wird, während die Konzentration dis Dotierungsstoffes in der Zone kleiner als die maximale Konzentration ies den ersten Leitfähigkeitstyp herbeiführenden Dotierungsstoffes in den anderen der beiden Gebiete vom ersten Leitfähigkeitstyp ist und die Konzentration in der Zone genügend gross ist, um in Gebieten vom zweiten Leitfähigkeitstyp an der Stelle der Zone die Herstellung elektrischer Verbindungen zwischen Gebieten vom ersten Leitfähigkeitstyp zu verhindern.
Vorzugsweise wird das erfindungsgemasse Verfahren derart durchgeführt, dass die Maskierungsschicht zunächst für die Maskierung während der Diffusion eines den zweiten Leitfähigkeitstyp in dem Halbleiterkörper herbeiführenden Dotierungsstoffes zum Erhalten eines Dotierungsmusters verwendet wird, wonach die Maskierungsschicht für die Maskierung bei der Oxydation des Dotierungsmusters zum Erhalten* des versenk-
209842/1080
-10- PHN. 5522.
ten Musters und der angrenzenden Zone vom zweiten Leitfähigkeitstyp verwendet wird.
Bei diesem Ver 'ahren besteht das versenkte Muster aus Oxyd des Halbleitermaterials, ζ,B. Siliciumoxyd. Die oxydationsbeständige Maskierungsschicht besteht z.B. aus Siliciumnitrid oder aus einer Doppel· schicht aus Siliciumoxyd u:.d Siliciumnitrid, die nicht nur gegen Oxydation, sondern auch gegen D: ffusion maskiert. Bei der Wahl der Konzentration des Dotierungsstoffes in dem Dotierungsmuster sollen naturgemäss die Verteilung dieses Dotierungsstoffes zwischen dem zu bildenden Oxydationsmuster und dem Halbleitermaterial und die gewünschte Konzentration des Dotierungsstoffes bei cen verschiedenen Ausführungsformen der herzustellenden Halbleiteranordnung berücksichtigt werden.
Vorzugsweise wird daher das erfindungsgemässe Verfahren derart durchgeführt, dass zuerst das Muster durch Oxydation gebildet wird und anschliessend durch Diffusion von Aluminium oder Gallium als den zweiten Leitfähigkeits'iyp herbeiführenden Dotierungsstoff die an das Muster grenzende Zone 1Om zweiten Leitfähigkeitstyp erhalten wird.
Es ist nicht unbedingt notwendig, dass die Diffusion des Dotierungsstoffes zum Erhalten der angrenzenden Zone der Oxydation vorangeht. Bei dieser Abwandlung wird die Tatsache benutzt, dass Aluminium und Gallium verhältnismassig schnell durch Siliciumoxyd hindurchdiffundieren können.
Bei Anwendung von Gallium oder Aluminium als Dotierungsstoff, der den zweiten Leitfähigkeitstyp herbeiführen kann, kann die oxyda-r tionsbeständige Maskierungsschicht angewendet werden. Vorzugsweise werden diese Dotierungsstoffe nach Entfernung der Maskierungsschicht diffundiert. Es ist einleuchtend, dass in diesem Falle nur. diejenigen
209842/108Ό
-11- ■ PHN. 5522.
Ausführungsformen der Halbleiteranordnung nach der Erfindung hergestellt werden, bei denen die Konzentration des Galliums und/oder des Aluminiums in der angrenzenden Zone kleiner als die maximale Konzentration des den ersten Leitfähigkeitstyp herbeiführenden Dotierungsstoffes in dem-einen der beiden Gebiete vom ersten Leitfähigkeitstyp ist. Vorzugsweise wird Aluminium oder Gallium diffundiert, nachdem sich das eine Gebiet vom ersten Leitfähigkeitstyp ir, dem Halbleiterkörper gebildet hat.
Die Diffusion der angrenzenden Zone und eine Diffusion zum Erhalten vorzugsweise eines Gebietes vom anderen Leitfähigkeitstyp, z.B. eines Basisgebietes oder eines Kontaktgebietes z.B. für einen Halbleiterkörper können gleichzeitig und mit denselben Dotierungsstoffen stattfinden.
Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden imfolgenden näher beschrieben. Es zeigen»
Fig. 1 schematisch, teilweise im Querschnitt und teilweise schaubildlich, einen Teil einer Ausführungsform der Halbleiteranordnung nach der Erfindung,
Fig. 2 schematisch, teilweise im Querschnitt und teilweise schaubildlich, einen Teil einer anderen Ausführungsform der Halbleiteranordnung nach der Erfindung,
Fig. 3 schematisch im Querschnitt einen Teil der Halbleiteranordnung der eingangs genannten Art in einer frühen Herstellungsstufe,
Fig. 4 schematisch im Querschnitt ein Detail des Teiles ■ nach Fig. 3 in einer späteren Herstellungsstufe,
Figuren 5 und 6 schematisch im Schnitt den Teil nach Fig. 3 bzw. ein Detail dieses Teil -s in späteren aufeinanderfolgenden Stufen der Herstellung durch das e "findungsgemasse Verfahren, und
209842/1080 .
-12- : ■ PHN. 5522.
Figuren 7 und θ im Querschnitt den Teil nach Fig. 1 in aufeinanderfolgenden Stufen de · Herstellung durch das erfindungsgemässe Verfahren.
Als erstes Beis >iel wird eine Halbleiteranordnung in Form einer integrierten Schaltun ; beschrieben, von der ein Teil in Fig. 1 dargestellt ist. Diese enth Ut einen Halbleiterkörper 1 vom p-Leitfähigkeitstyp, der als Schaltung !element einen Transistor mit zwei Gebieten 2 und (4>5) vom n-Leitfähigke .tstyp enthält, welche Gebiete durch ein Gebiet 3 vom p-Leitfähigkeits ;yp voneinander getrennt sind.
In dem Halbleit-rkörper 1 ist ein versenktes Muster (6,7*8) aus Isoliermaterial Vorhand -·η, das sich von einer Hauptoberfläche 9 des Halbleiterkörpers 1 her in Üesem Körper erstreckt. Dabei enthält der Halbleiterkörper einen an d .e Hauptoberfläche 9 grenzenden schichtförmigen Teil 10, der über seine ι ganzen Umfang und über seine ganze Dicke an das versenkte Muster (6, ') grenzt. In dem schichtförmigen Teil 10 sind eines der beiden Gebie ;e vom n-Leitfähigkeitstyp, und zwar das Gebiet 2, und das Gebiet vo 1 p-Leitfähigkeitstyp 3 völlig und ist das andere der beiden Gebiete ν >m n-Leitfähigkeitstyp, und zwar das Gebiet (4>5)i teilweise angebracht. Das Gebiet (4*5) grenzt, sofern es in dem schichtförmigen Teil 10 ang>bracht ist, über seinen ganzen Umfang, gleich wie das Gebiet 3 vom p-Leit ."ähigkei tstyp, an das versenkte Muster (6,7)·' Das Gebiet 3 wird durch das eine Gebiet 2 teilweise von der Hauptoberfläche 9 getrennt.
Nach der Erfind mg ist das versenkte Muster (6,7*8) im Halbleiterkörper völlig in eine angrenzende Zone (11,12,13) eingebettet, die eine Konzentration eine j den p-Leitfähigkeitstyp herbeiführenden, Dotierungsstoffes aufweist, die kleiner als die maximale Konzentration
2 0 9 8 4 2/1080
-13- PHN. 5522. .
des den n-Leitfähigkeitstyp herbeiführenden Dotierungsstoffes in dem anderen (4,5) der beiden Geriete vom n-Leitfähigkeitstyp ist. Auch ist die Konzentration genügend jross,ui in Gebieten (3,1) vom p-Leitfähigkeitstyp an der Stelle der '.one (11,12,13)- die Herstellung "einer elek- . trischen Verbindung zwischeι Gebieten vom n-Leitfähigkeitstyp, z.B. zwischen den Gebieten 2 und (4,5)> 2^ verhindern.
In Fig. 1. ist d-e Begrenzung der Zone (11,12,13) in dem Halbleiterkörper teilweise lit einer vollen und teilweise mit einer strichlierten Linie angegeb m. An der Stelle der strichlierten Linie hat sich der Leitfähigkeits 3yp der Gebiete durch das Vorhandensein der Zone nicht und an der Stell j der vollen Linie wohl geändert. In diesem Beispiel ist also das p-leisende Gebiet 3 gleichsam mit einem Rand des Teiles 4 des anderen (4»5) 'er beiden η-leitenden Gebiete erweitert. Der Teil'18 der angrenzenden Zo ie 11 wirkt als Kanalunterbrecher in bezug auf ein nicht dargestelltes Schaltungselement in einem benachbarten schichtförmigen Teil. Mit H-lfe derartiger Kanalunterbrecher können schichtförmige Teile gegeneinander isoliert werden.
In dem Beispiel nacn Fig· 1 ist die Konzentration des den p-Leitfähigkeitstyp herbeiführenden Dotierungsstoffes in der angrenzenden Zone (11,12,13) niedriger als die maximale Konzentration des den n-Leitfähigkeitstyp herbeif"ihrenden Dotierungsstoffes in dem einen der beiden Gebiete vom n-Leitfäligkeitstyp, und zwar in dem Gebiet 2, während das Gebiet 2 über einen Teil seines Umfangs an das versenkte Muster (6,7) grenzt.
Die Gebiete 2 uid 3 können an der Hauptoberfläche 9 auf dem schichtförmigen Teil 10 kontaktiert werden, während das Gebiet (4»5) an der Hauptoberfläche auf ein 2m zweiten-schichtförmigen Teil 14 kontak-
209842/1080
-14- PHN. 5522.
tie^rt werden kann.
Die angrenzende Zone kann auf geeignete Weise zum Kontaktieren eines Halbleiterkörpers vom p-Leitfähigkeitstyp der Halbleiteranordnung an der Hauptoberfläche verwendet werden. Dabei enthält der Halbled terkörper einen anderen m die Hauptoberfläche 9 grenzenden schichtförmigen Teil 15» der wenigstens über einen Teil seines Umfangs und über seine ganze Dicke an den Te 1 8 des versenkten Musters grenzt. Der erwähnte Teil 8 ist im Halble-terkörper völlig in eine angrenzende Zone eingebettet. Die Zone 13 we .st eine Konzentration eines Dotierungsstoffes auf,der den p-Leitfähigkeit ;typ in dem Teil 16 der angrenzenden Zone herbeiführt. lieber den Teil 16 der angrenzenden Zone 13 in dem anderen schichtförmigen Teil 15 ist der Halbleiterkörper 1 an der Hauptoberfläche 9 kontaktiert. Die K.jntaktierung erfolgt z.B. auf einer niederohmigen Kontaktzone 17 vom j-Leitfähigkeitstyp.
Das zweite Beisoiel einer Halbleiteranordnung nach der Erfindung wird an Hand der Fi j. 2 kurz beschrieben. Auch in diesem Beispiel ist das Schaltungsele aent ein Transistor. In dem Halbleiterkörper 25 ist ein versenktes Muster (26,27) vorhanden, während dieser Körper ferner einen schichtförmige ι Teil 28 enthält, in dem sich die Gebiete und (22,23) vom n-Leitfähigieitstyp (das letztere Gebiet nur zum Teil) und das Gebiet 24 vom p-Leicfähigkeitstyp des Transistors befinden.
Das versenkte Mister (26,27) ist in eine angrenzende Zone (29,30) auf die bereits im vorangehenden Beispiel beschriebene Weise eingebettet. In diesem Beispiel grenzt das Gebiet 24 vom p-Leitfähigkeitstyp nur über einen Teil seines Umfangs an das versenkte Muster 26, wodurch das andere Gebiet (22,23) in dem schichtförmigen Teil 28, gegebenenfalls mit Hilfe einer niederöhmigen Kontaktzone 31 vom n-Leit-
209842/1080
" -15- ' ■ PHN. 5522,
fähigkeitstyp, kontaktiert -/ird. -'"-'.
Auf gleiche Wei ie wie im vorangehenden Beispiel kann auch hier der Halbleiterkörper ai der Hauptoberflache"32 kontaktiert werden.
Bei der Herstellung der beschriebenen Halbleiteranordnung wird auf der Hauptoberflach ; 35 (siehe Fig. 3) eines Halbleiterkörpers. 36 aus Silicium eine oxydat lonsbeständige Maskierungsschicht (37»38) angebracht, die Oeffnungen 39 aufweist an der Stelle, "an der das versenkte Muster gebildet werden miss.
Nachstehend wiri beschrieben, wie bei gewissen Vorgängen zum Erhalten des versenkten Musters Kurzschluss zwischen Gebieten des in dem Halbleiterkörper zu Dildenden"Schaltungselements auftreten kann.
Die Maskierungsschicht (37»38) besteht oft aus einer SiIiciufflOxydschicht 38 und eine" Siliciumnitridschicht 37· Nach dem Anbringen der Oeffnungen 39 iι der Maskierungsschicht werden Vertiefungen 40 in den Halbleiterkörper jeatzt. Bei der Oxydation des Siliciumkörpers 36 an der Stelle der Vertiefungen 40 tritt auch in dem Rand der Oeffnungen unterhalb der Siliciamoxydschicht 38 Oxydation auf, wodurch nach Entfernung der Maskierungssohicht (37>58) ein versenktes Oxydmuster erhalten wird; die Form des Randes "41 "dieses. Musters ist in Fig·. 4 dargestellt. ■'""■'-■"■""■'.-" ··"■---.'":
Wenn auf übliöh3 Weise ein untiefes Gebiet 43 vom' p-Leitfähigkeitstyp über die Haupuoberflache 35 in den η-leitenden sehichtförmigen Teil 44 -hineindiffmdiert wird, wird ausserdem eine Oxydschicht 45 auf der Hauptoberfläche 55 gebildet." Bei Entfernung der Oxydschicht 45 kann auch der gestrichelt angedeutete Teil 42 des versenkten Oxyd-r musters 41 entfernt werden. Aus der Figur geht hervor, dass'.dabei der pn-Uebergang 46 frei gelegt werden kann, so dass bei"einer nächsten
203842/1080
Diffusion eines Dotierungsitoffes zum Erhalten eines n-rleitenden Gebiete3 Kurzschluss zwischen diesem Gebiet und dem ursprünglichen schichtförmigen Teil 44 auftritt.
Bei dem Verfahien nach der Erfindung wird der beschriebene Kurzschluss dadurch verhincert, dass der Halbleiterkörper 36 einer Behandlung unterworfen wird, bei der ein Dotierungsstoff, der den zweiten Leitfähigkeitstyp in dem H; lbleiterkörper 36 herbeiführen kann, in eine an das Muster 41 grenzende Zone 61 eindiffundiert wird.
Bei einer Abwaj dlung des Verfahrens nach der Erfindung wird eil derartiger Kurzschluss vorzugsweise dadurch verhindert, dass die Maakierungsschicht (37»38) vor der Oxydation für die Maskierung während der Diffusion des Dotierun^sstoffes verwendet wird, welcher Dotierungsstoff den p-Leitfähigkeits*yp in dem Halbleiterkörper 36 zum Erhalten eines Dotierungsmusters (5 »52) (siehe Fig. 5) herbeiführen kann, wonach die Maskierungsschich". für die Maskierung bei Oxydation des Dotierungsmusters (51>52) zum Erhalten des versenkten Musters 4I und der angrenzenden Zone 61 vom p-Leitfähigkeitstyp (siehe,Fig. 6) verwendet wird.
Bei diesem Verfahren wird der pn-TJebergang 46 bei Entfernung der Oxydschicht 45 ni<:ht mehr frei gelegt. Bei einer anderen Abwandlung dieses Verfahrens nach der Erfindung wird der obenbeschriebene Kurzschluss dadurch verhindert, dass nach der Bildung des versenkten Musters durch Oxydation dit· an das Muster 4I grenzende Zone 61 vom p-Leitfähigkeitstyp durch 'iffusion von Aluminium oder Gallium als Dotierungsstoff, der den p- Leitfähigkeitstyp herbeiführen kann, erhalten wird.
Die Details der Form des versenkten Oxydmusters sind der
? 00 842/1080
Einfachheit halber nur in dm Figuren 4 und 6 dargestellt.
Die Struktur ,naih Fig. 1 kann durch das Verfahren nach der Erfindung auf folgende Weisa hergestellt werden. Es wird von einem p-leitenden Halbleiterkörper 1 in Form'einer das Substrat bildenden Siliciumscheibe mit einer L cke von 200 /um und einem spezifischen Widerstand von2Ji.cm ausgegangen, auf der eine n-leiteride arsenhaltige epitaktische Schicht 4 mit-einer Dicke von 2/um und einem spezifischen Widerstand von 0,5 -Π- .cm niedergeschlagen ist (siehe Fig. 7)· Auf übli-. ehe Weise ist in der epitakbischen Schicht und in dem verbleibenden Substratteil des Halbleitercörpers ein niederohmiges η-leitendes Gebiet
19 /3
5 mit einer maximalen Konzeitration an Arsen von 5Ί0 Atomen/cm z.B.
dadurch gebildet, dass vor ier Epitaxie örtlich auf dem Halbleiterkörper eine Arsenquelle abgelagert wird, wobei dieses Arsen während des darauffolgenden epitaktischen Vorgangs sowohl in den Halbleiterkörper als auch in die epitaktische Sc-iicht unter der Bildung des niederohmigen η-leitenden Gebietes 5 hineindiffundiert.
Dann wird auf einer Hauptoberfläche 73 eine oxydationsbeständige Maskierungsschicht (Ti ,72) angebracht, die aus einer Siliciumnitridschieht 71 mit einer Dicke von 0,2/um und einer SiIiciumoxydschicht 72 mit einer Dicke von 0,05/um besteht und Oeffnungen 74 aufweist.
Die Maskierungsschicht (71»72) wird zunächst zum Aetzen des Siliciumkörpers benutzt, wobei Vertiefungen 76 von etwa 1 /um gebildet werden, wonach diese Maskierungssehicht für die Diffusion von Bor in die epitaktische Seiicht 4 zum Erhalten des Dotierungsmusters verwendet wird. Zu diesem 2 weck wird auf übliche Weise eine Borquelle durch 5-minutige Erhitzung auf 9750C in einem boroxydhaltigen Dampfstrom gebildet. Anschliessend wird die Maskierungssehicht (71»72) für
209842/1080
-ie- 221535tHN· 5522.
die· Maskierung bei der Oxydation des Dotierungsmusters 75 (siehe Eig. 8) zuri Erhalten des 2,2/um tiefen versenkten Musters (6,7,8) verwendet, dar. sich in dem Halbleiterkörper 1 etwas tiefer als die Dicke der epitaktischen Schicht 4 erstreckt und zum Erhalten der etwa 1,5/um tiefen angrenzenden Zone (11,12,13) vom p-Leitfähigkeitstyp mit einer Borkon-
17 / -s
zentration von etwa 5.10 Atomen/cm verwendet. Die Oxydation wird durchgeführt, indem 16 Stunlen lang bei 10000C Dampf von T atm. über den Siliciumkörper geleitet' wiri; dann wird die Maskierungsschicht (71,72) entfernt.
Die in Fig. 1 gezeigte Halbleiteranordnung kann nun auf einfache Veise erhalten werden, weil Diffusion von Dotierungsstoffen zum Erhalten der Gebiete 3 Jnd 17 (z.B. gleichzeitig) und des Gebietes erfolgen kann, ohne dass Masken genau in bezug auf das versenkte Muster auegerichtet zu werden brauchen. Das Gebiet 3 weist bei Anwendung eines
üblichen Diffusionsvorgangs z.B. eine mittlere Borkonzentration von Atomen/cm auf und hat eine Tiefe von 1 /um. Das Gebiet 2 weist eine Phosphorkonzentration von 10 Atomen/cm auf und hat eine Tiefe von 0,6/um. In dem schichtförmigen Teil I4 kann durch eine tiefe Diffusion von Phosphor mit 10 Atomen/cm3 das andere Öebiet (4»5) kontaktiert werden. Dadurch wird aussei dem erreicht, dass für die Diffusion der Gebiete 3 und 17 keine gesonderte Maske verwendet zu werden braucht.
Die Gebiete des Schaltungselements und des Halbleiterkörpers können an der Hauptoberfläche des Halbleiterkörpers über Kontaktzonen kontaktiert werden.
Auf entsprecherde Weise kann eine Halbleiteranordnung der in Fig. 2 dargestellten ArI hergestellt werden. Auch diese Anordnung wexst die Vorteile einfacher Ausrichtschritte und des Vorhandenseins
209842/1080
vo-i Kanalunterbrechern zwischen Schaltungselementen in "benachbarten scnichtförmigen Teilen oder-zwischen Gebieten in einem Sehalt-angsele- ' ment auf, -. ■■ \ - " -'■■■· \ :-.--■·■■-".■ ■;".-■
Die in Fig. 8 gezeigte Struktur lässt sich auch dadurch herstellen, dass nach dem Anbringen der Maskierungsschicht (71*72) (siehe Fig* 7) nicht das Dotierungsmüster 75 angebracht,, sondern zunächst das versenkte Muster (6,7»8) gebildet, wird. Dann wird ζ;B. unter Verwendung- der Maskierungsschicht (71*72) Gallium oder Aluminium eindiffundiert; .. ,. . . . . ., -■ / -.-■/-■; ..■""-.
Bei Diffusion λ on Aluminium wird der Siliciumkörper in einen Aluminiumoxydkubel gesetzt, der mit. einem Aluminiumpxyddeckel verschlossen wird. In dem Kübel befindet sich eine Legierung von 10 Gew. B/o. ■Aluminium mit 90 Gew. fo Silicium. Bei Erhitzung während 60· Minuten auf 10000C in einem Wasserstoff strom wird Aluminium über eine Tiefe, von' etwa 1 /um in den Sili.ciumkcrper hineindiffundiert. ■
. Bei Diffusion von Gallium.wird Siliciumpulver verwendet,. das 10 Atome Gallium, pro cm3 - enthält ,..während 20. Minuten lang auf 1,1000C im Vakuum erhitzt wird. Dif Diffusionstiefe des Galliums beträgt gleichfalls etwa 1 /um. ■ --■.-.-,-■■
- Durch Diffusioi von Gallium oder Aluminium wird die an das Muster grenzende. Zona. (11, 2,13) vom Leitfähigkeitstyp gebildet; bei . den beiden Diffusionsrvergangen beträgt die Hochstkpnzentration des , Dotierungsstoffes in der Zr.-ne 5-10. Atome/cm3 . Vorzugsweise wird Aluminium- oder Gallium dif "undiert, nachdem die Maskieruhgsschicht 71»72 entfernt worden ist. Dies hat den Vorteil, dass zunächst das eine Gebiet vom ersten Leitfähigkeitst.-p und das Gebiet vom. zweiten Leitfähigkeitstyp durch Diffusion erhalten werden können. Diese letzten zwei Diffu-
2 0 9 8 4 2 7 1 Ü 8 0 .
sionsbehandlungen könnten ein bereits erhaltenes Diffusionsprofil des verhältnismässig schnell diffundierenden Galliums stören.
Vorzugsweise wird daher Gallium oder Aluminium diffundiert, nachdem das eine Gebiet vom ersten Leitfähigkeitstyp in dem Halbleiterkörper gebildet ist.
Bei einer weiteren bevorzugten Ausführungsform werden die angrenzende Zone und das Ge Diet vom anderen Leitfähigkeitstyp gleichzeitig in dem Halbleiterkörper gebildet. Dadurch wird ein Diffusionsschritt "eingespart".
Diffusion von Aluminium oder Gallium lässt sich naturgemäss auch zum Erhalten der Struktur nach Fig. 2 verwenden.
Es dürfte einleuchten, dass sich die Erfindung nicht auf die beschriebenen Beispiele beschränkt. So kann von einem n-leitenden Halbleiterkörper statt von len in den Beispielen beschriebenen p-leitenden Halbleiterkörpern ausgegangen werden. Statt mit η-leitenden epitaktischen Schichten können di ? Halbleiterkörper mit p-leitenden epitaktischen Schichten versehen sein. Statt vor der beschriebenen Oxydation Vertiefungen zu ätzen, kann die Oxydation auch in zwei Schritten durchgeführt werden, wobei nach dem ersten Schritt das gebildete Oxyd entfernt wird. Das Schaltungselement kann z.B. ein pnp-Transistor sein. Das versenkte Muster kann aach nur teilweise in den Halbleiterkörper versenkt sein, was z.B. der Fall ist, wenn die Oxydation nicht von einem Schritt unterbrochen wird, bei dem das bereits gebildete Oxyd entfernt wird, oder wenn nicht vorher geätzt wird.
Die Maskierungsschicht kann statt einer Siliciumnitridschicht eine Aluminiumoxydschicht enthalten.
In allen Fällen können raumersparende Strukturen erhalten werden, bei deren Herstellung besondere Ausrichtschritte sich oft vermeiden lassen. 209842/1080

Claims (10)

  1. PATENTANSPRÜCHE :
    ( 1. ) Halbleiteranordnung mit einem Halbleiterkörper mit mindestens einem Schaltungselement mit mindestens' drei Gebieten, von denen zwei Gebiete, einen ersten L^itfähigkeitstyp aufweisen und durch ein Gebiet von einem dem ersten entgegengesetzten zweiten Leitfähigkeitstyp · voneinander getrennt sind, wobei ein in den Halbleiterkörper versenktes Muster aus Isoliermaterial vorhanden ist, das sich wenigstens Ober einen Teil seiner Dicke von einer Hauptoberfläche des Halbleiterkörpers her in diesem Körper erstreckt, und wobei der Halbleiterkörper mindestens einen an die Hauptoberfläche grenzenden schichtförmigen Teil enthält, der über seinen ganzen Umfang und üb ^r seine ganze Dicke an das versenkte Muster grenzt, in welchem schichtfirmigen Teil eines der beiden Gebiete vom ersten Leitfähigkeitstyp uni das Gebiet vom zweiten Leitfähigkeitstyp des Schaltungselements völlig und das andere der beiden Gebiete vom ersten Leitfähigkeitstyp wenigstens teilweise angebracht sind, wobei das andere Gebiet, sofern es in dem schichtförmigen Teil angebracht ist, über seinen ganzen Umfang und das Gebiet vom. zweiten Leitfähigkeitstyp wenigstens über einen Teil seines Umfangs an das versenket Muster grenzen und das Gebiet vom zweiten Leitfähigkeitstyp wenigstens teilweise durch das eine Gebiet von der Hauptoberfläche getrennt wird, dadurch gekennzeichnet, dass das versenkte Muster, wenigstens an der Stelle, an der es an den schichtförmigen Teil grenzt, in dem Halbleiterkörper völlig in eine angrenzende Zone eingebettet ist, die eine Konzentration des den zweiten Leitfähigkeitstyp herbeiführenden Dotierungsstoffes aufweist, die niedriger als die maximale Konzentration des den ersten Leitfähigkeitstyp herbeiführenden Dotierungsstoff.es in dem anderen der beiden Gebiete vom ersten Leitfähigkeitstyp is't und die genügend gross
    20 9842/1080
    ist, um in Gebieten vom zweiten Leitfähigkeitstyp an der Stelle der Zone die Herstellung elektrische! Verbindungen zwischen Gebieten vom ersten Leitfähigkeitstyp zu verhindern.
  2. 2. Halbleiteranordrung nach Anspruch 1, dadurch gekennzeichnet, dass sie eine integrierte Schaltung ist, der Halbleiterkörper ein Substrat und eine epitaktische Schicht enthält, das andere der beiden Gebiete vom ersten Leitfähigkeitstyp eine vergrabene Schicht enthält und die Konzentration des Dotierangsstoffes in der angrenzenden Zone kleiner als die Konzentration des den ersten Leitfähigkeitstyp herbeiführenden Dotierungsstoffes in der vergrabenen Schicht ist.
  3. 3. Halblei teranordr. ung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Konzentration des den zweiten Leitfähigkeitstyp herbeiführenden Dotierungsstoffes in der angrenzenden Zone niedriger als die maximale Konzentration ces den ersten Leitfähigkeitstyp herbeiführenden Dotierungsstoffes in dem einen der beiden Gebiete vom ersten Leitfähigkeitstyp ist, und dass das eine Gebiet wenigstens über einen Teil seines Umfangs an das -versenkte Muster grenzt.
  4. 4. Halbleiteranordrung nach einem der Ansprüche 1, 2 oder 3» dadurch gekennzeichnet, dass der Halbleiterkörper einen anderen an die Hauptoberfläche grenzenden schichtförniigen Teil enthält, der wenigstens über einen Teil seines Umfargs und über seine ganze Dicke an einen Teil des versenkten Musters grenzt, und dass der erwähnte Teil des versenkten Musters in dem Halbleiterköiper völlig in eine angrenzende Zone eingebettet ist, die eine Konzentration eines Dotierungsstoffes aufweist, der wenigstens in dem Teil der angrenzenden Zone, der im anderen schichtförmigen Teil liegt, den zweiten Leitfähigkeitstyp herbeiführt, wobei über den Teil der angrenzenden Zone in dem anderen schichtförmigen Teil der Halbleiterkörper an der Hauptoberfläche kontaktiert ist. ·
    209842/1080
  5. 5· Verfahren-zur Herstellung einer Halbleiteranordnung mit einem Halbleiterkörper mit üiindestens einem Schaltungselement mit mindestens drei Gebieten, ve η denen zwei Gebiete einen ersten Leitfähigkeitstyp aufweisen und durcl ein Gebiet von einem denr ersten entgegengesetzten zweiten Leitfähigkeitstyp voneinander getrennt sind, wobei ein in den Halbleiterkörper versenktes Muster aus Isoliermaterial vorhanden ist, das sich wenigstens über einen Teil seiner Dicke von einer Hauptoberfläche des Halbleiterkörper her in diesem Körper erstreckt, und wobei der Halbleiterkörper rdndestens einen an die Hauptoberfläehe grenzenden schichtförmigen Teil enthält, der über seinen ganzen Umfang und
    ι-
    über seine ganze Dicke an das versenkte Muster grenzt, in welchem schichtförmigen Teil eines aer beiden Gebiete vom ersten Leitfähigkeitstyp und das Gebiet vom zwei-en Leitfähigkeitstyp des Schaltungselements völlig und das andere der bfiden Gebiete vom ersten Leitfähigkeits.typ wenigstens teilweise angebracht sind, wobei das andere Gebiet, sofern es in dem schichtförmigen T«il angebracht ist, über seinen ganzen Umfang und das Gebiet vom zweiten Leitfähigkeitstyp wenigstens über einen Teil seines Umfangs an das -"ersenkte Muster grenzen und das Gebiet vom zweiten Leitfähigkeitstyp wenigstens teilweise durch das eine Gebiet von der Hauptoberflache getrennt wird, wobei auf der Hauptoberfläche eine oxydationsbestandige Maskierungssehicht angebracht wird, die Oeffnungen aufweist an der Stelle, an der das Muster durch Oxydation gebildet werden muss, wonach das Muster durch Oxydation gebildet wird, dadurch gekennzeichnet, das π der Halbleiterkörper einer Behandlung unterworfen wird, bei der ein Dotierungsstoff, der den zweiten Leitfähig keitstyp in dem Halbleiterkörper herbeiführen kann, in eine an das Muster grenzende Zone eindiffundiert wird, während die Konzentration
    209842/1080
    des Dotierungsstoffes in der Zone kleiner als die maximale Konzentration des den ersten Leitfähigkeit 3typ herbeiführenden Dotierungsstoffes in dem anderen der beiden Gebiete vom ersten Leitfähigkeitstyp ist und die Konzentration in der Zone genügend gross ist, um in Gebieten vom zweiten Leitfähigkeitstyp an der Stelle der Zone die Herstellung elektrischer Verbindungen zwischen Gebieten vom ersten Leitfähigkeitstyp zu verhindern.
  6. 6. Verfahren nach Anspruch 5» dadurch gekennzeichnet, dass die Maskierungsschicht zunächst für die Maskierung während der Diffusion eines den zweiten Leitfähigkaitstyp in dem Halbleiterkörper herbeiführenden Dotierungsstoffes zum Erhalten eines Dotierungsmusters verwendet wird, wonach die Maskierungsschicht für die Maskierung bei der Oxydation des Dotierungsmusters zum Erhalten des versenkten Musters und der angrenzenden Zone vom zweiten Leitfähigkeitstyp verwendet wird.
  7. 7· Verfahren nach Anspruch 5» dadurch gekennzeichnet, dass zuerst das Muster durch Oxydation gebildet wird und anschliessend durch Diffusion von Aluminium oder Gallium als den zweiten Leitfahigkeitstyp herbeiführenden Dotierungsstoff die an das Muster grenzende Zone vom zweiten Leitfahigkeitstyp erhalten wird.
  8. 8. Verfahren nach Anspruch 7> dadurch gekennzeichnet, dass Aluminium oder Gallium diffundiert wird, nachdem die Maskierungsschicht entfernt worden ist.
  9. 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass Aluminium oder Gallium diffundiert wird, nachdem das eine Gebiet vom ersten Leitfähigkeitstyp in dem Halbleiterkörper gebildet ist.
  10. 10. Verfahren nach Anspruch 8 oder 9> dadurch gekennzeichnet, dass die angrenzende Zone und das Gebiet vom anderen Leitfahigkeitstyp gleichzeitig in dem Halbleiterkörper gebildet werden.
    209842/ 1080
DE19722215351 1971-04-03 1972-03-29 Verfahren zur Herstellung eines Halbleiterbauelements Expired DE2215351C3 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
NLAANVRAGE7104496,A NL170901C (nl) 1971-04-03 1971-04-03 Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
NL7104496 1971-04-03
US23878472A 1972-03-28 1972-03-28
US437005A US3873383A (en) 1971-04-03 1974-01-28 Integrated circuits with oxidation-junction isolation and channel stop
US05/458,526 US3961356A (en) 1971-04-03 1974-04-08 Integrated circuit with oxidation-junction isolation and channel stop

Publications (3)

Publication Number Publication Date
DE2215351A1 true DE2215351A1 (de) 1972-10-12
DE2215351B2 DE2215351B2 (de) 1977-05-05
DE2215351C3 DE2215351C3 (de) 1977-12-22

Family

ID=

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2361319A1 (de) * 1972-12-29 1974-07-04 Philips Nv Halbleiteranordnung und verfahren zu deren herstellung
DE2545892A1 (de) * 1974-10-29 1976-05-13 Fairchild Camera Instr Co Kombiniertes verfahren zur herstellung oxyd-isolierter vertikaler bipolartransistoren und komplementaerer oxyd-isolierter lateraler bipolartransistoren
DE2510593A1 (de) * 1975-03-11 1976-09-23 Siemens Ag Integrierte halbleiter-schaltungsanordnung
DE2738049A1 (de) * 1976-09-03 1978-03-09 Fairchild Camera Instr Co Integrierte halbleiterschaltungsanordnung

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2361319A1 (de) * 1972-12-29 1974-07-04 Philips Nv Halbleiteranordnung und verfahren zu deren herstellung
DE2545892A1 (de) * 1974-10-29 1976-05-13 Fairchild Camera Instr Co Kombiniertes verfahren zur herstellung oxyd-isolierter vertikaler bipolartransistoren und komplementaerer oxyd-isolierter lateraler bipolartransistoren
DE2510593A1 (de) * 1975-03-11 1976-09-23 Siemens Ag Integrierte halbleiter-schaltungsanordnung
DE2738049A1 (de) * 1976-09-03 1978-03-09 Fairchild Camera Instr Co Integrierte halbleiterschaltungsanordnung

Also Published As

Publication number Publication date
US3873383A (en) 1975-03-25
NL7104496A (de) 1972-10-05
CH542513A (de) 1973-11-15
AT324430B (de) 1975-08-25
US3961356A (en) 1976-06-01
GB1388486A (en) 1975-03-26
FR2132347B1 (de) 1977-08-26
NL170901B (nl) 1982-08-02
DE2215351B2 (de) 1977-05-05
FR2132347A1 (de) 1972-11-17
NL170901C (nl) 1983-01-03
CA963173A (en) 1975-02-18

Similar Documents

Publication Publication Date Title
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE3881799T2 (de) Verfahren zur Herstellung von CMOS-Bauelementen.
DE3202608C2 (de)
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2916364C2 (de)
DE1614283B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
CH623959A5 (de)
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2055162A1 (de) Verfahren zur Isolationsbereichbil dung im Halbleitersubstrat einer monohthi sehen Halbleitervorrichtung
DE2224634A1 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2361319C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1964979C3 (de) Halbleiterbauelement mit wenigstens einem lateralen Transistor und Verfahren zu seiner Herstellung
DE2124764B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE3001032A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE2318179C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2019450C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3015101C2 (de)
DE2840975A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE2215351A1 (de) Halbleiteranordnung und Verfahren zur Herstellung derselben
DE2133977C3 (de) Halbleiterbauelement
DE2215351C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2001468A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977