[go: up one dir, main page]

DE2154024A1 - Binäres Speicherelement aus einer Flip-Flop Schaltung - Google Patents

Binäres Speicherelement aus einer Flip-Flop Schaltung

Info

Publication number
DE2154024A1
DE2154024A1 DE19712154024 DE2154024A DE2154024A1 DE 2154024 A1 DE2154024 A1 DE 2154024A1 DE 19712154024 DE19712154024 DE 19712154024 DE 2154024 A DE2154024 A DE 2154024A DE 2154024 A1 DE2154024 A1 DE 2154024A1
Authority
DE
Germany
Prior art keywords
transistors
flip
voltage source
source
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712154024
Other languages
English (en)
Other versions
DE2154024B2 (de
DE2154024C3 (de
Inventor
George Corbin Kettering Ohio Lockwood (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Cash Register Co
Original Assignee
National Cash Register Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Cash Register Co filed Critical National Cash Register Co
Publication of DE2154024A1 publication Critical patent/DE2154024A1/de
Publication of DE2154024B2 publication Critical patent/DE2154024B2/de
Application granted granted Critical
Publication of DE2154024C3 publication Critical patent/DE2154024C3/de
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G11C11/4023—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh using field effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H03K3/356052—Bistable circuits using additional transistors in the input circuit using pass gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Logic Circuits (AREA)
  • Non-Volatile Memory (AREA)

Description

THE NATIONAL CASH REGISTER COMPANY Dayton, Ohio (U. S. A.)
Patentanmeldung
Unser Az.: 1344/Germany
BINÄRES SPEICHERELEMENT AUS EINER FLIP-FLOP-SCHALTUNG
Die Erfindung betrifft ein binäres Speicherelement aus einer Flip-Flop-Schaltung, die über eine Versorgungsleitung mit einer Spannungsquelle verbunden ist, die eine Spannung zur Aufrechterhaltung des Betriebszustandes der Flip-Flop-Schaltung erzeugt, wobei an ersten und zweiten Verbindungspunkten in Abhängigkeit von dem Betriebszustand der Flip-Flop-Schaltung bestimmte Potentiale entstehen.
In binären Speicherelementen der vorbeschriebenen Art ist es von Ifediteil, daß die gespeicherte Information beim Ausfallen der Spannungsversorgung verlorengeht.
Es ist deshalb die Aufgabe der Erfindung, ein binäres Speicherelement aus einer Flip-Flop-Schaltung aufzuzeigen, in dem die gespeicherte Information auch dann erhalten bleibt, wenn die Versorgungsspannung ausfällt.
Die Erfindung ist gekennzeichnet durch erste und zweite variable Schwellwertpegel aufweisende Feldeffekttransistoren mit isolierter Gate-Elektrode, deren Source-Drain-Strecken jeweils mit einem der Verbindungspunkte verbunden sind und deren Gate-Elektroden zusammen über einer sich normalerweise nicht in Betrieb befindlichen Schaltvorrichtung mit einer Hilfsspannungsquelle verbunden sind,
25.10.1971 209819/1000
wobei die Schaltvorrichtung in Abhängigkeit von dem Potential auf der Versorgungsleitung so gesteuert wird, daß sie beim Ausfall der Spannungsquelle in den leitenden Zustand geschaltet wird, so daß die Hilfsspannungsquelle mit den Gate-Elektroden der Transistoren verbunden wird und der Schwellwertpegel eines dieser Transistoren in Abhängigkeit von dem Schaltungszustand der Flip-Flop-Schaltung kurz vor Ausfall der Spannungsquelle einen anderen Schwellwert annimmt.
Unter einem Feldeffekttransistor mit einer isolierten Gate-Elektrode und mit variablem Schwellwert soll ein Transistor verstanden werden, der wie folgt aufgebaut ist: Auf einem Halbleitersubstrat aus einem ersten Leitfähigkeitstyp sind zwei Bereiche aus einem zweiten Leitfähigkeitstyp angeordnet, die als Source- und Drain-Elektroden bezeichnet werden. Auf dem Halbleitersubstrat ist zwischen der Source- und Drain-Elektrode eine Isolationsschicht vorgesehen. Auf dieser Isolationsschicht befindet sich die aus leitendem Material bestehende Gate-Elektrode. Der Transistor kann einen von zwei unterschiedlichen im wesentlichen konstanten Schwellwertzuständen annehmen, die durch den Spannungswert definiert sind, der an die Gate-Elektrode angelegt werden muß, um einen leitenden Kanal in dem Halbleitersubstrat zwischen der Source- und der Drain-Elektrode herzustellen. Unter einem im wesentlichen stabilen Zustand soll hier verstanden werden, daß sich der Schwellwertzustand nicht mit einer Geschwindigkeit ändert, die mit der Schaltgeschwindigkeit des Transistors zu vergleichen ist bzw. die in einer anderen Größenordnung liegt.
25.10.1971 209819/1000
Beispielsweise kann ein Feldeffekttransistor mit einem variablen Schwellwertpegel aus einem Silieiumsubstrat bestehen, auf das eine Isolationsschicht mit einer dünnen niedriger liegenden Schicht (z. B. 30 Angström) aus Siliciumoxyd und einer dickeren oberen Schicht (z.B. über 1000 Angström) aus Siliciumnitrid vorgesehen ist. Ein derartiger Transistor wird als MNOS-Transistor bezeichnet.
Die Erfindung wird im folgenden an Hand eines Ausführungsbeispiels mit Hilfe von Figuren beschrieben. In diesen zeigt:
Figur 1 eine Prinzipschaltung mit einem binären Speicherelement, das bei Spannungsausfall die gespeicherte Information nicht verliert;
Figur 2 ein Impulsdiagramm für die Schaltung nach Figur 1 und
Figur 3 eine Prinzipschaltung aus mehreren binären Speicherelementen nach Figur 1.
In Figur 1 ist die Source-Elektrode 8 eines p-Kanal-MOS-Transistors 12 mit der Drain-Elektrode 84 eines p-Kanal-MOS-Transistors 16 über einen Verbindungspunkt 23 verbunden. In der gleichen Weise ist die Source-Elektrode 6 eines p-Kanal-MOS-Transistors 14 mit der Drain-Elektrode 94 eines p-Kanal-MOS-Transistors 18 über den Verbindungspunkt 25 verbunden. Mit dem Verbindungspunkt 23 ist auch die Gate-Elektrode 90 des Transistors 18 über eine Leitung 89 verbunden. In der gleichen Weise ist mit dem Verbindungspunkt 25 die Gate-Elektrode 80 des Transistors 16 über eine Leitung 7I verbunden. Dieser Teil bildet eine Flip-Flop-Schaltung, die als Speicherelement arbeitet. Dieses Speicherelement verliert bei Spannungsausfall die gespeicherte
25.IO.I97I
209819/1000
Information nicht. Die Flip-Flop-Schaltung 20 besitzt somit einen linken Verbindungspunkt 23 und einen rechten Verbindungspunkt 25.
Die Source-Elektroden 30 und 34 von zwei MNOS-(Me tall-Siliciumnitrid-Siliciumoxyd-Silicium) Feldeffekttransistoren 32 und 36 sind mit den beiden Verbindungspunkten 23 und 25 verbunden, so daß ein die Information aufrechterhaltendes Speicherelement 5 aus einer Flip-Flop-Schaltung gebildet wird. Di« Drain-Elektroden 3I und 39 sind entsprechend mit den beiden gleichartigen Transistoren 65 und 69 verbunden. Die Gate-Elektroden 33 und 37 sind miteinander verbunden.
Wenn am Punkt 23 null Volt bezogen auf Masse anliegen, wird der MOS-Transistor 18 offengehalten. Die Spannung an dem Verbindungspunkt 25 beträgt dann etwa minus 21 Volt, da minus 24 Volt an die Drain-Elektroden 7 und 4 der Transistoren 12 und 14 über die Leitung 60 angelegt werden. Der Transistor 16 ist nun geöffnet. Das Flip-Flop 20 befindet sich somit im Null-Zustand. Die Spannung am Verbindungspunkt 25 wird von einer 24 Volt-Spannungsquelle 28 erzeugt, die mit dem Flip-Flop 20 über die Leitung 60 und eine Leitung 63 verbunden ist. Die MOS-Ladetransistoren 65 und 69, die einen hohen Widerstand im Vergleich zu dem Widerstand zu den MNOS-Transistoren 32 und 36 besitzen, sind über die Leitung 64 mit der Spannungsquelle 28 über einen Verzögerungskreis 59 verbunden. Durch den Verzögerungskreis 59 gelangt auch noch kurzzeitig eine negative Spannung an die Ladetransistoren 65 und 69 t nachdem die Spannungsquelle ausgefallen ist.
25.IO.I97I
209819/1000
Die Gate-Elektroden 33 und 37 der MNOS-Transistoren und 36 sind mit einem Kondensator 38 über einen n-Kanal eines Transistors 45 vom Verarmungstyp über eine Leitung und einen Schalter 77 verbunden. Wenn am Flip-Flop 20 die Spannung ausfällt, werden minus. 30 Volt, die der Ladung des Kondensators 38 entspricht, über die Leitung 68 'an die Gate-Elektroden 33 und 37 über den geöffneten Transistor angelegt. Etwa 30 Volt Spannungsunterschied bestehen nun zwischen der Gate-Elektrode 33 und der Source-Elektrode in Bezug auf die Massepotential aufweisende Drain-Elektrode 31. Diese Spannungsdifferenz ist groß genug, um den Schwellwert peg el des MNOS-Transistors 32 von minus 2 Volt auf minus 6 Volt zu ändern. An der Drain-Elektrode 3I entstehen nun minus 2,5 Volt infolge der Spannungsteilung zwischen dem MOS-Transistor 65 und dem MNOS-Transistor infolge der Einschaltung des MNOS-Transistors 32. Die Gate-Elektrode 37 des MNOS-Transistors 36 ist somit mit der minus 30 Volt Spannung des Kondensators 38 über den Transistor 45 verbunden. Da jedoch am Verbindungspunkt etwa minus 21 Volt liegen, entsteht an der Source-Elektrode y\ und der Drain-Elektrode 39 des Transistors 36 jeweils minus 21 Volt. Die minus 9 Volt zwischen der Gate-Elektrode 37 und der Source- und Drain-Elektrode und 39 können keine Veränderung des Schwellwertpegels am MNOS-Transistor 36 bewirken. Der niedrige Schwellwertpegel (minus 6 Volt) des MNOS-Transistors 32 und der höhere Schwellwertpegel (minus 2 Volt) des MNOS-Transistors 36 werden zur Speicherung der Information verwendet, wenn die Spannung am Flip-Flop 20 ausfällt.
25.IO.I97I
209819/1000
Die Gate-Elektrode 41 des Transistors 45, der als Verarmungstyp aufgebaut ist, ist mit der Spannungsquelle 28 verbunden. Wenn die Spannungsquelle 28 minus 24 Volt erzeugt, ist der Transistor 45 nicht leitend. Fällt die Spannungsquelle 28 aus, so wird der Transistor 45 leitend und die negative Ladung des Kondensators 28 automatisch kleiner als die Schwellwertspannung des MNOS-Transistors 32, wie vorangehend beschrieben.
Zwischen den Kondensator 38 und eine minus 30 Volt Spannungsquelle 42 ist eine Diode 52 geschaltet, damit der Kondensator 38 sich auf minus 30 Volt aufladen kann, während die Spannungsquelle 28 über die Leitung 60 das Flip-Flop 20 mit Spannung versorgt.. Außerdem wird durch die Diode 52 verhindert, daß sich der Kondensator nach Masse entladet, wenn die Spannungsquelle 28 ausfällt. Durch die Diode 50 wird verhindert, daß sich der Kondensator 58 über die Leitung 54 nach Masse entladet, während ein Impuls von dem Kondensator 38 auf der Leitung 68 entsteht. Durch einen Widerstand 53 wird die Impulsform, die der Kondensator 38 auf der Leitung 68 erzeugt, beeinflußt. Eine Diode 5I verhindert, daß eine Spannung über die Leitung 54 von vornherein über den Widerstand 53 nach Masse geschaltet wird.
Die Verbindungspunkte 23 und 25 können also über Schalter 62 oder 66 nach Masse geschaltet werden, um das Flip-Flop 20 auf einen bestimmten Zustand zu setzen.
25.IO.I97I
209819/1000
Durch einen Lese-Schreibschalter, über den minus 12 Volt von einer Spannungsquelle 92 geschaltet werden, werden die beiden MNOS-Transistoren 32 und 36 während eines normalen Lese- oder Schreibvorgangs am Flip-Flop 20 in ihren leitenden Zustand geschaltet. Während der normalen Lese- und Schreibvorgänge werden über die Leitung 60 24 Volt an das Flip-Flop 20 geliefert. Das Flip-Flop kann in den "1"-Zustand geschaltet werden, wenn die Schalter 66 und 75 kurzzeitig geschlossen werden. Der Verbinduhgspunkt 25 liegt dann auf Massepotential und der Verbindungspunkt 23 über die Leitung 60 und die Leitung 64 auf minus 21 Volt. Wenn die Schalter 62 und 75 geschlossen sind und der Schalter 66 offen ist, liegt am Verbindungspunkt 23 Massepotential und am Verbindungspunkt 25 über die Leitung 60 und die Leitung 64 minus 21 Volt, so daß das Flip-Flop 20 auf seinen 11O"-Zustand gesetzt wird.
Wenn der Schalter 75 allein geschlossen wird, kann der Zustand des Flip-rFlop 20 über den Verbindungspunkt 49 abgefragt werden. Wenn am Punkt 49 minus 21 Volt liegen, befindet sich das Flip-Flop 20 in seinem 11O"-Zustand. Wenn am Punkt 49 null Volt liegen, befindet sich das Flip-Flop 20 in seinem "1"-Zustand.
Das Flip-Flop 20 und die beiden MNOS-Transistoren 32 und 36 bilden das Speicherelement 5, in dem die Information auch dann nicht verlorengeht, wenn die Spannungsquelle 28 ausfällt. Die Information wird
25.IO.I97I
209819/1000
zeitweise in den MNOS-Transistoren 32 und 36 gespeichert. Es erfolgt eine automatische ZurUckschreibung des Zustandes, der durch die zu speichernde Information in den beiden Transistoren 32 und 36 festgehalten wird, in das Flip-Flop 20, wenn die Spannungsquelle 28 wieder in Takt ist, d. h. wenn sie wieder 24 Volt über die Leitung 60, durch den Kreis 57, über die Leitung 68 und durch den Kreis 55 erzeugt. Die Speicherung bei Spannungsausfall wird durch die unterschiedlichen Schwellwerte der MNOS-Transistoren 32 und 36 angezeigt. Der Transistor 36 wird leitend bevor der Transistor 32 leitend wird und bevor am Verbindungspunkt 25 wieder eine negative Spannung entsteht, durch die das Flip-Flop 20 in seinen entsprechenden Zustand gesetzt wird. Die negative Spannung am Verbindungspunkt 25 ist dann identisch mit der auf der Leitung 60 anliegenden minus 21 Volt-Spannung. Der Kreis 57 beeinflußt die Wellenform auf der Leitung 60 nach Wiederkehr der Spannung. Der Kreis 55 beeinflußt die Spannungswellenform auf der Leitung 68 bei Rückkehr der Spannung von der Spannungsquelle 28. Der Kreis 59 dagegen beeinflußt die Spannungswellenform auf der Leitung 64 bei Abwesenheit und Wiederkehr der Spannung. Durch eine Batterie 78 wird der Schwellwertpegel des MNOS-Transistors 32 auf minus 2 Volt zurückgebracht.
25.IO.I97I
209819/1000
Mit Hilfe des Impulsdiagramms nach Figur 2 wird im folgenden die zeitliche Arbeitsweise vor,- während und nach einem Spannungsausfall beschrieben. In Figur 2 ist die Wellenform auf der Leitung 60, die mit dem Flip-Flop 20 verbunden ist, und die Wellenform auf der Leitung 68, die mit den Gate-Elektroden 33 und 37 der MNOS-Transistoren 32 und 36 verbunden sind, dargestellt. Ebenso ist die von der Spannungsquelle 28 erzeugte Wellenform, die Wellenform am Verknüpfungspunkt 25 und die Wellenform am Verknüpfungspunkt 23 dargestellt. Die drei unteren Wellenformen stellen die Schwellwertpegel der MNOS-Transistoren 32 und 36 und die Wellenform an der Ausgangsklemme 49 dar.
Wenn zur Zeit I die Spannungsquelle 28 ausfällt, wird der Transistor 45 leitend und schaltet minus 30 Volt durch, so daß diese Spannungsdifferenz zwischen der Gate-Elektrode 33 und der Source-Elektrode 30 des MNOS-Transistors 32 entsteht. Zwischen der Gate-Elektrode 33 und der Drain-Elektrode 3I liegt ein negatives Spannungspotential von 27,5 Volt. Bei einer Gatespannung von minus 2 Volt beginnt der Transistor 32 zu leiten. Zwischen der Gate-Elektrode 27 und den Source- und Drain-Elektroden 34 und 39 liegen jedoch nur 9 Volt. Durch die minus 30 Volt am MNOS-Transistor 32.werden die Elektronen von der Siliciumnitrid-Siliciumoxyd-Zwischenschicht entfernt und durch die Siliciumdioxydschicht in das Siliciumsubstrat innerhalb einer Millisekunde befördert. Dadurch
25.IO.I97I
209819/1000
- ίο -
verändert sich der Schwellwertpegel von minus 2 Volt auf minus 6 Volt. Durch die letzte negative Ladung von der Siliciumnitrid-Siliciumoxyd-Zwischenschicht wurde eine Vorspannung von minus 4 Volt an der Siliciumnitrid-SiIiciumoxyd-Zwischenschicht des Transistors 32 gebildet. Der Schwellwertpegel (dieser gibt diejenige negative Spannung an, die notwendig ist, um den Transistor 32 in seinen leitenden Zustand zu schalten) hat sich somit von minus 2 Volt auf minus 6 Volt geändert. Der Schwellwertpegel des p-Kanal-MNOS-Transistors 36 bleibt auf minus 2 Volt, da nur minus 9 Volt über ihm anliegen, so daß die Elektronen nicht durch die Siliciumoxydschicht bewegt werden können.
Zum Zeitpunkt II in Figur 2 erzeugt die Spannungsquelle 28 wieder minus 24 Volt, so daß minus 21 Volt über die Leitung 64 an die Drain-Elektroden 31 und 39 der MNOS-Transistoren 32 und 36 gelangen. Zum Zeitpunkt II fällt die Spannung an der Source-Elektrode 34 schneller als die Spannung an der Source-Elektrode 30, weil die Spannung über den Kreis 55 und die Leitung 68 an die Gate-Elektroden 33 und 37 angelegt wird. Die Spannung an der Source-Elektrode 34 verläuft exponentiell auf minus 21 Volt zu,und zwar über die Leitung 64, da der Transistor 36 vor dem Transistor 32 leitend wird.
25.IO.I97I
209819/1000
215AG2A
- li -
Zum Zeitpunkt III erreicht die Spannung an der Gate-Elektrode 37 minus 2 Volt und der MNOS-Transistor 36 beginnt zu leiten, so daß am Verbindungspunkt 25 das Potential negativ wird. Die Source-Elektrode J4 ist um 2 Volt positiver als die Gate-Elektrode 37, wenn der MNOS-Trausistor 36 leitet. Wenn die Spannung an der Gate-Elektrode 37 minus 5 Volt erreicht, liegen am Verbindungspunkt 25 minus 3 Volt. Der MNOS-Transistor 16 wird eingeschaltet und zur gleichen Zeit das Flip-Flop 20 in seinen "O"-Zustand gesetzt. Der MNOS-Transistor 32 bleibt so lange geschlossen, bis auf der Leitung 68 minus 6 Volt auftreten. Die Source-Elektrode 34 des MNOS-Transistors 36 folgt der Spannung auf der Leitung 68. Wenn die Spannung auf der Leitung 68 minus 6 Volt erreicht, wird der MOS-Transistor 16 wieder eingeschaltet und der MOS-Transistor 18 bleibt geöffnet. Infolge des Verzögerungskreises 57 wird sich die Spannung auf der Leitung 60 erst ändern, nachdem der MOS-Transistor 16 eingeschaltet wurde, um das Flip-Flop 20 vollständig in seinen ursprünglichen "O"-Zustand zu setzen.
Die Source-Elektrode 82 des MOS-Transistors 16 ist an Masse geschaltet worden. Die Drain-Elektrode 84 und der Verbindungspunkt 23 sind ebenfalls auf Massepotential gehalten worden, da der MOS-Transistor 16 leitend ist. Die Spannung an dem Verbindungspunkt 25 folgt dem Spannungsverlauf auf der Leitung 60 in Richtung minus 21 Volt.
25.IO.I97I
209819/1000
Der MOS-Transistor 18 bleibt geöffnet, da die Spannung an der Gate-Elektrode 90 Über die Leitung 89 mit null Volt zugeführt wird. Wenn die Spannung auf der Leitung 60 minus 24 Volt erreicht, wird das Flip-Flop 20 in seinen Anfangszustand zurückgeschaltet.
Zwischen der Zeit III und der Zeit IV werden die MNOS-Transistoren 52 und J>6 so lange in ihrem Zustand gehalten, bis die Spannung auf der Leitung 60 minus 24 Volt erreicht. Wenn auf der Leitung 60 minus 24 Volt erreicht werden, liegen am Verbindungspunkt 25 minus 21 Volt, da 3 Volt über dem MOS-Transistor 14 abfallen.
Zur Zurückschaltung des Schwellwertpegels des MNOS-Transistors 32 auf minus 2 Volt wird der Schalter zur Zeit IV betätigt und Über diesen plus 30 Volt von der Spannungsquelle 78 geschaltet. Nun liegen an der· Gate-Elektrode 33 des Transistors 32 plus 30 Volt bezogen auf Masse an, wodurch der Schwellwertpegel wieder auf minus 2 Volt zurückgeschaltet wird. Die vorgenannte Spannung liegt etwa eine Millisekunde an. Der MNOS-Transistor 36, dessen Schwellwertpegel bereits wieder minus 2 Volt beträgt, ist ebenso wie das Flip-Flop 20 von dem vorgenannten Vorgang nicht beeinflußt worden.
Im folgenden wird eine Schreib- und Leseoperation am Flip-Flop 20 beschrieben. Zur Zeit V wird das Flip-Flop 20 von seinem "O"-Zustand in seinen "1"-Zustand geschaltet. Der Schalter 77 befindet sich in der horizontalen Lage und die Schalter 66 und 75 sind geschlossen,
25.IO.I97I
209819/1000
so daß null Volt am Verbindungspunkt 25 liegen. Die Spannung am Verbindungspunkt 23 wechselt automatisch von null Volt auf minus 21 Volt, wenn das Flip-Flop 20 in den "1"-Zustand geschaltet wird. Der Zustand des Flip-Flop 20 wird zur Zeit VI durch Schließen des Schalters 75 abgefragt. Nullpotential an der Ausgangsklemme 49 zeigt an, daß sich das Flip-Flop 20 in seinem "!"-Zustand befindet.
Zum Zeitpunkt VII wird das Flip-Flop 20 von seinem "1"-Zustand in seinen "O"-Zustand durch Schließen der Schalter 72 und 75 zurückgeschaltet, wodurch am Verbindungspunkt 23 die Spannung von minus 21 Volt auf null Volt zurückgeht. Die Spannung am Verbindungspunkt 25 wechselt dadurch automatisch von null Volt auf minus 21 Volt.
Zum Zeitpunkt VIII ist der Schalter 75 geschlossen und die Schalter 62 und 66 offen, um den Zustand des Flip-Flops 20 abzufragen. An der Batterie 92 werden minus 12 Volt Lesespannung an die MNOS-Transistoren 32 und 36 angelegt. Der Transistor 36 verbindet die Ausgangsklemme 49 mit dem Verbindungspunkt 25. Die Spannung an der Ausgangsklemme 49 beträgt dann minus 21 Volt. Diese Spannung an der Ausgangsklemme 49 zeigt an, daß das Flip-Flop 20 sich in seinem 11O"-Zustand befindet.
Das Speicherelement 5 besteht somit aus einem Flip-Flop 20, das seine Information bei Spannungsausfall verlieren würde, und aus zwei MNOS-Transistoren 32 und 36, die auch bei Spannungsausfall die Information festhalten können. Selbstverständlich kann an Stelle des Flip-Flops
25.IO.I97I
209819/1000
auch eine andere geeignete Schaltung verwendet werden. Beliebige bistabile Vorrichtungen mit zwei verschiedenen Potentialen können an Stelle des Flip-Flops eingesetzt werden.
Die MNOS-Transistoren 32 und 36 in Figur 1 weisen eine etwa 30 Angström dicke Siliciumoxydschicht und eine 1000 Angström dicke Siliciumnitridschicht auf, so daß die negative Ladung durch die Siliciumdioxyd-Silieiumnitrid-Zwischenschicht zur Siliciumoxydschicht vom Siliciumsubstrat gelangen kann. Die negative Ladung in der Siliciumdioxyd-Siliciumnitrid-Zwischenschicht bewirkt eine Erhöhung des Schwellwertpegels des MNOS-Transistors. Der vorangehend beschriebene Aufbau der MNOS-Tr ans is tor en 32 und 36 eignet sich besonders für die erfindungsgemäße Vorrichtung.
Die MNOS-Transistoren 32 und 36 in Figur 1 können jedoch auch aus einer dünnen Siliciumnitridschicht und einer dicken Siliciumoxydschicht aufgebaut werden. Die negative Ladung kann die dünne Siliciumnitridschicht durchtunneln und zur Siliciumnitrid-Siliciumoxyd-Zwischensehicht 'unterhalb der Gate-Elektrode gelangen. Durch die Ladung in der Siliciumnitrid-Siliciumoxyd-Zwischenschicht würde der Schwellwertpegel des MNOS-Transistors verändert werden.
An Stelle der die Information auch bei Spannungsaus fall festhaltenden MNOS-Transistoren 32 und 36 können auch MAOS-Transistoren verwendet werden. Ein derartiger MAOS-Transistor besitzt eine Metall-Gate-Elektrode, eine Aluniiniumoxydisolations« schicht, eine dünne Siliciumoxydisolationsschicht und ein
25.IO.I97I
209819/1000
Siliciumsubstrat. Die Ladung wird in der Zwischenschicht zwischen der Aluminiumoxydschicht und der Siliciumoxydschieht gespeichert. Dadurch kann der Schwellwertpegel des MAOS-Transistors verringert werden. An Stelle der Aluminiumoxydschicht oder der Siliciumnitr.idschicht können auch andere Isolationsmaterialien verwendet werden, durch die verschiedene stabile Schwellwertpegel in den Feldeffekttransistoren eingestellt werden können.
In dem die Information bei Spannungsabfall nicht verlierenden Speicherelement 5 naeh Figur 1 werden MOS-Metalloxydsilicium-Feldeffekttransistoren 12, 14, 16 und 18 verwendet. Die MOS-Transistoren 65 und 69 dienen als Lese-Schreibtransistoren. Jeder der MOS-Transistoren enthält eine Gate-Elektrode,an die minus 2 Volt Schwellwertspannung in bezug auf die Source-Elektrode angelegt werden müssen, um zwischen Source- und Drain-Elektrode einen Stromfluß zu erzeugen. Die Transistoren 12, 14, und 69 weisen einen Innenwiderstand von 100.000 0hm auf. Die Transistoren 16 und 18 besitzen 5.000 0hm Innenwiderstand.
Die MOS-Transistoren 12, 14, 16, 18, 65 und 69 sind Feldeffekttransistoren mit isolierter Gate-Elektrode. Jeder MOS-Transistor besitzt einen p-Kanal. Jeder dieser Kanäle wird in einem N-dotierten Substrat erzeugt. Die Source- und Drain-Bereiche sind p-dotiert und befinden sich an der Oberfläche, wodurch eine planare MOS-Transistor-
25.IO.I97I
209819/1000
konstruktion gebildet wird. Die beiden p-Bereiehe der Source- und Drain-Elektroden sind durch einen p-Kanal an der Oberfläche des Substrats miteinander verbunden. Dieser Kanal befindet sich unterhalb der Gate-Elektrode, wenn mindestens minus 2 Volt Potential an die Gate-Elektrode angelegt werden. Die MOS-Transistoren 12, 14, 16, 18, 65 und 69 sind Transistoren vom Verarmungstyp, d. h. daß der Kanal zwischen den Source- und Drain-Elektroden normalerweise nicht leitend ist und erst leitend wird, wenn eine entsprechende negative Spannung, die über dem Schwellwertpegel liegt, an die Gate-Elektrode angelegt wird. Um eine Leitfähigkeit zu erzeugen, muß eine negative Spannungsdifferenz zwischen Source- und Drain-Elektrode anliegen und Meine Spannung von mindestens minus 2 Volt an der Drain-Elektrode liegen. Die MOS-Transistoren 12, 14, 16, 18, 65 und 69 besitzen 5 Volt Spannungsabfall zwischen der Drain- und Source-Elektrode, wenn der jeweilige Transistor in seinen leitenden Zustand geschaltet wird.
An Stelle der PNP-dotierten Transistoren vom Verarmungstyp können auch für das Flip-Flop 20 NPN-Feldeffekttransistoren verwendet werden. Transistoren vom Anreicherungstyp besitzen bekanntlich einen stets leitenden Kanal zwischen Source- und Drain-Elektrode, der nur nichtleitend wird, wenn an die Gate-Elektrode ein entsprechendes Signal angelegt wird. In dem Element 5 nach Figur 1 kann dies mit einem entsprechenden Wechsel der Spannungen ausgenützt werden.
25.IO.I97I
209819/1000
Das Flip-Flop 20 in Figur 1 besitzt also zwei MNOS-Transistoren 32 und J>6, die in Abhängigkeit von der zu speichernden Information unterschiedliche Schwellwerte annehmen. Sie besitzen einen Innenwiderstand von 5.000 0hm. Die MNOS-Feldeffekttransistoren besitzen ebenfalls einen p-Kanal. Jeder MNOS-Transistor besitzt eine 1000 Angström dicke Siliciumnitridisolationsschicht über einer etwa 30 Angström dicken Siliciumdioxydisolationsschicht; Die MNOS-Transistoren können eine Information auch nach dem Spannungsabfall speichern, da sie einen stabilen Schwellwertpegel besitzen, der unabhängig davon bleibt, ob die Spannung von dem Transistor entfernt wird.
Figur 3 zeigt eine Anordnung aus mehreren Flip-Flops 5a, 5b, 5c und 5d, die wie das Flip-Flop nach Figur 1 aufgebaut sind. Jedem Flip-Flop ist ein Kreis 20 aus einem Paar MNOS-Transistoren j52 und 36 zugeordnet. Jedes Flip-Flop mit den zugeordneten Transistoren arbeitet genau wie das Flip-Flop 20 mit den zugeordneten Transistoren 32 und 36 in Figur 1.
In Figur 3 wird ein Schalter 128 zur Auswahl einer bestimmten Reihe, hier 5a und 5b, verwendet. Im Schalter 128 sind nicht gezeigte Steuervorrichtungen zugeordnet, die auf den Spannungsausfall reagieren und die den Schalter auch auf die nächste Zeile des Flip-Flops einstellen, wenn die Spannung ausfällt. Die Zeilenauswahl ist erforderlich, um eine gegenseitige Beeinflussung
25.10.1971
209819/1000
zwischen den Reihen zu vermeiden.
Die in Figur 3 dargestellten Bauteile sind, abgesehen von den Indizes, identisch mit den in Figur 1 dargestellten Bauteilen.
Die Anordnung 80 aus Flip-Flop 5 besitzt Schalter 62, 66, 75, 128 und 134, die den jeweiligen Flip-Flops zugeordnet sind. Die Auswahlschalter 128, 75 und 134 werden verwendet, um den Zustand der ausgewählten Speicherzelle 5 in der Anordnung 80 zu verändern. Der Spaltenschalter 134
* bewirkt eine Auswahl einer bestimmten Spalte durch Wirksammachen der Transistoren 124, 126 oder der Transistoren 130, 132. Für den Schreibvorgang werden die Schalter 62 und 66 benötigt, mit denen Masse an die entsprechenden Stellen eines Flip-Flops 20 angelegt wird, wodurch diese ihren Zustand ändern. Der Wechsel des Zustandes eines ausgewählten Flip-Flops 20 in Figur 3 bewirkt eine automatische Verringerung an dem Verbindungspunkt des entgegengesetzten Schaltungsteils.
Die Schalter 75, 128 und 134 werden ohne die Schalter 62 und 66 verwendet, um den Zustand eines ausgewählten Flip-Flops abzufragen. Durch die Schalter 75 und 128 werden minus 12 Volt von der Batterie 92 an die Gates der MNOS-Transistoren 32 und 36 angelegt, um diese in ihren leitenden Zustand zu schalten. Die Spannung an dem rechten Verbindungspunkt eines ausgewählten Flip-Flops
25.IO.I97I
209819/1000
kann dann von der Ausgangsklemme 49 abgefragt werden. Wenn minus 21 Volt an dem ausgewählten Flip-Flop entstehen, wird dadurch angezeigt, daß dieses sich in seinem "O"-Zustand befindet. Liegen null Volt an der Ausgangsklemme 49, befindet sich das ausgewählte Flip-Flop in seinem "l"-Zustand.
Die Anordnung nach Figur 3 kann in integrierter Sehaltungstechnik aufgebaut werden und als Speicher mit wahlfreiem Zugriff, z. B. in einem Computer, Verwendung finden. Die Vorrichtung 80 in Figur 5 hat den Vorteil, daß Informationen nicht verlorengehen, wenn die Spannung im Computer ausfällt. Verschiedene andere Flip-Flops können selbstverständlich ebenfalls an Stelle der in Figur 3 und 1 beschriebenen Flip-Flops verwendet werden.
Die Informationen werden in dem die Information nicht verlierenden Speicher in den MNOS-Transistoren, von denen jeweils zwei Stück einem Flip-Flop zugeordnet , sind, auch bei Spannungsabfall gespeichert. Die in der Anordnung 80 in Figur J dargestellten SpeicheieLemente konnten die Information ein Jahr lang nach Spannungsabfall festhalten. Die Anordnung 80 nach Figur 3 kann somit die gespeicherte Information eine sehr lange Zeit, nachdem die Spannung ausfällt, sicherstellen.
25.IO.I97I
209819/1000

Claims (1)

  1. Patentansprüche
    (Y) Binäres Speicherelement aus einer Flip-Flop-Schaltung die über eine Versorgungsleitung mit einer Spannungsquelle verbunden ist, die eine Spannung zur Aufrechterhaltung des Betriebszustandes der Flip-Flop-Schaltung erzeugt, wobei an ersten und zweiten Verbindungspunkten in Abhängigkeit von dem Betriebszustand der Flip-Flop-Schaltung bestimmte Potentiale entstehen, gekennzeichnet durch einen ersten (32) und zweiten (36) variable Schwellwertpegel aufweisende Feldeffekttransistoren mit isolierter Gate-Elektrode, deren Source-Drainstrecken jeweils mit einem der Verbindungspunkte (23, 25) verbunden sind und deren Gate-Elektroden zusammen über einer sich normalerweise nicht in Betrieb befindlichen Schaltvorrichtung (45) mit einer Hilfsspannungsquelle (58) verbunden sind, wobei die Schaltvorrichtung (45) in Abhängigkeit von dem Potential auf der Versorgungsleitung (60) so gesteuert wird, daß sie beim Ausfall der Spannungsquelle (28) in den leitenden Zustand geschaltet wird, so daß die Hilfsspannungsquelle (38) mit den Gate-Elektroden der Transistoren (32, J>6) verbunden wird, und der Schwellwertpegel eines dieser Transistoren in Abhängigkeit von dem Schaltungszustand der Flip-Flop-Schaltung (20) kurz vor Ausfall der Spannungsquelle (28) einen anderen Schwellwert annimmt. .
    25.IO.I97I
    209819/1000
    2. Binäres Speicherelement nach Anspruch 1, dadurch gekennzeichnet, daß die Hilfsspannungsquelle (42) einen mit dieser verbundenen Kondensator (58) enthält.
    3. Binäres Speicherelement nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Schaltvorrichtung (45) einen Feldeffekttransistor mit isolierter Gate-Elektrode enthält, dessen Source-Drainstrecke zwischen den Kondensator (38) und die Gate-Elektroden der Transistoren (32, 36) geschaltet ist und dessen Drain-Elektrode mit der Spannungsquelle (28) verbunden ist.
    4. Binäres Speicherelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Source-Drainstrecken der Transistoren (32, 36) jeweils über eine Schaltvorrichtung (65, 69) gemeinsam mit einem ersten Verzögerungskreis (59) der Spannungsquelle (28) verbunden sind.
    5. Binäres Speicherelement nach den Ansprüchen 3 und 4, dadurch gekennzeichnet, daß die Spannungsquelle (28) über einen zweiten Verzögerungskreis (55) mit der Gate-Elektrode (41) der als Transistor ausgebildeten Schaltvorrichtung (45) verbunden ist und daß die Spannungsquelle (28) über einen dritten Verzögerungskreis (57) mit der Versorgungsleitung (60) verbunden ist, wobei die Verzögerung des zweiten Verzögerungskreises (55) kleiner
    25.IO.I97I
    209819/1000
    als die Verzögerung des dritten Verzögerungskreises (57) ist und wobei der erste Verzögerungskreis (59) einen Nebenpfad aufweist und wobei beim Ausfall der Spannungsquelle (28) der Transistor (32, 36),dessen Schwellwertpegel unverändert bleibt, so lange leitend gehalten wird, bis der Schwellwert des anderen Transistors (32, 36) verändert wird in Abhängigkeit von der Lage der Flip-Plop-Sehaltung (20) kurz vor Ausfall der Spannungsquelle (28).
    6. Binäres Speieherelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß eine ZurUcksetzspannungsquelle (78) vorgesehen ist, die mit den Gate-Elektroden der Transistoren (32, 36) verbunden werden kann, um die Schwellwertspannung eines der Transistoren (32, 36), der durch den Ausfall der Spannungsquelle (28) verändert wurde,in den ursprünglichen Zustand zurückzuschalten.
    7. Binäres Speicherelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß eine Lese-Schreibspannungsquelle (92) vorgesehen ist, die mit den Gate-Elektroden der Transistoren (32, 36) verbunden werden kann, wobei beide Transistoren (32, 36) leitend bleiben,und daß Schalter (62, 66) vorgesehen sind, über die jeweils ein Bezugspotential an die Source-Drain-Elektrodenstrecke der Transistoren (32, 36) geschaltet werden kann, wobei die Flip-Flop-Schaltung (20) in einen bestimmten Zustand geschaltet wird, und daß an einer Ausgangsklemme (49),
    25.IO.I97I
    209819/1000
    die mit mindestens einem Source-Drainpfad der Transistoren (j52, 36) verbunden ist, die Lage der Flip-Flop-Schaltung (20) abgefragt werden kann.
    8. Binäres Speicherelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Flip-Flop-Schaltung (20) zwei kreuzweise miteinander verbundene Feldeffekttransistoren (16, 18) mit isolierter Gate-Elektrode enthält, die einen festen Schwellwertpegel besitzen und deren Source-Drainstrecke jeweils über Ladetransistoren (12, 14) mit der Versorgungsleitung (6O) verbunden sind.
    9. Binäres Speicherelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß mehrere Speicherelemente (5) einen Matrixspeicher bilden.
    25.IO.I97I
    209819/1000
    Lee rseite
DE19712154024 1970-11-02 1971-10-29 Binäres Speicherelement aus einer Flip-Flop Schaltung Granted DE2154024A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US8619070A 1970-11-02 1970-11-02

Publications (3)

Publication Number Publication Date
DE2154024A1 true DE2154024A1 (de) 1972-05-04
DE2154024B2 DE2154024B2 (de) 1980-03-13
DE2154024C3 DE2154024C3 (de) 1980-11-13

Family

ID=22196897

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712154024 Granted DE2154024A1 (de) 1970-11-02 1971-10-29 Binäres Speicherelement aus einer Flip-Flop Schaltung

Country Status (15)

Country Link
US (1) US3676717A (de)
JP (1) JPS5325217B1 (de)
AU (1) AU445397B2 (de)
BE (1) BE774737A (de)
BR (1) BR7107227D0 (de)
CA (1) CA946511A (de)
CH (1) CH540549A (de)
DE (1) DE2154024A1 (de)
DK (1) DK132357C (de)
ES (1) ES396463A1 (de)
FR (1) FR2112392B1 (de)
GB (1) GB1313718A (de)
NL (1) NL7115023A (de)
SE (1) SE364796B (de)
ZA (1) ZA716852B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2622307A1 (de) * 1975-05-20 1976-12-02 Plessey Handel Investment Ag Elektrische speichervorrichtung

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA974657A (en) * 1971-12-28 1975-09-16 Matsushita Electric Industrial Co., Ltd. Switching device equipped with a semiconductor memory element
US3771148A (en) * 1972-03-31 1973-11-06 Ncr Nonvolatile capacitive memory cell
US3761901A (en) * 1972-06-28 1973-09-25 Ncr Nonvolatile memory cell
US3845327A (en) * 1972-08-16 1974-10-29 Westinghouse Electric Corp Counter with memory utilizing mnos memory elements
US4675841A (en) * 1974-12-23 1987-06-23 Pitney Bowes Inc. Micro computerized electronic postage meter system
JPS5228824A (en) * 1975-08-29 1977-03-04 Toshiba Corp Multiple storage unit
GB1537114A (en) * 1975-08-29 1978-12-29 Tokyo Shibaura Electric Co Memory apparatus
GB1545087A (en) * 1975-09-05 1979-05-02 Ncr Co Bistable multivibrator circuit
US4095281A (en) * 1976-03-04 1978-06-13 Rca Corporation Random access-erasable read only memory cell
US4175291A (en) * 1976-08-16 1979-11-20 Ncr Corporation Non-volatile random access memory cell
US4125877A (en) * 1976-11-26 1978-11-14 Motorola, Inc. Dual port random access memory storage cell
GB2000407B (en) * 1977-06-27 1982-01-27 Hughes Aircraft Co Volatile/non-volatile logic latch circuit
JPS5856134B2 (ja) * 1977-11-24 1983-12-13 ホーチキ株式会社 記憶装置
US4193128A (en) * 1978-05-31 1980-03-11 Westinghouse Electric Corp. High-density memory with non-volatile storage array
US4224686A (en) * 1978-10-02 1980-09-23 Ncr Corporation Electrically alterable memory cell
DE3069124D1 (en) * 1979-03-13 1984-10-18 Ncr Co Write/restore/erase signal generator for volatile/non-volatile memory system
JPS56500109A (de) * 1979-03-13 1981-02-05
JPS55138104A (en) * 1979-04-13 1980-10-28 Hitachi Ltd Engine controller
US4285050A (en) * 1979-10-30 1981-08-18 Pitney Bowes Inc. Electronic postage meter operating voltage variation sensing system
US4381458B1 (en) 1980-08-06 1995-04-11 Dallas Semiconductor Back-up electrical power supplies.
US4399522A (en) * 1980-09-30 1983-08-16 International Business Machines Corporation Non-volatile static RAM cell with enhanced conduction insulators
US4388704A (en) * 1980-09-30 1983-06-14 International Business Machines Corporation Non-volatile RAM cell with enhanced conduction insulators
US4363110A (en) * 1980-12-22 1982-12-07 International Business Machines Corp. Non-volatile dynamic RAM cell
US5276354A (en) * 1981-05-27 1994-01-04 Sgs-Thomson Microelectronics, Inc. Integrated circuit package with battery housing
US5055704A (en) * 1984-07-23 1991-10-08 Sgs-Thomson Microelectronics, Inc. Integrated circuit package with battery housing
US4998888A (en) * 1984-07-23 1991-03-12 Sgs-Thomson Microelectronics, Inc. Integrated circuit package with battery housing
FR2517143A1 (fr) * 1981-11-20 1983-05-27 Efcis Bascule bistable a stockage non volatil et a repositionnement dynamique
US4432072A (en) * 1981-12-31 1984-02-14 International Business Machines Corporation Non-volatile dynamic RAM cell
US4471471A (en) * 1981-12-31 1984-09-11 International Business Machines Corporation Non-volatile RAM device
US4446535A (en) * 1981-12-31 1984-05-01 International Business Machines Corporation Non-inverting non-volatile dynamic RAM cell
US4420821A (en) * 1982-02-19 1983-12-13 International Business Machines Corporation Static RAM with non-volatile back-up storage and method of operation thereof
US4716312A (en) * 1985-05-07 1987-12-29 California Institute Of Technology CMOS logic circuit
US4685085A (en) * 1985-06-17 1987-08-04 Rockwell International Corporation Non-volatile ram cell with charge pumps
EP0800178B1 (de) * 1996-04-05 2005-02-02 STMicroelectronics S.r.l. Automatische Speichersicherungsschaltung zur Programmierung der Konfigurationszellen einer nichtflüchtigen Halbleiterspeicheranordnung
US5892712A (en) * 1996-05-01 1999-04-06 Nvx Corporation Semiconductor non-volatile latch device including embedded non-volatile elements
US6122191A (en) * 1996-05-01 2000-09-19 Cypress Semiconductor Corporation Semiconductor non-volatile device including embedded non-volatile elements
US6107865A (en) * 1997-10-31 2000-08-22 Stmicroelectronics, Inc. VSS switching scheme for battery backed-up semiconductor devices
US6362675B1 (en) * 1999-07-12 2002-03-26 Ramtron International Corporation Nonvolatile octal latch and D-type register
US8072834B2 (en) * 2005-08-25 2011-12-06 Cypress Semiconductor Corporation Line driver circuit and method with standby mode of operation
US7859925B1 (en) 2006-03-31 2010-12-28 Cypress Semiconductor Corporation Anti-fuse latch self-test circuit and method
US7821859B1 (en) 2006-10-24 2010-10-26 Cypress Semiconductor Corporation Adaptive current sense amplifier with direct array access capability
US20080151654A1 (en) 2006-12-22 2008-06-26 Allan James D Method and apparatus to implement a reset function in a non-volatile static random access memory
US7859906B1 (en) 2007-03-30 2010-12-28 Cypress Semiconductor Corporation Circuit and method to increase read margin in non-volatile memories using a differential sensing circuit
US7881118B2 (en) * 2007-05-25 2011-02-01 Cypress Semiconductor Corporation Sense transistor protection for memory programming
US8036032B2 (en) 2007-12-31 2011-10-11 Cypress Semiconductor Corporation 5T high density NVDRAM cell
US8059458B2 (en) * 2007-12-31 2011-11-15 Cypress Semiconductor Corporation 3T high density nvDRAM cell
US8064255B2 (en) * 2007-12-31 2011-11-22 Cypress Semiconductor Corporation Architecture of a nvDRAM array and its sense regime

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2622307A1 (de) * 1975-05-20 1976-12-02 Plessey Handel Investment Ag Elektrische speichervorrichtung

Also Published As

Publication number Publication date
FR2112392A1 (de) 1972-06-16
US3676717A (en) 1972-07-11
DE2154024B2 (de) 1980-03-13
BR7107227D0 (pt) 1973-04-10
ZA716852B (en) 1972-06-28
JPS5325217B1 (de) 1978-07-25
DK132357C (da) 1976-05-03
BE774737A (fr) 1972-02-14
AU3457971A (en) 1973-04-19
FR2112392B1 (de) 1976-09-03
DE2154024C3 (de) 1980-11-13
CH540549A (de) 1973-08-15
DK132357B (da) 1975-11-24
AU445397B2 (en) 1974-02-21
CA946511A (en) 1974-04-30
GB1313718A (en) 1973-04-18
ES396463A1 (es) 1975-03-01
NL7115023A (de) 1972-05-04
SE364796B (de) 1974-03-04

Similar Documents

Publication Publication Date Title
DE2154024A1 (de) Binäres Speicherelement aus einer Flip-Flop Schaltung
DE1817510C3 (de) Monolithischer Halbleiterspeicher mit Speicherzellen aus Transistoren
DE2235801C3 (de) Monolithischer Festwertspeicher und Verfahren zur Herstellung
DE2303409A1 (de) Monolithisch integrierbare speicheranordnung
DE1537992B2 (de) Bistabile Kippschaltung
DE1803035B2 (de) Permanentspeicherzelle
DE1499843B2 (de) Anordnung mit mindestens einer Speicherzelle mit mehreren Transistoren
DE2332643C2 (de) Datenspeichervorrichtung
DE2655999C2 (de) Speicheranordnung
DE1774708B2 (de)
DE2363089C3 (de) Speicherzelle mit Feldeffekttransistoren
DE2154025C3 (de) Speicherschaltung aus Feldeffekttransistoren
DE1910777A1 (de) Impulsgespeister monolithischer Datenspeicher
DE2413804A1 (de) Schaltungsanordnung fuer eine wortorganisierte halbleiterspeichermatrix
DE2754987C2 (de) Halbleiter-Speichervorrichtung
DE2429771A1 (de) Speichermatrix mit steuerbaren vierschichthalbleitern
DE3107902C2 (de) Integrierte MOS-Schaltung
DE2424858A1 (de) Integrierte treiberschaltung
DE2351554C2 (de) Speicher für direkten Zugriff mit dynamischen Speicherzellen
DE2223734A1 (de) Monolithische Speicherzelle
DE68918894T2 (de) Statische MESFET-Speicherzelle mit wahlfreiem Zugriff.
DE2152109C3 (de) Speichermatrix mit einem Feldeffekt-Halbleiterbauelement je Speicherplatz
DE68916855T2 (de) Nichtflüchtige Halbleiterspeicheranordnung.
DE2702830C2 (de)
DE2739086C2 (de) Verfahren zum Betrieb eines dynamischen Halbleiter-Speicherelementes und Schaltungsanordnung zur Durchführung des Verfahrens

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee