DE2039091A1 - Transistor mit minimaler Seiteninjektion in einem monolithischen Halbleiterkoerper und Verfahren zur Herstellung dieses Transistors - Google Patents

Description

5. August 1970 Dr.Schie/E Docket FI 969006 USA-Serial-Nr.84-7857

Anmelderin: International Business Machines Corporation Armonk, N. Ϊ. 10504 (V.St.A.)

Vertreter: Patentanwalt Dr,-Ing· Rudolf Schiering 703 Böblingen/Württ. Westerwaldweg 4

Transistor mit minimaler Seiteninflektion in einem mono- I lithischem Halbleiterkörper und Verfahren zur Herstellung dieses Transistors

Die Erfindung befaßt sich mit der Ausbildungsform und mit der Herstellung eines Transistors, der in einem monolithischem Halbleiterkörper ein Minimum an Seiteninjektion aufweist·

Der Hochleistungstransistor nach der Erfindung ist in einem monolithischem Halbleiterkörper gebildet, der einen vorstehenden Fußteil und eine Emitterzone im Oberteil des Fußes besitzt, wobei der Emitter-Basis-pn-Übergang an der Peripherie des Fußteiles endet. ä

Die Erfindung bezieht sich also auf Halbleiter-Bauelemente, insbesondere auf Hochleistungstransistoren, und auf ein Verfahren zur Erzeugung derartiger Transistoren.

In der Vergangenheit sind viele Entwicklungen durchgeführt ■ und zuweilen verwickelte Methoden angewandt worden, um das Frequenzverhalten von Planar-Transistor en zu steigern. Beim Konstruieren von Transistoren mit maximalem Frequenzgang besteht das Hauptaugenmerk in der Kleinhaltung der Kapazität des Emitter-pn-Übergangs im Einklang mit der zulässigen

■ ;"■■■' ■■■■■ ■■■■' - 2 -

109808/1500

ORlGiMAL INSPECTED

Strombemessung und in der Herabsetzung der Basis-Übertragungszeit, die mit der zulässigen Spannungsbemessung im Einklang stehen muß.

Die Basis-Übertragungszeit wird durch Erhaltung sehr dünner, durch Diffusion erstellter Basisschichten herabgesetzt. Sie Reduktion der Kapazität des Emitter-pn-Überganges hat man bisher durch Reduktion der Emitterflächen und der Störstoffkonzentration in der Basiszone erreicht.

P - Ein Halbleiterbauelement hat eine Eigenkapazität am pnübergang, die generell durch die Breite bzw. Ausdehnung der Raumladungsschicht mit umgekehrter Vorspannung und durch die Fläche der entgegengesetzten Grenzen der Raumladungsschicht bestimmt ist, womit ein Analogem zu den Belegungen eines Kondensators gegeben ist.

Das Hochfrequenzverhalten erfordert eine niedrige Kapazität am pn-übergang und insbesondere am Emitter-Basis-pn-Übergang. Sie Kapazität kann durch Reduktion der Fläche des pn-Übergangs und oder durch Erhöhung des sepziüschen Widerstands der entsprechenden Emitterzone und der entsprechen- ^ den Basiszone, welche dem pn-übergang benachbart sind, verringert werden.

Sie Erhöhung des spezifischen Widerstands des Halbleitermaterials hat jedoch eine umgekehrte Wirkung auf die Verstärkung des Halbleiterbauelements, die auf einen vernünftigen, annehmbar hohen Wert gehalten werden muß. Beim konventionellen Planartyp der Transistoren ist deshalb die Wahl des spezifischen Widerstands ein Kompromiß.

Bei den üblichen Planar-Transistor-Vorrichtungen ist die Basis in ein Halbleiterplättchen eindiffundiert, gefolgt

109808/1500 ORfGiNAL INSPECTED

von einer zweiten Diffusion in der Basis zur Bildung der Emitterzone. Dies führt unvermeidlich auf beiden Seiten -des pn-Übergangs an der Oberfläche zu hohen Störstoff-Konzentrationen. Die Emitter-Basis-Kapazität in einer Transistor-Vorrichtung wird von den kollektiven pn-Übergangs-Kapazitäten des unteren Emitterteiles und den Emitter-Seitenwänden gebildet. Während die Fläche des pn-Übergangs an den Seitenwänden relativ klein ist, ist die Störstoffkonzentration insbesondere an der Oberfläche relativ hoch. Der Beitrag der Kapazität durch die Seitenwände des Emitters ist daher sehr bedeutsam. |

Bei manchen sehr kleinen und schnell arbeitenden Vorrichtungen macht der Beitrag bis zu 70% der Emitter-Basis-Kapazität aus. Außerdem sind beim üblichen Planartransistor die Emitterseiten in die Basis eingebettet. Wenn der Emitter-Basis-pn-Übergang des Transistors in der Durchlaßrichtung vorgespannt ist, dann fließt ein Teil des Stromes durch die eigenleitende (am Boden) kürzere Basisbreitenzone, während der andere Teil durch die längere Extrinsic-Basisbreitenzone (an den Seiten) fließt. Die Übertragungszeit und die Grenzfrequenz des Transistors sind durch den kombinierten Einfluß des Boden-Trägerflusses und des Seiten-Trägerflusses in der Basiszone bestimmt. Ί|

Der Beitrag, den der Trägerfluß durch die Extrinsic-Basis liefert, führt zu einer niedrigeren Grenzfrequenz als wenn der Fluß nur auf die Intrinsic-Basiszone beschränkt wäre. Der Fluß des Trägerstromes in den Seiten des Emitters führt indessen zu einer zusätzlichen Ladungs-Speicherung in der Extrinsic-Basis, was die Verzögerung beim Schalten im Falle einer Anwendung in logischen Schaltungen erhöht.

Ein anderer Nachteil der hohen Störstellen-Konzentration an der Oberfläche einer konventionellen Planarvorrichtung

10980«/^O₀ BAD ORIGINAL

bestellt darin, daß Tunneln auftritt. Dies führt zu einer Herabsetzung der Stromverstärkung. Außerdem tritt eine erholte Versetzungsdichte und demzufolge eine Zunahme von Haftstellen-Zentren auf. Die Haftstellen-Zentren bringen einen erhöhten Rekombinations-Generations-Strom mit sich, womit die Stromverstärkung bei niedrigen Strömen erhöht wird. Dies führt auch zu einem Anstieg zunehmenden Rauschens bei Anwendung im Linearverstärker.

Der eingeschnürte !Typ des Transistors ist bereits bekanntgeworden. Solche Ausbildungsformen könnten den Umkehreffekt bezüglich Kapazität, Tunneln und Versetzungsdichte bei großgeometrischen Transistoren eliminieren. Jedoch ist die Technik zur Herstellung solcher Mesa-Transistoren zur Zeit nicht anwendbar auf die Technologie zur Herstellung kleiner Planartransistoren hoher Arbeitsgeschwindigkeit in integrierten Schaltungen.

Bei den Verfahren zur Herstellung von Mesa-Transistoren werden die Emitterseiten gegenüber der Umgebung während der Verarbeitung exponiert, was zu Leckströmen in der Sperrichtung in der Größenordnung eines Betrages führt, der größer ist als beim Planarsystem. Die Variationen in den Eigenschäften der Vorrichtung hängen außerdem von den chemischen ÄtBprozessen ab· Dies macht sie unbrauchbar für Transistoren mit einer Grenzfrequenz im Bereiche von 2 bis 10 Gigahertz und mit Abmessungen von einen zehntausendstel Zoll.

Die der Erfindung zugrunde liegende Aufgabe besteht darin, einen Hochleistungstransistor zu schaffen, der durch Verfahren herstellbar ist, die mit der Planar-Technologie verträglich sind, bei welcher der Emitterseiteninjektionsssrom eliminiert wird.

Ein anderes Ziel der Erfindung ist die Schaffung eines Ver-

ι Q -^f 0 R / ι ^{r ;}:

BAD ORIGINAL

2033091

fahrens zur Erzeugung eines Hochleistungstransistors, wobei der Emitter keine pn-Ubergangs-Seitenwände hat und wobei diese Methode praktisch brauchbar ist für die Herstellung von Transistoren, deren Grenzfrequenz im Bereich von 2 bis 10 Gigahertz liegt und deren Abmessungen in der Größenordnung von einem zehntausendstel Zoll liegen.

Alle diese Ziele sind bei dem Hochleistungstransistor nach der Erfindung, welcher in dem monokristallinen Halbleiterkörper gebildet ist, zuwegegebracht· Die Verbesserung enthält eine Basis mit herausragendem Fußteil und einem ausgesparten Oberteil der Oberfläche, welche den Fußteil umgibt, sowie eine am Fußteil plazierte Emitterzone» wobei der pn-übergang die Basis- und die Emitterzone bei Endigung an der Peripherie des Fußteiles über der ausgesparten Basisoberfläche trennt·

Nach dem erfindungsgemäßen Verfahren zur Fabrikation eines miniaturisierten Hochgeschwindigke.it s-Transistors wird auf einem monokristallinen Halbleiterkörper eine maskierende Schicht gebildet, wobei ein maskierender Teil in Deckung mit der endgültigen Emitterzone geschaffen, wird.»Der Halbleiterkörper wird dann in dem nichtmaskierten Bereich,zwei— eher den maskierten Teil umgibt, oxydiert·

Das exponierte Halbleitermaterial wird dann in ein Oxyd des Halbleitermaterials umgewandelt. Auf diese Weise wird ein Fußteil gebildet, welches herausragt aus einer sich ergebenden, umringenden ausgesparten Zone. In der das Fuß- ■ teil umgebenden Zone und in der Basis des Fußteiles wird eine Basiszone entgegengesetzen Halbleiter-Leitfähigkeitstyps durch Einführung eines geeigneten Störstoffsgebildet· Dann wird die Emitterzone vom entgegengesetzten Halbleiter-Leitfähigkeitstyps im unteren Teil des Fußes durch Einführung eines geeigneten Störstoffs hergestellt, wobei der

■■: - β -

109808/1500 ' BADOR₁₈₁NAL

Emitter-Basis-pn-Übergang sich bis zur Seitenwand des Fußes erstreckt· Schließlich, werden Ohnsche Kontakte zur Kollektorzone, zur Basiszone und zur Emitterzone der sich ergebenden Transistor-Vorrichtung errichtet.

Die Erfindung sei nachstehend an Hand der schematischen Zeichnungen für bevorzugte, besondere vorteilhafte und beispielsweise Ausführungsformen näher erläutert.

Sie Fig. 1 zeigt eine Serie von Aufrecht-Schnittdarstellungen einer'Ausführungsform nach der Erfindung in den verschiedenen Stufen des Herstellungsprozesses nach der Erfindung.

Fig. 2 zeigt eine andere Serie von Ansichtsschnittdarstellungen einer anderen, bevorzugten Ausführungsform des Verfahrens nach der Erfindung.

Fig. 3 zeigt noch eine andere Serie von Ansichtsschnittdarstellungen einer anderen bevorzugten Ausführungsform des Verfahrens nach der Erfindung.

Die Zeichnungen, welche nur schematisch die vorteilhaften spezifischen Ausführungsformen des Verfahrens nach der Erfindung und auch die bevorzugten Ausführungsformen der erfindungsgemäßen Struktur wiedergeben, zeigen nicht das Halbleiterbauelement im wahren Haßstab· Die vertikale Abmessung der Querschnittsdarstellung ist relativ zur horizontalen Abmessung aus Gründen des leichteren Verstehens und der Klarheit der Darstellung ausgeweitet.

Fig. 1 zeigt eine maskierende Schicht 12 aus Si Op > die thermisch aufgewachsen oder pyrolytisch niedergeschlagen ist auf ein monokristallines Plättchen 10. Es ist natürlich klar, daß dieses Plättchen 10 auch aus einem anderen

— 7 —

109808/1500

BAD ORIGINAL

- 7 - ■/■;■ ■ : :;

Halbleitermaterial als Silicium bestehen kann. Es können z. B. auch Germanium, Gallium-Arsenid oder dgl. Halbleitermaterialien für das Plättchen 10 in Betracht kommen. Auch die maskierende Schicht 12 kann aus einem anderen Material als Siliciumdioxid bestehen. Ea kommt hierfür z. B. auch Siliciumnitrid in Frage·

In der maskierenden Schicht 12 wird durch die üblichen photolithögraphischen Methoden in an sich bekannter Weise eine generell ringförmige öffnung 14 gebildet. Der maskierende Teil 15, welcher von dem restlichen Teil der Schicht 12 getrennt ist, liegt in Deckung mit der endgültigen Emitterzone der zu fabrizierenden Vorrichtung·

Die öffnung 14 liegt Torzugsweise in Deckung mit der endgültigen Extrinsic-Basis-Zone der zu fabrizierenden Halbleitervorrichtung, obgleich sie begrifflich größer oder kleiner sein könnte als die Extrinsic-Basiß-Zone·

Im Verfahrensschritt 2 wird dann nach der Zeichnung das im Verfahrensschritt 1 gewonnene Halbleiterplättchen einer geeigneten Umgebung ausgesetzt, in welcher sich eine Schicht des thermischen Oxyds 16 bildet. Wie aus der Zeichnung hervorgeht, wird während des W_achsens der Schicht 16 das Silicium aus dem Halbleiterplättchen 10 mit .dem Sauerstoff in den exponierten Flächen durch die öffnung 14 mit einen viel größerem Ausmaß reagieren als die Flächen, welche mit der maskierenden Schicht 12 bedeckt sind. Dies führt zur Bildung einer Vertiefung 18 im Siliciummaterial des Plättchens 10, welche ein Fußteil 19 unter dem maskierenden Teil 15 umschließt.

Bei einem Hochfrequenztransistor mit flachem pn-1jbergang kann die Vertiefung in der Größenordnung von 4000 % sein. Die Schaffung einer solchen Vertiefung würde eine ther-

10980* ■ ^J -. \ "■

BAD ORIGINAL

mische Oxidschicht mit einer Dicke von etwa 1 Mikron bis zu 12000 S erfordern. Im Falle des Siliciums kann die Schicht 16 durch Exponierung des Halbleiterplättchens 10 gebildet werden, wobei das Aufdampfen bei erhöhten Temperaturen erfolgt. Da es an dieser Stelle im Halbleiterplättchen keine diffundierten Bereiche gibt, können die notwendigen Wachstums-Temperaturen bei der Bildung der Schicht 16 relativ hoch sein.

In der 3. Verfahrensstufe (vgl. Fig. 1) wird die Schicht 16 längs des maskierenden Teiles 14 über dem Fußstück 19 und auch ein Teil der Schicht 12 im ausreichenden Maße entfernt, um Platz für die Bildung eines Kontaktes zu schaffen, der den noch zu fabrizierenden Subkollektor erreichen soll.

Die Subkollektorzone 20 wird danach durch Einführung eines geeigneten Störstoffes, vorzugsweise nach der Diffusionsmethode, über eine vergrößerte Öffnung 22 in die Schicht 12 hergestellt. Die Subkollektorzone kann in an sich bekannter Weise durch geeignete Diffusion, z. B· mit der Kapsel-Diffusion, mit Fluß durch die Diffusion, durch Ionen-Implantation oder durch die Bildung eines dotierten Oxydes oder einer anderen Schicht über der zu diffundierenden Zone mit nachfolgender Heizungsprozeßstufe produziert werden.

Die Subkollektorzone 20 ist vom entgegengesetzten Störstellentyp als das Halbleiterplättchen 10. Im vierten Verfahrensschritt wird dann die Schicht 12 vo.i der Oberfläche des Plättchens 10 entfernt und eine epitaktische Schicht 24 unter der Oberfläche des Plättchens 10 in an sich bekannter Weise gebildet.

Die Fußkonfiguration 19 wird in der epitaktischen Schicht 24 durchgeführt oder reproduziert. Die epitaktische Schicht 24 enthält vorzugsweise einen Dotierungsstoff desselben Typs wie beim Subkollektor 20.

109808/1600

Im 5· Verfahrensschritt (vgl. Fig. 1) wird dann eine die Basis bildende, maskierende Schicht*26 aufgewachsen oder auf das Oberteil der Oberfläche der epitaktischen Schicht 24 niedergeschlagen und gebildet, um das lußteil 28 und die umgebende Oberfläche $0 exponiert zu hinterlassen. Die Extrinsic-Basiszone und die Intrinsic-Basiszone wer-» den dann durch Einbringung eines passenden Störstoffes in die unmaskierte Zone gebildet. Hierbei ergibt sich die Basiszone 32.

Im 6. Verfahrensschritt wird die maskierende Schicht 26 über die Oberfläche 30 erweitert, so daß der obere Teil des Fußes 28 e^oniert übrig bleibt. Dann wird eine öffnung 27 als ein Abschnitt für die Durchgangsdiffusion erstellt. Die Emitterzone 34- des sich ergebenden Transistors wird danach durch Einführung eines geeigneten StÖrstoffes durch die Zone 44 gebildet. Es ist klar, daß die maskierenden Schichten 26 und 26a aus irgendeinem geeigneten Material bestehen können. Vorzugsweise wird aber Siliciumdioxyd als Maskenmaterial verwendet.

Im 7. Verfahrensschritt wird die Gesamtoberfläche des Transistors dann mit einer geeigneten passivierenden f

Schicht bedeckt. Sie bedeckt den oberen Teil und die Seitenflächen des Fußes und der Emitterzone 34· Anschließend werden -geeignete klemmenbildende Ohms ehe Kontakte zur Emitterzone, zur Basiszone und zur Kollektorzone nach der üblichen an sich bekannten Methode erstellt. Der Emitterkontakt 38 kontaktiert die Emitterzone 34, die Basiskontakte 40 kontaktieren die Extrinsic-Bereiche der Basiszone 32 und die Kollektorklemme 42 macht Kontakt mit der Kollektorzone 20 über die durch Diffusion 44 erzielte Reichweite.

Die passivierende Schicht 36 kann aus irgendeinem geeig- -■'■."■■■■'■.. ■ .■':■■;■.. - ίο - .■■■"■

109808/15 0 0

neten Material oder Kombination von Materialien, ζ. Β. aus Siliciumdioxid, Siliciumnitrid, Glas oder dgl. be» stehen. Die verschiedenen Klemmen der Halbleitervorrichtung können in den Schaltkreis in einer monolithischen, integrierten Schaltungsvorrichtung durch irgendeinen geeigneten Typ der Metallurgie einschließlich der Mehrstufenmetallurgie, was aus der Zeichnung nicht besonders hervorgeht, angeschlossen werden.

Wird der transistor in einer monolithischen, integrierten P Schaltungsvorrichtung benutzt, so kann er durch irgendeine geeignete Isolationsmethode, z. b. durch Isolationsdiffusion in die epitaktische Schicht 24, elektrisch getrennt werden. Isolationsmethoden sind an sich bekannt und brauchen nicht bei der Fabrikation der Vorrichtung nach der Erfindung aus Gründen der Klarheit und des leichteren Erläuterns beschrieben werden.

Nach Fig. 1 gibt es zwei alternative Verfahrensschritte, welche an die Stelle der ursprünglichen Verfahrensschritte 1 und 2 treten können. Eine Siliciumdioxydschicht 50 und eine daruberliegende Siliciumnitridschicht 52 werden auf ^ dem Oberteil der Oberfläche des Plättchens 10 niedergeschlagen. Danach wird eine maskierende Schicht 54· über der Schicht 52 abgelagert und in beide Schichten 50 und 52 öffnungen gemacht, um eine Öffnung zu haben, welche der vorher beschriebenen öffnung 14 entspricht. Die Schicht 54-ist vorzugsweise aus Siliciumdioxyd. Diese ist unter Verwendung konventioneller photolithographischer Methoden geäfet worden. Die Schicht 54 kann im Falle des Si O^ Ätzmitteln widerstehen, welche durch die Siliciumnitridschicht 52 ätzen werden, wie z. B. kochende Phosphorsäure. Die Schicht 54 kann dann längs des unteren Teiles der Schicht 50 mit einem passenden Ätzmittel, welches Si Op entfernt, abgetragen werden.

- 11 -

109808/1500 _o

^OR'GINAL INSPECTED

Die thermische Oxydation des Halbleiterplättchens IO durch die öffnungen 50 und 52 ergibt ein Oxydtail 56, das ein Fuisteil 19 liefert, welches von einer flachen, vertieften Oberfläche 1Θ umschlossen wird.

Die Verfahrensschritte 3 bis 7 sind im Grunde ähnlich und führen zu derselben Transistorgrundstruktur. Einige Modifikationen körinen notwendig werden, um die Siliciumnitridschicht in den restlichen Verfahrensschritten zu handhaben und zu entfernen· Dies könnte offensichtlich mit an sich bekannten Methoden geschehen·

Der Vorteil der in Fig. 1 angedeuteten alternativen Verfahrensschritte 1 und 2 besteht darin, daß beim thermischen Wachsen nur das Silicium des Flättchens heeinfluft wird, welches exponiert ist. Jene Teile die von der Siliciumnitridschicht bedeckt sind, bleiben unversehrt. Dies steht in Kontrast zu dem Ergebnis, das an Hand des Verfahrensschrittes 2 erläutert ist, wo eine dünnere Deckschicht aus Siliciumdioxid über den Zonen gebildet wird, die von der maskierenden Schicht 12 bedeckt sind.

In der Fig. 2 ist eine andere Ausführungsform des Verfahrens nach der Erfindung aufgezeigt. Danach wird eine Subkollektorzone 20 im Halbleiterplättchen 10 mit Hilfe konventioneller Maskenverfahrensschritte und Diffusionsverfahrensschritte erzeugt und eine epitaktische Schicht 24 auf der Oberfläche des Halbleiterplättchens erstellt· Danach wird eine zusammengesetzte maskierende Schicht, welche eine Si Oo-Schicht 50 und eine darüberliegende Siliciumnitridschicht 52 enthält, auf der Oberfläche der epitaktischen Schicht 24- nach derselben Methode aufgetragen, wie sie an Hand der Fig. 1 für den alternativen Verfahrensschritt 1 beschrieben wurde.

- 12 -

109808/1500

BAD

Das maskierte Halbleiterplättchen wird dann in einer oxydierenden Atmosphäre exponiert, so daß sich ein thermisch gewachsenes Oxyd 56 in dem Bereich ergibt, welcher die endgültigen Extrinsic-Basiszonen der Halbleitervorrichtung überlagert. Dies führt zur Bildung eines Fußteiles 60, der von einer vertieften, generell ringförmigen Oberfläche 62 in der epitaktischen Schicht 24 umschlossen ist. Im Hinblick auf die Dicke der Schicht 56 hat sich ergeben, daß 6000 A des Oxyds etwa eine 2500 S-Stufe oder -Aussparung in der Schicht 24 liefert.

Im Verfahrensschritt 2 wird dann eine maskierende Si Op-Schicht 64 über den endgültigen Extrinsic-Basiszonen sowie über der Oberfläche der Schicht 52 abgelagert. Diese maskierende Schicht kann aus Si Oo sein. Sie kann nach der üblichen photolithographischen Technik fabriziert werden.

Die Schicht 64 ist vorzugsweise eine Schicht aus pyrolytischem Oxyd. Die Öffnung in der Schicht 64 wird exponiert mit einer Maske, die vorzugsweise größer ist als der maskierende Teil 15» welcher dem Fußteil überlagert ist, welche aber kleiner ist als die Kombinierten Berei- ^ ehe der Oberfläche 62 und des Fußteiles 60. Die darüberge-™ lagerte Si^ N^-Schicht des maskierenden Teiles 15 wird dann über die öffnung entfernt.

Beim Nitridätzen bildet die Oxydschicht 56 die Maske, um den Nitrid-Teil über dem Fußstück zu definieren. Die Deckung der Masken ist bei der Verwendung zur Bildung der öffnung in 64 daher nicht kritisch.

Danach wird die Basiszone 28, d. h. die Extrinsic-Basis als auch die Intrinsic-Basis,durch Diffusion mit Gallium als Störstoff gebildet. Das Gallium diffundiert durch die Oxydschichten 56 sowie durch die Oxydscnicht 50, welche

- 13 -

109808/1500

die Intrinsic-Basiszone oder das Fußteil überlagert. Die Siliciumnitridschicht 52 verhindert eine Diffusion in die anderen Teile der epitaktischen Schicht 24··

Dann wird ein kurzer jLtzzyklus veranstaltet, um die Oxydschicht 50 über dem Oberteil des Fußes und vorzugsweise auch die maskierende Schicht 64· zu entfernen. Der Kollektorkontaktbereich kann danach durch beide Schichten 50 und 52 während der vorerwähnten Operation geöffnet werden. Sodann wird der Emitter unter Verwendung eines passenden Störstoffes, ζ. B. Arsen und oder Phosphor,diffun- ';" diert. Dies ergibt eine im oberen Teil des Fußes plazierte Emitterzone 34·.

Die Emitterzone wird dann mit geeigneten passivierenden Schichten, z. B. aus Glas, Siliciumnitrid, Siliciumdioxyd oder dgl. bedeckt und die verschiedenen Klemmen 42, 40 und 38 für den Kollektor, für die Basis und für den Emitter in der konventionellen Weise fabriziert.

Wie im Falle der Fig. 1 so kann auch hier der sich ergebende Transistor durch passende Methodeo, die hier nicht besonders beschrieben werden, isoliert werden. Im Be- J darfSfalle kann der Emitterkontakt über der gesamten exponierten Oberfläche des Emitters im 4-. Verfahrensschritt aufgetragen werden. -

In Fig. 3 "ist eine weitere bevorzugte, besondere Ausführungsform des Verfahrens nach der Erfindung angedeutet. · Danach wird eine Kollektorzone 20 und eine darüberliegende epitaktische Schicht auf dem Halbleiterplättchen 10, wie vorher an Hand der Fig. 2 beschrieben, hergestellt. Danach wird eine maskierende Schicht 70 auf die Oberfläche der epitaktischen Schicht 24 niedergeschlagen, eine Öffnung gemacht, welche der endgültigen Basiszone überlagert ist, und eine Basisdiffusion durchgeführt, so daß die

109808/1500

Zone 72 entstellt. Danach wird eine maskierende Schicht 74 auf der Oberfläche aufgetragen, um die Zone des Emitters und die Emitterdiffusion zu definieren, waß mit den üblichen technischen Methoden gescheft^eSann, so daß sich schließlich die Bildung der Emitterzone 54 ergibt.

Im 3· Verfahrenaschritt wird dann die Emitterzone mit einem passenden maskierenden Teil 76 bedeckt, so daß nach der Exponierung die Extrinsic-Basis-Zone zurückbleibt. Die Vorrichtung wird anschließend mit Stickstoff-Ionen oder Oxyd-Ionen mit ausreichender Energie bombardiert, um einen Dotierungspegel unterhalb der Oberfläche des Emitter-Basis-pn-Übergangs 78 zu. produzieren. Die Vorrichtung wird dann erhitzt, damit die implantierten Ionen mit dem Silicium in der epitaktischen Schicht reagieren. Dies führt zur Bildung einer Schicht 77 aus Si Og oder Si, N^, welche den Emitter-Basis-pn-Übergang isoliert.

Danach werden die Klemmen 38, 40 und 42 für den Emitter, für die Basis und für den Kollektor in der üblichen Weise hergestellt. Wie bei den beiden anderen Ausführungsformen, kann auch der Transistor nach Pig· 3 isoliert werden, wenn er in integrierten Schaltungen verwendet wird. Hierfür kann eine geeignete Methode an sich bekannter Art Verwendung finden.

Ferner kann Jede geeignete Passivierungstechnologie zur Verwendung kommen sowie Jede Metallurgie eingesetzt werden, um zugeordnete Bauelemente einer integrierten Schaltungsvorrichtung zu verbinden bzw. anzuschließen. Die verschiedenen Zonen können alternativ durch Ionen-Implantation hergestellt werden.

In den Transistor-Vorrichtungen, welche nach den vorstehend beschriebenen Methoden produziert werden, enden die Emitter-Basis-pn-übergänge in den Seitenwänden eines

- 15 -

109808/1500 _ßAD ORIGINAL

Fußteiles. Diese Struktur sondert die Seitenwände vom Emitter ab, wie man es beim konventionellen Planartyp findet. Demgemäß wird die Kapazität des Emitter-Basis-pn-Übergangs reduziert, da es keine Seitenwände gibt zur Hinzufügung von Kapazität zu der Kapazität, welche sich in einer Vorrichtung mit schnellerer Arbeitsweise vorfindet.

Zusätzlich führt die, Eliminierung der Emitter-Seiten in der Extrinsic-Basis-Zone zur Konzentration des Stromtragerflus3es nur durch die Intrinsic (kürzer) Basisbreitenzone,

wenn der Emitter-Basis-pn-übergang des !Transistors in |

Durchlaßrichtung gepolt ist.

Die Ubertragungszeit durch die Intrinsicbasis ist kürzer und damit auch die Grenzfrequenz des Transistors größer, welche umgekehrt proportional ist zur Ubertragungszeit beim konventionellen Planartransistor. Jedoch wird die Minoritäts-Ladungsträger-Speicherung in der Extrinsic-Basis reduziert. Dies macht die Verzögerung beim Schalten der Vorrichtung kürzer.

Abweichend vom konventioneilen Planartyp, wo die Störstoffkonzentration in der Basis und in der Emitterzone am höchsten an der oberfläche der Vorrichtung infolge der an- Ϊ haftenden Diffusionstechniken ist, eliminiert die Vorrichtung nach der Erfindung bzw. die Herstellungsmethode nachder Erfindung diesen Bereich hoher Störstellenkonzentration auf beiden Seiten des pn-Übergangs. Die Wahrscheinlichkeit des Tunnelns, welche beim Planarsystem wegen der hohen Konzentration hoch ist, wird el*iminiert·

Außerdem wird eine Versetzungsdichte und der folgende Zuwachs an HaftStellenzentren, wie man es in konventionellen Vorrichtungen infolge der hohen Störstellenkonzentration an der Oberfläche findet, eliminiert. Die Elimina-

■■;. ■■■.■';■.'..'■■...' - 16 - ■". ; ■■■■■.

109808/1500

tion des Seiteninjektionsstromes durch die Struktur nach der Erfindung führt zur Verbesserung im Hinblick auf die bisherige Abnahme der Stromverstärkung, des Rauschens und der bisherigen Zunahme der Kapazität»

Patentansprüche

109808/'5OO

Claims (10)

1. ^: ■■'■■'■ ■"■ ■■-.- -¹⁷ - ■'■-. ■

   Patentansprüche

   V 1.)7Dransistor mit minimaler Seiteninjektion in einem ffiünolithischem einkristallinem Halbleiterkörper, dadurch gekennzeichnet, daß die Basiszone des Transistors ein vorspringendes Fußteil (28) und ein ausgespartes Oberteil der Oberfläche enthält, welches das Fußteil einschließt, daß die Emitterzone (54) auf dem Fußteil plaziert ist, so daß der ,pn-übergang Basiszone (32) und Emitter (3²O trennt, welcher an der Peripherie des Fußteiles über der ausgesparten Basisoberfläche endet.
2. 2.) Verfahren zum Herstellen eines Transistors nach Anspruch 1, dadurch gekennzeichnet, daß eine maskierende Schicht auf einem monokristallinem Halbleiterkörper gebildet wird, wobei diese Schicht einen maskierenden Teil enthält, welcher in Deckung ist mit der endgültigen Emitterzone, daß ein thermisches Oxydieren des Halbleiterkörpers stattfindet, um bevorzugt die unmaskierte Fläche zu oxidieren, welche den maskierten Teil umschließt, so daß ein Fußteil entsteht, welches aus einen ausgesparten Teil des Halbleiterkörpers herausragt, daß eine Halbleiterzone im Halbleiterkörper gebildet wird, welche den Fußteil umschließt, daß eine Emitterzone im oberen Teil des Fußteiles gebildet wird, so daß sich der Emitter-Basispn-Übergang bis zur Wandung des Fußteiles ausdehnt und daß Ohmsche Kontakte für die Kollektorzone, für die Basiszone und für die Emitterzone eingerichtet werden.
3. 3.) Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die maskierende Schicht aus einer Siliciumdioxydschicht in Verbindung mit einer darüber gelagerten Siliciumnitridschicht zusammengesetzt ist.

   .-■.' - ιέ -

   109808/1500
4. 4-.) Verfahren nach den Ansprüchen 2 und 3, dadurch gekennzeichnet, daß die sich, ergebende Schicht des thermischen Oxyds in der exponierten, unmaskierten Zone entfernt wird, daß die maskierende Schicht entfernt wird und daß eine epitaktische Schicht aus halbleitendem Material auf der Oberfläche des Halbleiterkörpers gebildet wird, so daß eine Fußteil-Konfiguration in der resultierenden Oberteil-Oberfläche zustande kommt.
5. 5.) Verfahren nach Anspruch 4, dadurch gekennzeichnet, P daß eine Subkollektorzone im Halbleiterkörper in der Nachbarschaft des Fußteiles vor dem Anwachsen der epitaktischen Schicht gebildet wird.
6. 6.) Verfahren nach den Ansprüchen 4 und 5» dadurch gekennzeichnet, daß die Basiszone durch Bildung einer Maskenschicht am Oberteil der Oberfläche der epitaktischen Schicht hergestellt wird, daß ein Teil der Maskenschicht, welcher über der Intrinsic-Basiszone und über dem Fußteil liegt, entfernt wird und daß Störstoff durch die Öffnung eingeführt wird,
7. ^ 7·) Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Emitterzone durch Bildung einer maskierenden Schicht über der Extrinsic-Basiszone hergestellt wird, wobei die Störstoffe durch die Öffnung eingeführt werden·
8. 8.) Verfahren nach den Ansprüchen 2 bis 7, dadurch gekennzeichnet, daß der Halbleiterkörper ein Plättchen, aus halbleitendem Material mit einer darüberliegenden epitaktischen Schicht aus halbleitendem Material ist·

   19 -

   109808/1500
9. 9.) Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der Halbleiterkörper mit einer Subkollektorzone im Halbleiterplättchen versehen wird, welche zum mindesten über der endgültigen Emitterzone gelagert ist,
10. 10.) Verfahren nach den Ansprüchen 2 bis 9, dadurch gekennzeichnet, daß nach dem Entfernen einer Siliciumnitrid schicht von der Oberfläche des Fußteiles und nach dem Zurücklassen eines darunterliegenden intakten thermischen Oxydes durch die vom thermischen Oxyd gebildete Extrinsic-Basiszone Gallium diffundiert wird·

    109808/1500